JP6896734B2 - 回路基板および半導体モジュール - Google Patents

回路基板および半導体モジュール Download PDF

Info

Publication number
JP6896734B2
JP6896734B2 JP2018530387A JP2018530387A JP6896734B2 JP 6896734 B2 JP6896734 B2 JP 6896734B2 JP 2018530387 A JP2018530387 A JP 2018530387A JP 2018530387 A JP2018530387 A JP 2018530387A JP 6896734 B2 JP6896734 B2 JP 6896734B2
Authority
JP
Japan
Prior art keywords
metal plate
circuit board
region
volume
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018530387A
Other languages
English (en)
Other versions
JPWO2018021473A1 (ja
Inventor
寛正 加藤
寛正 加藤
佐野 孝
孝 佐野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Materials Co Ltd
Original Assignee
Toshiba Corp
Toshiba Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Materials Co Ltd filed Critical Toshiba Corp
Publication of JPWO2018021473A1 publication Critical patent/JPWO2018021473A1/ja
Priority to JP2021093522A priority Critical patent/JP7159395B2/ja
Application granted granted Critical
Publication of JP6896734B2 publication Critical patent/JP6896734B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/14Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15Ceramic or glass substrates
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00Soldering, e.g. brazing, or unsoldering
    • B23K1/0008Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016Brazing of electronic components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/13Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367Cooling facilitated by shape of device
    • H01L23/3675Cooling facilitated by shape of device characterised by the shape of the housing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0201Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0271Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/202Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using self-supporting metal foil pattern
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/07Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081Disposition
    • H01L2224/0812Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/802Applying energy for connecting
    • H01L2224/80201Compression bonding
    • H01L2224/80203Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/802Applying energy for connecting
    • H01L2224/80201Compression bonding
    • H01L2224/80205Ultrasonic bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/83801Soldering or alloying
    • H01L2224/83815Reflow soldering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3511Warping
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0201Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203Cooling of mounted components
    • H05K1/0209External configuration of printed circuit board adapted for heat dissipation, e.g. lay-out of conductors, coatings
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0263High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H05K1/0265High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0364Conductor shape
    • H05K2201/0367Metallic bump or raised conductor not used as solder bump
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09136Means for correcting warpage
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09145Edge details
    • H05K2201/09154Bevelled, chamferred or tapered edge
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/098Special shape of the cross-section of conductors, e.g. very thick plated conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827Tapered, e.g. tapered hole, via or groove
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/1031Surface mounted metallic connector elements
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/1031Surface mounted metallic connector elements
    • H05K2201/10318Surface mounted metallic pins
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2009Reinforced areas, e.g. for a specific part of a flexible printed circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0285Using ultrasound, e.g. for cleaning, soldering or wet treatment
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0369Etching selective parts of a metal substrate through part of its thickness, e.g. using etch resist
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps
    • H05K3/4015Surface contacts, e.g. bumps using auxiliary conductive elements, e.g. pieces of metal foil, metallic spheres
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

実施形態は、回路基板および半導体モジュールに関する。
近年、産業機器の高性能化に伴い、それに搭載されるパワーモジュールの高出力化が進んでいる。これに伴い半導体素子の高出力化が進んでいる。半導体素子の動作保証温度は、125℃〜150℃であり、今後は175℃以上に上昇することが見込まれている。
半導体素子の動作保証温度の上昇に伴いセラミックス金属回路基板に対して高いサーマルサイクルテスト(TCT)特性が要求される。TCTは、低温→室温→高温→室温を1サイクルとし、セラミックス金属回路基板の耐久性を測定する手法である。
従来のセラミックス金属回路基板の例は、空隙が無いろう材はみ出し部を有するセラミックス金属回路基板を含む。セラミックス基板として窒化珪素基板を使用した例は5000サイクルの耐久性を有する。ろう材はみ出し部の空隙を無くすことにより、TCT特性を改善することができる。しかしながら、半導体素子の高性能化に伴い動作保証温度が175℃以上に上昇することが見込まれている。
一方、半導体素子の高性能化に伴い、通電容量を増やすために、大きな外部端子を用いることが検討されている。例えば、外部端子の接合部の厚さは3mm以上である。外部端子は、リードフレーム、リードピンなど様々な形状を有する。通電容量を増やすためにはワイヤボンディングのような細線ではなく、比較的厚いリードフレームを用いることが有効である。
金属板の半導体素子を搭載する箇所のみを厚くして、素子の熱を逃がしやすくすることも有効である。半導体素子を搭載する箇所のみを厚くした金属板は凸部を有する。このように、金属板に凸部を設けることにより、通電容量の確保や放熱性の向上のために、金属板を凸部を有する立体構造に加工することが試みられている。
金属板に凸部を設けると、セラミックス回路基板が大きく湾曲してしまう。セラミックス回路基板が湾曲すると放熱部材に実装する際の実装不良が起きやすい。金属板に凸部を有するセラミックス回路基板にて高温側が175℃であるTCTを行ったとき、必ずしも良い特性が得られない。これは、リード端子や金属板が厚くなるに従ってセラミックス回路基板にかかる応力が高くなるためである。このため、金属板に凸部を設けても湾曲せず、良いTCT特性を有するセラミックス回路基板が求められている。
国際公開第2011/034075号公報 特開2004−134703号公報
実施形態にかかる回路基板は、第1の面と第2の面とを有する、厚さ0.5mm以下のセラミックス基板と、第1の面に接合された第1の金属板と、第1の金属板の表面から突出する凸部と、を有する第1の金属部と、第2の面に接合された第2の金属板を有する第2の金属部と、を具備する。第1および第2の金属板の少なくとも一つの厚さは0.6mm以上である。第2の金属板の合計体積に対する第1の金属板の合計体積の比が1.0よりも大きい。セラミックス基板が長辺方向に沿って第1ないし第3の分割部に等分割されるとき、第1の金属部は、第1の分割部に重畳する第1の領域と、第2の分割部に重畳する第2の領域と、第3の分割部に重畳する第3の領域と、を有する。第2の金属部は、第1の分割部に重畳する第4の領域と、第2の分割部に重畳する第5の領域と、第3の分割部に重畳する第6の領域と、を有する。第1の領域の体積V、第2の領域の体積V、第3の領域の体積V、第4の領域の体積V、第5の領域の体積V、および第6の領域の体積Vは、(V/V)+(V/V)≦2(V/V)と、0.5≦V/V≦2と、0.5≦V/V≦2と、0.5≦V/V≦2と、を満足する数である。
セラミックス回路基板の一例を示す図。 セラミックス回路基板の他の一例を示す図。 セラミックス回路基板のさらに別の一例を示す図。 セラミックス回路基板の金属板の厚さを例示する図。 セラミックス基板の反り量を例示する図。 セラミックス基板の反り量を例示する図。 半導体モジュールの一例を示す図。 接合層はみ出し部と金属板側面の接触角を例示する図。 表銅板の配置位置を示す図。
図1〜図3は実施形態にかかるセラミックス回路基板の例を示す。図1〜3は、セラミックス回路基板1と、セラミックス基板2と、表金属板3と、裏金属板4と、凸部(外部端子または表金属板3の凸部)5と、を図示している。図1では、表金属板3にリードピン型の外部端子が接合されている。図2では、表金属板3にリードピン型およびリードフレーム型の外部端子が接続され凸部5を形成している。図2では、2つの表金属板3にそれぞれ2つの外部端子が接合され凸部5を形成している。図3は凸部5を有する表金属板3がセラミックス基板2に接合されている。
セラミックス基板2の厚さは0.50mm以下であることが好ましい。セラミックス基板2の厚さが0.50mmを超えると、放熱性を低下させるおそれがある。後述するように、外部端子と接合する前のセラミックス回路基板の反り量の制御が難しくなる。
セラミックス基板2は、厚さが0.50mm以下であれば、その材質は特に限定されない。セラミックス基板2は、厚さ0.33mm以下、3点曲げ強度500MPa以上の窒化珪素基板であることが好ましい。窒化珪素基板の厚さは、0.33mm以下、さらには0.30mm未満まで薄型化できる。セラミックス基板2は、熱伝導率80W/m・K以上、3点曲げ強度500MPa以上の窒化珪素基板であることが好ましい。セラミックス基板2を薄くすることにより放熱性を向上させることができる。熱伝導率を高くすることにより、さらに放熱性を向上させることができる。3点曲げ強度は500MPa以上、さらには600MPa以上であることが好ましい。基板の強度を上げることにより、後述するように凸部を有する金属板を接合したとしても、反り量を低減することができる。窒化珪素基板は、薄型化、高熱伝導化、高強度化を両立できる基板である。
表金属板3および裏金属板4の少なくとも一つの厚さは0.6mm以上であることが好ましい。表金属板3は外部端子や半導体素子を接合するための金属板である。裏金属板4は、放熱部材などに実装するために用いられる。表金属板3および裏金属板4の少なくとも一つは、銅、アルミニウムまたはそれらの合金を含むことが好ましい。銅およびアルミニウムは導電性が良い。銅およびアルミニウムの熱伝導率は高く、銅の熱伝導率は398W/m・Kであり、アルミニウムの熱伝導率は237W/m・Kである。このため、放熱性を上げることができる。
図4は表金属板3の厚さの測定基準を例示する図である。図4は、セラミックス基板2と、表金属板3と、リードピン型の外部端子51と、凸部52と、金属板3の厚さtと、を図示する。図4に示すように、外部端子51を接続する場合は、外部端子51を接続する前の表金属板3の厚さを表金属板3の厚さtと定義する。表金属板3に凸部52を形成する場合、凸部52を除いた部分の厚さを表金属板3の厚さtと定義する。裏金属板4の厚さも同様に定義する。
金属板(表金属板3および裏金属板4)の厚さtを0.6mm以上にすることにより、放熱性を向上させることができる。金属板の厚さtは、0.6mm以上、さらには0.8mm以上であることが好ましい。金属板の厚さtの上限は特に限定されないが、3mm以下であることが好ましい。実施形態にかかるセラミックス回路基板は、表金属板3に凸部を有する構造である。凸部は外部端子を接合した構造や金属板に凸部を設けた構造を有する。表金属板3が部分的に厚い構造であるため、金属板が厚すぎるとセラミックス基板の反り量を低減することが困難となる恐れがある。このため、金属板の厚さtは0.6mm以上3mm以下が好ましい。
表金属板3の合計体積に対する裏金属板4の合計体積の比(裏金属板4の合計体積/表金属板3の合計体積)は1.0よりも大きいことが好ましい。すなわち、裏金属板4の合計体積と表金属板3の合計体積の比を制御する。裏金属板4、表金属板3の個数はそれぞれ1つでもよいし、複数個でも良い。表金属板3の合計体積比を求めるとき、凸部はカウントしない。つまり、表金属板3の体積は厚さtで示される範囲の体積を合計することにより求められる。
裏金属板4の合計体積/表金属板3の合計体積が1.0より大きいということは、裏金属板4の体積が大きいことを表す。裏金属板4の体積を大きくすることにより、表面金属板3に凸部51を設けたとしてもセラミックス基板2の反り量を容易に小さくすることができる。
凸部5は表金属板3上に一つ以上設けられている。凸部5は、外部端子51を接合した構造、金属板に凸部52を設けた構造を示す。外部端子は、外部と導通を図るために設けられる。外部端子の形状の例は、リードフレーム型、リードピン型など様々な形状を含む。すなわち、凸部5は、金属板の一部、リードフレームの一部、またはリードピンの一部であってもよい。外部端子と表金属板3の接合方法例は、はんだ、ろう材などの接合層を介する接合方法、超音波接合や圧接接合など直接接合する方法を含む。金属板に凸部を設けた構造とは、金属板自体を断面凸状に加工したもの、凸部を接合したものが挙げられる。凸部を接合する方法例は、はんだ、ろう材などの接合層を介する接合方法、超音波接合や圧接接合など直接接合する方法を含む。表金属板3に設けた凸部は、半導体素子を搭載する台座部として用いられる。すなわち、半導体素子は、第1の金属部に搭載される。このため、外部端子と表金属板3に設けた凸部(台座部)は区別される。
外部端子の厚さは、0.2mm以上であることが好ましい。外部端子がリードフレーム型のように平板形状を有する場合、平板の板厚が外部端子の厚さとなる。外部端子がリードピン型のように円柱形状を有する場合、直径が外部端子の厚さとなる。外部端子の厚さを0.2mm以上、さらには0.4mm以上にすることにより、通電容量を増やすことができる。通電容量を増やすことにより、高性能化された半導体素子の特性を活かすことができる。
台座部(表金属板3に設けた凸状部)の厚さは0.2mm以上であることが好ましい。台座部は半導体素子を搭載する場所として使用される。半導体素子を搭載する箇所を厚い金属板で構成することにより放熱性を向上させることができる。外部端子または台座部からなる凸部は、表金属板3上の任意の箇所に設けるものとする。設ける個数についても任意である。
セラミックス基板2が長辺方向に沿って第1の分割部(左側)、第2の分割部(中央側)、および第3の分割部(右側)に等分割される場合、凸部と表金属板3とを含む第1の金属部は、第1の分割部に重畳する第1の領域と、第2の分割部に重畳する第2の領域と、第3の分割部に重畳する第3の領域と、を有する。裏金属板4を含む第2の金属部は、第1の分割部に重畳する第4の領域と、第2の分割部に重畳する第5の領域と、第3の分割部に重畳する第6の領域と、を有する。
第1の領域の体積V、第2の領域の体積V、第3の領域の体積V、第4の領域の体積V、第5の領域の体積V、および第6の領域の体積Vは、V/V+V/V≦2(V/V)と、0.5≦V/V≦2と、0.5≦V/V≦2と、0.5≦V/V≦2と、を満たす数であることが好ましい。
0.5≦V/V≦2、0.5≦V/V≦2、0.5≦V/V≦2、を満たすことは、それぞれ向かい合う領域の金属板の体積比が所定の範囲内であることを示す。この範囲を外れると、表面側または裏面側の金属板体積が大き過ぎる。これにより、セラミックス基板の反り量が増加し、TCT特性の低下を招く。表金属板3に凸部を設けている場合、凸部は体積V〜体積Vに含まれる。図2のようにリードフレーム型外部端子がセラミックス基板の長辺からはみ出している場合、はみ出した部分はV、Vにカウントしない。
/Vは0.8〜1.7の範囲内であることが好ましい。同様に、V/VおよびV/Vも0.8〜1.7の範囲内であることが好ましい。表金属板3に凸部を設けているにも関わらず、体積比が所定の範囲に調整されている。
ないしVは、V/V+V/V≦2(V/V)をさらに満たすことが好ましい。セラミックス基板2を長辺方向に沿って3等分したとき、(V/V)の2倍よりも、(V/V)と(V/V)との合計の方が小さいことを示している。これは、実質的に、V/V≦V/VかつV/V≦V/Vであることを示している。
セラミックス回路基板1の反り量は、セラミックス基板2と金属板の線膨張率の差に影響を受ける。窒化珪素基板の線膨張係数(室温)は2〜3×10−6/Kである。Kはケルビンを表す。銅は0.162×10−4/K、Alは0.237×10−4/Kである。窒化珪素基板と銅板またはAl板とは線膨張係数が3桁異なっている。セラミックス基板2と金属板を加熱接合するときの熱により金属板が熱変形する。この熱変形によりセラミックス基板2が湾曲し、反りが生じる。金属板の体積が大きくなるほど熱変形の絶対量が増えることになる。熱変形の絶対量が増えるとセラミックス基板2の反り量が大きくなる。セラミックス基板2の反り量が増えると、放熱部材への実装不良やTCT特性の低下を招く。
反り量が大きい場合、反り直し工程を行うことが考えられる。反り直し工程は、セラミックス回路基板を平板で挟んで加熱加圧する工程である。実施形態にかかるセラミックス回路基板のように、凸部(外部端子、台座部)を有する構造では平板で挟みこむことができないため、反り直し工程を行いにくい。実施形態にかかるセラミックス回路基板は「V/V+V/V≦2(V/V)」かつ「0.5≦V/V≦2、0.5≦V/V≦2、0.5≦V/V≦2」である。これにより、凸部(外部端子、台座部)を有する構造であるにも関わらず、セラミックス基板2の長辺および短辺の反り量を0.1mm未満(ゼロ含む)にすることができる。凸部構造を設けた後に反り直し工程を行わなくても反り量を0.1mm未満(ゼロ含む)にすることができる。
図5および図6はセラミックス回路基板の反り量を例示する図である。図5および図6は、セラミックス基板2と、反り量Sと、を図示する。図5および図6では表金属板3、裏金属板4、凸部の図示は省略している。図5では、セラミックス基板2が表金属板3側に凸状に反っており、図6ではセラミックス基板2が裏金属板4側に凸状に反っている。図5に示すように表金属板3側に凸状に反った場合は、セラミックス基板2の端から端に引いた直線と、セラミックス基板2の裏面とで一番離れた距離を反り量とする。図6のように裏金属板4側に凸状に反った場合は、セラミックス基板2の端から端に引いた直線と、セラミックス基板の表面とで一番離れた距離を反り量とする。
実施形態にかかるセラミックス回路基板1は、長辺および短辺の両方共に反り量が0.1mm未満、さらには0.01mm以下(ゼロ含む)であることが好ましい。凸部(外部端子、台座部)を有する上でセラミックス回路基板1の反り量を低減することにより、放熱部材に容易に実装することができる。
セラミックス基板2の長辺および短辺の長さは10mm〜200mmの範囲内が好ましい。長辺および短辺の長さが10mm未満では小さな金属板しか接合できないため、外部端子などを接合するスペースを十分に確保できなくなる恐れがある。200mmを超えて大きいと、反り量の制御が難しくなる。
図7は半導体モジュールの一例を示す。図7は、半導体モジュール10と、セラミックス回路基板1と、半導体素子6と、放熱部材7と、を図示している。半導体モジュール10は、表金属板3上に搭載された半導体素子6を具備する。図7では2個の半導体素子6が搭載されているが、半導体素子6の搭載個数は1個以上であれば特に限定されない。裏金属板4は放熱部材7に実装される。図7では放熱部材7が板状のヒートシンクであるが、くし歯状、溝型やピン型など様々な形状であってもよい。放熱部材7はセラミックス回路基板1を実装することができる。
裏金属板4と放熱部材7の間には、グリース、はんだ、ろう材、接着剤などの介在物を介することが好ましい。セラミックス回路基板1を放熱部材7に実装する際、セラミックス回路基板1をねじ止めなど応力を負荷した方法により固定することが好ましい。応力を負荷した固定方法は、セラミックス基板2にねじ止めの孔を設けてねじ止めする方法が挙げられる。セラミックス基板2を固定治具で挟んで固定治具をねじ止めする方法も挙げられる。
セラミックス回路基板1の裏金属板4と放熱部材7との間に隙間があると、半導体素子6の熱を放熱部材7に逃がし難い。裏金属板4と放熱部材7の間の介在物(例えば、グリース層)中に隙間(気泡)が形成された場合も、半導体素子6の熱を放熱部材7に逃がし難くなる。このため、裏金属板4と放熱部材7の密着性を高める必要がある。実施形態にかかるセラミックス回路基板は反り量が低減されているため、放熱部材7に実装する際に裏金属板4との密着性を高めることができる。これにより介在物中の隙間を低減することができる。セラミックス回路基板1に応力をかけた固定構造を設けても、裏金属板4と放熱部材7の密着性を低下させることがない。介在物を介して固定構造を設けるときは、セラミックス基板2が裏面側に凸状に反った形状であることが好ましい。図6のように裏面側に凸状に反った構造でセラミックス回路基板の両サイドをねじ止めすると、裏金属板4と放熱部材の間の介在物が中央から外側に広がりながら固定することができる。グリースなどの介在物が外側に広がることにより、介在物層中に気泡が形成されるのを防ぐことができる。
図5のように表面側に凸状に反った場合であっても反り量を低減してあるため、介在物層中の気泡が多く形成されることを防ぐことができる。はんだなどの導電性のある介在物を用いるとき、ねじ止め応力によって必要以上にはんだがはみ出ることを防ぐことができる。はんだやろう材のように熱によって溶融する介在物の場合、表面側に凸状に反った構造の方が好ましい。
言い換えると、裏金属板4と放熱部材7の間に介在物を設けない構造または絶縁性の介在物を介す構造のときは、裏面側に凸状に反った構造が好ましい。導電性の介在物を介すときは表面側に凸状に反った構造が好ましい。
上記のようなセラミックス回路基板1であれば、表金属板3に凸部を設けているにも関わらず、反り量が小さい。TCT特性も向上させることができる。
セラミックス基板2と金属板を接合する接合層をはみ出させること、金属板側面を傾斜構造にすることも、TCT特性向上に有効である。図8はセラミックス基板2と金属板の接合側面を例示する図である。図8は、セラミックス基板2と、表金属板3と、接合層8と、接合層と金属板の接触角θと、を図示する。図8では表金属板3を例示するが、裏金属板4についても同様の構造とすることが好ましい。
実施形態にかかるセラミックス回路基板は、セラミックス基板と金属板の接合は、接合層を介した接合構造、接合層を介さずに直接接合する接合構造のどちらであってもよい。上記に示すような表金属板と裏金属板との体積比を制御することにより、反り量の制御は可能である。一方、TCT特性をさらに向上させるには接合層を介した接合構造であることが好ましい。接合層は、セラミックス基板と金属板の間の熱応力の緩和層として機能する。熱応力の緩和効果を向上させるためには、金属板端部から接合層がはみ出た構造を具備することが好ましい。熱応力がかかったとき、金属板の端部とセラミックス基板の部分の応力が高くなる。接合層はみ出し部を設けることにより、この応力を緩和することができる。接合層はみ出し部のはみ出し量は10μmから100μmの範囲内であることが好ましい。
接合層は、Ag(銀)、Cu(銅)、およびAl(アルミニウム)から選ばれる少なくとも一つの元素を主成分として含むことが好ましい。Ti(チタン)、Zr(ジルコニウム)、Hf(ハフニウム)、Si(珪素)、およびMg(マグネシウム)から選ばれる少なくとも一つの活性金属を含有することが好ましい。これらの組合せであれば、熱応力を緩和する効果が得られる。
接合層の例は、AgおよびCuに、Ti、Zr、およびHfから選ばれる少なくとも一つの元素を含む接合層を含む。また、Alに、SiまたはMgから選ばれる1種または2種を含む接合層が挙げられる。この中ではAgまたはCuを主成分とする接合層が好ましい。AgまたはCuを主成分とする接合層は銅板を接合する場合に有効である。銅板はAl板と比べて熱伝導率が高いことから放熱性向上に有効である。銅板厚さを0.6mm以上とすることによりチップ直下方向だけでなく面方向へも熱を拡散させることができ、放熱性を向上させることができる。
AgおよびCuに、Ti、Zr、Hfから選ばれる1種または2種以上を含有した接合層を形成するには、それぞれの成分を含有したろう材を用いることが好ましい。Ti、Zr、Hfから選ばれる活性金属の中ではTiが好ましい。セラミックス基板として窒化珪素基板を使用したとき、TiはTiNを形成して強固な接合を形成することができる。これらろう材に、In(インジウム)、Sn(錫)、およびC(炭素)から選ばれる少なくとも一つの元素を添加することも有効である。
Ag、Cu、Tiからなるろう材の場合、Agが40〜80質量%、Cuが15〜45質量%、Tiが1〜12質量%、Ag+Cu+Ti=100質量%、の範囲であることが好ましい。In、Snを添加する場合は、InまたはSnの1種または2種を5〜20質量%の範囲であることが好ましい。Cを添加する場合は、0.1〜2質量%の範囲内であることが好ましい。Ag、Cu、Ti、Sn(またはIn)、Cの5種類からなる場合、Agを40〜80質量%、Cuを15〜45質量%、Tiを1〜12質量%、Sn(またはIn)を5〜20質量%、Cを0.1〜2質量%、Ag+Cu+Ti+Sn(またはIn)+C=100質量%、の範囲に調整することが好ましい。
接合層と金属板の接触角θは、80度以下、さらには60度以下であることが好ましい。金属板側面を傾斜構造とすることにより、セラミックス基板と金属板端部に生じる応力を小さくすることができる。
接触角θは、セラミックス回路基板の断面をScanning Electron Microscope(SEM)にて観察することにより得られる観察像(拡大写真)から求められる。接触角θは接合層はみ出し部と接触している部分の角度である。図8に示すように、金属板側面のすべてが同じ接触角θである必要は無い。接合層はみ出し部と金属板側面の接触している部分の角度を80度以下にすることが好ましい。このため、金属板側面の上部の角度(金属板の上面に対する側面の角度)は80度を超えても良い。金属板の厚さが0.6mm以上と厚くなった場合は、接触している箇所の角度θが80度以下、金属板側面上部が80度を超える角度であることが好ましい。金属板側面上部の断面の角度が85〜95度のように直角に近い方が好ましい。金属板側面上部の断面が直角に近いことにより、外部端子や半導体素子を搭載する面積を確保し易くなる。
上記の構成を具備するセラミックス回路基板は、表裏の金属板の厚さ、体積比を制御することにより、表金属板に凸部(外部端子、台座部)を有した構造であるにも関わらず、セラミックス基板の反り量を低減できる。表裏の金属板の体積比を制御することにより、熱応力の均質化が図れるためTCT特性も向上する。
熱抵抗(Rth)は、式:Rth=H/(k×A)により求められる。Hは熱伝達経路、kは熱伝導率、Aは放熱面積である。熱抵抗(Rth)を小さくするには、熱伝達経路(H)を短くすること、熱伝導率(k)を大きくすること、放熱面積(A)を大きくすることが挙げられる。実施形態にかかるセラミックス回路基板は、セラミックス基板を薄型化することにより、熱伝導率の低い部分の熱伝達経路を短くすることができる。金属板を厚くすることや凸部(外部端子、台座部)を設けることにより、セラミックス回路基板の熱伝導率(k)および放熱面積(A)を大きくすることができる。この結果、熱抵抗(Rth)を小さくすることができる。
実施形態にかかるセラミックス回路基板は、表金属板に凸部を設けた上、表裏の金属板の体積比を制御している。表金属板側に凸部を具備させることにより、通電容量の増加、放熱性の向上を図ることができる。また、表金属板側に立体的な凸部を有しているにも関わらず、セラミックス基板の反り量が低減されている。これにより、実装工程での不良を低減することができる。
以上のようなセラミックス回路基板は半導体モジュールに好適である。半導体モジュールは、表金属板に半導体素子を搭載する。裏金属板を放熱部材に実装させる。必要に応じ、ねじ止めなどの固定構造、樹脂封止構造を有する。
裏金属板と放熱部材の間には、必要に応じ、介在物層(グリース、はんだなど)が設けられる。樹脂封止は、トランスファーモールド法を適用することが好ましい。トランスファーモールド法は、金型サイズを大きくすることにより、一度に複数の基板のモールド処理を行うことができるため量産性に優れた樹脂封止方法である。一方、トランスファーモールド法は、細いワイヤでは変形や断線が起きやすい。実施形態にかかるセラミックス回路基板は外部端子を厚さ0.2mm以上にすることができるため、外部端子の変形を抑制することができる。言い換えると、実施形態にかかるセラミックス回路基板は、トランスファーモールド法に適している。
次に、実施形態にかかるセラミックス回路基板の製造方法例について説明する。実施形態にかかるセラミックス回路基板は上記構成を具備していれば、その製造方法は特に限定されないが歩留り良く得るための方法として次の方法が挙げられる。
まず、セラミックス基板の両面に金属板を接合する。セラミックス基板は、厚さ0.5mm以下の基板を用意する。セラミックス基板としては、厚さ0.33mm以下、3点曲げ強度500MPa以上の窒化珪素基板であることが好ましい。窒化珪素基板は熱伝導率80W/m・K以上のものであることが好ましい。窒化珪素基板が高強度を有することにより、金属板を接合した後の反り量を低減することができる。高熱伝導、薄型化の基板とすることにより、熱抵抗を下げることができる。
金属板は、銅、アルミニウムまたはそれらの合金から選ばれる一種であることが好ましい。表金属板および裏金属板の少なくとも一つの厚さは0.6mm以上であることが好ましい。金属板は予めパターン形状に加工してもよい、ベタ板であってもよい。ベタ板の場合は、接合後にエッチング加工により、パターン形状に加工してもよい。表金属板に台座部を設ける場合、予め凸部形状に加工した金属板を用いても良い。
予め、裏金属板の合計体積/表金属板の合計体積の比が1.0より大きいサイズの金属板を接合することが好ましい。後述するエッチング工程にて、表裏の金属板の体積比を制御しても良い。
接合工程は、活性金属接合法または直接接合法を用いることが好ましい。活性金属接合法は、活性金属ろう材を用いる方法である。金属板が銅板または銅合金板の場合、活性金属は、Ti(チタン)、Zr(ジルコニウム)、Hf(ハフニウム)、およびNb(ニオブ)から選ばれる少なくとも一つの元素を含むことが好ましい。活性金属としてはTiが最も好ましい。活性金属以外の成分としては、Ag,Cu,In,Snが挙げられる。活性金属ろう材の例は、Agを40〜80質量%、Cuを20〜60質量%、Tiを0.1〜12質量%、Snを20質量%以下(0含む)、Inを20質量%以下(0含む)からなるろう材を含む。金属板がAl板またはAl合金板の場合、活性金属は、Al(アルミニウム)である。活性金属以外の成分としてはSi(珪素)が挙げられる。活性金属ろう材の例は、Siが0.01〜10質量%、残部がAlであるろう材を含む。
活性金属ろう材に樹脂バインダを添加し、活性金属ろう材ペーストを調製する。活性金属ろう材ペーストを窒化珪素基板上に塗布し、活性金属ろう材ペースト層を形成する。その上に金属板を配置する。接合層のはみ出し部を設ける場合は、活性金属ろう材ペースト層が金属板の縦横サイズより広めに設けられる。活性金属ろう材ペースト層の塗布厚さは10〜40μmの範囲であることが好ましい。活性金属ろう材層ペースト層の厚さが10μm未満では十分な接合強度が得られないおそれがある。厚さが40μmを超えて厚いと、接合強度のそれ以上の向上がみられないだけでなくコストアップの要因となる。そのため、活性金属ろう材ペースト層の厚さは10〜40μm、さらには15〜25μmの範囲であることが好ましい。
次に、加熱工程を行う。加熱温度は600〜900℃の範囲であることが好ましい。活性金属ろう材が、Ti、Zr、Hf、Nbから選ばれる1種を含有する場合は接合温度が750〜900℃の範囲であることが好ましい。活性金属ろう材がAlを含有する場合は接合温度が600〜750℃の範囲であることが好ましい。加熱工程は真空雰囲気中で行うことが好ましい。真空度としては、1×10−2Pa以下、さらには4×10−3Pa以下であることが好ましい。真空雰囲気中で加熱工程を行うことにより、銅板や活性金属ろう材が酸化することや窒化することを防ぐことができる。
直接接合法は、接合ろう材層を介さずに接合する方法である。金属板が銅板である場合、Cuと酸素の共晶を利用して接合する。セラミックス基板が窒化物セラミックスの場合、表面に酸化膜を設けることが好ましい。金属板がAl板の場合、AlSi合金板を用いることが好ましい。
次に、接合した金属板をパターン形状に加工する。パターン形状への加工は、エッチング加工により行うことが好ましい。エッチング加工により金属板側面形状を目的とする形状に加工することができる。同様に、エッチング加工の条件を制御することにより、接合層はみ出し部サイズを制御することができる。エッチング加工により、裏金属板の合計体積/表金属板の合計体積の比が1.0より大きくなるように加工しても良い。
金属板を接合した後のセラミックス回路基板の反り量を制御することが好ましい。セラミックス回路基板の長辺および短辺の反り量を0.01〜1.0mmの範囲にすることが好ましい。セラミックス基板の対角線方向の反り量を0.1〜1.5mmの範囲にすることが好ましい。凸部を設ける前のセラミックス回路基板に所定の反り量を付与する。これにより、凸部(外部端子、台座部)を接合した後のセラミックス基板の反り量を低減することができる。
所定の反り量を付与するために、反り直し工程または反り付与工程を行っても良い。反り直し工程は、平板の治具で表裏面を挟み、押圧力をかけながら熱処理を行う工程である。反り付与工程は、目的とする反り量を具備した治具で表裏面を挟み、押圧力をかけながら熱処理を行う工程である。押圧力をかけながら熱処理を行う工程である。凸部を設ける前のセラミックス回路基板の反り量が大きい場合は反り直し工程、反り量が小さい場合は反り付与工程を行う。
次に、凸部を設ける工程を行う。凸部は外部端子または台座部となる。外部端子はリードフレーム型、リードピン型などが挙げられる。外部端子は厚さ0.2mm以上の端子を用いることが好ましい。外部端子を厚くすることにより、通電容量を増やすことができる。外部端子が厚くすることにより、放熱効果も向上させることができる。
リードフレーム型の場合、平板形状である。平板の長辺×短辺×厚さにおける厚さが外部端子の厚さとなる。リードピン型の場合、円柱形状となる。円柱の高さ×直径における直径が外部端子の厚さとなる。外部端子の厚さは0.2mm以上、さらには0.4mm以上であることが好ましい。
台座部は半導体素子を搭載するために設けられる。台座部は、四角柱、円柱など柱形状である。柱形状の高さが外部端子の厚さとなる。台座部を設けることにより、半導体素子の熱を逃がし易くする。
凸部(外部端子、台座部)と表金属板の接合工程は、はんだやろう材などの接合層を介した接合方法が挙げられる。超音波接合や圧接接合などの接合層を介さない接合方法であってもよい。
凸部を接合した後の表裏の金属板を「V/V+V/V≦2(V/V)」かつ「0.5≦V/V≦2、0.5≦V/V≦2、0.5≦V/V≦2」となるように配置する。
次に、半導体素子を実装する工程を行う。半導体素子の実装工程は、はんだなどを使った接合工程が挙げられる。外部端子を接合する場合は、先に半導体素子を実装しても良い。リフロー工程により、外部端子と半導体素子の接合工程を同時に行っても良い。
以上のような工程により、実施形態にかかる半導体モジュールを製造することができる。実施形態にかかる半導体モジュールは、表金属板に凸部を有しているにも関わらず、セラミックス基板の反り量を0.1mm未満、さらには0.01mm以下(ゼロ含む)と小さくすることができる。これにより、放熱部材への実装性を向上させることができる。
(実施例1〜6、比較例1〜2)
窒化珪素基板として表1に示す2種類の基板を用意した。
Figure 0006896734
次に、銅板を用いて表2に示すセラミックス回路基板を作製した。窒化珪素基板と銅板の接合は活性金属接合法により行った。活性金属ろう材として、Ag(55質量%)、Cu(30質量%)、In(10質量%)、Ti(5質量%)のろう材を用意した。樹脂バインダと混合して活性金属ろう材ペーストとし、窒化珪素基板上に厚さ20μmで塗布した。次に銅板を配置し、真空雰囲気(1×10−3Pa以下)中、780〜830℃で加熱接合工程を行った。
次に、エッチング工程を行った。表金属板はパターン形状にエッチング加工した。表金属板の側面をエッチング加工することにより、接合層はみ出し部サイズ、接合層はみ出し部と金属板側面の接触角θを調整した。裏金属板の側面をエッチング加工して、接合層はみ出し部サイズ、接合層はみ出し部と金属板側面の接触角θを調整した。接合層はみ出し部サイズは20μm、接合層はみ出し部と金属板側面の接触角θは60度で統一した。表金属板(表銅板)間の距離は1.2mmで統一した。
Figure 0006896734
試料1〜3にかかるセラミックス回路基板を用いて長辺方向、短辺方向、対角線方向の反り量を調整した。反り量の調整は、必要に応じ、反り直し工程または反り付与工程を行った。その結果を表3に示す。
Figure 0006896734
凸部には表4に示す外部端子または台座部を用意した。各凸部を表銅板に接合した。各凸部は銅で形成した。
Figure 0006896734
試料1〜8にかかる窒化珪素回路基板に凸部を接合した。凸部と表銅板の接合はろう材を用いて接合した。これにより、実施例1〜6、比較例1〜2にかかる表金属板に凸部を有するセラミックス回路基板を作製した。接合後の表裏の銅板の体積比が表5に示す値になるように接合した。
表裏銅板の体積比は、表裏銅板を長辺方向に沿って3等分し、表面側の向かって左側の領域(凸部含む)の体積をV、中央の領域の体積をV、向かって右側の領域の体積をVとした。同様に裏面側における向かって左側の領域(凸部含む)の体積をV、中央の領域の体積をV、向かって右側の領域の体積をVとした。体積Vを有する領域は、体積Vを有する領域に対向し、体積Vを有する領域が体積Vを有する領域に対向し、Vを有する領域が体積Vを有する領域に対向する。表銅板に凸部を設けた場合は、凸部も含めた体積比とした。その結果を表5に示す。
Figure 0006896734
実施例1は、凸部1(リードフレーム)を4本接合した例である。接合箇所は体積Vを有する領域に含まれないように体積Vを有する領域および体積Vを有する領域に一本ずつ接合した。このため、凸部1は体積Vを有する領域(または体積Vを有する領域)から30mmはみ出た構造となった。
実施例2は、凸部1(リードフレーム)を2本、凸部3(ピン)を2本接合した例である。体積Vを有する領域に含まれないようにそれぞれ接合した。一方の表銅板に凸部1、もう一方の表銅板に凸部3を接合した。凸部1は体積Vを有する領域(または体積Vを有する領域)から30mmはみ出た構造となった。
実施例3は、凸部1(リードフレーム)を4本接合し、凸部4(円柱状台座部)を6個設けた例である。凸部1は表銅板の端から5mmの範囲に重なるように、左右対称に2本ずつ設けた。このため、凸部1は体積Vを有する領域には設けられていない。このため、凸部1は体積Vを有する領域(または体積Vを有する領域)から37.5mmはみ出た構造となった。凸部4(円盤状台座部)は、プレス加工により表銅板に円盤状台座部を設けた例である。凸部4は一枚の表銅板に体積Vを有する領域、体積Vを有する領域、体積Vを有する領域にそれぞれ一個ずつ合計3個ずつ設けた。実施例3では、このような凸部1と凸部4を2枚の表銅版に同じように配置した。
実施例4は、凸部2(リードフレーム)を4本接合した。凸部2は表銅板に6mm重なるように接合した。接合箇所は体積Vを有する領域が含まれないように体積Vを有する領域および体積Vを有する領域に一本ずつ接合した。このため、凸部1は体積Vを有する領域(または体積Vを有する領域)から14mmはみ出た構造となった。
実施例5は、凸部3(リードピン型外部端子)を4本接合した例である。凸部3は体積Vを有する領域、体積Vを有する領域に一本ずつ接合した(一枚の表銅板に2本接合)。
実施例6は表銅板を図9に示すような位置に配置した例である。図9はL字型の銅板31、長方形の銅板32および33を接合した例である。L字型銅板31は20mm×30mm×0.8mmの銅板と5mm×30mm×0.8mmの銅板が一体になった例である。銅板32および銅板33は、いずれも20mm×10mm×0.8mmである。3枚の表銅板を5mm間隔で配置した。L字型銅板31の体積Vを有する領域および体積Vを有する領域に凸部2を接合した。凸部2は銅板31に10mm重なるように接合した。銅板32および銅板33には、凸部3(リードピン)を2個ずつ(合計4個)接合した例である。
比較例1は、凸部5(リードフレーム)を4本接合した例である。凸部5は、体積Vを有する領域に5mm入り込んだ箇所で接合した。このため、凸部5は体積Vを有する領域(または体積Vを有する領域)から15mmはみ出た構造となった。
比較例2は、凸部2(リードフレーム)を4本接合した構造である。凸部2は表銅板に3.5mm重なるように接合した。接合箇所は体積Vを有する領域が含まれないように体積Vを有する領域および体積Vを有する領域に一本ずつ接合した。このため、凸部2は体積Vを有する領域(または体積Vを有する領域)から20mmはみ出た構造であった。
比較例1では「V/V」および「V/V」が範囲外である。比較例2では「V/V+V/V≦2(V/V)」が範囲外である。実施例ではいずれも範囲内である。
実施例および比較例にかかる凸部を有する窒化珪素回路基板に対して、反り量を測定した。反り量の測定は、長辺、短辺の反り量とした。
TCTを行った。TCTは、−40℃×30分→室温(25℃)×10分 →175℃×30分→室温(25℃)×10分を1サイクルとし、1000サイクル後と2000サイクル後の金属板のはがれや窒化珪素基板のクラックの発生の有無を測定した。その結果を表6に示す。
Figure 0006896734
表から分かる通り、実施例にかかる窒化珪素回路基板は、表金属板に凸部を有する構造であるにも関わらず、長辺および短辺の反り量は0.1mm未満であった。いずれもTCT特性も優れていた。リードフレーム(凸部1、凸部2)を設けた例は窒化珪素基板からリードフレームがはみ出た構造であったが、TCT特性が優れていた。これに対し、比較例1、比較例2共に反り量が大きくなっていた。TCT2000サイクルでは、不良が発生した。これは窒化珪素回路基板の反りが大きいため、必要以上に熱応力がかかったためである。
実施例にかかる窒化珪素回路基板は、反り量が小さいため、ねじ止め構造を用いて放熱部材に固定する際に実装不良が発生しなかった。裏面側に凸状に反っているため、裏銅板と放熱部材の間にグリース中の気泡の発生が抑制されている。これに対し、比較例は反り量が大きいため、ねじ止め構造を有する場合に、裏銅板と放熱部材の隙間が大きくなるため、放熱性が低下した。
以上、本発明のいくつかの実施形態を例示したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更などを行うことができる。これら実施形態やその変形例は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。前述の各実施形態は、相互に組み合わせて実施することができる。

Claims (10)

  1. 第1の面と第2の面とを有する、厚さ0.5mm以下のセラミックス基板と、
    前記第1の面に接合された第1の金属板と、前記第1の金属板の表面から突出する凸部と、を有する第1の金属部と、
    前記第2の面に接合された第2の金属板を有する第2の金属部と、を具備する回路基板であって、
    前記第1および第2の金属板の少なくとも一つの厚さは0.6mm以上であり、
    前記第1の金属板の合計体積に対する前記第2の金属板の合計体積の比が1.0よりも大きく、
    前記セラミックス基板が長辺方向に沿って第1ないし第3の分割部に等分割されるとき、
    前記第1の金属部は、前記第1の分割部に重畳する第1の領域と、前記第2の分割部に重畳する第2の領域と、前記第3の分割部に重畳する第3の領域と、を有し、
    前記第2の金属部は、前記第1の分割部に重畳する第4の領域と、前記第2の分割部に重畳する第5の領域と、前記第3の分割部に重畳する第6の領域と、を有し、
    前記第1の領域の体積V、前記第2の領域の体積V、前記第3の領域の体積V、前記第4の領域の体積V、前記第5の領域の体積V、および前記第6の領域の体積Vは、
    (V/V)+(V/V)≦2(V/V)と、
    0.5≦V/V≦2と、
    0.5≦V/V≦2と、
    0.5≦V/V≦2と、を満足する数である、回路基板。
  2. 前記凸部は、前記第1の金属板の一部、リードフレームの一部、またはリードピンの一部である、請求項1に記載の回路基板。
  3. 前記第1の金属板および第2の金属板のそれぞれは、厚さ0.6mm以上の銅板である、請求項1に記載の回路基板。
  4. 前記セラミックス基板は、厚さ0.33mm以下で且つ3点曲げ強度500MPa以上の窒化珪素基板である、請求項1に記載の回路基板。
  5. 前記セラミックス基板の前記長辺方向の長さおよび短辺方向の長さのそれぞれは、10mm以上200mm以下である、請求項1に記載の回路基板。
  6. 前記セラミックス基板の前記長辺方向の反り量および短辺方向の反り量のそれぞれは、0.1mm未満である、請求項1に記載の回路基板。
  7. 前記第1の金属板および第2の金属板の少なくとも一つの側面は傾斜している、請求項1に記載の回路基板。
  8. 前記第1の金属板および第2の金属板の少なくとも一つは、接合層を介して接合され、
    前記接合層は、Agと、Cuと、Ti、Zr、およびHfから選ばれる少なくとも一つの元素と、を含む、請求項1に記載の回路基板。
  9. 請求項1に記載の回路基板と、
    前記第1の金属部に搭載された半導体素子と、を具備する、半導体モジュール。
  10. 前記回路基板を実装するための放熱部材をさらに具備する、請求項9に記載の半導体モジュール。
JP2018530387A 2016-07-28 2017-07-27 回路基板および半導体モジュール Active JP6896734B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021093522A JP7159395B2 (ja) 2016-07-28 2021-06-03 回路基板および半導体モジュール

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016148106 2016-07-28
JP2016148106 2016-07-28
PCT/JP2017/027241 WO2018021473A1 (ja) 2016-07-28 2017-07-27 回路基板および半導体モジュール

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2021093522A Division JP7159395B2 (ja) 2016-07-28 2021-06-03 回路基板および半導体モジュール

Publications (2)

Publication Number Publication Date
JPWO2018021473A1 JPWO2018021473A1 (ja) 2019-05-23
JP6896734B2 true JP6896734B2 (ja) 2021-06-30

Family

ID=61016216

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2018530387A Active JP6896734B2 (ja) 2016-07-28 2017-07-27 回路基板および半導体モジュール
JP2021093522A Active JP7159395B2 (ja) 2016-07-28 2021-06-03 回路基板および半導体モジュール

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2021093522A Active JP7159395B2 (ja) 2016-07-28 2021-06-03 回路基板および半導体モジュール

Country Status (5)

Country Link
US (1) US10818565B2 (ja)
EP (1) EP3493253B1 (ja)
JP (2) JP6896734B2 (ja)
CN (1) CN109478538B (ja)
WO (1) WO2018021473A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4131359A1 (en) * 2020-03-23 2023-02-08 Sumitomo Bakelite Co.Ltd. Circuit board
DE102020112276A1 (de) * 2020-05-06 2021-11-11 Danfoss Silicon Power Gmbh Leistungsmodul
JP2023000129A (ja) * 2021-06-17 2023-01-04 株式会社 日立パワーデバイス パワー半導体モジュール

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05152461A (ja) * 1991-11-26 1993-06-18 Toshiba Corp セラミツクス回路基板
JP3056889B2 (ja) * 1992-07-17 2000-06-26 電気化学工業株式会社 セラミックス回路基板
EP0661748A1 (en) 1993-12-28 1995-07-05 Hitachi, Ltd. Semiconductor device
JPH07221265A (ja) * 1994-01-28 1995-08-18 Hitachi Ltd パワー半導体モジュール
JPH104156A (ja) * 1996-06-14 1998-01-06 Mitsubishi Electric Corp 半導体装置用絶縁基板及び半導体装置
JP2004134703A (ja) 2002-10-15 2004-04-30 Toshiba Corp 端子付き回路基板
JP4207896B2 (ja) * 2005-01-19 2009-01-14 富士電機デバイステクノロジー株式会社 半導体装置
JP4793622B2 (ja) * 2005-03-04 2011-10-12 日立金属株式会社 セラミックス回路基板およびパワーモジュール並びにパワーモジュールの製造方法
JP2007088272A (ja) 2005-09-22 2007-04-05 Hitachi Metals Ltd セラミックス回路基板およびこれを用いたモジュール
JP2008124416A (ja) * 2006-03-31 2008-05-29 Hitachi Metals Ltd セラミックス回路基板およびこれを用いた半導体モジュール
JP4893096B2 (ja) * 2006-05-01 2012-03-07 日立金属株式会社 回路基板およびこれを用いた半導体モジュール
JP2010103311A (ja) * 2008-10-23 2010-05-06 Toyota Central R&D Labs Inc 積層基板
JP2011054732A (ja) 2009-09-01 2011-03-17 Toyota Motor Corp 半導体モジュール
JP5637992B2 (ja) 2009-09-15 2014-12-10 株式会社東芝 セラミックス回路基板の製造方法
JP5133960B2 (ja) * 2009-10-22 2013-01-30 電気化学工業株式会社 半導体搭載用回路基板及びその製造方法
WO2013094213A1 (ja) * 2011-12-20 2013-06-27 株式会社 東芝 セラミックス銅回路基板とそれを用いた半導体装置
EP3031789B1 (en) * 2013-08-08 2020-11-11 Kabushiki Kaisha Toshiba Circuit substrate and semiconductor device
EP2838325B1 (en) * 2013-08-16 2021-06-16 NGK Insulators, Ltd. Ceramic circuit board and electronic device
JP6341822B2 (ja) 2014-09-26 2018-06-13 三菱電機株式会社 半導体装置
JP6370257B2 (ja) * 2015-04-27 2018-08-08 三菱電機株式会社 半導体装置
EP3306655B1 (en) * 2015-05-27 2021-06-23 NGK Electronics Devices, Inc. Substrate for power modules, substrate assembly for power modules, and method for producing substrate for power modules

Also Published As

Publication number Publication date
US10818565B2 (en) 2020-10-27
JP7159395B2 (ja) 2022-10-24
CN109478538A (zh) 2019-03-15
JPWO2018021473A1 (ja) 2019-05-23
WO2018021473A1 (ja) 2018-02-01
JP2021132238A (ja) 2021-09-09
CN109478538B (zh) 2022-04-01
US20190172765A1 (en) 2019-06-06
EP3493253B1 (en) 2024-05-29
EP3493253A4 (en) 2020-05-06
EP3493253A1 (en) 2019-06-05

Similar Documents

Publication Publication Date Title
JP7159395B2 (ja) 回路基板および半導体モジュール
WO2016002803A1 (ja) パワーモジュール用基板ユニット及びパワーモジュール
KR20180056681A (ko) 열전 변환 모듈 및 열전 변환 장치
JP7000545B2 (ja) 半導体モジュールの製造方法
JP7204962B2 (ja) セラミックス回路基板および半導体モジュール
JP6201827B2 (ja) 放熱板付パワーモジュール用基板の製造方法
WO2019180913A1 (ja) 電子部品実装モジュールの製造方法
JP7151583B2 (ja) ヒートシンク付き絶縁回路基板
JP6201828B2 (ja) 放熱板付パワーモジュール用基板の製造方法
TW201836093A (zh) 附有散熱片功率模組用基板
JP5786569B2 (ja) パワーモジュール用基板の製造方法
JPWO2019167942A1 (ja) 絶縁回路基板
JP2019149460A (ja) 絶縁回路基板及びその製造方法
WO2019180914A1 (ja) 電子部品実装モジュール
JP5614127B2 (ja) パワーモジュール用基板及びその製造方法
JP2011210745A (ja) パワーモジュール用基板及びその製造方法
JP2019149459A (ja) 絶縁回路基板及びその製造方法
JP7192100B2 (ja) 窒化珪素回路基板、及び、電子部品モジュール
JP7340009B2 (ja) 電子部品モジュール、及び、窒化珪素回路基板
JP2021101454A (ja) ねじ止めパット部材付きセラミックス回路基板及びそれを用いた半導体装置
TW201943055A (zh) 電子零件安裝模組
JP2002050841A (ja) 金属ベース板付Al回路基板

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190123

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200323

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210511

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210609

R150 Certificate of patent or registration of utility model

Ref document number: 6896734

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150