JPWO2019167942A1 - 絶縁回路基板 - Google Patents

絶縁回路基板 Download PDF

Info

Publication number
JPWO2019167942A1
JPWO2019167942A1 JP2019546257A JP2019546257A JPWO2019167942A1 JP WO2019167942 A1 JPWO2019167942 A1 JP WO2019167942A1 JP 2019546257 A JP2019546257 A JP 2019546257A JP 2019546257 A JP2019546257 A JP 2019546257A JP WO2019167942 A1 JPWO2019167942 A1 JP WO2019167942A1
Authority
JP
Japan
Prior art keywords
circuit
layer
circuit layer
circuit board
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019546257A
Other languages
English (en)
Inventor
丈嗣 北原
丈嗣 北原
智哉 大開
智哉 大開
長友　義幸
義幸 長友
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Publication of JPWO2019167942A1 publication Critical patent/JPWO2019167942A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016—Brazing of electronic components
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B37/00—Joining burned ceramic articles with other burned ceramic articles or other articles by heating
    • C04B37/02—Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Structural Engineering (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Structure Of Printed Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

セラミックス基板の一方の面に回路パターンが形成された回路層が接合されており、セラミックス基板の他方の面に金属層が接合されてなる絶縁回路基板であって、セラミックス基板は、ＪＩＳ１６０１ ２００８に基づく三点曲げ強度が６００ＭＰａ以上であり、回路層及び金属層は、銅又は銅合金により構成され、回路層は、複数の打ち抜き板が間隔を開けてセラミックス基板に接合されることにより形成されており、回路層の厚さは、０．４ｍｍ以上２．０ｍｍ以下であり、回路層の接合面積をＳ１、金属層の接合面積Ｓ２としたときの面積比Ｓ１／Ｓ２が０．５以上０．８以下、回路層の厚さをＴ１、金属層の厚さをＴ２としたときの厚さ比Ｔ１／Ｔ２が１．２以上１．７以下である。

Description

本発明は、大電流、高電圧を制御する半導体装置に用いられるパワーモジュール用基板等の絶縁回路基板に関する。
本願は、２０１８年２月２７日に出願された特願２０１８−０３２７９９号に基づき優先権を主張し、その内容をここに援用する。
パワーモジュール用基板として、窒化アルミニウムを始めとするセラミックスからなる絶縁基板の一方の面に回路層が接合されるとともに、他方の面に金属層が接合されたパワーモジュール用基板が知られている。
例えば、特許文献１に開示されているパワーモジュール用基板では、絶縁基板に接合された回路層及び金属層のそれぞれが、純度が９９．９９９％以上の純銅で構成されている。このため、温度サイクルが繰り返し作用した場合に回路層及び金属層に再結晶が生じることにより、回路層及び金属層の内に生じた内部応力を低減させて、クラックなどを防止できる。
近年、絶縁基板として高強度の窒化珪素セラミックス（Ｓｉ３Ｎ４）基板が用いられることが多い。窒化珪素セラミックス基板は、窒化アルミニウムにより構成されるセラミックス基板に比べて、強度及び熱伝導率が高い。このため、絶縁基板の厚さを窒化アルミニウムで構成した場合よりも小さくでき、一方、回路層及び金属層の厚さを従来よりも大きくすることができる（例えば、０．４ｍｍ以上）。
特開２００４−２２１５４７号公報
しかしながら、窒化珪素セラミックスにより絶縁基板（セラミックス基板）が構成され、銅又は銅合金により回路層及び金属層が構成されると、セラミックス基板と回路層及び金属層との線膨張係数（熱膨張率）の差が大きいので、セラミックス基板に回路層及び金属層を接合した後、セラミックス基板の残留応力が大きく反りが発生する。また、セラミックス基板の薄肉化及び銅回路層の厚肉化に伴い、絶縁回路基板へのはんだ付け時の反り変化が大きくなり、はんだ付けに支障をきたすので、高温時の反りの変化が小さい絶縁回路基板が望まれている。
絶縁回路基板は、従来エッチング法を用いて、回路層にパターンを形成している。しかしながらエッチング法では、リードフレームと回路層とを一体化したり、セラミックス基板と回路層との間及びセラミックス基板と金属層との間のはんだ信頼性を確保するため、金属層のサイズをセラミックス基板のサイズより大きくしたりする等の構造設計に対し、制約が生じる。
このため、エッチング法を用いず、プレス法によりパターンを有する金属板を形成して接合することが考えられるが、はんだ付けの際の高温時の反りの変化がより顕著となる。
本発明は、このような事情に鑑みてなされたもので、プレスで打ち抜いた金属板を用いつつ、はんだ付けの際における高温時の反り変化を抑制することができる絶縁回路基板を提供することを目的とする。
セラミックス基板の表面に生じる残留応力は、回路層や金属層の接合面では圧縮応力となるが、回路層側では、パターンが形成されているので、パターン間の部分では回路層の表側に引張応力が生じ、その反対側に圧縮応力が生じる。このため、回路層側を凸とする反りが生じ易い。この場合、回路層及び金属層が厚くなるほど、反りも顕著になる。
本発明者らは、鋭意研究の結果、回路層と金属層との厚みを適切に制御することにより、反りを抑制できることを見出した。
本発明の絶縁回路基板は、ＪＩＳ１６０１ ２００８に基づく三点曲げ強度が６００ＭＰａ以上であるセラミックス基板と；銅又は銅合金からなり複数の小回路層が間隔をあけて所定形状をなすように前記セラミックス基板の一方の面に接合されてなる厚さＴ１が０．４ｍｍ以上２．０ｍｍ以下の回路層と；銅又は銅合金により構成され、前記セラミックス基板の他方の面に接合された金属層と；を備え、前記セラミックス基板に対する前記回路層の接合面積をＳ１、前記金属層の接合面積Ｓ２としたときの面積比Ｓ１／Ｓ２が０．５以上０．８以下であり、前記回路層の厚さをＴ１、前記金属層の厚さをＴ２としたときの厚さ比Ｔ１／Ｔ２が１．２以上１．７以下である。
本発明では、セラミックス基板の回路パターン間（回路層における小回路層間）に残留応力が発生しても、金属層の厚さが回路層の厚さよりも薄いので、セラミックス基板の回路層側の面及び金属層側の面の応力をバランスさせることができる。したがって、はんだ付けの際の高温による反り変化を抑制することができる。
厚さ比Ｔ１／Ｔ２が、１．２未満では回路層側を凸とする反りを解消できず、１．７を超えると金属層が薄くなり過ぎて高温の反り変化が大きくなる。なお、面積比Ｓ１／Ｓ２が０．５以上０．８以下の場合に厚さ比Ｔ１／Ｔ２をこのように設定すると、反りの抑制に有効である。
上記三点曲げ強度とは、ＪＩＳ１６０１ ２００８規格に基づくものであり、試験片（セラミックス基板）を一定距離に配置された２支点上に置き、支点間の中央の１点に荷重を加えて折れたときの最大曲げ応力をいう。
本発明の絶縁回路基板の好ましい態様としては、前記セラミックス基板は窒化珪素により構成されているとよい。
本発明の絶縁回路基板の前記回路層において、前記小回路層は打ち抜き板からなってもよい。本発明によれば、回路パターンに対応する所定形状をなす小回路層として打ち抜き板がろう付けなどにより高温で接合されている場合も、加熱冷却による変形を抑制できる。
本発明の絶縁回路基板の前記回路層において、各前記小回路層は矩形などの多角形平板であってもよい。各小回路層が矩形等の多角形であるとその間隔は直線状に形成されるので、セラミックス基板の反りが大きくなるおそれがあるが、本発明によれば反りを抑制できる。
本発明の絶縁回路基板の前記回路層において、複数の前記小回路層の前記間隔は０．５ｍｍ以上２．０ｍｍ以下であってもよい。
本発明の絶縁回路基板の前記回路層において、複数の前記小回路層は同じ組成であるとよい。
本発明の絶縁回路基板において、前記回路層と前記金属層とは同じ組成であるとよい。
本発明によれば、絶縁回路基板のはんだ付けの際における高温時の反り変化を抑制することができる。
本発明の一実施形態に係る絶縁回路基板を用いたパワーモジュールを示す断面図である。 上記実施形態における絶縁回路基板を回路層側から見た平面図である。 上記実施形態における絶縁回路基板を金属層側から見た平面図である。 図１に示す絶縁回路基板の製造方法を説明する断面図である。 図１に示す絶縁回路基板の製造方法を説明する断面図である。 図１に示す絶縁回路基板の製造方法を説明する断面図である。
以下、本発明の実施形態について、図面を参照しながら説明する。
［絶縁回路基板の概略構成］
本発明に係る絶縁回路基板の製造方法により製造される絶縁回路基板１は、図１に示すように、いわゆるパワーモジュール用基板であり、図１の二点鎖線で示すように絶縁回路基板１の表面に素子３０が搭載されパワーモジュール１００となる。素子３０は、半導体を備えた電子部品であり、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、ＦＷＤ（Ｆｒｅｅ Ｗｈｅｅｌｉｎｇ Ｄｉｏｄｅ）等の種々の半導体素子が選択される。
素子３０は、図示を省略するが、上部に上部電極部が設けられ、下部に下部電極部が設けられている。素子３０は、下部電極部が回路層１２の上面にはんだ３１等により接合されることで、回路層１２の上面に搭載される。素子３０の上部電極部は、はんだ等で接合されたリードフレーム等を介して、回路層１２の回路電極部等に接続される。
［絶縁回路基板の構成］
絶縁回路基板１は、セラミックス基板１１と、セラミックス基板１１の一方の面に接合された複数の小回路層１２１，１２２からなる回路層１２と、セラミックス基板１１の他方の面に接合された金属層１３とを備える。
セラミックス基板１１は、回路層１２と金属層１３の間の電気的接続を防止する絶縁基板であって、その板厚Ｔ３は０．２ｍｍ〜１．０ｍｍ、三点曲げ強度が６００ＭＰａ以上である。セラミックス基板１１は、例えば窒化珪素セラミックス（Ｓｉ３Ｎ４）やジルコニア強化アルミナ基板等により構成される。この場合、窒化アルミニウム（ＡＩＮ）により構成されているセラミックス基板に比べて、強度及び熱伝達率を高めることができる。
本実施形態のセラミックス基板１１は、窒化珪素セラミックスにより構成され、その板厚Ｔ３は、０．３２ｍｍ、三点曲げ強度が６００ＭＰａ以上１０２０ＭＰａ以下に設定されている。
回路層１２は、図１及び図２Ａ，２Ｂに示す例では、分断された２つの小回路層１２１，１２２からなる。各小回路層１２１，１２２は、、いずれも多角形状（本実施形態では矩形状）であり、セラミックス基板１１の一方の面に相互に間隔（例えば、０．５ｍｍ〜２．０ｍｍ）を開けて接合される。
回路層１２（各小回路層１２１，１２２）は、無酸素銅等の銅又はジルコニウム添加銅合金等の銅合金により構成され、その板厚Ｔ１は、０．４ｍｍ以上２．０ｍｍ以下に設定されている。板厚Ｔ１は、金属層１３の板厚Ｔ２よりも大きく、厚さ比Ｔ１／Ｔ２が１．２以上１．７以下に設定される。本実施形態の回路層１２において、各小回路層１２１，１２２はいずれも同じ組成である。
本実施形態の回路層１２は、無酸素銅により構成され、その板厚Ｔ１が０．８ｍｍ、各小回路層１２１，１２２の間隔は、１．０ｍｍに設定されている。
金属層１３は、無酸素銅等の高純度銅又はジルコニウム添加銅合金等の銅合金により構成されその板厚Ｔ２は、０．３ｍｍ以上１．６ｍｍ以下に設定されている。上述したように金属層１３の板厚Ｔ２は回路層１２の板厚Ｔ１よりも小さく、厚さ比Ｔ１／Ｔ２が１．２以上１．７以下に設定される。
本実施形態の金属層１３は、回路層１２と同じ組成の無酸素銅により構成され、その板厚が０．６ｍｍに設定されている。
このように構成される絶縁回路基板１において、回路層１２の接合面積をＳ１（ｍｍ２）、金属層１３の接合面積をＳ２（ｍｍ２）としたときに、面積比Ｓ１／Ｓ２は、０．５以上０．８以下となる関係に調整される。上記接合面積Ｓ１，Ｓ２は、いずれも３０℃における値である。
本実施形態では、回路層１２は小回路層１２１，１２２からなるため、回路層１２の接合面積Ｓ１は、小回路層１２１の接合面積Ｓ１１と小回路層１２２の接合面積Ｓ１２との総和となる。
［絶縁回路基板の製造方法］
次に、本実施形態の絶縁回路基板１の製造方法について説明する。絶縁回路基板１の製造方法は、銅又は銅合金により構成される板材をプレス加工して金属層１３となる一枚板の金属層用金属板１３０および所定形状（回路パターン）を有する回路層１２となる回路層用金属板１２０を形成する金属板形成工程と、セラミックス基板１１にろう材を介して積層した金属層用金属板１３０及び回路層用金属板１２０を加圧状態で加熱し接合する接合工程と、を含む。以下、この工程順に説明する。
（金属板形成工程）
まず、図３Ａに示すように、銅又は銅合金により構成される圧延された板材（以下、銅圧延材という）をプレス加工により打ち抜き、金属層用金属板１３０及び回路層用金属板１２０を形成する。
具体的には、金属層用金属板１３０は、厚さ０．３ｍｍ以上１．６ｍｍ以下の銅圧延材をプレスすることにより矩形板状（例えば、４０ｍｍ×５０ｍｍ）に形成される。回路層用金属板１２０は、厚さ０．４ｍｍ以上２．０ｍｍ以下の銅圧延材をプレスすることにより所望のパターン形状（図２Ａに示す例では２枚の矩形状の打ち抜き板）に形成される。すなわち、回路層用金属板１２０は、本発明の複数の「打ち抜き板」に相当する。このようにして形成された回路層用金属板１２０の面積Ｓ１と金属層用金属板１３０の面積Ｓ２との面積比Ｓ１／Ｓ２は、０．５以上０．８以下に設定されている。
（接合工程）
次に、図３Ｂに示すように、セラミックス基板１１に金属層用金属板１３０及び回路層用金属板１２０を接合する。具体的には、セラミックス基板１１の表面及び裏面に、それぞれＡｇ−Ｃｕ−Ｔｉ系ろう材箔１４を介在させて金属層用金属板１３０及び回路層用金属板１２０を積層する。これらの積層体をカーボン板により挟持し、積層方向に荷重をかけながら真空中で加熱することにより、セラミックス基板１１と金属層用金属板１３０及び回路層用金属板１２０を接合する。これにより、図３Ｃに示すセラミックス基板１１の表面に回路層１２が接合部（ろう付け部）を介して接合され、裏面に金属層１３が接合部（ろう付け部）を介して接合された絶縁回路基板１が形成される。
この接合工程における積層方向への加圧は０．１ＭＰａ〜１．０ＭＰａ、加熱温度は８００℃〜９３０℃とするとよい。また、Ａｇ−Ｃｕ−Ｔｉ系ろう材箔は、厚さ５μｍ〜１５μｍであるとよい。さらに、Ａｇ−Ｃｕ−Ｔｉ系ろう材の他、Ｃｕ−Ｐ系ろう材を用いることもできる。
このような製造方法により製造された絶縁回路基板１は、回路層１２の厚さＴ１が０．４ｍｍ以上２．０ｍｍ以下であり、回路層１２の接合面積Ｓ１及び金属層１３の接合面積Ｓ２の面積比Ｓ１／Ｓ２が０．５以上０．８以下、回路層１２の厚さＴ１と金属層１３の厚さＴ２との厚さ比Ｔ１／Ｔ２が１．２以上１．７以下となる。
セラミックス基板１１の表面に生じる残留応力は、回路層１２や金属層１３の接合面では圧縮応力となるが、回路層１２側ではパターンが形成されているので、図２Ａに示すように、各小回路層１２１，１２２間の部分（パターンが形成されることにより露出している領域Ａｒ１）では、裏側に圧縮応力、表側に引張応力が生じる。このため、回路層１２側を凸とする反りが生じ易い。この場合、回路層１２及び金属層１３が厚くなるほど、反りも顕著になる。
これに対し、本実施形態では、セラミックス基板１１の各小回路層１２１，１２２間（上記領域Ａｒ１）に残留応力が発生しても、金属層１３の厚さが回路層１２の厚さよりも薄いので、セラミックス基板１１の回路層１２側の面及び金属層１３側の面のバランスを保つことができる。したがって、エッチング法ではなくプレス法により回路層１２を形成した場合でも、はんだ付けの際における高温の反り変化を抑制することができる。
その他の細部構成は実施形態の構成のものに限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば、上記実施形態では絶縁回路基板１をパワーモジュール用基板として用いる例を説明したが、この絶縁回路基板１は、ＬＥＤ素子用基板等、各種の絶縁基板として用いることもできる。
次に、本発明の効果について実施例を用いて詳細に説明するが、本発明は下記の実施例に限定されるものではない。
実施例１〜７及び比較例１及び２の試料を構成する部材には、板厚０．３２ｍｍの窒化珪素セラミックスからなるセラミックス基板を用意するとともに、表１に示す板厚、接合面積の無酸素銅により形成される回路層及び金属層を用意した。回路層を構成する２つの小回路層の間隔は、１．０ｍｍとした。
表１では、回路層の厚さをＴ１（ｍｍ）、金属層の厚さをＴ２（ｍｍ）、回路層の接合面積をＳ１（ｍｍ２）、金属層の接合面積をＳ２（ｍｍ２）とした。
これら部材を上記実施形態で述べた製造方法により接合して絶縁回路基板を作製し、実施例１〜７および比較例１〜２の各試料を作製した。得られた各試料につき、３０℃から２８５℃に加熱した後、冷却して３０℃とする一連の加熱試験において、２８５℃加熱時の反り量（加熱時反り）及び２８５℃に加熱した後冷却して３０℃となった際の３０℃での反り量（戻り反り）をそれぞれ金属層側から測定した。反り量は、セラミックス基板の変化をモアレ式三次元形状測定機で測定し、反り量の変化量（加熱時反りと反り戻りとの差）も求めた。各反り量においては、金属層が凹状となる反りを「−」、凸状となる反りを「＋」と表記した。表１に結果を示す。
Figure 2019167942
表１からわかるように、回路層の接合面積Ｓ１及び金属層の接合面積Ｓ２の面積比Ｓ１／Ｓ２が０．５以上０．８以下、厚さ比Ｔ１／Ｔ２が１．２以上１．７以下である実施例１〜７では、はんだ付けの際等の高温時における反り量が小さく、変化量も６００μｍ以下と小さい絶縁回路基板が得られることが確認できた。
絶縁回路基板のはんだ付けの際における高温時の反り変化を抑制できる。
１ 絶縁回路基板
１１ セラミックス基板
１２ 回路層
１３ 金属層
１４ ろう材箔
３０ 素子
３１ はんだ
１００ パワーモジュール
１２０ 回路層用金属板（打ち抜き板）
１３０ 金属層用金属板
１２１ 小回路層
１２２ 小回路層
Ｓ１ 接合面積
Ｓ２ 接合面積
Ｓ１１ 接合面積
Ｓ１２ 接合面積
Ｔ１ 回路層の厚さ
Ｔ２ 金属層の厚さ
Ｔ３ セラミックス基板の厚さ
Ａｒ１ 領域
本発明の絶縁回路基板は、ＪＩＳ１６０１ ２００８に基づく三点曲げ強度が６００ＭＰａ以上であるセラミックス基板と；銅又は銅合金の打ち抜き板からなる複数の小回路層が間隔をあけて所定形状をなすように前記セラミックス基板の一方の面に接合されてなる厚さＴ１が０．４ｍｍ以上２．０ｍｍ以下の回路層と；銅又は銅合金からなり、前記セラミックス基板の他方の面に接合されてなる金属層と；を備え、前記セラミックス基板に対する前記回路層の接合面積をＳ１、前記金属層の接合面積Ｓ２としたときの面積比Ｓ１／Ｓ２が０．５以上０．８以下であり、前記金属層の厚さをＴ２としたときの厚さ比Ｔ１／Ｔ２が１．２以上１．７以下であり、前記回路層において、複数の前記小回路層の前記間隔は０．５ｍｍ以上２．０ｍｍ以下である。
本発明では、セラミックス基板の回路パターン間（回路層における小回路層間）に残留応力が発生しても、金属層の厚さが回路層の厚さよりも薄いので、セラミックス基板の回路層側の面及び金属層側の面の応力をバランスさせることができる。したがって、はんだ付けの際の高温による反り変化を抑制することができる。
回路パターンに対応する所定形状をなす小回路層として打ち抜き板が用いられているにもかかわらず、加熱冷却による変形を抑制できる。
本発明の絶縁回路基板は、ＪＩＳ１６０１ ２００８に基づく三点曲げ強度が６００ＭＰａ以上であるセラミックス基板と；銅又は銅合金の打ち抜き板からなる複数の小回路層が間隔をあけて所定形状をなすように前記セラミックス基板の一方の面に接合されてなる厚さＴ１が０．４ｍｍ以上２．０ｍｍ以下の回路層と；銅又は銅合金の一枚板からなり、前記セラミックス基板の他方の面に接合されてなる金属層と；を備え、前記セラミックス基板に対する前記回路層の接合面積をＳ１、前記金属層の接合面積Ｓ２としたときの面積比Ｓ１／Ｓ２が０．５以上０．８以下であり、前記金属層の厚さをＴ２としたときの厚さ比Ｔ１／Ｔ２が１．５以上１．７以下であり、前記回路層において、複数の前記小回路層の前記間隔は０．５ｍｍ以上２．０ｍｍ以下である。
厚さ比Ｔ１／Ｔ２が、１．２未満では回路層側を凸とする反りを解消できない。本発明では１．５以上とする。１．７を超えると金属層が薄くなり過ぎて高温の反り変化が大きくなる。なお、面積比Ｓ１／Ｓ２が０．５以上０．８以下の場合に厚さ比Ｔ１／Ｔ２をこのように設定すると、反りの抑制に有効である。
Figure 2019167942
表１からわかるように、回路層の接合面積Ｓ１及び金属層の接合面積Ｓ２の面積比Ｓ１／Ｓ２が０．５以上０．８以下、厚さ比Ｔ１／Ｔ２が１．２以上１．７以下である参考例１，２及び実施例３〜７では、はんだ付けの際等の高温時における反り量が小さく、変化量も６００μｍ以下と小さい絶縁回路基板が得られることが確認できた。その中でも、厚さ比Ｔ１／Ｔ２が１．５以上１．７以下の実施例３〜７が概して好ましいと言える。

Claims (8)

  1. 絶縁回路基板であって、
    ＪＩＳ１６０１ ２００８に基づく三点曲げ強度が６００ＭＰａ以上であるセラミックス基板と；
    銅又は銅合金からなり、複数の小回路層が間隔をあけて所定形状をなすように前記セラミックス基板の一方の面に接合されてなる厚さＴ１が０．４ｍｍ以上２．０ｍｍ以下の回路層と；
    銅又は銅合金からなり、前記セラミックス基板の他方の面に接合されてなる金属層と；
    を備え、
    前記セラミックス基板に対する前記回路層の接合面積をＳ１、前記金属層の接合面積Ｓ２としたときの面積比Ｓ１／Ｓ２が０．５以上０．８以下であり、
    前記金属層の厚さをＴ２としたときの厚さ比Ｔ１／Ｔ２が１．２以上１．７以下であることを特徴とする絶縁回路基板。
  2. 前記セラミックス基板は窒化珪素により構成されていることを特徴とする請求項１に記載の絶縁回路基板。
  3. 前記回路層において、各前記小回路層は打ち抜き板からなることを特徴とする請求項１または２に記載の絶縁回路基板。
  4. 前記回路層において、各前記小回路層は多角形平板であることを特徴とする請求項１から３のいずれかに記載の絶縁回路基板。
  5. 各前記小回路層は矩形であることを特徴とする請求項４に記載の絶縁回路基板。
  6. 前記回路層において、複数の前記小回路層の前記間隔は０．５ｍｍ以上２．０ｍｍ以下であることを特徴とする請求項１から５のいずれかに記載の絶縁回路基板。
  7. 前記回路層において、複数の前記小回路層は同じ組成であることを特徴とする請求項１から６のいずれかに記載の絶縁回路基板。
  8. 前記回路層と前記金属層とは同じ組成であることを特徴とする請求項１から７のいずれかに記載の絶縁回路基板。
JP2019546257A 2018-02-27 2019-02-26 絶縁回路基板 Pending JPWO2019167942A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018032799 2018-02-27
JP2018032799 2018-02-27
PCT/JP2019/007316 WO2019167942A1 (ja) 2018-02-27 2019-02-26 絶縁回路基板

Publications (1)

Publication Number Publication Date
JPWO2019167942A1 true JPWO2019167942A1 (ja) 2020-04-16

Family

ID=67805819

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019546257A Pending JPWO2019167942A1 (ja) 2018-02-27 2019-02-26 絶縁回路基板

Country Status (6)

Country Link
US (1) US20200413534A1 (ja)
EP (1) EP3761764A4 (ja)
JP (1) JPWO2019167942A1 (ja)
CN (1) CN111758302A (ja)
TW (1) TW201937999A (ja)
WO (1) WO2019167942A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112805822A (zh) * 2018-12-06 2021-05-14 日本碍子株式会社 半导体装置用基板
JPWO2022172900A1 (ja) * 2021-02-12 2022-08-18
CN113068326B (zh) * 2021-03-29 2022-09-30 北京小米移动软件有限公司 一种焊接质量处理方法及装置、电路板

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3007086U (ja) * 1994-06-30 1995-02-07 日本インター株式会社 絶縁基板
JP2002029850A (ja) * 2000-07-17 2002-01-29 Denki Kagaku Kogyo Kk 窒化ケイ素焼結体とその製造方法
JP2003309210A (ja) * 2002-04-18 2003-10-31 Hitachi Metals Ltd セラミックス回路基板およびその製造方法
WO2007026547A1 (ja) * 2005-08-29 2007-03-08 Hitachi Metals, Ltd. 回路基板及びこれを用いた半導体モジュール、回路基板の製造方法
JP2010097963A (ja) * 2008-10-14 2010-04-30 Hitachi Metals Ltd 回路基板及びその製造方法、電子部品モジュール
WO2016125635A1 (ja) * 2015-02-02 2016-08-11 株式会社東芝 窒化珪素回路基板およびそれを用いた電子部品モジュール
WO2018012616A1 (ja) * 2016-07-14 2018-01-18 株式会社 東芝 セラミックス回路基板および半導体モジュール

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4206915B2 (ja) 2002-12-27 2009-01-14 三菱マテリアル株式会社 パワーモジュール用基板
JP6533501B2 (ja) 2016-08-25 2019-06-19 Ｈｏｙａ Ｃａｎｄｅｏ Ｏｐｔｒｏｎｉｃｓ株式会社 光照射装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3007086U (ja) * 1994-06-30 1995-02-07 日本インター株式会社 絶縁基板
JP2002029850A (ja) * 2000-07-17 2002-01-29 Denki Kagaku Kogyo Kk 窒化ケイ素焼結体とその製造方法
JP2003309210A (ja) * 2002-04-18 2003-10-31 Hitachi Metals Ltd セラミックス回路基板およびその製造方法
WO2007026547A1 (ja) * 2005-08-29 2007-03-08 Hitachi Metals, Ltd. 回路基板及びこれを用いた半導体モジュール、回路基板の製造方法
JP2010097963A (ja) * 2008-10-14 2010-04-30 Hitachi Metals Ltd 回路基板及びその製造方法、電子部品モジュール
WO2016125635A1 (ja) * 2015-02-02 2016-08-11 株式会社東芝 窒化珪素回路基板およびそれを用いた電子部品モジュール
WO2018012616A1 (ja) * 2016-07-14 2018-01-18 株式会社 東芝 セラミックス回路基板および半導体モジュール

Also Published As

Publication number Publication date
US20200413534A1 (en) 2020-12-31
TW201937999A (zh) 2019-09-16
WO2019167942A1 (ja) 2019-09-06
CN111758302A (zh) 2020-10-09
EP3761764A4 (en) 2021-12-01
EP3761764A1 (en) 2021-01-06

Similar Documents

Publication Publication Date Title
TW201626513A (zh) 功率模組用基板單元及功率模組
JP6417834B2 (ja) 冷却器付パワーモジュール用基板及び冷却器付パワーモジュール用基板の製造方法
JP2003273289A (ja) セラミックス回路基板およびパワーモジュール
JPWO2019167942A1 (ja) 絶縁回路基板
JP2021132238A (ja) 回路基板および半導体モジュール
JP2016072563A (ja) ヒートシンク付パワーモジュール用基板の製造方法
JP6776953B2 (ja) ヒートシンク付パワーモジュール用基板
JP7151583B2 (ja) ヒートシンク付き絶縁回路基板
JP2019087586A (ja) 絶縁回路基板の製造方法、ヒートシンク付き絶縁回路基板の製造方法、及び、絶縁回路基板、ヒートシンク付き絶縁回路基板、並びに、絶縁回路基板の積層構造体の製造方法
KR20200138262A (ko) 절연 회로 기판용 접합체의 제조 방법 및 절연 회로 기판용 접합체
JP2011071260A (ja) 積層材およびその製造方法、絶縁積層材およびその製造方法
WO2019167931A1 (ja) 絶縁回路基板
JP7054073B2 (ja) ヒートシンク付き絶縁回路基板
JP2020113686A (ja) ヒートシンク付き絶縁回路基板の製造方法及びヒートシンク付き絶縁回路基板
JP7363583B2 (ja) 絶縁回路基板の製造方法
JP7467936B2 (ja) ヒートシンク付絶縁回路基板、電子部品及びヒートシンク付絶縁回路基板の製造方法
JP2019087608A (ja) 接合体、絶縁回路基板、ヒートシンク付絶縁回路基板、ヒートシンク、及び、接合体の製造方法、絶縁回路基板の製造方法、ヒートシンク付絶縁回路基板の製造方法、ヒートシンクの製造方法
KR102363709B1 (ko) 구리/티탄/알루미늄 접합체, 절연 회로 기판, 히트싱크가 부착된 절연 회로 기판, 파워 모듈, led 모듈, 열전 모듈
JP2020013915A (ja) ヒートシンク付き絶縁回路基板の製造方法及びヒートシンク付き絶縁回路基板

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190823

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190823

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20190823

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20190918

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191001

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191210

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200303