WO2022064599A1 - 半導体装置および電力変換装置 - Google Patents

半導体装置および電力変換装置 Download PDF

Info

Publication number
WO2022064599A1
WO2022064599A1 PCT/JP2020/036039 JP2020036039W WO2022064599A1 WO 2022064599 A1 WO2022064599 A1 WO 2022064599A1 JP 2020036039 W JP2020036039 W JP 2020036039W WO 2022064599 A1 WO2022064599 A1 WO 2022064599A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor device
joining
base plate
insulating portion
insulating
Prior art date
Application number
PCT/JP2020/036039
Other languages
English (en)
French (fr)
Inventor
祐司 佐藤
哲 根岸
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to JP2021505939A priority Critical patent/JPWO2022064599A1/ja
Priority to PCT/JP2020/036039 priority patent/WO2022064599A1/ja
Publication of WO2022064599A1 publication Critical patent/WO2022064599A1/ja

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates

Definitions

  • the present disclosure relates to semiconductor devices and power conversion devices using direct bonding.
  • a semiconductor device for electric power is configured by joining a plurality of components using a joining material.
  • Solder has generally been used as the bonding material.
  • the present disclosure has been made to solve the above-mentioned problems, and aims to obtain a semiconductor device having improved reliability by suppressing the occurrence of failures at joints.
  • the semiconductor device includes an insulating portion, a first holding portion directly bonded to the lower surface of the insulating portion, a conductor portion arranged on the upper surface of the insulating portion, and a semiconductor element bonded to the conductor portion. It is a semiconductor device.
  • the first holding portion and the insulating portion are directly joined, it is possible to suppress the occurrence of failure of the joint portion and improve the reliability of the semiconductor device.
  • FIG. 2 It is a planar structure schematic diagram which shows the other semiconductor device in Embodiment 2. It is sectional drawing which shows the other semiconductor device in Embodiment 2. FIG. It is sectional drawing which shows the manufacturing process of the semiconductor device in Embodiment 2. FIG. It is sectional drawing which shows the manufacturing process of the semiconductor device in Embodiment 2. FIG. It is sectional drawing which shows the manufacturing process of the semiconductor device in Embodiment 2. FIG. It is sectional drawing which shows the manufacturing process of the semiconductor device in Embodiment 2. FIG. It is sectional drawing which shows the manufacturing process of the semiconductor device in Embodiment 2. FIG. It is sectional drawing which shows the manufacturing process of the semiconductor device in Embodiment 2. FIG. It is a block diagram which shows the structure of the power conversion system to which the power conversion apparatus in Embodiment 3 is applied.
  • FIG. 1 is a schematic plan view showing a semiconductor device according to the first embodiment.
  • FIG. 2 is a schematic cross-sectional structure diagram showing the semiconductor device according to the first embodiment.
  • FIG. 2 is a schematic cross-sectional structure of the alternate long and short dash line AA of FIG.
  • the semiconductor device 100 includes a base plate 1 which is a first holding portion, an insulating portion 2, a conductor portion 3, a joining portion 4, a semiconductor element 5, and a bonding wire 6 which is a wiring portion. ing.
  • the insulating portion 2 is directly joined on the upper surface of the base plate 1 without using a joining material.
  • the upper surface of the base plate 1 and the lower surface of the insulating portion 2 are directly joined without using a joining material.
  • a conductor portion 3 is joined to the upper surface of the insulating portion 2.
  • a semiconductor element 5 is bonded on the upper surface of the conductor portion 3 by using a bonding portion 4.
  • a bonding wire 6 is bonded on the upper surface of the semiconductor element 5.
  • the outer edge of the semiconductor device 100 is the outer edge of the base plate 1.
  • the outer edge of the insulating portion 2 is arranged inside the outer edge of the base plate 1.
  • the outer edge of the conductor portion 3 is arranged inside the outer edge of the insulating portion 2.
  • the outer edge of the joint portion 4 is arranged inside the outer edge of the conductor portion 3.
  • the outer edge of the semiconductor element 5 is inside the outer edge of the conductor portion 3 and overlaps with the outer edge of the joint portion 4.
  • the bonding region between the bonding wire 6 and the semiconductor element 5 is indicated by a dotted line.
  • the bonding region of the bonding wire 6 is formed inside the outer edge of the semiconductor element 5.
  • the bonding wire 6 extends in the opposite side direction of the bonding region of the bonding wire 6.
  • the upper surface of the base plate 1 is directly bonded to the lower surface of the insulating portion 2 without using a bonding material.
  • the upper surface of the insulating portion 2 is joined to the lower surface of the conductor portion 3.
  • the upper surface of the conductor portion 3 is joined to the lower surface of the semiconductor element 5 using (via) the joining portion 4.
  • the bonding wire 6 is bonded to the upper surface of the semiconductor element 5.
  • the bonding wire 6 is bent in a direction away from the upper surface of the semiconductor element 5 with respect to the extending direction of the bonding wire 6 in the opposite side direction of the bonding region of the bonding wire 6. In other words, the bonding wire 6 is bent in a direction in which the distance from the upper surface of the semiconductor element 5 increases.
  • the base plate 1 is a plate-shaped member.
  • the base plate 1 is the base of the semiconductor device 100.
  • the material of the base plate 1 is not limited to these, and may be a composite material of these materials and other materials or an alloy containing them. Further, the surface of the base plate 1 may be coated with another metal or an organic member for the purpose of preventing oxidation or the like. In this case, the thickness of the covering member can be formed within a range that does not impair the function of the base plate 1.
  • the coefficient of linear expansion of the base plate 1 may be the same as the coefficient of linear expansion of the insulating portion 2 joined on the upper surface of the base plate 1. However, if the coefficient of linear expansion of the base plate 1 is in the range of ⁇ 20% to + 20% with respect to the coefficient of linear expansion of the insulating portion 2, the same effect can be obtained. Further, when the semiconductor device 100 is used for electric power, a material having high thermal conductivity is desired as the material. Therefore, it is desirable that the thermal conductivity of the base plate 1 is 150 W / mK or more and 500 W / mK or less, which can reduce the influence of heat generation of the semiconductor device 100.
  • the insulating portion 2 is directly joined to the upper surface of the base plate 1.
  • the upper surface of the base plate 1 and the lower surface of the insulating portion 2 are directly bonded without using a bonding material such as solder or a brazing material.
  • the insulating portion 2 is a plate-shaped (sheet-shaped) member.
  • a ceramic plate or an organic insulating sheet can be applied.
  • As the ceramic plate alumina (Al 2 O 3 ), silicon nitride (Si 3 N 4 ), or aluminum nitride (Al N) can be used.
  • the thickness of the insulating portion 2 is 125 ⁇ m or more and 2 mm (2000 ⁇ m) or less, which can satisfy the standard of withstand voltage of the semiconductor device 100.
  • the conductor portion 3 is arranged on the upper surface of the insulating portion 2.
  • the conductor portion 3 forms a circuit pattern. Therefore, it can be appropriately changed according to the specifications and applications of the semiconductor device 100.
  • a metal having high conductivity is used because it constitutes a circuit pattern.
  • Al or Cu is used as the conductor portion 3.
  • the material of the conductor portion 3 is not limited to these, and other materials can be applied as long as the semiconductor device 100 functions.
  • the thickness of the conductor portion 3 can be selected according to the structure of the semiconductor device 100 and the function provided to the conductor portion 3. In order to reduce the thermal resistance from the base plate 1 to the semiconductor element 5, it is effective that the conductor portion 3 is thicker. Further, in order to reduce the stress applied to the insulating portion 2, it is effective that the thickness of the conductor portion 3 is thin.
  • the joint portion 4 joins the upper surface of the conductor portion 3 and the lower surface of the semiconductor element 5.
  • a solder or a sintered material can be used as the material of the joint portion 4.
  • solder various compositions of solder can be used, such as the presence or absence of lead.
  • sintered Ag or sintered Cu can be used as the joining method when the sintered material is used.
  • the joining method when the sintered material is used either pressure joining or non-pressure joining may be used.
  • the material of the joint portion 4 does not necessarily have to be a single material, and may be, for example, an alloy material or a multilayer structure. Further, the thickness of the joint portion 4 is not particularly limited as long as the conductor portion 3 and the semiconductor element 5 can be joined.
  • a power semiconductor element such as a MOSFET (Metal Oxide Semiconductor Field Transistor) or an IGBT (Insulated Gate Bipolar Transistor) can be used.
  • a MOSFET Metal Oxide Semiconductor Field Transistor
  • IGBT Insulated Gate Bipolar Transistor
  • Si, SiC, and gallium nitride GaN: Gallium Nitride
  • the thickness of the semiconductor element 5 is in the range of 50 ⁇ m to 500 ⁇ m.
  • Electrodes (metal layers) are formed on the upper surface and the lower surface of the semiconductor element 5.
  • Al, Cu or Ni can be applied.
  • an adhesion layer a barrier layer or an antioxidant layer may be formed.
  • the electrode of the semiconductor element 5 may have a laminated structure of two or more layers using a plurality of metal materials.
  • the thickness of the electrode of the semiconductor element 5 is in the range of 1 ⁇ m to 50 ⁇ m.
  • a method for forming the electrode of the semiconductor element 5 a plating method, a sputtering method, or the like can be applied, but the method is not limited to these, and other methods may be used.
  • the bonding wire 6 which is a wiring portion electrically connects between the conductor portion 3 and the semiconductor element 5. Further, the bonding wire 6 electrically connects between the conductor portion 3 and the conductor portion 3.
  • the bonding wire 6 does not have to be a single material, and may contain other metals, organic substances, or the like in the components. Further, the surface of the bonding wire 6 may be covered with another metal or organic substance.
  • the wiring portion 6 is not limited to the bonding wire, and may be plate-shaped or thin.
  • the base plate 1 and the insulating portion 2 which are the first holding portions are directly bonded to each other without using a bonding material, so that the base plate 1 and the insulating portion 2 are joined to each other. It is possible to suppress the failure that occurs in the unit. As a result, it is possible to improve the joint strength at the joint portion between the base plate 1 and the insulating portion 2, and it is possible to improve the reliability of the semiconductor device.
  • 3 to 7 are schematic cross-sectional structures showing the manufacturing process of the semiconductor device according to the first embodiment.
  • the base plate 1 which is the first holding part to be the base is prepared (holding part preparation process).
  • the insulating portion 2 is directly bonded to the upper surface of the base plate 1 (insulation portion joining step).
  • a joining material such as solder or a brazing material is used to join the base plate 1 and the insulating portion 2, but in the present disclosure, the base plate 1 and the insulating portion are not used. 2 is directly joined.
  • a method of direct joining for example, joining by heat crimping using heat or pressure can be used.
  • the treatment temperature or the treatment pressure can be appropriately set depending on the material used for the base plate 1 or the insulating portion 2.
  • the conductor portion 3 is formed on the upper surface of the insulating portion 2 (conductor portion forming step).
  • a method of forming the conductor portion 3 on the upper surface of the insulating portion 2 there is a plating method or a method of joining the conductor portion 3 prepared by another member by using a joining material.
  • a method of preparing a separate member as the conductor portion 3 and joining the conductor portion 3 there is a joining formation using a brazing material, a solder, a sintered material, a liquid phase diffusion or a solid phase diffusion.
  • direct joining or the like can be applied by heat crimping.
  • the treatment conditions at the time of joining are not particularly limited with respect to the joining temperature and the joining atmosphere (in vacuum, in nitrogen atmosphere, in hydrogen atmosphere, in formic acid atmosphere or in inert gas atmosphere), and a desired conductor. Any condition may be used as long as the part 3 is obtained. Further, the conductor portion 3 may be joined by the above-mentioned joining method after being processed into a predetermined pattern in advance, or may be processed so as to have a predetermined pattern after joining.
  • the semiconductor element 5 is bonded to the upper surface of the conductor portion 3 by using the bonding portion 4 (semiconductor element joining step).
  • the joint portion 4 includes a brazing material, a solder, a sintered material, and a joint formation using liquid phase diffusion or solid phase diffusion.
  • a joining method direct joining or the like can be applied by heat crimping.
  • the treatment conditions at the time of joining are not particularly limited with respect to the joining temperature and the joining atmosphere (in vacuum, in nitrogen atmosphere, in hydrogen atmosphere, in formic acid atmosphere or in inert gas atmosphere), and a desired conductor. Any condition may be used as long as the part 3 is obtained.
  • the bonding wire 6 which is a wiring portion is bonded to the upper surface of the semiconductor element 5.
  • ultrasonic energy or heating can be used for bonding.
  • a bonding method of the bonding wire 6 a bonding material can be used for bonding.
  • Ball bonding or wedge bonding can be applied as a method of bonding by ultrasonic energy or heating. In these cases, ultrasonic waves only, heating only, or ultrasonic waves and heating may be used in combination to form a joint.
  • the intensity or temperature of the applied ultrasonic energy can be appropriately selected according to the material used as the bonding wire 6.
  • a method of applying the temperature a method using a laser or a method of contacting a heated terminal (jig) may be used to apply the temperature.
  • a bonding method of the bonding wire 6 there is also a method of using a bonding material.
  • a bonding material a brazing material, a solder, a sintered material, a liquid phase diffusion or a solid phase diffusion can be used.
  • a joining treatment method direct joining or the like can be applied by heat crimping.
  • the processing conditions at the time of joining are not particularly limited with respect to the joining temperature and the joining atmosphere (in vacuum, in nitrogen atmosphere, in hydrogen atmosphere, in formic acid atmosphere or in inert gas atmosphere), and the semiconductor element 5 Any condition may be used as long as the bonding wire 6 and the bonding wire 6 can be bonded.
  • FIG. 8 is a schematic plan structure diagram showing another semiconductor device according to the first embodiment.
  • FIG. 9 is a schematic cross-sectional structure diagram showing another semiconductor device according to the first embodiment.
  • FIG. 9 is a schematic cross-sectional structure of the alternate long and short dash line BB of FIG.
  • the semiconductor device 200 includes a base plate 1 which is a first holding portion, an insulating portion 2, a conductor portion 3, a bonding portion 4, a semiconductor element 5, a bonding wire 6 which is a wiring portion, and a case portion. 7, a sealing portion 8, and an external terminal 9 are provided.
  • the insulating portion 2 is directly joined on the upper surface of the base plate 1 without using a joining material.
  • the upper surface of the base plate 1 and the lower surface of the insulating portion 2 are directly joined without using a joining material.
  • a conductor portion 3 is joined to the upper surface of the insulating portion 2.
  • a semiconductor element 5 is bonded on the upper surface of the conductor portion 3 by using a bonding portion 4.
  • a bonding wire 6 is bonded on the upper surface of the semiconductor element 5.
  • the bonding wire 6 electrically connects the upper surface of the semiconductor element 5 and the upper surface of the conductor portion 3.
  • the external terminal 9 is joined to the upper surface of the conductor portion 3.
  • the sealing portion 8 is filled in the region surrounded by the case portion 7 and the base plate 1.
  • the outer edge of the semiconductor device 200 is the outer edge of the base plate 1.
  • the outer edge of the case portion 7 is at the same position as the outer edge of the base plate 1.
  • the outer edge of the insulating portion 2 is arranged inside the outer edge of the base plate 1.
  • the outer edge of the conductor portion 3 is arranged inside the outer edge of the insulating portion 2.
  • the outer edge of the joint portion 4 is arranged inside the outer edge of the conductor portion 3.
  • the outer edge of the semiconductor element 5 is inside the outer edge of the conductor portion 3 and overlaps with the outer edge of the joint portion 4.
  • the bonding wire 6 electrically connects the semiconductor element 5 and the conductor portion 3 to which the semiconductor element 5 is not bonded.
  • the external terminal 9 is electrically connected to the conductor portion 3.
  • the upper surface of the base plate 1 is directly bonded to the lower surface of the insulating portion 2 without using a bonding material.
  • the upper surface of the insulating portion 2 is joined to the lower surface of the conductor portion 3.
  • the upper surface of the conductor portion 3 is joined to the lower surface of the semiconductor element 5 by using the joining portion 4.
  • the bonding wire 6 electrically connects the upper surface of the semiconductor element 5 and the upper surface of the conductor portion 3 to which the semiconductor element 5 is not bonded.
  • the bonding wire 6 is bent in a direction away from the upper surface of the semiconductor element 5 with respect to the extending direction of the bonding wire 6 on the opposite side of the bonding region of the bonding wire 6.
  • the bonding wire 6 is bent in a direction in which the distance from the upper surface of the semiconductor element 5 increases.
  • the external terminal 9 is electrically connected to the upper surface of the conductor portion 3.
  • the case portion 7 is arranged along the outer edge of the base plate 1 on the upper surface of the base plate 1 so as to surround the insulating portion 2.
  • the sealing portion 8 is filled in the region surrounded by the case portion 7 and the base plate 1.
  • One end of the external terminal 9 is joined to the upper surface of the conductor portion 3.
  • the other end of the external terminal 9 is exposed from the sealing portion 8 and is arranged at the upper end of the case portion 7.
  • the case portion 7 is an outer frame body of the semiconductor device 200.
  • the insulating portion 2 is bonded to the central region of the base plate 1, and the case portion 7 is adhered to the base plate 1 in the outer peripheral region of the base plate 1 surrounding the insulating portion 2.
  • the case portion 7 is required to maintain insulating properties without causing thermal deformation within the operating temperature range of the semiconductor device 200. Therefore, as the material of the case portion 7, a PPS (Polyphenylene sulfide) resin or a PBT (PolyButylene terephlate) resin can be used as the material of the case portion 7, a PPS (Polyphenylene sulfide) resin or a PBT (PolyButylene terephlate) resin can be used as the material of the case portion 7, a PPS (Polyphenylene sulfide) resin or a PBT (PolyButylene terephlate) resin can be used as the material of the case portion 7, a PPS (Poly
  • the sealing portion 8 is filled in the region surrounded by the case portion 7 and the base plate 1 for the purpose of ensuring the insulating property inside the semiconductor device 200.
  • the sealing portion 8 seals the insulating portion 2, the conductor portion 3, the semiconductor element 5, the bonding wire 6, and the external terminal 9.
  • a silicone resin can be used, but the sealing portion 8 is not limited to this, and any material having a desired elastic modulus, heat resistance, and adhesiveness may be used.
  • an epoxy resin, a urethane resin, a polyimide resin, a polyamide resin, an acrylic resin or the like may be used, and a resin in which ceramic powder is dispersed in order to enhance strength or heat dissipation. Materials may be used.
  • the external terminal 9 is for electrically connecting the inside of the semiconductor device 200 and the outside of the semiconductor device 200.
  • the external terminal 9 is used to supply electric power to the semiconductor element 5 from the outside of the semiconductor device 200 or to supply a drive signal to the semiconductor element 5.
  • a copper alloy or the like can be used as the material of the external terminal 9, a copper alloy or the like can be used.
  • the external terminal 9 may be an insert type built in the case portion 7 or an outsert type provided in contact with the inner peripheral surface (inner wall) side of the case portion 7. Further, the external terminal 9 may be arranged inside the case portion 7 in order to connect to the outside corresponding to the wiring pattern configured by the conductor portion 3.
  • the bonding portion between the semiconductor element 5 and the bonding wire 6 or the bonding portion between the conductor portion 3 and the bonding wire 6 (external terminal 9) may be bonded (via) with a bonding material such as solder sandwiched between them. It may be directly bonded.
  • a bonding material such as solder sandwiched between them. It may be directly bonded.
  • the joint material for sandwiching the joint material the same shape and material as the above-mentioned joint portion 4 can be applied.
  • an intermediate layer may be formed as a stress buffer layer in order to relieve the stress in the reliability test.
  • the structure, material and shape of the intermediate layer are not particularly limited as long as they can relax stress.
  • an alloy containing Mo or W, Invar, or the like can be considered as the material, but it is not particularly limited and any material may be used as long as a stress relaxation effect can be obtained.
  • Laminates or alloys are also applicable.
  • the intermediate layer is a laminated body made of a plurality of materials, the ratio of the materials to be laminated may be any ratio.
  • the total thickness of the intermediate layer can be adapted in the range of 0.1 ⁇ m to 2000 ⁇ m. Further, a plurality of intermediate layers may be inserted. Further, when a plurality of intermediate layers are inserted at the interface between the semiconductor element 5, the conductor portion 3 or the wiring portion 6, and the intermediate layer, the intermediate layers may be joined by a bonding material.
  • the above-mentioned intermediate layer can be applied in the same manner as the joint portion of the wiring portion 6.
  • the base plate 1 and the insulating portion 2 which are the first holding portions are directly bonded to each other without using a bonding material. Failures that occur at the joint between the base plate 1 and the insulating portion 2 can be suppressed. As a result, it is possible to improve the joint strength at the joint portion between the base plate 1 and the insulating portion 2, and it is possible to improve the reliability of the semiconductor device.
  • Embodiment 2 the first holding portion 1 used in the first embodiment is used as the second holding portion 11 and the upper surface of the insulating portion 2 and the lower surface of the second holding portion 11 are directly joined and arranged. different. In this way, since the upper surface of the insulating portion 2 and the lower surface of the second holding portion 11 are directly joined and arranged, the stress generated in the insulating portion 2 can be reduced. As a result, by arranging the second holding portion 11, it is possible to reduce the thermal resistance without increasing the thickness of the conductor portion 3, and it is possible to improve the reliability of the semiconductor device 300. Since other points are the same as those in the first embodiment, detailed description thereof will be omitted.
  • FIG. 10 is a schematic plan structure diagram showing another semiconductor device according to the second embodiment.
  • FIG. 11 is a schematic cross-sectional structure diagram showing another semiconductor device according to the second embodiment.
  • FIG. 11 is a schematic cross-sectional structure of the alternate long and short dash line CC of FIG.
  • the semiconductor device 300 includes a base plate 1 which is a first holding portion, an insulating portion 2, a conductor portion 3, a joining portion 4, a semiconductor element 5, a bonding wire 6 which is a wiring member, and a second. It is provided with a holding portion 11.
  • the insulating portion 2 is directly joined on the upper surface of the base plate 1 without using a joining material.
  • the upper surface of the base plate 1 and the lower surface of the insulating portion 2 are directly joined without using a joining material.
  • the second holding portion 11 is inserted between the insulating portion 2 and the conductor portion 3.
  • the lower surface of the second holding portion 11 is directly joined to the upper surface of the insulating portion 2 without using a joining material.
  • a conductor portion 3 is joined to the upper surface of the second holding portion 11.
  • a semiconductor element 5 is bonded on the upper surface of the conductor portion 3 by using a bonding portion 4.
  • a bonding wire 6 is bonded on the upper surface of the semiconductor element 5.
  • the outer edge of the semiconductor device 300 is the outer edge of the base plate 1.
  • the outer edge of the insulating portion 2 is arranged inside the outer edge of the base plate 1.
  • the outer edge of the second holding portion 11 is arranged inside the outer edge of the insulating portion 2.
  • the outer edge of the conductor portion 3 is arranged inside the outer edge of the second holding portion 11.
  • the outer edge of the joint portion 4 is arranged inside the outer edge of the conductor portion 3.
  • the outer edge of the semiconductor element 5 is inside the outer edge of the conductor portion 3 and overlaps with the outer edge of the joint portion 4.
  • the bonding region between the bonding wire 6 and the semiconductor element 5 is indicated by a dotted line.
  • the bonding region of the bonding wire 6 is formed inside the outer edge of the semiconductor element 5.
  • the bonding wire 6 extends in the opposite side direction of the bonding region of the bonding wire 6.
  • the upper surface of the base plate 1 is directly bonded to the lower surface of the insulating portion 2 without using a bonding material.
  • the upper surface of the insulating portion 2 is directly bonded to the lower surface of the second holding portion 11 without using a bonding material.
  • the upper surface of the second holding portion 11 is joined to the lower surface of the conductor portion 3.
  • the upper surface of the conductor portion 3 is joined to the lower surface of the semiconductor element 5 by using the joining portion 4.
  • the bonding wire 6 is bonded to the upper surface of the semiconductor element 5.
  • the bonding wire 6 is bent in a direction away from the upper surface of the semiconductor element 5 with respect to the extending direction of the bonding wire 6 in the opposite side direction of the bonding region of the bonding wire 6. In other words, the bonding wire 6 is bent in a direction in which the distance from the upper surface of the semiconductor element 5 increases.
  • Al or Cu, which is the material used for the conductor portion 3, is a metal having good (high) thermal conductivity, and therefore has a high effect of diffusing heat.
  • the second holding portion 11 which is a material having high thermal conductivity like the base plate 1
  • the effect of diffusing heat is similar to that of Cu or Al. It is possible to reduce the thermal resistance from the semiconductor element 5 to the base plate 1. As a result, the thickness of the conductor portion 3 having a large coefficient of linear expansion can be reduced.
  • the coefficient of linear expansion of the second holding portion 11 may be the same as the coefficient of linear expansion of the insulating portion 2 joined on the upper surface of the base plate 1 as in the case of the base plate 1.
  • the coefficient of linear expansion of the base plate 1 is in the range of ⁇ 20% to + 20% with respect to the coefficient of linear expansion of the insulating portion 2
  • the same effect can be obtained.
  • the stress generated in the insulating portion 2 can be reduced and the insulating portion 2 is cracked. Can be suppressed. Further, the reliability of the semiconductor device 300 can be improved.
  • the second holding portion 11 can use the same material or material as the base plate 1 described in the first embodiment. In the actual configuration, the base plate 1 and the second holding portion 11 may be the same, or may be different materials as long as they satisfy the desired characteristics of each. It is desirable that the second holding portion 11 is directly joined to the upper surface of the insulating portion 2. The second holding portion 11 may be joined with another joining material sandwiched between the second holding portion 11 and the upper surface of the insulating portion 2. When the upper surface of the insulating portion 2 and the lower surface of the second holding portion 11 are joined by using a joining material, the joining portion 4 described in the first embodiment may be used.
  • the second holding portion 11 is arranged between the insulating portion 2 and the conductor portion 3 in this way, the thermal resistance from the base plate 1 to the semiconductor element 5 can be reduced. As a result, by arranging the second holding portion 11, it is possible to reduce the thermal resistance without increasing the thickness of the conductor portion 3, and it is possible to improve the reliability of the semiconductor device 300.
  • FIGS. 12 to 16 are schematic cross-sectional structures showing the manufacturing process of the semiconductor device according to the second embodiment. It is basically the same as the manufacturing process of the semiconductor device 100 shown in the first embodiment, except that a step of arranging the second holding portion 11 on the upper surface of the insulating portion 2 is added.
  • the base plate 1 which is the first holding part to be the base is prepared (holding part preparation step).
  • the insulating portion 2 is directly bonded to the upper surface of the base plate 1 (insulation portion joining step).
  • a joining material such as solder or a brazing material is used to join the base plate 1 and the insulating portion 2, but in the present disclosure, the base plate 1 and the insulating portion are not used. 2 is directly joined.
  • a method of direct joining for example, joining by heat crimping using heat or pressure can be used.
  • the treatment temperature or the treatment pressure can be appropriately set depending on the material used for the base plate 1 or the insulating portion 2.
  • the second holding portion 11 is directly joined on the upper surface of the insulating portion 2 (second holding portion joining step). The second holding portion 11 can be joined in the same manner as the base plate 1.
  • the conductor portion 3 is formed on the upper surface of the insulating portion 2 (conductor portion forming step).
  • a method of forming the conductor portion 3 on the upper surface of the insulating portion 2 there is a plating method or a method of joining the conductor portion 3 prepared by another member by using a joining material.
  • a separate member is prepared as the conductor portion 3, and as a joining method, there is joining formation using a brazing material, a solder, a sintered material, a liquid phase diffusion, or a solid phase diffusion. Further, as a joining method, direct joining or the like can be applied by heat crimping.
  • the treatment conditions at the time of joining are not particularly limited with respect to the joining temperature and the joining atmosphere (in vacuum, in nitrogen atmosphere, in hydrogen atmosphere, in formic acid atmosphere or in inert gas atmosphere), and a desired conductor.
  • the portion 3 may be joined under any conditions.
  • the conductor portion 3 may be joined by the above-mentioned joining method after being processed into a predetermined pattern in advance, or may be processed so as to have a predetermined pattern after joining.
  • the semiconductor element 5 is bonded to the upper surface of the conductor portion 3 by using the bonding portion 4 (semiconductor element joining step).
  • the joint portion 4 includes a brazing material, a solder, a sintered material, and a joint formation using liquid phase diffusion or solid phase diffusion. Further, as a joining method, direct joining by heat crimping or the like can be applied.
  • the treatment conditions at the time of joining are not particularly limited with respect to the joining temperature and the joining atmosphere (in vacuum, in nitrogen atmosphere, in hydrogen atmosphere, in formic acid atmosphere or in inert gas atmosphere), and a desired conductor. Any condition may be used as long as the part 3 is obtained.
  • the bonding wire 6 which is a wiring portion is bonded to the upper surface of the semiconductor element 5.
  • ultrasonic energy or heating can be used for bonding.
  • a bonding method of the bonding wire 6 a bonding material can be used for bonding.
  • Ball bonding or wedge bonding can be applied as a method of bonding by ultrasonic energy or heating. In these cases, ultrasonic waves only, heating only, or ultrasonic waves and heating may be used in combination to form a joint.
  • the intensity or temperature of the applied ultrasonic energy can be appropriately selected according to the material used as the bonding wire 6.
  • a method of applying the temperature a method using a laser or a method of contacting a heated terminal (jig) may be used to apply the temperature.
  • the base plate 1 and the insulating portion 2 which are the first holding portions are directly bonded to each other without using a bonding material, the base plate 1 and the insulating portion 2 are directly bonded to each other. Failures that occur at the joint between 1 and the insulating portion 2 can be suppressed. As a result, it is possible to improve the joint strength at the joint portion between the base plate 1 and the insulating portion 2, and it is possible to improve the reliability of the semiconductor device.
  • the stress generated in the insulating portion 2 can be reduced.
  • the second holding portion 11 it is possible to reduce the thermal resistance without increasing the thickness of the conductor portion 3, and it is possible to improve the reliability of the semiconductor device.
  • Embodiment 3 the semiconductor device according to the first and second embodiments described above is applied to the power conversion device.
  • the present disclosure is not limited to a specific power conversion device, the case where the present disclosure is applied to a three-phase inverter will be described below as the third embodiment.
  • FIG. 17 is a block diagram showing a configuration of a power conversion system to which the power conversion device according to the third embodiment of the present disclosure is applied.
  • the power conversion system shown in FIG. 17 includes a power supply 1000, a power conversion device 2000, and a load 3000.
  • the power supply 1000 is a DC power supply, and supplies DC power to the power converter 2000.
  • the power supply 1000 can be configured by various things, for example, a DC system, a solar cell, a storage battery, a rectifier circuit connected to an AC system, an AC / DC converter, or the like. good. Further, the power supply 1000 may be configured by a DC / DC converter that converts the DC power output from the DC system into a predetermined power.
  • the power conversion device 2000 is a three-phase inverter connected between the power supply 1000 and the load 3000, converts the DC power supplied from the power supply 1000 into AC power, and supplies AC power to the load 3000. As shown in FIG. 17, the power conversion device 2000 converts the DC power input from the power supply 1000 into AC power and outputs the main conversion circuit 2001, and the main conversion circuit 2001 controls the control signal for controlling the main conversion circuit 2001. It is equipped with a control circuit 2003 that outputs to.
  • the load 3000 is a three-phase electric motor driven by AC power supplied from the power converter 2000.
  • the load 3000 is not limited to a specific application, and is an electric motor mounted on various electric devices, and is used, for example, as an electric motor for a hybrid vehicle, an electric vehicle, a railroad vehicle, an elevator, an air conditioner, or the like.
  • the main conversion circuit 2001 includes a switching element built in the semiconductor device 2002 and a freewheeling diode (not shown), and the DC power supplied from the power supply 1000 is converted into AC power by switching the switching element. And supply to the load 3000.
  • the main conversion circuit 2001 is a two-level three-phase full bridge circuit, and has six switching elements and each switching element. It can be composed of six freewheeling diodes connected in antiparallel.
  • the main conversion circuit 2001 is composed of a semiconductor device 2002 corresponding to any one of the above-described embodiments 1 to 2 in which each switching element, each freewheeling diode, and the like are built.
  • the six switching elements are connected in series for each of the two switching elements to form an upper and lower arm, and each upper and lower arm constitutes each phase (U phase, V phase, W phase) of the full bridge circuit.
  • the output terminals of each upper and lower arm that is, the three output terminals of the main conversion circuit 2001 are connected to the load 3000.
  • the main conversion circuit 2001 includes a drive circuit (not shown) for driving each switching element.
  • the drive circuit may be built in the semiconductor device 2002, or may be configured to include a drive circuit separately from the semiconductor device 2002.
  • the drive circuit generates a drive signal for driving the switching element of the main conversion circuit 2001 and supplies the drive signal to the control electrode of the switching element of the main conversion circuit 2001.
  • a drive signal for turning on the switching element and a drive signal for turning off the switching element are output to the control electrode of each switching element.
  • the drive signal When the switching element is kept on, the drive signal is a voltage signal (on signal) equal to or higher than the threshold voltage of the switching element, and when the switching element is kept off, the drive signal is a voltage equal to or lower than the threshold voltage of the switching element. It becomes a signal (off signal).
  • the control circuit 2003 controls the switching element of the main conversion circuit 2001 so that the desired power is supplied to the load 3000. Specifically, the time (on time) for each switching element of the main conversion circuit 2001 to be in the on state is calculated based on the electric power to be supplied to the load 3000.
  • the main conversion circuit 2001 can be controlled by PWM control that modulates the on-time of the switching element according to the voltage to be output.
  • a control command is given to the drive circuit provided in the main conversion circuit 2001 so that an on signal is output to the switching element that should be turned on at each time point and an off signal is output to the switching element that should be turned off. Control signal) is output.
  • the drive circuit outputs an on signal or an off signal as a drive signal to the control electrode of each switching element according to this control signal.
  • the semiconductor device according to the first to second embodiments is applied as the semiconductor device 2002 of the main conversion circuit 2001, so that the reliability is improved. be able to.
  • the present disclosure is not limited to this, and can be applied to various power conversion devices.
  • the two-level power conversion device is used, but a three-level, multi-level power conversion device may be used, and when power is supplied to a single-phase load, the present disclosure is given to the single-phase inverter. It may be applied. Further, when power is supplied to a DC load or the like, the present disclosure can be applied to a DC / DC converter, an AC / DC converter, and the like.
  • the power conversion device to which the present disclosure is applied is not limited to the case where the above-mentioned load is an electric motor, and is, for example, a power supply device for a discharge processing machine, a laser processing machine, an induction heating cooker, or a non-contact power supply system. It can also be used as a power conditioner for a photovoltaic power generation system, a power storage system, or the like.
  • the power semiconductor element when SiC is used as the semiconductor element 5, the power semiconductor element is operated at a higher temperature than that of Si in order to take advantage of its characteristics. Since a semiconductor device equipped with a SiC device is required to have higher reliability, the merit of the present disclosure of realizing a highly reliable semiconductor device becomes more effective.
  • Second holding part 100, 200, 300 , 2002 semiconductor device, 1000 power supply, 2000 power conversion device, 2001 main conversion circuit, 2003 control circuit, 3000 load.

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

絶縁部の上面側または下面側に配置された保持部と絶縁部の上面または下面とを直接接合することで、絶縁部の上面側または下面側に配置された保持部と絶縁部の上面または下面との接合部における故障の発生を抑制し、信頼性を向上させた半導体装置を得る。絶縁部(2)と、絶縁部(2)の下面と直接接合した第一保持部(1)と、絶縁部(2)の上面に配置された導体部(3)と、導体部と接合した半導体素子(5)と、を備えた半導体装置である。

Description

半導体装置および電力変換装置
 本開示は、直接接合を用いた半導体装置および電力変換装置に関する。
 電力用の半導体装置は、複数の構成要素を接合材を用いて接合することで構成している。この接合材としては、一般的にはんだが使用されてきた。
 近年、電力用の半導体装置では、信頼性の向上が求められている。特に、ヒートシンクと絶縁基板とを接合する接合材に起因した故障が、半導体装置の信頼性を律速する場合が増加しており、半導体装置の信頼性の向上のためには、ヒートシンク材と絶縁基板との接合部の信頼性の向上が必要である。
 このため、従来の半導体装置では、ヒートシンクと絶縁基板とを接合する接合材として、はんだからろう材へ変更することで、半導体装置のヒートシンクと絶縁基板との接合部での信頼性を向上させることが記載されている(例えば、特許文献1)。
特開2002―043482号公報
 しかしながら、特許文献1に記載の半導体装置においては、ヒートシンクと絶縁基板との接合部の接合材をはんだからろう材へと接合材を変更することで接合部の信頼性を改善することは可能であるが、ろう材をはじめとした何らかの接合材を用いて、ヒートシンクと絶縁基板とを接合しているため、接合部での故障が発生し、半導体装置の信頼性が劣化する場合があった。
 本開示は、上述のような問題を解決するためになされたもので、接合部での故障の発生を抑制し、信頼性を向上させた半導体装置を得ることを目的としている。
 本開示に係る半導体装置は、絶縁部と、絶縁部の下面と直接接合した第一保持部と、絶縁部の上面に配置された導体部と、導体部と接合した半導体素子と、を備えた半導体装置である。
 本開示によれば、第一保持部と絶縁部とを直接接合したので、接合部の故障の発生を抑制することが可能となり、半導体装置の信頼性を向上させることができる。
実施の形態1における半導体装置を示す平面構造模式図である。 実施の形態1における半導体装置を示す断面構造模式図である。 実施の形態1における半導体装置の製造工程を示す断面構造模式図である。 実施の形態1における半導体装置の製造工程を示す断面構造模式図である。 実施の形態1における半導体装置の製造工程を示す断面構造模式図である。 実施の形態1における半導体装置の製造工程を示す断面構造模式図である。 実施の形態1における半導体装置の製造工程を示す断面構造模式図である。 実施の形態1における他の半導体装置を示す平面構造模式図である。 実施の形態1における他の半導体装置を示す断面構造模式図である。 実施の形態2における他の半導体装置を示す平面構造模式図である。 実施の形態2における他の半導体装置を示す断面構造模式図である。 実施の形態2における半導体装置の製造工程を示す断面構造模式図である。 実施の形態2における半導体装置の製造工程を示す断面構造模式図である。 実施の形態2における半導体装置の製造工程を示す断面構造模式図である。 実施の形態2における半導体装置の製造工程を示す断面構造模式図である。 実施の形態2における半導体装置の製造工程を示す断面構造模式図である。 実施の形態3における電力変換装置を適用した電力変換システムの構成を示すブロック図である。
 はじめに、本開示の半導体装置の全体構成について、図面を参照しながら説明する。なお、図は模式的なものであり、示された構成要素の正確な大きさなどを反映するものではない。また、同一の符号を付したものは、同一又はこれに相当するものであり、このことは明細書の全文において共通することである。
実施の形態1.
 図1は、実施の形態1における半導体装置を示す平面構造模式図である。図2は、実施の形態1における半導体装置を示す断面構造模式図である。図2は、図1の一点鎖線AAにおける断面構造模式図である。
 図において、半導体装置100は、第一保持部であるベース板1と、絶縁部2と、導体部3と、接合部4と、半導体素子5と、配線部であるボンディングワイヤ6と、を備えている。
 図において、ベース板1の上面上には、絶縁部2が接合材を介さずに直接接合されている。ベース板1の上面と絶縁部2の下面とは、接合材を用いずに直接接合されている。絶縁部2の上面には、導体部3が接合されている。導体部3の上面上には、接合部4を用いて半導体素子5が接合されている。半導体素子5の上面上には、ボンディングワイヤ6が接合されている。
 図1において、半導体装置100の外縁は、ベース板1の外縁である。絶縁部2の外縁は、ベース板1の外縁よりも内側に配置されている。導体部3の外縁は、絶縁部2の外縁よりも内側に配置される。図1においては、導体部3は、2個あり、半導体装置100の回路構成に合わせて、適宜配置することができる。接合部4の外縁は、導体部3の外縁よりも内側に配置されている。半導体素子5の外縁は、導体部3の外縁よりも内側で、接合部4の外縁と重なっている。ボンディングワイヤ6と半導体素子5との接合領域は、点線にて表示している。ボンディングワイヤ6の接合領域は、半導体素子5の外縁よりも内側に形成されている。ボンディングワイヤ6の接合領域の対向する辺方向にボンディングワイヤ6は延在している。
 図2において、ベース板1の上面は、絶縁部2の下面と接合材を用いずに直接接合されている。絶縁部2の上面は、導体部3の下面と接合されている。導体部3の上面は、接合部4を用いて(介して)半導体素子5の下面と接合されている。ボンディングワイヤ6は、半導体素子5の上面と接合されている。ボンディングワイヤ6は、ボンディングワイヤ6の接合領域の対向する辺方向のボンディングワイヤ6の延在方向に対して半導体素子5の上面から離れる方向へ屈曲している。言い換えると、ボンディングワイヤ6は、半導体素子5の上面との距離が増加する方向へ屈曲している。
 ベース板1は、板状の部材である。ベース板1は、半導体装置100の土台である。ベース板1の材料としては、銅(Cu)、アルミニウム(Al)、銀(Ag)、珪素(Si)、炭化珪素(SiC:Silicon Carbide)およびダイヤモンド(C)が適用できる。ベース板1の材料としては、これらに限定されるのもではなく、これら材料と他の材料との複合材またはこれらを含む合金でもよい。また、酸化防止などの目的で、ベース板1の表面が他の金属または有機部材を用いて被覆されていてもよい。この場合の被覆部材の厚さとしては、ベース板1の機能を損なわない範囲で形成できる。
 ベース板1の線膨張係数としては、ベース板1の上面上に接合される絶縁部2の線膨張係数と同じであるとよい。しかしながら、ベース板1の線膨張係数は、絶縁部2の線膨張係数に対して-20%から+20%の範囲内であれば、同様の効果を得ることができる。また、半導体装置100が電力用の用途で用いられる場合は、材料として熱伝導率の高い材料が望まれる。このため、ベース板1の熱伝導率としては、半導体装置100の発熱の影響を軽減できる150W/mK以上500W/mK以下であることが望ましい。
 絶縁部2は、ベース板1の上面に直接接合されている。ベース板1の上面と絶縁部2の下面とは、はんだまたはろう材などの接合材を用いることなく、直接接合されている。絶縁部2は、板状(シート状)の部材である。絶縁部2の材料としては、セラミックス板または有機物の絶縁シートが適用できる。セラミックス板としては、アルミナ(Al)、窒化珪素(Si)、または窒化アルミニウム(AlN)を用いることができる。また、半導体装置100が電力用の用途で用いられる場合は、絶縁部2が高耐圧であることが望まれる。このため、絶縁部2の厚みとしては、半導体装置100の耐圧の規格を満たすことができる125μm以上2mm(2000μm)以下であることが望ましい。
 導体部3は、絶縁部2の上面に配置されている。導体部3は、回路パターンを形成している。このため、半導体装置100の仕様、用途に合わせて適宜変更することができる。導体部3の材料としては、回路パターンを構成することから導電率の高い金属が用いられる。特に、導体部3としては、AlまたはCuが用いられる。導体部3の材料としては、これらに限定されるものではなく、半導体装置100が機能すれば、その他の材料も適用することができる。導体部3の厚みとしては、半導体装置100の構造と導体部3に持たせる機能に応じて選択することができる。ベース板1から半導体素子5までの熱抵抗を下げるためには、導体部3の厚さは、厚いほうが効果的である。また、絶縁部2へ加わる応力を下げるためには、導体部3の厚さは、薄いほうが効果的である。
 接合部4は、導体部3の上面と半導体素子5の下面とを接合する。接合部4の材料としては、はんだまたは焼結材料を用いることができる。はんだの場合は、鉛の有無のように、さまざまな組成のはんだを用いることができる。また、焼結材料の場合は焼結Agまたは焼結Cuを用いることができる。さらに、焼結材料を用いる場合の接合方法としては、加圧接合または無加圧接合いずれの接合方法でもよい。また、接合部4の材料としては、必ずしも単一材料である必要はなく、例えば、合金材料または多層構造であってもよい。さらに、接合部4の厚みは、導体部3と半導体素子5とを接合できれば特に限定されるものではない。
 半導体素子5は、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)またはIGBT(Insulated Gate Bipolar Transistor)などの電力用半導体素子などを用いることができる。また、半導体素子5の材料としては、Si、SiC、および窒化ガリウム(GaN:Gallium Nitride)を用いることができる。半導体素子5の厚さは、50μmから500μmの範囲である。半導体素子5の上面および下面には、電極(金属層)が形成されている。半導体素子5の上面および下面に形成される電極としては、Al、CuまたはNiが適用できる。また、半導体素子5の構成として、密着層、バリア層または酸化防止層を形成する場合がある。これらの場合は、密着層、バリア層または酸化防止層としては、金(Au)、Ag、パラジウム(Pd)、チタン(Ti)、タングステン(W)またはこれらの合金を適用することができる。さらに、半導体素子5の電極としては、複数の金属材料を用いた2層以上の積層構造でもよい。半導体素子5の電極の厚さとしては、1μmから50μmの範囲である。また、半導体素子5の電極の形成方法としては、めっき法またはスパッタ法等が適用できるが、これらに限定されるものではなく、その他の方法でもよい。
 配線部であるボンディングワイヤ6は、導体部3と半導体素子5との間を電気的に接続する。また、ボンディングワイヤ6は、導体部3と導体部3との間を電気的に接続する。ボンディングワイヤ6の材料としては、AlまたはCuを適用することができる。ボンディングワイヤ6としては、単一の材料である必要はなく、成分中に他の金属または有機物などを含んでいてもよい。また、ボンディングワイヤ6の表面は、他の金属または有機物で覆われていてもよい。配線部6としては、ボンディングワイヤに限定されるものではなく、板状または薄状であってよい。
 このように、第一保持部であるベース板1と絶縁部2とを接合材を用いずに、ベース板1と絶縁部2とを直接接合したので、ベース板1と絶縁部2との接合部で発生する故障を抑制することができる。その結果、ベース板1と絶縁部2との接合部での接合強度の向上が可能となり、半導体装置の信頼性を向上することができる。
 次に、本実施の形態に記載の半導体装置100の製造方法について説明する。
 図3から図7は、実施の形態1における半導体装置の製造工程を示す断面構造模式図である。
 はじめに、図3に示すように、土台となる第一保持部であるベース板1を準備する(保持部準備工程)。
 次に、図4に示すように、ベース板1の上面上に、絶縁部2を直接接合する(絶縁部接合工程)。通常では、ベース板1と絶縁部2との接合には、はんだまたはろう材などの接合材を用いて接合するが、本開示では、これらの接合材を用いずに、ベース板1と絶縁部2とを直接接合する。直接接合の方法としては、例えば、熱または圧力を用いた加熱圧着による接合を用いることができる。加熱圧着により接合を形成する場合には、処理温度または処理圧力は、ベース板1または絶縁部2に使用する材料に応じて、適宜設定することができる。
 次に、図5に示すように、絶縁部2の上面に導体部3を形成する(導体部形成工程)。絶縁部2の上面に導体部3を形成する方法としては、めっき法または別部材で用意した導体部3を接合材を用いて接合する方法がある。導体部3として別部材を用意し接合する方法としては、ろう材、はんだ、焼結材、液相拡散または固相拡散を用いる接合形成がある。また、接合方法としては、加熱圧着により直接接合などが適用できる。この場合、接合形成時の処理条件としては、接合温度、接合雰囲気(真空中、窒素雰囲気中、水素雰囲気中、ギ酸雰囲気中または不活性ガス雰囲気中)についても、特に限定されず、所望の導体部3が得られればいずれの条件でもよい。さらに、導体部3は、予め所定のパターンに加工したものを上述の接合方法で接合してもよく、接合後、所定のパターンになるように、加工してもよい。
 次に、図6に示すように、導体部3の上面に接合部4を用いて半導体素子5を接合する(半導体素子接合工程)。接合部4としては、ろう材、はんだ、焼結材、液相拡散または固相拡散を用いる接合形成がある。また、接合方法としては、加熱圧着により直接接合などが適用できる。この場合、接合形成時の処理条件としては、接合温度、接合雰囲気(真空中、窒素雰囲気中、水素雰囲気中、ギ酸雰囲気中または不活性ガス雰囲気中)についても、特に限定されず、所望の導体部3が得られればいずれの条件でもよい。
 次に、図7に示すように、半導体素子5の上面に配線部であるボンディングワイヤ6を接合する。ボンディングワイヤ6の接合方法としては、超音波エネルギーまたは加熱して接合することができる。また、ボンディングワイヤ6の接合方法としては、接合材を用いて接合することができる。超音波エネルギーまたは加熱して接合する方法としては、ボールボンディングまたはウェッジボンディングが適用できる。これらの場合、超音波のみ、加熱のみ、超音波と加熱を併用して接合形成してもよい。印加する超音波エネルギーの強度または温度については、ボンディングワイヤ6として用いる材料に合わせて適宜選択することができる。温度の印加方法としては、レーザーを用いる方法または熱した端子(治具)を接触させて温度を印加してもよい。
 さらに、ボンディングワイヤ6の接合方法としては、接合材を用いる方法もある。接合材としては、ろう材、はんだ、焼結材、液相拡散または固相拡散を用いることができる。また、接合処理方法としては、加熱圧着により直接接合などが適用できる。この場合、接合形成時の処理条件としては、接合温度、接合雰囲気(真空中、窒素雰囲気中、水素雰囲気中、ギ酸雰囲気中または不活性ガス雰囲気中)についても、特に限定されず、半導体素子5とボンディングワイヤ6とが接合できればいずれの条件でもよい。
 図8は実施の形態1における他の半導体装置を示す平面構造模式図である。図9は、実施の形態1における他の半導体装置を示す断面構造模式図である。図9は、図8の一点鎖線BBにおける断面構造模式図である。
 図において、半導体装置200は、第一保持部であるベース板1と、絶縁部2と、導体部3と、接合部4と、半導体素子5と、配線部であるボンディングワイヤ6と、ケース部7と、封止部8と、外部端子9と、を備えている。
 図において、ベース板1の上面上には、絶縁部2が接合材を介さずに直接接合されている。ベース板1の上面と絶縁部2の下面とは、接合材を用いずに直接接合されている。絶縁部2の上面には、導体部3が接合されている。導体部3の上面上には、接合部4を用いて半導体素子5が接合されている。半導体素子5の上面上には、ボンディングワイヤ6が接合されている。ボンディングワイヤ6は、半導体素子5の上面と導体部3の上面とを電気的に接続している。外部端子9は、導体部3の上面と接合されている。封止部8は、ケース部7とベース板1とで囲まれる領域内に充填されている。
 図8において、半導体装置200の外縁は、ベース板1の外縁である。ケース部7の外縁は、ベース板1の外縁と同じ位置にある。絶縁部2の外縁は、ベース板1の外縁よりも内側に配置されている。導体部3の外縁は、絶縁部2の外縁よりも内側に配置される。図1においては、導体部3は、2個あり、半導体装置200の回路構成に合わせて、適宜配置することができる。接合部4の外縁は、導体部3の外縁よりも内側に配置されている。半導体素子5の外縁は、導体部3の外縁よりも内側で、接合部4の外縁と重なっている。ボンディングワイヤ6は、半導体素子5と半導体素子5が接合されていない導体部3とを電気的に接続している。外部端子9は、導体部3と電気的に接続されている。
 図9において、ベース板1の上面は、絶縁部2の下面と接合材を用いずに直接接合されている。絶縁部2の上面は、導体部3の下面と接合されている。導体部3の上面は、接合部4を用いて半導体素子5の下面と接合されている。ボンディングワイヤ6は、半導体素子5の上面と半導体素子5が接合されていない導体部3の上面とを電気的に接続している。ボンディングワイヤ6は、ボンディングワイヤ6の接合領域の対向する側のボンディングワイヤ6の延在方向に対して半導体素子5の上面から離れる方向へ屈曲している。言い換えると、ボンディングワイヤ6は、半導体素子5の上面との距離が増加する方向へ屈曲している。外部端子9は、導体部3の上面と電気的に接続されている。ケース部7は、ベース板1の外縁に沿って、絶縁部2を囲んでベース板1の上面に配置されている。封止部8は、ケース部7とベース板1とで囲まれる領域内に充填れている。外部端子9の一端は、導体部3の上面と接合されている。外部端子9の他端は、封止部8から露出し、ケース部7の上端に配置されている。
 ケース部7は、半導体装置200の外枠体である。ベース板1の中央領域には、絶縁部2が接合され、絶縁部2を取り囲むベース板1の外周領域において、ケース部7は、ベース板1と接着されている。ケース部7は、半導体装置200の使用温度領域内で熱変形をおこさず、絶縁性を維持することが求められる。このため、ケース部7の材料としては、PPS(Poly Phenylene Sulfide)樹脂またはPBT(Poly Butylene Terephtalate)樹脂を用いることができる。
 封止部8は、半導体装置200の内部における絶縁性を確保する目的で、ケース部7とベース板1とで囲まれた領域内に充填されている。封止部8は、絶縁部2、導体部3、半導体素子5、ボンディングワイヤ6および外部端子9を封止する。封止部8としては、例えば、シリコーン樹脂を用いることができるが、これに限定されるものではなく、所望の弾性率と耐熱性および接着性を有する材料であればよい。また、封止部8の材料としては、例えば、エポキシ樹脂、ウレタン樹脂、ポリイミド樹脂、ポリアミド樹脂、またはアクリル樹脂等を用いてもよく、強度または放熱性を高めるためにセラミック粉を分散させた樹脂材料を用いてもよい。
 外部端子9は、半導体装置200の内部と半導体装置200の外部とを電気的に接続するためのものである。外部端子9は、半導体装置200の外部から半導体素子5へ電力供給する、または半導体素子5へ駆動信号を供給するために用いられる。外部端子9の材料としては、銅合金などを用いることができる。外部端子9は、ケース部7に内蔵されているインサート型でも、ケース部7の内周面(内壁)側に接して設けられるアウトサート型でもよい。また、外部端子9は、導体部3によって構成される配線パターンに対応して外部と接続するために、ケース部7の内部に配置してもよい。
 半導体素子5とボンディングワイヤ6との接合部、または導体部3とボンディングワイヤ6(外部端子9)との接合部は、はんだなどの接合材を挟んで(介して)接合されていてもよく、直接接合されていてもよい。接合材を挟む場合の接合材としては、上述の接合部4と同様の形状、材料を適用することができる。また、接合材以外の他の中間層を挟むこともできる。例えば、信頼性試験における応力を緩和するために応力緩衝層として、中間層が形成されていてもよい。
 中間層の構造・材料および形状は、応力緩和ができればよく、特に限定されるものではない。中間層を応力緩衝の目的で用いる場合は、材料として、MoあるいはWを含む合金またはInvarなどが考えられるが、特に限定されるものではなく応力緩和効果が得られれば、どのような材料でもよく、積層体または合金でも適用できる。中間層が複数材料による積層体の場合、積層する材料の比率は、どのような比率でもよい。中間層の総厚みは、0.1μmから2000μmの範囲で適応できる。また、中間層は、複数挿入されていてもよい。さらに、半導体素子5、導体部3または配線部6と中間層との界面に、中間層が複数挿入される場合には、中間層間が、接合材で接合されていてもよい。
 また、配線部6として、ボンディングワイヤではなく、板状または薄状の部材を用いた場合においても、配線部6の接合部分と同様に上記の中間層を適用することができる。
 以上のように構成された半導体装置100,200では、第一保持部であるベース板1と絶縁部2とを接合材を用いずに、ベース板1と絶縁部2とを直接接合したので、ベース板1と絶縁部2との接合部で発生する故障を抑制することができる。その結果、ベース板1と絶縁部2との接合部での接合強度の向上が可能となり、半導体装置の信頼性を向上することができる。
実施の形態2.
 本実施の形態2においては、実施の形態1で用いた第一保持部1を第二保持部11として絶縁部2の上面と第二保持部11の下面とを直接接合して配置した点で異なる。このように、絶縁部2の上面と第二保持部11の下面とを直接接合して配置したので、絶縁部2で発生する応力を低減することができる。この結果、第二保持部11を配置することで、導体部3の厚みを厚くすることなく、熱抵抗を下げることが可能となり、半導体装置300の信頼性を向上することができる。なお、その他の点については、実施の形態1と同様であるので、詳しい説明は省略する。
 図10は、実施の形態2における他の半導体装置を示す平面構造模式図である。図11は、実施の形態2における他の半導体装置を示す断面構造模式図である。図11は、図10の一点鎖線CCにおける断面構造模式図である。
 図において、半導体装置300は、第一保持部であるベース板1と、絶縁部2と、導体部3と、接合部4と、半導体素子5と、配線部材であるボンディングワイヤ6と、第二保持部11と、を備えている。
 図において、ベース板1の上面上には、絶縁部2が接合材を介さずに直接接合されている。ベース板1の上面と絶縁部2の下面とは、接合材を用いずに直接接合されている。第二保持部11は、絶縁部2と導体部3との間に挿入されている。絶縁部2の上面には、第二保持部11の下面が接合材を介さずに直接接合されている。第二保持部11の上面には、導体部3が接合されている。導体部3の上面上には、接合部4を用いて半導体素子5が接合されている。半導体素子5の上面上には、ボンディングワイヤ6が接合されている。
 図10において、半導体装置300の外縁は、ベース板1の外縁である。絶縁部2の外縁は、ベース板1の外縁よりも内側に配置されている。第二保持部11の外縁は、絶縁部2の外縁よりも内側に配置されている。導体部3の外縁は、第二保持部11の外縁よりも内側に配置される。図10においては、第二保持部11と導体部3とは、2個あり、半導体装置300の回路構成に合わせて、適宜配置することができる。接合部4の外縁は、導体部3の外縁よりも内側に配置されている。半導体素子5の外縁は、導体部3の外縁よりも内側で、接合部4の外縁と重なっている。ボンディングワイヤ6と半導体素子5との接合領域は、点線にて表示している。ボンディングワイヤ6の接合領域は、半導体素子5の外縁よりも内側に形成されている。ボンディングワイヤ6の接合領域の対向する辺方向にボンディングワイヤ6は延在している。
 図11において、ベース板1の上面は、絶縁部2の下面と接合材を用いず直接接合されている。絶縁部2の上面は、第二保持部11の下面と接合材を用いず直接接合されている。第二保持部11の上面は、導体部3の下面と接合されている。導体部3の上面は、接合部4を用いて半導体素子5の下面と接合されている。ボンディングワイヤ6は、半導体素子5の上面と接合されている。ボンディングワイヤ6は、ボンディングワイヤ6の接合領域の対向する辺方向のボンディングワイヤ6の延在方向に対して半導体素子5の上面から離れる方向へ屈曲している。言い換えると、ボンディングワイヤ6は、半導体素子5の上面との距離が増加する方向へ屈曲している。
 実施の形態1に記載したとおり、導体部3の厚みは、厚いほうがベース板1から半導体素子5の間の熱抵抗を下げることができる。これは、導体部3に用いられる材料であるAlまたはCuが熱伝導率の良い(高い)金属であるので、熱を拡散する効果が高いからである。
 ところが、AlまたはCuは、線膨張係数が大きな材料であるため、これらを用いた導体部3の厚みを厚くすることで、絶縁部2に発生する応力が大きくなる(増大する)。絶縁部2に発生する応力が大きくなると、この応力によって絶縁部2が割れる可能性が増加する。
 しかしながら、絶縁部2と導体部3との間にベース板1と同様に高い熱伝導率を持つ材料である第二保持部11を配置することで、CuまたはAlと同様に熱を拡散する効果を持ち、半導体素子5からベース板1までの熱抵抗を下げることができる。この結果、線膨張係数の大きな導体部3の厚みを薄くすることができる。
 また、第二保持部11の線膨張係数としては、ベース板1と同様に、ベース板1の上面上に接合される絶縁部2の線膨張係数と同じであるとよい。しかしながら、ベース板1の線膨張係数は、絶縁部2の線膨張係数に対して-20%から+20%の範囲内であれば、同様の効果を得ることができる。第二保持部11の線膨張係数が絶縁部2の線膨張係数の-20%から+20%の範囲となる材料を用いることで、絶縁部2に発生する応力を低減でき、絶縁部2の割れを抑制できる。さらに、半導体装置300の信頼性を向上することができる。
 第二保持部11は、実施の形態1に記載したベース板1と同じ材料または特性の材料を用いることができる。実際の構成としては、ベース板1と第二保持部11とが同じものでも良いし、それぞれの目的とする特性を満たせば、異なる材料でもよい。第二保持部11は、絶縁部2の上面と直接接合されていることが望ましい。第二保持部11は、絶縁部2の上面との接合において、他の接合材を挟んで接合されていてもよい。接合材を用いて、絶縁部2の上面と第二保持部11の下面との接合する場合は、実施の形態1に記載した接合部4を用いてもよい。
 このように、絶縁部2と導体部3との間に第二保持部11を配置したので、ベース板1から半導体素子5までの熱抵抗を低減することができる。この結果、第二保持部11を配置することで、導体部3の厚みを厚くすることなく、熱抵抗を下げることが可能となり、半導体装置300の信頼性を向上することができる。
 次に、本実施の形態に記載の半導体装置300の製造方法について説明する。
 図12から図16は、実施の形態2における半導体装置の製造工程を示す断面構造模式図である。基本的には、実施の形態1で示した半導体装置100の製造工程と同じであるが、絶縁部2の上面に第二保持部11を配置する工程が追加された点が異なる。
 はじめに、図12に示すように、土台となる第一保持部であるベース板1を準備する(保持部準備工程)。
 次に、図13に示すように、ベース板1の上面上に、絶縁部2を直接接合する(絶縁部接合工程)。通常では、ベース板1と絶縁部2との接合には、はんだまたはろう材などの接合材を用いて接合するが、本開示では、これらの接合材を用いずに、ベース板1と絶縁部2とを直接接合する。直接接合の方法としては、例えば、熱または圧力を用いた加熱圧着による接合を用いるもとができる。加熱圧着により接合を形成する場合には、処理温度または処理圧力は、ベース板1または絶縁部2に使用する材料に応じて、適宜設定することができる。また、絶縁部2の上面上に第二保持部11を直接接合する(第二保持部接合工程)。第二保持部11は、ベース板1と同様の方法で接合することができる。
 次に、図14に示すように、絶縁部2の上面に導体部3を形成する(導体部形成工程)。絶縁部2の上面に導体部3を形成する方法としては、めっき法または別部材で用意した導体部3を接合材を用いて接合する方法がある。導体部3として別部材を用意し接合方法としては、ろう材、はんだ、焼結材、液相拡散または固相拡散を用いる接合形成がある。また、接合方法としては、加熱圧着により直接接合などが適用できる。この場合、接合形成時の処理条件としては、接合温度、接合雰囲気(真空中、窒素雰囲気中、水素雰囲気中、ギ酸雰囲気中または不活性ガス雰囲気中)についても、特に限定されず、所望の導体部3が得られればいずれの条件で接合してもよい。さらに、導体部3は、予め所定のパターンに加工したものを上述の接合方法で接合してもよく、接合後、所定のパターンになるように、加工してもよい。
 次に、図15に示すように、導体部3の上面に接合部4を用いて半導体素子5を接合する(半導体素子接合工程)。接合部4としては、ろう材、はんだ、焼結材、液相拡散または固相拡散を用いる接合形成がある。また、接合方法としては、加熱圧着による直接接合などが適用できる。この場合、接合形成時の処理条件としては、接合温度、接合雰囲気(真空中、窒素雰囲気中、水素雰囲気中、ギ酸雰囲気中または不活性ガス雰囲気中)についても、特に限定されず、所望の導体部3が得られればいずれの条件でもよい。
 次に、図16に示すように、半導体素子5の上面に配線部であるボンディングワイヤ6を接合する。ボンディングワイヤ6の接合方法としては、超音波エネルギーまたは加熱して接合することができる。また、ボンディングワイヤ6の接合方法としては、接合材を用いて接合することができる。超音波エネルギーまたは加熱して接合する方法としては、ボールボンディングまたはウェッジボンディングが適用できる。これらの場合、超音波のみ、加熱のみ、超音波と加熱とを併用して接合形成してもよい。印加する超音波エネルギーの強度または温度については、ボンディングワイヤ6として用いる材料に合わせて適宜選択することができる。温度の印加方法としては、レーザーを用いる方法または熱した端子(治具)を接触させて温度を印加してもよい。
 以上のように構成された半導体装置300では、第一保持部であるベース板1と絶縁部2とを接合材を用いずに、ベース板1と絶縁部2とを直接接合したので、ベース板1と絶縁部2との接合部で発生する故障を抑制することができる。その結果、ベース板1と絶縁部2との接合部での接合強度の向上が可能となり、半導体装置の信頼性を向上することができる。
 また、絶縁部2の上面と第二保持部11の下面とを直接接合して配置したので、絶縁部2で発生する応力を低減することができる。この結果、第二保持部11を配置することで、導体部3の厚みを厚くすることなく、熱抵抗を下げることが可能となり、半導体装置の信頼性を向上することができる。
実施の形態3.
 本実施の形態3は、上述した実施の形態1から2にかかる半導体装置を電力変換装置に適用したものである。本開示は特定の電力変換装置に限定されるものではないが、以下、実施の形態3として、三相のインバータに本開示を適用した場合について説明する。
 図17は、本開示の実施の形態3における電力変換装置を適用した電力変換システムの構成を示すブロック図である。
 図17に示す電力変換システムは、電源1000、電力変換装置2000、負荷3000を備えている。電源1000は、直流電源であり、電力変換装置2000に直流電力を供給する。電源1000は種々のもので構成することができ、例えば、直流系統、太陽電池、蓄電池で構成することができるし、交流系統に接続された整流回路、AC/DCコンバータなどで構成することとしてもよい。また、電源1000を、直流系統から出力される直流電力を所定の電力に変換するDC/DCコンバータによって構成することとしてもよい。
 電力変換装置2000は、電源1000と負荷3000との間に接続された三相のインバータであり、電源1000から供給された直流電力を交流電力に変換し、負荷3000に交流電力を供給する。電力変換装置2000は、図17に示すように、電源1000から入力される直流電力を交流電力に変換して出力する主変換回路2001と、主変換回路2001を制御する制御信号を主変換回路2001に出力する制御回路2003とを備えている。
 負荷3000は、電力変換装置2000から供給された交流電力によって駆動される三相の電動機である。なお、負荷3000は特定の用途に限られるものではなく、各種電気機器に搭載された電動機であり、例えば、ハイブリッド自動車、電気自動車、鉄道車両、エレベーター、空調機器向けの電動機等として用いられる。
 以下、電力変換装置2000の詳細を説明する。主変換回路2001は、半導体装置2002に内蔵されたスイッチング素子と還流ダイオードとを備えており(図示せず)、スイッチング素子がスイッチングすることによって、電源1000から供給される直流電力を交流電力に変換し、負荷3000に供給する。主変換回路2001の具体的な回路構成は種々のものがあるが、本実施の形態にかかる主変換回路2001は2レベルの三相フルブリッジ回路であり、6つのスイッチング素子とそれぞれのスイッチング素子に逆並列に接続された6つの還流ダイオードとから構成することができる。主変換回路2001は、各スイッチング素子、各還流ダイオードなどを内蔵する上述した実施の形態1から2のいずれかに相当する半導体装置2002によって構成される。6つのスイッチング素子は2つのスイッチング素子ごとに直列接続され上下アームを構成し、各上下アームはフルブリッジ回路の各相(U相、V相、W相)を構成する。各上下アームの出力端子、すなわち主変換回路2001の3つの出力端子は、負荷3000に接続される。
 また、主変換回路2001は、各スイッチング素子を駆動する駆動回路(図示なし)を備えている。駆動回路は半導体装置2002に内蔵されていてもよいし、半導体装置2002とは別に駆動回路を備える構成であってもよい。駆動回路は、主変換回路2001のスイッチング素子を駆動する駆動信号を生成し、主変換回路2001のスイッチング素子の制御電極に供給する。具体的には、後述する制御回路2003からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号(オン信号)であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号(オフ信号)となる。
 制御回路2003は、負荷3000に所望の電力が供給されるよう主変換回路2001のスイッチング素子を制御する。具体的には、負荷3000に供給すべき電力に基づいて主変換回路2001の各スイッチング素子がオン状態となるべき時間(オン時間)を算出する。例えば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するPWM制御によって主変換回路2001を制御することができる。また、各時点においてオン状態となるべきスイッチング素子にはオン信号を出力し、オフ状態となるべきスイッチング素子にはオフ信号を出力されるように、主変換回路2001が備える駆動回路に制御指令(制御信号)を出力する。駆動回路は、この制御信号に従い、各スイッチング素子の制御電極にオン信号又はオフ信号を駆動信号として出力する。
 以上のように構成された本実施の形態3に係る電力変換装置においては、主変換回路2001の半導体装置2002として実施の形態1から2にかかる半導体装置を適用するため、信頼性向上を実現することができる。
 本実施の形態では、2レベルの三相インバータに本開示を適用する例を説明したが、本開示は、これに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態では、2レベルの電力変換装置としたが3レベル、マルチレベルの電力変換装置であってもよいし、単相負荷に電力を供給する場合には単相のインバータに本開示を適用してもよい。また、直流負荷等に電力を供給する場合にはDC/DCコンバータ、AC/DCコンバータなどに本開示を適用することもできる。
 また、本開示を適用した電力変換装置は、上述した負荷が電動機の場合に限定されるものではなく、例えば、放電加工機、レーザー加工機、誘導加熱調理器、非接触器給電システムの電源装置等として用いることもでき、さらには、太陽光発電システム、蓄電システム等のパワーコンディショナーとして用いることもできる。
 特に、半導体素子5として、SiCを用いた場合、電力用半導体素子はその特徴を生かすために、Siの時と比較してより高温で動作させることになる。SiCデバイスを搭載する半導体装置においては、より高い信頼性が求められるため、高信頼の半導体装置を実現するという本開示のメリットはより効果的なものとなる。
 上述した実施の形態は、すべての点で例示であって制限的なものではないと解されるべきである。本開示の範囲は、上述した実施形態の範囲ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更を含むものである。また、上記の実施形態に開示されている複数の構成要素を適宜組み合わせることにより発明を形成してもよい。
1 第一保持部、2 絶縁部、3 導体部、4 接合部、5 半導体素子、6 ボンディングワイヤ、7 ケース部、8 封止部、9 外部端子、11 第二保持部、100, 200,300,2002 半導体装置、1000 電源、2000 電力変換装置、2001 主変換回路、2003 制御回路、3000 負荷。

Claims (11)

  1. 絶縁部と、
    前記絶縁部の下面と直接接合した第一保持部と、
    前記絶縁部の上面に配置された導体部と、
    前記導体部と接合した半導体素子と、
    を備えた半導体装置。
  2. 前記絶縁部の上面と直接接合した第二保持部を備え、
    前記導体部は、前記第二保持部の上面に配置される、請求項1に記載の半導体装置。
  3. 前記第一保持部の線膨張係数は、前記絶縁部の線膨張係数と同じである、請求項1または請求項2に記載の半導体装置。
  4. 前記第二保持部の線膨張係数は、前記絶縁部の線膨張係数と同じである、請求項2に記載の半導体装置。
  5. 前記絶縁部は、アルミナ、窒化アルミまたは窒化シリコンのうちのいずれかである、請求項1から請求項4のいずれか1項に記載の半導体装置。
  6. 前記第一保持部は、銅、アルミニウム、炭化珪素、ダイヤモンドまたはこれらを含む合金である、請求項1から請求項5のいずれか1項に記載の半導体装置。
  7. 前記第二保持部は、銅、アルミニウム、炭化珪素、ダイヤモンドまたはこれらを含む合金である、請求項2または請求項4に記載の半導体装置。
  8. 前記絶縁部の厚さは、125μm以上2mm以下である、請求項1から請求項7のいずれか1項に記載の半導体装置。
  9. 前記第一保持部の熱伝導率は、150W/mK以上500W/mK以下である、請求項1から請求項8のいずれか1項に記載の半導体装置。
  10. 前記第二保持部の熱伝導率は、150W/mK以上500W/mK以下である、請求項2、請求項4および請求項7のいずれか1項に記載の半導体装置。
  11. 請求項1~10のいずれか1項に記載の半導体装置を有し、入力される電力を変換して出力する主変換回路と、
    前記主変換回路を制御する制御信号を前記主変換回路に出力する制御回路と、
    を備えた、電力変換装置。
PCT/JP2020/036039 2020-09-24 2020-09-24 半導体装置および電力変換装置 WO2022064599A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2021505939A JPWO2022064599A1 (ja) 2020-09-24 2020-09-24
PCT/JP2020/036039 WO2022064599A1 (ja) 2020-09-24 2020-09-24 半導体装置および電力変換装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/036039 WO2022064599A1 (ja) 2020-09-24 2020-09-24 半導体装置および電力変換装置

Publications (1)

Publication Number Publication Date
WO2022064599A1 true WO2022064599A1 (ja) 2022-03-31

Family

ID=80844631

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/036039 WO2022064599A1 (ja) 2020-09-24 2020-09-24 半導体装置および電力変換装置

Country Status (2)

Country Link
JP (1) JPWO2022064599A1 (ja)
WO (1) WO2022064599A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003092383A (ja) * 2001-09-19 2003-03-28 Hitachi Ltd パワー半導体装置およびそのヒートシンク
JP2008124416A (ja) * 2006-03-31 2008-05-29 Hitachi Metals Ltd セラミックス回路基板およびこれを用いた半導体モジュール
JP2015220382A (ja) * 2014-05-20 2015-12-07 三菱電機株式会社 パワーモジュール
JP2020113686A (ja) * 2019-01-16 2020-07-27 三菱マテリアル株式会社 ヒートシンク付き絶縁回路基板の製造方法及びヒートシンク付き絶縁回路基板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4867042B2 (ja) * 2001-08-29 2012-02-01 Dowaメタルテック株式会社 金属と金属またはセラミックスとの接合方法
JP5176042B2 (ja) * 2004-11-05 2013-04-03 Dowaメタルテック株式会社 電子部品搭載基板の製造装置および製造方法
JP4722514B2 (ja) * 2005-03-16 2011-07-13 三菱電機株式会社 半導体装置および該半導体装置用絶縁基板
JP2009147210A (ja) * 2007-12-17 2009-07-02 Stanley Electric Co Ltd セラミック回路基板及び半導体発光モジュール

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003092383A (ja) * 2001-09-19 2003-03-28 Hitachi Ltd パワー半導体装置およびそのヒートシンク
JP2008124416A (ja) * 2006-03-31 2008-05-29 Hitachi Metals Ltd セラミックス回路基板およびこれを用いた半導体モジュール
JP2015220382A (ja) * 2014-05-20 2015-12-07 三菱電機株式会社 パワーモジュール
JP2020113686A (ja) * 2019-01-16 2020-07-27 三菱マテリアル株式会社 ヒートシンク付き絶縁回路基板の製造方法及びヒートシンク付き絶縁回路基板

Also Published As

Publication number Publication date
JPWO2022064599A1 (ja) 2022-03-31

Similar Documents

Publication Publication Date Title
JP6399272B1 (ja) パワーモジュール及びその製造方法並びに電力変換装置
CN109727960B (zh) 半导体模块、其制造方法以及电力变换装置
WO2020241238A1 (ja) 半導体装置
JP2021048255A (ja) 電気回路体、電力変換装置、および電気回路体の製造方法
JP6826665B2 (ja) 半導体装置、半導体装置の製造方法及び電力変換装置
JP6927437B1 (ja) パワーモジュールおよび電力変換装置
WO2018198747A1 (ja) 半導体装置
JP7126609B2 (ja) パワー半導体モジュール及び電力変換装置
WO2019049400A1 (ja) パワーモジュール及びその製造方法並びに電力変換装置
WO2022064599A1 (ja) 半導体装置および電力変換装置
JP7450769B2 (ja) 半導体装置の製造方法、半導体装置用基板の製造方法、半導体装置及び電力変換装置
WO2021038688A1 (ja) 電力用半導体装置、電力用半導体装置の製造方法および電力変換装置
JP7088421B1 (ja) 半導体装置および電力変換装置
US11830795B2 (en) Semiconductor device, power conversion device, and method for manufacturing semiconductor device
WO2022239154A1 (ja) パワーモジュールおよび電力変換装置
WO2021152795A1 (ja) 半導体装置および電力変換装置
JP7418474B2 (ja) 半導体装置および電力変換装置
JP6885522B1 (ja) 半導体装置、電力変換装置および半導体装置の製造方法
WO2021001927A1 (ja) 半導体装置、半導体装置の製造方法および電力変換装置
WO2021070358A1 (ja) 半導体装置、電力変換装置および半導体装置の製造方法
WO2021111563A1 (ja) 半導体装置、電力変換装置および半導体装置の製造方法
JP2022029886A (ja) 半導体装置、半導体装置の製造方法及び電力変換装置
CN111788694A (zh) 半导体元件、半导体装置、电力变换装置以及半导体元件的制造方法

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2021505939

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20955193

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20955193

Country of ref document: EP

Kind code of ref document: A1