CN111788694A - 半导体元件、半导体装置、电力变换装置以及半导体元件的制造方法 - Google Patents

半导体元件、半导体装置、电力变换装置以及半导体元件的制造方法 Download PDF

Info

Publication number
CN111788694A
CN111788694A CN201880089095.5A CN201880089095A CN111788694A CN 111788694 A CN111788694 A CN 111788694A CN 201880089095 A CN201880089095 A CN 201880089095A CN 111788694 A CN111788694 A CN 111788694A
Authority
CN
China
Prior art keywords
electrode
semiconductor element
semiconductor
semiconductor device
organic resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201880089095.5A
Other languages
English (en)
Inventor
吉田基
藤田淳
佐藤祐司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN111788694A publication Critical patent/CN111788694A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/07—Polyamine or polyimide
    • H01L2924/07025—Polyimide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
    • H02P27/08—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters with pulse width modulation

Abstract

目的在于提供能够抑制第1电极以及第2电极的腐蚀的技术。半导体元件(101)具备半导体基板(1)、Al电极(2)、选择性地配设于Al电极(2)上的聚酰亚胺部件(3)以及Ni电极4。聚酰亚胺部件(3)在聚酰亚胺部件(3)的顶视时的周缘部的至少一部分中的剖面视时的与Al电极(2)相接的下部具有朝向Al电极(2)的上表面的面方向的突出部(3a)。Ni电极(4)配设于Al电极(2)以及突出部(3a)上。

Description

半导体元件、半导体装置、电力变换装置以及半导体元件的制 造方法
技术领域
本发明涉及半导体元件、半导体装置、电力变换装置以及半导体元件的制造方法。
背景技术
在功率模块中采用的半导体装置例如使用以Si(硅)或者SiC(碳化硅)为基材的半导体元件的情形多。伴随在功率模块流过的电流容量的增加，对功率模块要求超过175℃的温度下的动作。与其相伴地，期望将用于功率模块的半导体元件的电极构造变更为高耐热规格。
根据该高耐热规格这样的观点，以往提出对半导体元件隔着绝缘基板接合有冷却器的功率模块。另一方面，根据抑制由于热应力引起的半导体元件的电极变形的观点，提出缓和该热应力的构造。例如，在专利文献1中，提出在层间绝缘膜以及导体部上作为应力缓和部件而配置有缓冲绝缘膜的半导体元件。
现有技术文献
专利文献
专利文献1：国际公开第2010/125639号
发明内容
即便是如以上那样的技术，在使具备以Al(铝)为主成分的布线电极的半导体元件在超过175℃的温度下动作时，存在产生布线电极的形状变化等而半导体元件的可靠性降低的问题。因此，考虑将布线电极从以Al为主成分的材料变更为作为高熔点材料的Ni(镍)和Al的层叠体的结构。
在该结构中，在形成Al布线电极之后，在为了防止沿面放电而形成于Al布线电极上的聚酰亚胺膜的开口部形成Ni膜。然而，Ni膜和聚酰亚胺膜的密接力比较弱，所以有时在它们的边界发生空隙，Al布线电极以及Ni膜的电极从该空隙局部地腐蚀。
因此，本发明是鉴于如上述那样的问题而完成的，其目的在于提供一种能够抑制Al布线电极等第1电极以及Ni电极等第2电极的腐蚀的技术。
本发明涉及的半导体元件具备：基底，由半导体构成；第1电极，配设于所述基底上；以及有机树脂部件，选择性地配设于所述第1电极上，所述有机树脂部件在所述有机树脂部件的顶视时的周缘部的至少一部分中的剖面视时的与所述第1电极相接的下部具有朝向所述第1电极的上表面的面方向的突出部，所述半导体元件还具备配设于所述第1电极以及所述突出部上的第2电极。
根据本发明，有机树脂部件在有机树脂部件的顶视时的周缘部的至少一部分中的剖面视时的与第1电极相接的下部具有朝向第1电极的上表面的面方向的突出部，第2电极配设于第1电极以及突出部上。根据这样的结构，能够抑制第1电极以及第2电极的腐蚀。
本发明的目的、特征、方式以及优点通过以下的详细的说明和附图将变得更加明确。
附图说明
图1是示出第1关联半导体元件的结构的剖面图。
图2是示出实施方式1所涉及的半导体元件的结构的剖面图。
图3是示出第2关联半导体元件的结构的俯视图。
图4是示出热循环试验前的第2关联半导体元件的俯视图。
图5是示出热循环试验后的第2关联半导体元件的俯视图。
图6是示出第2关联半导体元件的结构的剖面图。
图7是示出实施方式2所涉及的半导体元件的结构的俯视图。
图8是示出实施方式2所涉及的半导体元件的结构的剖面图。
图9是示出实施方式2所涉及的半导体元件的结构的剖面图。
图10是示出角部的曲率半径和热循环试验后的裂纹的发生的关系的图。
图11是示出实施方式3所涉及的半导体元件的结构的剖面图。
图12是示出实施方式4所涉及的半导体元件的结构的剖面图。
图13是示出实施方式5所涉及的电力变换装置的结构的框图。
(符号说明)
1：半导体基板；2：Al电极；3、3b、3c：聚酰亚胺部件；3a：突出部；4：Ni电极；11：冷却部件；12、20：接合材料；13a、13b：导板；14：绝缘基板；15：芯片焊接材料；16：半导体基体；21：缓冲板；22：铜板；23：线；101：半导体元件；102：半导体装置。
具体实施方式
<实施方式1>
在说明本发明的实施方式1所涉及的半导体元件之前，说明与其关联的半导体元件(以下记载为“第1关联半导体元件”)。
图1是示出第1关联半导体元件的结构的剖面图。图1的第1关联半导体元件具备半导体基板1、Al电极2、聚酰亚胺部件3以及Ni电极4。如图1所示，聚酰亚胺部件3的侧面与Al电极2的上表面垂直。
在这样的结构中，聚酰亚胺部件3和Ni电极4的密接力比较弱。因此，在对聚酰亚胺部件3和Ni电极4密接的半导体元件进行可靠性试验等时，有时在聚酰亚胺部件3和Ni电极4的边界发生空隙，Al电极2以及Ni电极4从该空隙局部地腐蚀。相对于此，在以下说明的本实施方式1所涉及的半导体元件中，能够抑制这样的空隙的发生。
图2是示出本实施方式1所涉及的半导体元件101的结构的剖面图。此外，对以下的图的构成要素中的与上述构成要素相同或者类似的构成要素附加相同的参照符号，主要说明不同的构成要素。
图2的半导体元件101具备半导体基板1、Al电极2、聚酰亚胺部件3以及Ni电极4。
半导体基板1是由半导体构成的基底。此外，由半导体构成的基底不限于半导体基板1，例如也可以是半导体基体。另外，半导体基板1的基材例如既可以是Si(硅)，也可以是SiC(碳化硅)。如SiC那样的宽带隙半导体相比于Si其带隙更大，在将其应用于半导体基板1时，从增大半导体元件101的绝缘破坏电场强度的观点以及使半导体元件101在175℃以上的高温下动作的观点看是有利的。以下，以半导体基板1是SiC基板的情况为例子进行说明。
Al电极2是配设于半导体基板1上的第1电极。此外，第1电极不限于包含Al(铝)的电极，例如也可以是Al、Cu(铜)、AlSi、Ni(镍)、Au(金)的任意金属层或者它们的组合。
聚酰亚胺部件3是在Al电极2上选择性地配设的有机树脂部件。此外，有机树脂部件不限于聚酰亚胺，例如也可以是环氧、丙烯等的部件。
聚酰亚胺部件3的顶视时的形状也可以是岛状、环状或者其以外的形状。如图2所示，聚酰亚胺部件3在聚酰亚胺部件3的顶视时的周缘部的至少一部分中的剖面视时的与Al电极2相接的下部具有朝向Al电极2的上表面的面方向(横向)的突出部3a。此外，突出部3a的上表面相对Al电极2的上表面倾斜，突出部3a具有裙摆形状。具有如图2那样的形状的突出部3a的聚酰亚胺部件3例如能够通过将利用光刻工序形成图案的抗蚀剂作为掩模进行湿蚀刻来形成图案。
Ni电极4是在剖面视时配设于Al电极2以及突出部3a上的第2电极。此外，第2电极不限于包含Ni的电极，例如也可以是Ni、Cu、Ag(银)、Au的任意金属层或者它们的组合。
根据如以上那样的本实施方式1所涉及的半导体元件101，Ni电极4在剖面视时配设于Al电极2以及突出部3a上。根据这样的结构，例如能够增大聚酰亚胺部件3和Ni电极4相互邻接的面积，所以能够提高聚酰亚胺部件3和Ni电极4的密接力。由此，能够抑制在聚酰亚胺部件3与Ni电极4之间发生空隙，作为其结果，能够抑制Al电极2以及Ni电极4的局部的腐蚀。
此外，在未配设于突出部3a上而配设于Al电极2上的Ni电极4的厚度小于10nm时，与基底的Al电极2引起相互扩散，Ni电极4有时消失。另外，在Ni电极4的厚度大于100μm时，由于Ni电极4的膜应力而半导体基板1等晶片的翘曲变大，在之后的切割工序中碎屑等的发生可能性变大。因此，配设于Al电极2上的Ni电极4的厚度最好为10nm以上且100μm以下。
<实施方式2>
在说明本发明的实施方式2所涉及的半导体元件之前，说明与其关联的半导体元件(以下记载为“第2关联半导体元件”)。
图3是示出第2关联半导体元件的结构的俯视图。图3的第2关联半导体元件具备在半导体基板1上隔着Al电极2配设的聚酰亚胺部件3b、3c。聚酰亚胺部件3c具有设置有使Al电极2的上表面的一部分露出的开口部的环状，在该开口部内设置有聚酰亚胺部件3b以及Ni电极4。
在聚酰亚胺部件3b，作为聚酰亚胺部件3b的周缘部中的在俯视时向外侧凸起的凸形状的部分，具有4个角部。向外侧凸起的凸形状例如是为了分割在如MOSFET(Metal OxideSemiconductor Field Effect Transistor，金属氧化物半导体场效应晶体管)那样的器件的表面上配设的多个电极区域而设置的。在第2关联半导体元件中，聚酰亚胺部件3b的4个角部的顶端比较尖锐，各自的曲率半径小于200μm。此外，在包括4个角部的、聚酰亚胺部件3b的俯视时的周缘部在剖面视时设置有在实施方式1中说明的突出部3a。
图4是示出热循环试验前的用光学显微镜观察的第2关联半导体元件的上表面图像的图，图5是示出热循环试验后的用光学显微镜观察的第2关联半导体元件的上表面图像的图。此外，在热循环试验中，反复-55℃与175℃之间的温度变更。如图4以及图5所示，在热循环试验前没有的裂纹41在热循环试验后在聚酰亚胺部件3b的角部附近的Ni电极4发生。
图6是示出第2关联半导体元件的结构的沿着图3的A-B线的剖面示意图。在该剖面示意图中，聚酰亚胺部件3b的突出部3a配设于Al电极2上，Ni电极4覆盖Al电极2以及突出部3a。
在此，聚酰亚胺以及Ni的热传导率分别是0.16W/m/K以及4.4W/m/K，聚酰亚胺以及Ni的热膨胀系数分别是50ppm/K以及12ppm/K。在热循环试验时，在与聚酰亚胺部件3b邻接的Ni电极4发生具有突出部3a的聚酰亚胺部件3b的热膨胀系数和Ni电极4的热膨胀系数之差所引起的热应力。具体而言，在高温时第2关联半导体元件整体膨胀之后，在急速的冷却时热传导率高的Ni电极4先被冷却，热传导率低的聚酰亚胺部件3b晚些收缩。
即，在高温时聚酰亚胺部件3b以及Ni电极4都膨胀，但线膨胀系数小的Ni电极4从线膨胀系数大的聚酰亚胺部件3b接受朝向面方向(横向)的拉伸应力。在冷却时热传导率高的Ni电极4先失热，所以Ni电极4变为比聚酰亚胺部件3b低的温度，将要比热传导率低的聚酰亚胺部件3b更急速地收缩。此时，Ni电极4从维持膨胀的聚酰亚胺部件3b再次接受拉伸应力。在热循环试验时，反复如以上那样的应力的发生，从而在Ni电极4发生裂纹41。相对于此，在以下说明的本实施方式2所涉及的半导体元件中，能够抑制这样的裂纹的发生。
图7是示出本实施方式2所涉及的半导体元件101的结构的俯视图。半导体元件101具备在半导体基板1上隔着Al电极2配设的聚酰亚胺部件3b、3c，作为聚酰亚胺部件3。而且，在图7的半导体元件101中，聚酰亚胺部件3b的4个角部的顶端比较钝，各自的曲率半径是200μm以上。
图8是示出本实施方式2所涉及的半导体元件101的结构的沿着图7的A-B线的剖面示意图，图9是将图8的一部分放大的图。如图8以及图9所示，聚酰亚胺部件3b的突出部3a具有相比于图6的突出部3a的形状在面外方向(纵向)更薄且在面方向(横向)更宽的形状。
此外，在图6以及图9中，附加表示在热循环试验时Ni电极4从聚酰亚胺部件3b接受的拉伸应力的朝向的轮廓箭头。以下，将图6以及图9所示的厚度h2相对厚度h1的比率记为“厚度比”而说明。厚度h1是配设于Al电极2上的Ni电极4的厚度，厚度h2是配设于突出部3a上的Ni电极4的最小厚度。
如图6所示，在厚度比大的结构中，朝向Ni电极4的表面的应力集中。这样，在Ni电极4的厚度比变大时，从聚酰亚胺部件3b向Ni电极4的拉伸应力集中到Ni电极4中的厚度比最大的部位，无法耐受该应力，在该部位等发生裂纹41。相对于此，如图9所示，在厚度比小并且Ni电极4的厚度的变化小的结构中，起因于聚酰亚胺和Ni的线膨胀系数差而发生的从聚酰亚胺部件3b向Ni电极4的拉伸应力、即朝向Ni电极4的表面的应力被分散而缓和。
通过发明者的试验可知，在厚度比是0.4以上的情况下裂纹41的发生的抑制变得显著。具体而言，在Al电极2上的Ni电极4的厚度是5μm的情况下，如果突出部3a上的Ni电极4的最小厚度是2μm以上，则裂纹41被抑制，在Al电极2上的Ni电极4的厚度是10μm的情况下，如果突出部3a上的Ni电极4的厚度是4μm以上，则裂纹41被抑制。
接下来，调查俯视时的聚酰亚胺部件3b的角部的曲率半径和热循环试验后的裂纹的发生的关系。图10是示出其结果的图。在图10中，关于发生裂纹的半导体元件，将裂痕判定设为×，关于未发生裂纹的半导体元件，将裂痕判定设为〇。如图10所示，在曲率半径是200μm以上时，裂痕判定成为〇。认为这是通过曲率半径变大而在聚酰亚胺部件3b的角部发生的应力的集中被缓和。另外，认为在曲率半径大的情况下，配设于聚酰亚胺部件3b的角部的突出部3a上的Ni电极4的厚度的偏差、进而厚度比降低，其结果，应力的集中被缓和。
接下来，简单地例示本实施方式2所涉及的半导体元件101的制造方法。首先，在半导体基板1的第1主面制作器件面。该器件面例如是MOSFET的源极侧的面。在该工序中，在半导体基板1的第1主面形成构成布线电极的图8的Al电极2。
Al电极2例如包括Al、Al合金或者其层叠物。Al电极2例如通过将利用光刻工序形成图案的抗蚀剂作为掩模进行蚀刻而形成图案。接下来，为了防止沿面放电等，形成成为聚酰亚胺部件3b、3c的聚酰亚胺膜。聚酰亚胺膜的形成例如用旋涂法等进行，聚酰亚胺膜的厚度设为3μm以上且100μm以下的范围。
接下来，在聚酰亚胺膜上形成利用光刻工序形成图案的抗蚀剂。然后，通过将抗蚀剂图案作为掩模进行蚀刻，形成聚酰亚胺部件3b、3c。接下来，在从聚酰亚胺部件3c的开口部露出的Al电极2上形成Ni电极4。Ni电极4例如用非电解镀敷法形成。另外，为了防止Ni电极4的氧化，也可以形成覆盖Ni电极4的Au膜。
通常，关于半导体元件101，在相同的半导体晶片中制造多个。因此，图7等是着眼于并行地制造的多个半导体元件101的一个的图。该半导体晶片在多个半导体元件101中被用作半导体基板或者半导体基体。在半导体元件101的制造刚刚完成之后，它们多个彼此经由半导体基体连接，所以通过切割，半导体元件101各自分离。
根据如以上那样的本实施方式2所涉及的半导体元件101，形成有突出部3a的部分的曲率半径是200μm以上，厚度比是0.4以上。根据这样的结构，能够抑制在角部等发生裂纹。
<实施方式3>
图11是示出实施方式3所涉及的半导体装置102的构造的剖面图。图11的半导体装置102具备半导体元件101、作为第1接合材料的芯片焊接材料15、绝缘基板14、作为第2接合材料的接合材料12、冷却部件11、缓冲板21、作为第3接合材料的接合材料20、铜板22、以及线23。
半导体元件101经由接合材料20与缓冲板21的一方的面接合。缓冲板21例如包含铜板、殷钢等。缓冲板21的另一方的面与线23连接。由此，线23与半导体元件101电连接。线包含Al或者Cu，例如包括Al、Al合金、Cu、Cu合金、它们的复合材料等。缓冲板21经由线23与铜板22电连接。
绝缘基板14例如是作为绝缘板的绝缘陶瓷，具有设置有作为第1导板的导板13a的一方的面和设置有作为第2导板的导板13b的另一方的面。换言之，绝缘基板14被导板13a和导板13b夹持地配置。导板13a、导板13b以及绝缘基板14使用钎料等预先一体化。
导板13a与芯片焊接材料15相接。因此，半导体元件101隔着芯片焊接材料15设置于绝缘基板14的导板13a上，与导板13a间接地接合。但是，也可以在用Cu固相扩散接合或者超声波接合等直接接合将半导体元件101和绝缘基板14接合的结构中，通过将半导体元件101和绝缘基板14的界面部分设为第1接合材料，省略芯片焊接材料15。
导板13b与冷却部件11对置，隔着接合材料12与冷却部件11接合。由此，冷却部件11隔着接合材料12与绝缘基板14的导板13b接合。
本实施方式3所涉及的半导体元件101具备Al电极2、聚酰亚胺部件3、Ni电极4以及半导体基体16。半导体元件101在与形成有Al电极2的面相反的一侧(图中下侧)的面，还具备未图示的背面外部输出电极。此外，半导体基体16与在实施方式1、2中说明的半导体基板1相同，本实施方式3所涉及的半导体元件101与在实施方式1、2中说明的半导体元件101同样地构成。
半导体基体16的基材例如既可以是Si，也可以是SiC。如SiC那样的宽带隙半导体相比于Si其带隙更大，在将其应用于半导体基体16时，从增大半导体元件101的绝缘破坏电场强度的观点以及使半导体元件101在175℃以上的高温下动作的观点看是有利的。以下，以半导体基体16是SiC基体的情况为例子进行说明。
Al电极2是配设于半导体基板1上的布线电极。此外，布线电极不限于包含Al的电极，例如也可以是Al、Cu、AlSi、Ni、Au的任意金属层或者它们的组合。另外，上述未图示的背面外部输出电极例如也可以是Al、AlSi、Ni、Au的任意金属层或者它们的组合。
芯片焊接材料15例如能够使用银纳米粒子的低温烧结材料、如Cu-Sn或者Ag-Sn那样的液相扩散接合材料或者焊料等作为电以及热的良导体的接合材料。
导板13a、13b例如能够使用铜、铝、或者它们的合金等电以及热的良导体。在导板13a、13b采用铜的情况下，例如其厚度是0.2～1.0mm，线膨胀系数是17ppm。
绝缘基板14能够使用氮化硅、氮化铝或者氧化铝等在电气观点上是绝缘体并且是热的良导体的陶瓷。在绝缘基板14采用氮化硅的情况下，例如其厚度是0.1mm～1.00mm，线膨胀系数是2.5ppm。另外，将上述导板13a、13b结合起来的绝缘基板14的作为整体的线膨胀系数例如能够估算为5.7～8.9ppm。
接合材料12例如能够使用银纳米粒子的低温烧结材料、银膏材料、如Cu-Sn或者Ag-Sn那样的液相扩散接合材料或者焊料等作为热的良导体的接合材料。在用焊料接合的情况下，最好留意焊料材料的屈服应力，例如优选为如Sn-Cu-Sb那样的高强度焊料。
冷却部件11例如由铜或者铝等热传导良好的金属材料形成。
根据这样的结构，从半导体元件101至冷却部件11的热阻小。因此，来自半导体元件101的发热通过优良的热传递性被传递至冷却部件11。另外，半导体元件101的热膨胀系数和冷却部件11的热膨胀系数的相异所引起的热应力的大部分被半导体元件101的塑性变形吸收。因此，绝缘基板14与冷却部件11之间的接合的可靠性被充分地确保。
一般而言，通过热循环试验，由于作为热的良导体的冷却部件11的线膨胀系数和绝缘基板14以及半导体元件101的线膨胀系数的差异，在半导体装置102中发生挠曲。因此，该挠曲越大，在芯片焊接材料15中发生的应力越大。
在本实施方式3中使用的直接冷却式模块构造中，冷却部件11例如与采用焊料的接合材料12直接连接。而且，冷却部件11经由接合材料12接合到对半导体元件101进行芯片焊接的绝缘基板14。因此，易于发生冷却部件11的线膨胀系数与绝缘基板14以及半导体元件101的线膨胀系数之差所引起的挠曲。
因此，优选将由铜材料形成的基体板(图示省略)隔着润滑脂接合到冷却部件11。在该情况下，对基体板，例如隔着采用焊料的接合材料等接合对半导体元件101进行芯片焊接的绝缘基板14。由此，冷却部件11的线膨胀系数与绝缘基板14以及半导体元件101的线膨胀系数之差所引起的挠曲被润滑脂、基体板缓和，相比于直接冷却式模块构造，挠曲被缓和。即，在芯片焊接材料15中发生的应力变小。
<实施方式4>
图12是示出本实施方式4所涉及的半导体装置102的构造的剖面图。在图12的半导体装置102中，代替实施方式3所涉及的半导体装置102的线23而利用接合材料24，将铜板22与缓冲板21接合。即，缓冲板21具有与半导体元件101经由接合材料20接合的一方的面和与作为金属板的铜板22利用接合材料24连接的另一方的面。而且，铜板22与半导体元件101电连接。本实施方式4所涉及的半导体装置102的其他结构与实施方式3所涉及的半导体装置102相同。
在上述结构中，作为接合缓冲板21和铜板22的接合材料24例如能够使用银纳米粒子的低温烧结材料、银膏材料、如Cu-Sn或者Ag-Sn那样的液相扩散接合材料或者焊料等作为热的良导体的接合材料。在用焊料接合的情况下，最好留意焊料材料的屈服应力，例如优选为如Sn-Cu-Sb那样的高强度焊料。
本实施方式4所涉及的半导体元件101与实施方式3所涉及的半导体元件101相同。另外，本实施方式4所涉及的半导体元件101经由芯片焊接材料15与绝缘基板14的一方的面接合。绝缘基板14的另一方的面经由接合材料12与冷却部件11接合。绝缘基板14例如是作为绝缘板的绝缘陶瓷，具有设置有作为第1导板的导板13a的一方的面和设置有作为第2导板的导板13b的另一方的面。换言之，绝缘基板14被导板13a和导板13b夹持地配置。导板13a、导板13b以及绝缘基板14使用钎料等预先一体化。
<实施方式5>
本发明的实施方式5所涉及的电力变换装置是具备具有实施方式1～4中的任意实施方式所涉及的碳化硅半导体元件的主变换电路的电力变换装置。以上说明的半导体元件不限定于特定的电力变换装置，以下，作为本实施方式5，说明在三相的逆变器中应用实施方式1～4中的任意实施方式所涉及的半导体元件的情况。
图13是示出应用本实施方式5所涉及的电力变换装置的电力变换系统的结构的框图。
图13所示的电力变换系统包括电源100、电力变换装置200、负载300。电源100是直流电源，对电力变换装置200供给直流电力。电源100能够由各种电源构成，例如，既可以由直流系统、太阳能电池、蓄电池构成，也可以由与交流系统连接的整流电路、AC/DC转换器构成。另外，电源100也可以由将从直流系统输出的直流电力变换为预定的电力的DC/DC转换器构成。
电力变换装置200是在电源100与负载300之间连接的三相的逆变器，将从电源100供给的直流电力变换为交流电力，对负载300供给交流电力。电力变换装置200如图13所示，具备：主变换电路201，将输入的直流电力变换为交流电力而输出；驱动电路202，输出驱动主变换电路201的各开关元件的驱动信号；以及控制电路203，将控制驱动电路202的控制信号输出给驱动电路202。
负载300是通过从电力变换装置200供给的交流电力驱动的三相的电动机。此外，负载300不限于特定的用途，是搭载于各种电气设备的电动机，例如被用作面向混合动力汽车、电动汽车、铁路车辆、电梯或者空调设备的电动机。
以下，详细说明电力变换装置200。主变换电路201具备开关元件和续流二极管(未图示)，通过开关元件开闭，将从电源100供给的直流电力变换为交流电力，供给给负载300。在此，使开关元件截止的栅极电压既可以是与源极电压相同的电压，也可以设定为比源极电压更靠负侧。主变换电路201的具体的电路结构有各种结构，但本实施方式5所涉及的主变换电路201是2电平的三相全桥电路，能够由6个开关元件和与各个开关元件反并联的6个续流二极管构成。作为主变换电路201的各开关元件，应用上述实施方式1～4中的任意实施方式所涉及的碳化硅半导体元件。即，主变换电路201具有包括实施方式1～4中的任意实施方式所涉及的碳化硅半导体元件的半导体装置。关于6个开关元件，针对每2个开关元件串联连接而构成上下支路，各上下支路构成全桥电路的各相(U相、V相、W相)。而且，各上下支路的输出端子、即主变换电路201的3个输出端子与负载300连接。
驱动电路202生成驱动主变换电路201的开关元件的驱动信号，供给给主变换电路201的开关元件的控制电极。具体而言，驱动电路202依照来自后述控制电路203的控制信号，将使开关元件成为导通状态的驱动信号和使开关元件成为截止状态的驱动信号输出给各开关元件的控制电极。在将开关元件维持为导通状态时，驱动信号是开关元件的阈值电压以上的电压信号(导通信号)，在将开关元件维持为截止状态时，驱动信号成为开关元件的阈值电压以下的电压信号(截止信号)。
控制电路203以对负载300供给期望的电力的方式控制主变换电路201的开关元件。具体而言，控制电路203根据应供给给负载300的电力，计算主变换电路201的各开关元件应成为导通状态的时间(导通时间)。例如，控制电路203能够通过根据应输出的电压对开关元件的导通时间进行调制的PWM(Pulse width modulation，脉冲宽度调制)控制，控制主变换电路201。而且，控制电路203以在各时间点，向应成为导通状态的开关元件输出导通信号，向应成为截止状态的开关元件输出截止信号的方式向驱动电路202输出控制指令(控制信号)。驱动电路202依照该控制信号，向各开关元件的控制电极输出导通信号或者截止信号作为驱动信号。
在如以上那样的本实施方式5所涉及的电力变换装置中，作为主变换电路201的开关元件，应用实施方式1～4中的任意实施方式所涉及的碳化硅半导体元件，所以能够实现提高耐腐蚀性的电力变换装置。
在以上说明的本实施方式5中，说明在2电平的三相逆变器中应用实施方式1～4中的任意实施方式所涉及的半导体元件的例子，但本实施方式5不限于此，能够应用于各种电力变换装置。将本实施方式5所涉及的电力变换装置设为2电平的电力变换装置，但也可以是3电平、多电平的电力变换装置，在对单相负载供给电力的情况下，也可以在单相的逆变器中应用上述半导体元件。另外，在对直流负载等供给电力的情况下，还能够在DC/DC转换器、AC/DC转换器中应用上述半导体元件。
另外，本实施方式5所涉及的电力变换装置不限定于上述负载为电动机的情况，例如既能够用作放电加工机、激光加工机或者感应加热烹调器、非接触供电系统的电源装置，进而也能够用作太阳能发电系统、蓄电系统等的功率调节器。
此外，本发明能够在该发明的范围内自由地组合各实施方式或者将各实施方式适当地变形、省略。
虽然详细说明了本发明，但上述说明在所有方式中为例示，本发明不限于此。应理解为未例示的无数的变形例不脱离本发明的范围而能够想到。

Claims (13)

1.一种半导体元件，具备：
基底，由半导体构成；
第1电极，配设于所述基底上；以及
有机树脂部件，选择性地配设于所述第1电极上，
所述有机树脂部件在所述有机树脂部件的顶视时的周缘部的至少一部分中的剖面视时的与所述第1电极相接的下部具有朝向所述第1电极的上表面的面方向的突出部，
所述半导体元件还具备配设于所述第1电极以及所述突出部上的第2电极。
2.根据权利要求1所述的半导体元件，其中，
所述有机树脂部件的所述周缘部的至少一部分包括所述有机树脂部件的所述周缘部中的在俯视时向外侧凸起的凸形状的部分。
3.根据权利要求1或者2所述的半导体元件，其中，
所述突出部的上表面相对所述第1电极的上表面倾斜。
4.根据权利要求1或者2所述的半导体元件，其中，
所述第1电极包含Al，
所述第2电极包含Ni，
所述有机树脂部件包含聚酰亚胺部件，
所述有机树脂部件的所述周缘部的至少一部分包括所述有机树脂部件的所述周缘部中的在俯视时曲率半径为200μm以上的部分。
5.根据权利要求1或者2所述的半导体元件，其中，
所述第1电极包含Al，
所述第2电极包含Ni，
所述有机树脂部件包含聚酰亚胺部件，
配设于所述突出部上的所述第2电极的最小厚度相对配设于所述第1电极上的所述第2电极的厚度的比率是0.4以上。
6.根据权利要求1或者2所述的半导体元件，其中，
所述第1电极包含Al，
所述第2电极包含Ni，
所述有机树脂部件包含聚酰亚胺部件，
配设于所述第1电极上的所述第2电极的厚度是10nm以上且100μm以下。
7.一种半导体装置，具备：
权利要求1至6中的任意一项所述的半导体元件；
绝缘基板，具有设置有与所述半导体元件经由第1接合材料接合的第1导板的一方的面及设置有第2导板的另一方的面；
线，与所述半导体元件电连接；以及
冷却部件，与所述第2导板经由第2接合材料接合。
8.根据权利要求7所述的半导体装置，其中，
还具备缓冲板，该缓冲板具有与所述半导体元件经由第3接合材料接合的一方的面和与所述线连接的另一方的面。
9.根据权利要求7或者8所述的半导体装置，其中，
所述线包含Al或者Cu。
10.一种半导体装置，具备：
权利要求1至6中的任意一项所述的半导体元件；
绝缘基板，具有设置有与所述半导体元件经由第1接合材料接合的第1导板的一方的面和设置有第2导板的另一方的面；
金属板，与所述半导体元件电连接；以及
冷却部件，与所述第2导板经由第2接合材料接合。
11.根据权利要求10所述的半导体装置，其中，
还具备缓冲板，该缓冲板具有与所述半导体元件经由第3接合材料接合的一方的面和与所述金属板连接的另一方的面。
12.一种电力变换装置，具备：
主变换电路，具有包括权利要求1至6中的任意一项所述的半导体元件的半导体装置，该主变换电路变换输入的电力而输出；
驱动电路，将控制所述半导体装置的控制信号输出给所述半导体装置；以及
控制电路，将控制所述驱动电路的控制信号输出给所述驱动电路。
13.一种半导体元件的制造方法，是权利要求1至6中的任意一项所述的半导体元件的制造方法，其中，
所述有机树脂部件通过将利用光刻工序形成图案的抗蚀剂作为掩模而进行蚀刻而形成。
CN201880089095.5A 2018-03-08 2018-03-08 半导体元件、半导体装置、电力变换装置以及半导体元件的制造方法 Pending CN111788694A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/008919 WO2019171523A1 (ja) 2018-03-08 2018-03-08 半導体素子、半導体装置、電力変換装置、及び、半導体素子の製造方法

Publications (1)

Publication Number Publication Date
CN111788694A true CN111788694A (zh) 2020-10-16

Family

ID=67846702

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880089095.5A Pending CN111788694A (zh) 2018-03-08 2018-03-08 半导体元件、半导体装置、电力变换装置以及半导体元件的制造方法

Country Status (5)

Country Link
US (1) US11195803B2 (zh)
JP (1) JP6906681B2 (zh)
CN (1) CN111788694A (zh)
DE (1) DE112018007243T5 (zh)
WO (1) WO2019171523A1 (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4246595A (en) * 1977-03-08 1981-01-20 Matsushita Electric Industrial Co., Ltd. Electronics circuit device and method of making the same
EP0645805A2 (en) * 1993-09-29 1995-03-29 Matsushita Electric Industrial Co., Ltd. Method for mounting a semiconductor device on a circuit board, and a circuit board with a semiconductor device mounted thereon
JP2006066717A (ja) * 2004-08-27 2006-03-09 Fuji Electric Holdings Co Ltd 半導体装置
US20140284639A1 (en) * 2013-03-21 2014-09-25 Advanced Optoelectronic Technology, Inc. Light emitting diode package
CN105206635A (zh) * 2015-08-31 2015-12-30 上海集成电路研发中心有限公司 增强透射性的双层混合成像探测器像元结构及其制备方法
JP2016048760A (ja) * 2014-08-28 2016-04-07 三菱電機株式会社 半導体装置
WO2017169086A1 (ja) * 2016-03-30 2017-10-05 三菱電機株式会社 半導体装置およびその製造方法、電力変換装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005057125A (ja) 2003-08-06 2005-03-03 Rohm Co Ltd 半導体装置
JP4815905B2 (ja) * 2005-07-11 2011-11-16 株式会社デンソー 半導体装置およびその製造方法
JP2009111188A (ja) * 2007-10-30 2009-05-21 Denso Corp 半導体装置
CN102414825B (zh) 2009-04-28 2014-12-24 三菱电机株式会社 功率用半导体装置
JP5368357B2 (ja) * 2010-04-01 2013-12-18 三菱電機株式会社 電極部材およびこれを用いた半導体装置
JP5842415B2 (ja) * 2011-06-30 2016-01-13 トヨタ自動車株式会社 半導体装置及びその製造方法
JP2014032985A (ja) * 2012-08-01 2014-02-20 Rohm Co Ltd 半導体装置およびその製造方法
JP5916651B2 (ja) * 2013-03-19 2016-05-11 三菱電機株式会社 電力用半導体装置の製造方法
JP2015198134A (ja) 2014-03-31 2015-11-09 株式会社東芝 半導体装置の製造方法
JP6576108B2 (ja) * 2015-06-08 2019-09-18 三菱電機株式会社 電力用半導体装置
DE112017002221T5 (de) 2016-04-27 2019-01-10 Mitsubishi Electric Corporation Halbleiterbauelement und Leistungswandlervorrichtung

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4246595A (en) * 1977-03-08 1981-01-20 Matsushita Electric Industrial Co., Ltd. Electronics circuit device and method of making the same
EP0645805A2 (en) * 1993-09-29 1995-03-29 Matsushita Electric Industrial Co., Ltd. Method for mounting a semiconductor device on a circuit board, and a circuit board with a semiconductor device mounted thereon
JP2006066717A (ja) * 2004-08-27 2006-03-09 Fuji Electric Holdings Co Ltd 半導体装置
US20140284639A1 (en) * 2013-03-21 2014-09-25 Advanced Optoelectronic Technology, Inc. Light emitting diode package
JP2016048760A (ja) * 2014-08-28 2016-04-07 三菱電機株式会社 半導体装置
CN105206635A (zh) * 2015-08-31 2015-12-30 上海集成电路研发中心有限公司 增强透射性的双层混合成像探测器像元结构及其制备方法
WO2017169086A1 (ja) * 2016-03-30 2017-10-05 三菱電機株式会社 半導体装置およびその製造方法、電力変換装置

Also Published As

Publication number Publication date
WO2019171523A1 (ja) 2019-09-12
DE112018007243T5 (de) 2020-11-19
JPWO2019171523A1 (ja) 2020-10-22
JP6906681B2 (ja) 2021-07-21
US20200395314A1 (en) 2020-12-17
US11195803B2 (en) 2021-12-07

Similar Documents

Publication Publication Date Title
JP6399272B1 (ja) パワーモジュール及びその製造方法並びに電力変換装置
US20130092948A1 (en) Semiconductor device and fabrication method of the semiconductor device
JP6077773B2 (ja) パワーモジュール半導体装置
JP2019083283A (ja) 半導体モジュール、その製造方法及び電力変換装置
JP2018190930A (ja) パワー半導体モジュール及びその製造方法並びに電力変換装置
JP6826665B2 (ja) 半導体装置、半導体装置の製造方法及び電力変換装置
JP2019102535A (ja) 半導体モジュール、その製造方法及び電力変換装置
JP2014053403A (ja) パワーモジュール半導体装置
JP7126609B2 (ja) パワー半導体モジュール及び電力変換装置
CN111788694A (zh) 半导体元件、半导体装置、电力变换装置以及半导体元件的制造方法
JP6410998B1 (ja) 半導体モジュール、半導体モジュールの製造方法および電力変換装置
US11652032B2 (en) Semiconductor device having inner lead exposed from sealing resin, semiconductor device manufacturing method thereof, and power converter including the semiconductor device
US20240136309A1 (en) Semiconductor device, power conversion device, and method of manufacturing semiconductor device
JP7088421B1 (ja) 半導体装置および電力変換装置
JP7334369B1 (ja) パワーモジュール及び電力変換装置
JP7438466B1 (ja) 半導体装置及びその製造方法並びに電力変換装置
JP7132340B2 (ja) 半導体装置および電力変換装置
WO2022249951A1 (ja) パワー半導体装置及び電力変換装置
US11887903B2 (en) Power semiconductor device, method for manufacturing power semiconductor device, and power conversion apparatus
JP6885522B1 (ja) 半導体装置、電力変換装置および半導体装置の製造方法
JP7270772B2 (ja) 半導体装置、電力変換装置および半導体装置の製造方法
WO2023073752A1 (ja) 半導体装置、電力変換装置、および半導体装置の製造方法
JP2024013570A (ja) 半導体装置、半導体装置の製造方法および電力変換装置
JP2024061247A (ja) 半導体装置、電力変換装置および半導体装置の製造方法
JP2024013569A (ja) 半導体装置、半導体装置の製造方法および電力変換装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination