WO2019171523A1 - 半導体素子、半導体装置、電力変換装置、及び、半導体素子の製造方法 - Google Patents

半導体素子、半導体装置、電力変換装置、及び、半導体素子の製造方法 Download PDF

Info

Publication number
WO2019171523A1
WO2019171523A1 PCT/JP2018/008919 JP2018008919W WO2019171523A1 WO 2019171523 A1 WO2019171523 A1 WO 2019171523A1 JP 2018008919 W JP2018008919 W JP 2018008919W WO 2019171523 A1 WO2019171523 A1 WO 2019171523A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
semiconductor element
semiconductor device
semiconductor
organic resin
Prior art date
Application number
PCT/JP2018/008919
Other languages
English (en)
French (fr)
Inventor
基 吉田
藤田　淳
佐藤　祐司
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to CN201880089095.5A priority Critical patent/CN111788694B/zh
Priority to US16/957,109 priority patent/US11195803B2/en
Priority to JP2020504578A priority patent/JP6906681B2/ja
Priority to PCT/JP2018/008919 priority patent/WO2019171523A1/ja
Priority to DE112018007243.6T priority patent/DE112018007243T5/de
Publication of WO2019171523A1 publication Critical patent/WO2019171523A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/07—Polyamine or polyimide
    • H01L2924/07025—Polyimide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
    • H02P27/08—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters with pulse width modulation

Definitions

  • the present invention relates to a semiconductor element, a semiconductor device, a power conversion device, and a method for manufacturing a semiconductor element.
  • semiconductor elements based on Si (silicon) or SiC (silicon carbide) are often used.
  • the power module is required to operate at a temperature exceeding 175 ° C. Accordingly, it is desired to change the electrode structure of the semiconductor element used in the power module to a high heat resistance specification.
  • Patent Document 1 proposes a semiconductor element in which a buffer insulating film is disposed on an interlayer insulating film and a conductor as a stress relaxation member.
  • the present invention has been made in view of the above problems, and provides a technique capable of suppressing corrosion of a first electrode such as an Al wiring electrode and a second electrode such as a Ni electrode. With the goal.
  • a semiconductor element includes a base made of a semiconductor, a first electrode disposed on the base, and an organic resin member selectively disposed on the first electrode, and the organic resin
  • the member has a protrusion in the surface direction of the upper surface of the first electrode at a lower portion in contact with the first electrode in a cross-sectional view in at least a part of a peripheral edge portion in the upper surface view of the organic resin member,
  • the apparatus further includes a first electrode and a second electrode disposed on the protrusion.
  • the organic resin member has a protruding portion in the surface direction of the upper surface of the first electrode at a lower portion in contact with the first electrode in a cross-sectional view in at least a part of the peripheral portion of the organic resin member in the upper surface view.
  • the second electrode is disposed on the first electrode and the protrusion. According to such a configuration, corrosion of the first electrode and the second electrode can be suppressed.
  • FIG. 1 is a cross-sectional view illustrating a configuration of a semiconductor element according to a first embodiment. It is a top view which shows the structure of a 2nd related semiconductor element. It is a top view which shows the 2nd related semiconductor element before a heat cycle test. It is a top view which shows the 2nd related semiconductor element after a heat cycle test. It is sectional drawing which shows the structure of a 2nd related semiconductor element.
  • FIG. 6 is a plan view showing a configuration of a semiconductor element according to a second embodiment.
  • FIG. 6 is a cross-sectional view showing a configuration of a semiconductor element according to a second embodiment.
  • FIG. 6 is a cross-sectional view showing a configuration of a semiconductor element according to a second embodiment. It is a figure which shows the relationship between the curvature radius of a corner part, and generation
  • FIG. 6 is a cross-sectional view showing a configuration of a semiconductor element according to a third embodiment.
  • FIG. 6 is a cross-sectional view showing a configuration of a semiconductor element according to a fourth embodiment.
  • FIG. 10 is a block diagram illustrating a configuration of a power conversion device according to a fifth embodiment.
  • first related semiconductor element a semiconductor element related thereto (hereinafter referred to as “first related semiconductor element”) will be described.
  • FIG. 1 is a cross-sectional view showing the configuration of the first related semiconductor element.
  • the first related semiconductor element in FIG. 1 includes a semiconductor substrate 1, an Al electrode 2, a polyimide member 3, and a Ni electrode 4. As shown in FIG. 1, the side surface of the polyimide member 3 is perpendicular to the upper surface of the Al electrode 2.
  • the adhesion between the polyimide member 3 and the Ni electrode 4 is relatively weak. For this reason, when a reliability test or the like is performed on the semiconductor element in which the polyimide member 3 and the Ni electrode 4 are in close contact with each other, a gap is generated at the boundary between the polyimide member 3 and the Ni electrode 4, and the Al electrode 2 is formed from the gap. And the Ni electrode 4 may corrode locally. On the other hand, in the semiconductor element according to the first embodiment described below, it is possible to suppress the generation of such voids.
  • FIG. 2 is a cross-sectional view showing the configuration of the semiconductor element 101 according to the first embodiment. Note that, among the constituent elements in the following drawings, constituent elements that are the same as or similar to the constituent elements described above are assigned the same reference numerals, and different constituent elements are mainly described.
  • the semiconductor substrate 2 includes a semiconductor substrate 1, an Al electrode 2, a polyimide member 3, and a Ni electrode 4.
  • the semiconductor substrate 1 is a base made of a semiconductor.
  • the base made of semiconductor is not limited to the semiconductor substrate 1, and may be a semiconductor substrate, for example.
  • the base material of the semiconductor substrate 1 may be, for example, Si (silicon) or SiC (silicon carbide).
  • a wide bandgap semiconductor such as SiC has a larger bandgap than Si, and adopting this for the semiconductor substrate 1 increases the breakdown electric field strength of the semiconductor element 101, and the semiconductor element 101 is 175. This is advantageous from the viewpoint of operating at a high temperature of °C or higher.
  • the semiconductor substrate 1 is a SiC substrate will be described as an example.
  • the Al electrode 2 is a first electrode disposed on the semiconductor substrate 1.
  • the first electrode is not limited to an electrode containing Al (aluminum), for example, any one of metal layers of Al, Cu (copper), AlSi, Ni (nickel), Au (gold), or A combination of these may also be used.
  • the polyimide member 3 is an organic resin member that is selectively disposed on the Al electrode 2.
  • the organic resin member is not limited to polyimide, and may be a member such as epoxy or acrylic, for example.
  • the shape of the polyimide member 3 in a top view may be an island shape, an annular shape, or other shapes.
  • the polyimide member 3 has a surface direction (lateral direction of the upper surface of the Al electrode 2) at a lower portion in contact with the Al electrode 2 in a cross-sectional view in at least a part of a peripheral portion of the polyimide member 3 in a top view. )
  • the upper surface of the protruding portion 3a is inclined with respect to the upper surface of the Al electrode 2, and the protruding portion 3a has a skirt shape.
  • the polyimide member 3 having the protruding portion 3a having a shape as shown in FIG. 2 can be patterned by, for example, performing wet etching using a resist patterned by a photolithography process as a mask.
  • the Ni electrode 4 is a second electrode disposed on the Al electrode 2 and the protruding portion 3a in a cross-sectional view.
  • the second electrode is not limited to an electrode containing Ni, and may be, for example, any one of Ni, Cu, Ag (silver), Au, or a combination thereof.
  • the Ni electrode 4 is disposed on the Al electrode 2 and the protruding portion 3a in a sectional view.
  • the area where the polyimide member 3 and the Ni electrode 4 are adjacent to each other can be increased, so that the adhesion between the polyimide member 3 and the Ni electrode 4 can be increased.
  • it can suppress that a space
  • the thickness of the Ni electrode 4 disposed on the Al electrode 2 without being disposed on the protruding portion 3a is less than 10 nm, mutual diffusion occurs with the underlying Al electrode 2 and the Ni electrode 4 disappears. May end up. Further, when the thickness of the Ni electrode 4 is greater than 100 ⁇ m, the warp of the wafer such as the semiconductor substrate 1 increases due to the film stress of the Ni electrode 4 and the occurrence of chipping and the like increases in the subsequent dicing process. For this reason, the thickness of the Ni electrode 4 disposed on the Al electrode 2 is desirably 10 nm or more and 100 ⁇ m or less.
  • second related semiconductor element a semiconductor element related thereto (hereinafter referred to as “second related semiconductor element”) will be described.
  • FIG. 3 is a plan view showing the configuration of the second related semiconductor element.
  • the second related semiconductor element of FIG. 3 includes polyimide members 3 b and 3 c disposed on the semiconductor substrate 1 via the Al electrode 2.
  • the polyimide member 3c has an annular shape provided with an opening that exposes a part of the upper surface of the Al electrode 2, and the polyimide member 3b and the Ni electrode 4 are provided in the opening.
  • the polyimide member 3b has four corner portions as convex portions that bulge outward in a plan view among the peripheral portions of the polyimide member 3b.
  • the convex shape that bulges outward is provided in order to divide a plurality of electrode regions arranged on the surface of a device such as a MOSFET (Metal / Oxide / Semiconductor / Field / Effect / Transistor).
  • MOSFET Metal / Oxide / Semiconductor / Field / Effect / Transistor
  • the tips of the four corner portions of the polyimide member 3b are relatively sharp, and the respective radii of curvature are less than 200 ⁇ m.
  • the protrusion part 3a demonstrated in Embodiment 1 by the cross sectional view is provided in the peripheral part in planar view of the polyimide member 3b containing four corner parts.
  • FIG. 4 is a view showing a top image of the second related semiconductor element observed with the optical microscope before the heat cycle test
  • FIG. 5 is a view of the second related semiconductor element observed with the optical microscope after the heat cycle test. It is a figure which shows an upper surface image.
  • the temperature change between ⁇ 55 ° C. and 175 ° C. was repeated.
  • the crack 41 that did not exist before the heat cycle test is generated on the Ni electrode 4 near the corner portion of the polyimide member 3 b after the heat cycle test.
  • FIG. 6 is a schematic cross-sectional view taken along the line AB of FIG. 3 showing the configuration of the second related semiconductor element.
  • the protruding portion 3a of the polyimide member 3b is disposed on the Al electrode 2
  • the Ni electrode 4 covers the Al electrode 2 and the protruding portion 3a.
  • the thermal conductivities of polyimide and Ni are 0.16 W / m / K and 4.4 W / m / K, respectively, and the thermal expansion coefficients of polyimide and Ni are 50 ppm / K and 12 ppm, respectively. / K.
  • thermal stress caused by the difference between the thermal expansion coefficient of the polyimide member 3b having the protrusion 3a and the thermal expansion coefficient of the Ni electrode 4 is generated in the Ni electrode 4 adjacent to the polyimide member 3b.
  • the Ni electrode 4 having a high thermal conductivity is cooled first at the time of rapid cooling, and the polyimide member 3b having a low thermal conductivity contracts with a delay.
  • both the polyimide member 3b and the Ni electrode 4 expand at high temperatures, but the Ni electrode 4 having a small linear expansion coefficient is subjected to a tensile stress in the plane direction (lateral direction) from the polyimide member 3b having a large linear expansion coefficient. Since the Ni electrode 4 with high thermal conductivity loses heat first during cooling, the Ni electrode 4 is at a lower temperature than the polyimide member 3b and tends to shrink more rapidly than the polyimide member 3b with low thermal conductivity. At this time, the Ni electrode 4 receives tensile stress again from the polyimide member 3b in which expansion is maintained. During the heat cycle test, cracks 41 are generated in the Ni electrode 4 by repeating the generation of stress as described above. On the other hand, in the semiconductor element according to the second embodiment described below, it is possible to suppress the occurrence of such cracks.
  • FIG. 7 is a plan view showing the configuration of the semiconductor element 101 according to the second embodiment.
  • the semiconductor element 101 includes polyimide members 3 b and 3 c disposed on the semiconductor substrate 1 via the Al electrode 2 as the polyimide member 3. And in the semiconductor element 101 of FIG. 7, the front-end
  • FIG. 8 is a schematic cross-sectional view taken along the line AB of FIG. 7 showing the configuration of the semiconductor element 101 according to the second embodiment
  • FIG. 9 is an enlarged view of a part of FIG.
  • the protrusion 3a of the polyimide member 3b is thinner in the out-of-plane direction (vertical direction) and wider in the surface direction (lateral direction) than the shape of the protrusion 3a in FIG. have.
  • a white arrow indicating the direction of the tensile stress that the Ni electrode 4 receives from the polyimide member 3b during the heat cycle test is attached.
  • the ratio of the thickness h2 to the thickness h1 shown in FIGS. 6 and 9 will be described as “thickness ratio”.
  • the thickness h1 is the thickness of the Ni electrode 4 disposed on the Al electrode 2
  • the thickness h2 is the minimum thickness of the Ni electrode 4 disposed on the protruding portion 3a.
  • the stress on the surface of the Ni electrode 4 is concentrated.
  • the tensile stress from the polyimide member 3b to the Ni electrode 4 concentrates on the Ni electrode 4 where the thickness ratio is the largest, and can withstand the stress.
  • the crack 41 is generated at the corresponding location.
  • the thickness ratio is small and the change in the thickness of the Ni electrode 4 is small, the Ni from the polyimide member 3b generated due to the difference in linear expansion coefficient between polyimide and Ni.
  • the tensile stress on the electrode 4, that is, the stress on the surface of the Ni electrode 4 is dispersed and relaxed.
  • the thickness ratio is 0.4 or more
  • the crack 41 is suppressed if the minimum thickness of the Ni electrode 4 on the protruding portion 3a is 2 ⁇ m or more
  • Al When the thickness of the Ni electrode 4 on the electrode 2 was 10 ⁇ m, the crack 41 was suppressed if the thickness of the Ni electrode 4 on the protruding portion 3a was 4 ⁇ m or more.
  • FIG. 10 is a diagram showing the results.
  • the crack judgment is set to x for a semiconductor element in which a crack has occurred, and the crack judgment is made to be ⁇ for a semiconductor element in which no crack has occurred.
  • the crack determination is “good”. It is considered that this is because the concentration of stress generated at the corner portion of the polyimide member 3b is alleviated by increasing the radius of curvature.
  • a method for manufacturing the semiconductor element 101 according to the second embodiment will be briefly illustrated.
  • a device surface is formed on the first main surface of the semiconductor substrate 1.
  • the device surface is a surface on the source side of the MOSFET, for example.
  • the Al electrode 2 in FIG. 8 constituting the wiring electrode is formed on the first main surface of the semiconductor substrate 1.
  • the Al electrode 2 is made of, for example, Al, an Al alloy, or a laminate thereof.
  • the Al electrode 2 is patterned by performing etching using a resist patterned by a photolithography process as a mask.
  • a polyimide film to be polyimide members 3b and 3c is formed to prevent creeping discharge.
  • the polyimide film is formed by, for example, a spin coating method, and the thickness of the polyimide film is in the range of 3 ⁇ m to 100 ⁇ m.
  • a resist patterned by a photolithography process is formed on the polyimide film.
  • the polyimide members 3b and 3c are formed by etching using the resist pattern as a mask.
  • the Ni electrode 4 is formed on the Al electrode 2 exposed from the opening of the polyimide member 3c.
  • the Ni electrode 4 is formed by, for example, an electroless plating method. In order to prevent the Ni electrode 4 from being oxidized, an Au film covering the Ni electrode 4 may be formed.
  • FIG. 7 and the like focus on one of the plurality of semiconductor elements 101 manufactured in parallel.
  • the semiconductor wafer is used as a semiconductor substrate or a semiconductor substrate in the plurality of semiconductor elements 101.
  • each of the semiconductor elements 101 is separated by dicing because a plurality of them are connected via the semiconductor substrate.
  • the radius of curvature of the portion where the protruding portion 3a is formed is 200 ⁇ m or more, and the thickness ratio is 0.4 or more. According to such a structure, generation
  • FIG. 11 is a cross-sectional view showing the structure of the semiconductor device 102 according to the third embodiment.
  • a semiconductor device 102 in FIG. 11 includes a semiconductor element 101, a die bonding material 15 that is a first bonding material, an insulating substrate 14, a bonding material 12 that is a second bonding material, a cooling member 11, a buffer plate 21, A bonding material 20, which is a third bonding material, a copper plate 22, and a wire 23 are provided.
  • the semiconductor element 101 is bonded to one surface of the buffer plate 21 via the bonding material 20.
  • the buffer plate 21 includes, for example, a copper plate, invar, and the like.
  • the other surface of the buffer plate 21 is connected to the wire 23.
  • the wire 23 is electrically connected to the semiconductor element 101.
  • a wire contains Al or Cu, for example, consists of Al, Al alloy, Cu, Cu alloy, those composite materials, etc.
  • the buffer plate 21 is electrically connected to the copper plate 22 via the wire 23.
  • the insulating substrate 14 is, for example, insulating ceramics as an insulating plate, and has one surface provided with a conductive plate 13a as a first conductive plate and the other surface provided with a conductive plate 13b as a second conductive plate.
  • the insulating substrate 14 is disposed between the conducting plate 13a and the conducting plate 13b.
  • the conductive plate 13a, the conductive plate 13b, and the insulating substrate 14 are integrated in advance using a brazing material or the like.
  • the conductive plate 13 a is in contact with the die bond material 15. Therefore, the semiconductor element 101 is provided on the conductive plate 13a of the insulating substrate 14 via the die bond material 15, and is indirectly joined to the conductive plate 13a.
  • the interface portion between the semiconductor element 101 and the insulating substrate 14 is used as the first bonding material.
  • the die bond material 15 may be omitted.
  • the conductive plate 13 b faces the cooling member 11 and is joined to the cooling member 11 via the joining material 12. Thereby, the cooling member 11 is joined to the conductive plate 13 b of the insulating substrate 14 via the joining material 12.
  • the semiconductor element 101 according to the third embodiment includes an Al electrode 2, a polyimide member 3, a Ni electrode 4, and a semiconductor substrate 16.
  • the semiconductor element 101 further includes a back external output electrode (not shown) on the surface opposite to the surface on which the Al electrode 2 is formed (the lower side in the figure).
  • the semiconductor substrate 16 is the same as the semiconductor substrate 1 described in the first and second embodiments, and the semiconductor element 101 according to the third embodiment is the same as the semiconductor element 101 described in the first and second embodiments. It is configured.
  • the base material of the semiconductor substrate 16 may be, for example, Si or SiC.
  • a wide band gap semiconductor such as SiC has a larger band gap than Si, and adopting this for the semiconductor substrate 16 increases the breakdown electric field strength of the semiconductor element 101, and 175 of the semiconductor element 101. This is advantageous from the viewpoint of operating at a high temperature of °C or higher.
  • the semiconductor substrate 16 is a SiC substrate will be described as an example.
  • the Al electrode 2 is a wiring electrode disposed on the semiconductor substrate 1.
  • the wiring electrode is not limited to an electrode containing Al, and may be, for example, any one of Al, Cu, AlSi, Ni, Au metal layers, or a combination thereof.
  • the back external output electrode (not shown) described above may be, for example, any one of Al, AlSi, Ni, Au metal layers, or a combination thereof.
  • a low-temperature sintered material of silver nanoparticles for example, a liquid phase diffusion bonding material such as Cu—Sn or Ag—Sn, or a bonding material that is a good electrical and thermal conductor such as solder is used. Can do.
  • the conductive plates 13a and 13b for example, good electrical and thermal conductors such as copper, aluminum, or alloys thereof can be used.
  • copper is employed for the conductive plates 13a and 13b, for example, the thickness is 0.2 to 1.0 mm, and the linear expansion coefficient is 17 ppm.
  • the insulating substrate 14 may be made of ceramics that is an insulator from the electrical point of view and that is a good thermal conductor, such as silicon nitride, aluminum nitride, or alumina.
  • silicon nitride is used for the insulating substrate 14, for example, the thickness is 0.1 mm to 1.00 mm, and the linear expansion coefficient is 2.5 ppm.
  • the overall linear expansion coefficient of the insulating substrate 14 including the conductive plates 13a and 13b can be estimated to be, for example, 5.7 to 8.9 ppm.
  • the bonding material 12 for example, a low temperature sintered material of silver nanoparticles, a silver paste material, a liquid phase diffusion bonding material such as Cu-Sn or Ag-Sn, or a bonding material that is a good conductor of heat, such as solder. Can be used. When joining with solder, it is desirable to pay attention to the yield stress of the solder material. For example, high-strength solder such as Sn—Cu—Sb is preferable.
  • the cooling member 11 is formed of a metal material having good heat conduction such as copper or aluminum.
  • the thermal resistance from the semiconductor element 101 to the cooling member 11 is small. Therefore, the heat generated from the semiconductor element 101 is transmitted to the cooling member 11 with excellent heat transferability. Further, most of the thermal stress resulting from the difference between the thermal expansion coefficient of the semiconductor element 101 and the thermal expansion coefficient of the cooling member 11 is absorbed by the plastic deformation of the semiconductor element 101. Therefore, the reliability of joining between the insulating substrate 14 and the cooling member 11 is sufficiently ensured.
  • the semiconductor device 102 bends due to the difference between the linear expansion coefficient of the cooling member 11 that is a good thermal conductor and the linear expansion coefficients of the insulating substrate 14 and the semiconductor element 101. Therefore, the greater the deflection, the greater the stress generated in the die bond material 15.
  • the cooling member 11 is directly connected to the bonding material 12 employing, for example, solder.
  • the cooling member 11 is bonded to the insulating substrate 14 to which the semiconductor element 101 is die-bonded via the bonding material 12. Therefore, bending due to the difference between the linear expansion coefficient of the cooling member 11 and the linear expansion coefficients of the insulating substrate 14 and the semiconductor element 101 is likely to occur.
  • a base plate (not shown) made of a copper material to the cooling member 11 via grease.
  • the insulating substrate 14 to which the semiconductor element 101 is die-bonded is bonded to the base plate via, for example, a bonding material employing solder.
  • the bending due to the difference between the linear expansion coefficient of the cooling member 11 and the linear expansion coefficients of the insulating substrate 14 and the semiconductor element 101 is alleviated by the grease and the base plate, and the bending is less than that of the direct cooling module structure. Alleviated. That is, the stress generated in the die bond material 15 is reduced.
  • FIG. 12 is a cross-sectional view showing the structure of the semiconductor device 102 according to the fourth embodiment.
  • the copper plate 22 is bonded to the buffer plate 21 by a bonding material 24 instead of the wire 23 of the semiconductor device 102 according to the third embodiment.
  • the buffer plate 21 has one surface bonded to the semiconductor element 101 via the bonding material 20 and the other surface connected to the copper plate 22 that is a metal plate and the bonding material 24.
  • the copper plate 22 is electrically connected to the semiconductor element 101.
  • Other configurations of the semiconductor device 102 according to the fourth embodiment are the same as those of the semiconductor device 102 according to the third embodiment.
  • the bonding material 24 for bonding the buffer plate 21 and the copper plate 22 includes, for example, a low-temperature sintered material of silver nanoparticles, a silver paste material, a liquid phase diffusion bonding material such as Cu—Sn or Ag—Sn, Alternatively, a bonding material that is a good conductor of heat, such as solder, can be used.
  • solder a bonding material that is a good conductor of heat
  • high-strength solder such as Sn—Cu—Sb is preferable.
  • the semiconductor element 101 according to the fourth embodiment is the same as the semiconductor element 101 according to the third embodiment. Further, the semiconductor element 101 according to the fourth embodiment is bonded to one surface of the insulating substrate 14 via the die bond material 15. The other surface of the insulating substrate 14 is bonded to the cooling member 11 via the bonding material 12.
  • the insulating substrate 14 is, for example, insulating ceramics as an insulating plate, and has one surface provided with a conductive plate 13a as a first conductive plate and the other surface provided with a conductive plate 13b as a second conductive plate. Have In other words, the insulating substrate 14 is disposed between the conducting plate 13a and the conducting plate 13b.
  • the conductive plate 13a, the conductive plate 13b, and the insulating substrate 14 are integrated in advance using a brazing material or the like.
  • a power conversion device is a power conversion device including a main conversion circuit having a silicon carbide semiconductor element according to any of first to fourth embodiments.
  • the semiconductor element described above is not limited to a specific power conversion device.
  • the semiconductor element according to any one of the first to fourth embodiments is added to a three-phase inverter. The case where it is applied will be described.
  • FIG. 13 is a block diagram showing a configuration of a power conversion system to which the power conversion device according to the fifth embodiment is applied.
  • the power conversion system shown in FIG. 13 includes a power supply 100, a power conversion device 200, and a load 300.
  • the power source 100 is a DC power source and supplies DC power to the power conversion device 200.
  • the power source 100 can be composed of various power sources.
  • the power source 100 may be composed of a direct current system, a solar battery, or a storage battery, or may be composed of a rectifier circuit or an AC / DC converter connected to the alternating current system. Good.
  • the power supply 100 may be configured by a DC / DC converter that converts DC power output from the DC system into predetermined power.
  • the power converter 200 is a three-phase inverter connected between the power source 100 and the load 300, converts the DC power supplied from the power source 100 into AC power, and supplies the AC power to the load 300. As shown in FIG. 13, the power conversion device 200 converts the input DC power into AC power and outputs it, and the drive that outputs the drive signal that drives each switching element of the main conversion circuit 201. A circuit 202 and a control circuit 203 that outputs a control signal for controlling the drive circuit 202 to the drive circuit 202 are provided.
  • the load 300 is a three-phase electric motor that is driven by AC power supplied from the power conversion device 200.
  • the load 300 is not limited to a specific application, and is an electric motor mounted on various electric devices.
  • the load 300 is used as an electric motor for a hybrid vehicle, an electric vehicle, a railway vehicle, an elevator, or an air conditioner.
  • the main conversion circuit 201 includes a switching element and a free wheel diode (not shown). When the switching element switches, the main conversion circuit 201 converts the DC power supplied from the power supply 100 into AC power and supplies the AC power to the load 300.
  • the gate voltage for turning off the switching element may be the same voltage as the source voltage or may be set on the minus side of the source voltage.
  • the main conversion circuit 201 according to the fifth embodiment is a two-level three-phase full bridge circuit, and includes six switching elements and respective switching elements. And 6 freewheeling diodes in reverse parallel to each other.
  • main conversion circuit 201 For each switching element of main conversion circuit 201, the silicon carbide semiconductor element according to any of the first to fourth embodiments described above is applied. That is, main conversion circuit 201 has a semiconductor device including the silicon carbide semiconductor element according to any of Embodiments 1 to 4. The six switching elements are connected in series for each of the two switching elements to constitute upper and lower arms, and each upper and lower arm constitutes each phase (U phase, V phase, W phase) of the full bridge circuit. The output terminals of the upper and lower arms, that is, the three output terminals of the main conversion circuit 201 are connected to the load 300.
  • the drive circuit 202 generates a drive signal for driving the switching element of the main conversion circuit 201 and supplies it to the control electrode of the switching element of the main conversion circuit 201. Specifically, the drive circuit 202 outputs a drive signal for turning on the switching element and a drive signal for turning off the switching element to the control electrode of each switching element in accordance with a control signal from the control circuit 203 described later. To do.
  • the drive signal is a voltage signal (ON signal) that is equal to or higher than the threshold voltage of the switching element. Signal (off signal).
  • the control circuit 203 controls the switching element of the main conversion circuit 201 so that desired power is supplied to the load 300. Specifically, the control circuit 203 calculates the time (ON time) during which each switching element of the main conversion circuit 201 is in the ON state based on the power to be supplied to the load 300. For example, the control circuit 203 can control the main conversion circuit 201 by PWM (Pulse Width Modulation) control that modulates the ON time of the switching element according to the voltage to be output. Then, the control circuit 203 outputs a control command (control signal) to the drive circuit 202 so that an ON signal is output to a switching element that should be turned on at each time point and an OFF signal is output to the switching element that should be turned off. Is output. The drive circuit 202 outputs an ON signal or an OFF signal as a drive signal to the control electrode of each switching element in accordance with this control signal.
  • PWM Pulse Width Modulation
  • the silicon carbide semiconductor device according to any one of the first to fourth embodiments is applied as the switching element of main conversion circuit 201, the corrosion resistance is improved.
  • a power converter can be realized.
  • the example in which the semiconductor element according to any one of the first to fourth embodiments is applied to a two-level three-phase inverter has been described. It is not limited, and can be applied to various power conversion devices.
  • the power conversion device according to the fifth embodiment is a two-level power conversion device, it may be a three-level or multi-level power conversion device and supplies power to a single-phase load.
  • the above semiconductor element may be applied to a single-phase inverter.
  • the semiconductor element can be applied to a DC / DC converter or an AC / DC converter.
  • the power conversion device is not limited to the case where the load described above is an electric motor.
  • an electric discharge machine for example, an electric discharge machine, a laser processing machine, an induction heating cooker, or a non-contact power feeding system. It can also be used as a power supply device, and can also be used as a power conditioner for a photovoltaic power generation system, a power storage system, or the like.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

第１電極及び第２電極の腐食を抑制可能な技術を提供することを目的とする。半導体素子１０１は、半導体基板１と、Ａｌ電極２と、Ａｌ電極２上に選択的に配設されたポリイミド部材３と、Ｎｉ電極４とを備える。ポリイミド部材３は、ポリイミド部材３の上面視での周縁部の少なくとも一部における断面視でのＡｌ電極２と接する下部に、Ａｌ電極２の上面の面方向への突出部３ａを有する。Ｎｉ電極４は、Ａｌ電極２及び突出部３ａ上に配設されている。

Description

半導体素子、半導体装置、電力変換装置、及び、半導体素子の製造方法
　本発明は、半導体素子、半導体装置、電力変換装置、及び、半導体素子の製造方法に関する。
　パワーモジュールに採用される半導体装置には、例えばＳｉ（珪素）あるいはＳｉＣ（炭化珪素）を基材とする半導体素子が使用されることが多い。パワーモジュールに流れる電流容量の増加に伴い、パワーモジュールには１７５℃を超える温度下での動作が要求されている。それに伴ってパワーモジュールに用いられる半導体素子の電極構造を高耐熱仕様に変更することが望まれる。
　この高耐熱仕様という観点で、従来から、半導体素子に絶縁基板を介して冷却器が接合されたパワーモジュールが提案されている。他方、熱応力による半導体素子の電極の変形を抑制する観点で、当該熱応力を緩和する構造が提案されている。例えば、特許文献１には、応力緩和部材として緩衝絶縁膜が層間絶縁膜及び導体部上に配置された半導体素子が提案されている。
国際公開第２０１０／１２５６３９号
　以上のような技術であっても、Ａｌ（アルミニウム）を主成分とする配線電極を備える半導体素子を、１７５℃を超える温度下で動作させると、配線電極の形状変化などが生じて、半導体素子の信頼性が低下する問題があった。そこで、配線電極を、Ａｌを主成分とする材料から、高融点材料であるＮｉ（ニッケル）とＡｌとの積層体に変更する構成が考えられる。
　その構成では、Ａｌ配線電極形成後、沿面放電の防止の為にＡｌ配線電極上に形成されたポリイミド膜の開口部に、Ｎｉ膜が形成される。しかしながら、Ｎｉ膜とポリイミド膜との密着力が比較的弱いため、それらの境界に空隙が発生し、当該空隙からＡｌ配線電極及びＮｉ膜の電極が局部的に腐食する場合があった。
　そこで、本発明は、上記のような問題点を鑑みてなされたものであり、Ａｌ配線電極などの第１電極、及び、Ｎｉ電極などの第２電極の腐食を抑制可能な技術を提供することを目的とする。
　本発明に係る半導体素子は、半導体からなる下地と、前記下地上に配設された第１電極と、前記第１電極上に選択的に配設された有機樹脂部材とを備え、前記有機樹脂部材は、前記有機樹脂部材の上面視での周縁部の少なくとも一部における断面視での前記第１電極と接する下部に、前記第１電極の上面の面方向への突出部を有し、前記第１電極及び前記突出部上に配設された第２電極をさらに備える。
　本発明によれば、有機樹脂部材は、有機樹脂部材の上面視での周縁部の少なくとも一部における断面視での第１電極と接する下部に、第１電極の上面の面方向への突出部を有し、第２電極は、第１電極及び突出部上に配設される。このような構成によれば、第１電極及び第２電極の腐食を抑制することができる。
　本発明の目的、特徴、態様及び利点は、以下の詳細な説明と添付図面とによって、より明白となる。
第１関連半導体素子の構成を示す断面図である。 実施の形態１に係る半導体素子の構成を示す断面図である。 第２関連半導体素子の構成を示す平面図である。 ヒートサイクル試験前の第２関連半導体素子を示す平面図である。 ヒートサイクル試験後の第２関連半導体素子を示す平面図である。 第２関連半導体素子の構成を示す断面図である。 実施の形態２に係る半導体素子の構成を示す平面図である。 実施の形態２に係る半導体素子の構成を示す断面図である。 実施の形態２に係る半導体素子の構成を示す断面図である。 コーナー部の曲率半径と、ヒートサイクル試験後のクラックの発生との関係を示す図である。 実施の形態３に係る半導体素子の構成を示す断面図である。 実施の形態４に係る半導体素子の構成を示す断面図である。 実施の形態５に係る電力変換装置の構成を示すブロック図である。
　＜実施の形態１＞
　本発明の実施の形態１に係る半導体素子について説明する前に、これと関連する半導体素子（以下、「第１関連半導体素子」と記す）について説明する。
　図１は、第１関連半導体素子の構成を示す断面図である。図１の第１関連半導体素子は、半導体基板１と、Ａｌ電極２と、ポリイミド部材３と、Ｎｉ電極４とを備える。図１に示すようにポリイミド部材３の側面は、Ａｌ電極２の上面と垂直となっている。
　このような構成では、ポリイミド部材３とＮｉ電極４との密着力が比較的弱い。このため、ポリイミド部材３とＮｉ電極４とが密着していた半導体素子に信頼性試験等が行われると、ポリイミド部材３とＮｉ電極４との境界に空隙が発生し、当該空隙からＡｌ電極２及びＮｉ電極４が局部的に腐食する場合がある。これに対して、以下で説明する本実施の形態１に係る半導体素子では、このような空隙の発生を抑制することが可能となっている。
　図２は、本実施の形態１に係る半導体素子１０１の構成を示す断面図である。なお、以下の図の構成要素のうち、上述の構成要素と同じまたは類似する構成要素については同じ参照符号を付し、異なる構成要素について主に説明する。
　図２の半導体素子１０１は、半導体基板１と、Ａｌ電極２と、ポリイミド部材３と、Ｎｉ電極４とを備える。
　半導体基板１は、半導体からなる下地である。なお、半導体からなる下地は、半導体基板１に限ったものではなく、例えば半導体基体であってもよい。また、半導体基板１の基材は、例えば、Ｓｉ（珪素）であってもよいし、ＳｉＣ（炭化珪素）であってもよい。ＳｉＣのようなワイドバンドギャップ半導体は、Ｓｉに比べてバンドギャップが大きく、これを半導体基板１に採用することは、半導体素子１０１の絶縁破壊電界強度を大きくする観点、及び、半導体素子１０１を１７５℃以上の高温で動作させる観点で有利である。以下、半導体基板１がＳｉＣ基板である場合を例にして説明する。
　Ａｌ電極２は、半導体基板１上に配設された第１電極である。なお、第１電極は、Ａｌ（アルミニウム）を含む電極に限ったものではなく、例えば、Ａｌ、Ｃｕ（銅）、ＡｌＳｉ、Ｎｉ（ニッケル）、Ａｕ（金）の金属層のいずれか、または、これらの組み合わせであってもよい。
　ポリイミド部材３は、Ａｌ電極２上に選択的に配設された有機樹脂部材である。なお、有機樹脂部材は、ポリイミドに限ったものではなく、例えば、エポキシやアクリルなどの部材であってもよい。
　ポリイミド部材３の上面視での形状は、島状、環状またはそれ以外の形状であってもよい。図２に示すように、ポリイミド部材３は、ポリイミド部材３の上面視での周縁部の少なくとも一部における断面視でのＡｌ電極２と接する下部に、Ａｌ電極２の上面の面方向（横方向）への突出部３ａを有している。なお、突出部３ａの上面は、Ａｌ電極２の上面に対して傾斜しており、突出部３ａは裾引き形状を有している。図２のような形状の突出部３ａを有するポリイミド部材３は、例えば、フォトリソグラフィー工程によってパターン形成されたレジストをマスクとしてウェットエッチングを行うことによってパターン形成することができる。
　Ｎｉ電極４は、断面視にてＡｌ電極２及び突出部３ａ上に配設された第２電極である。なお、第２電極は、Ｎｉを含む電極に限ったものではなく、例えば、Ｎｉ、Ｃｕ、Ａｇ（銀）、Ａｕの金属層のいずれか、または、これらの組み合わせであってもよい。
　以上のような本実施の形態１に係る半導体素子１０１によれば、Ｎｉ電極４は、断面視にてＡｌ電極２及び突出部３ａ上に配設されている。このような構成によれば、例えばポリイミド部材３とＮｉ電極４とが互いに隣接する面積を大きくすることができるので、ポリイミド部材３とＮｉ電極４との密着力を高めることができる。これにより、ポリイミド部材３とＮｉ電極４との間に空隙が発生することを抑制することができ、その結果としてＡｌ電極２及びＮｉ電極４の局部的な腐食を抑制することができる。
　なお、突出部３ａ上に配設されずにＡｌ電極２上に配設されたＮｉ電極４の厚さが１０ｎｍ未満であると、下地のＡｌ電極２と相互拡散を起こし、Ｎｉ電極４が消失してしまうことがある。またＮｉ電極４の厚さが１００μｍより大きくなると、Ｎｉ電極４の膜応力により半導体基板１などのウェハの反りが大きくなり、その後のダイシング工程においてチッピング等の発生が大きくなる。このため、Ａｌ電極２上に配設されたＮｉ電極４の厚さは、１０ｎｍ以上１００μｍ以下であることが望ましい。
　＜実施の形態２＞
　本発明の実施の形態２に係る半導体素子について説明する前に、これと関連する半導体素子（以下、「第２関連半導体素子」と記す）について説明する。
　図３は、第２関連半導体素子の構成を示す平面図である。図３の第２関連半導体素子は、半導体基板１上にＡｌ電極２を介して配設されたポリイミド部材３ｂ，３ｃを備えている。ポリイミド部材３ｃは、Ａｌ電極２の上面の一部を露出する開口部が設けられた環状を有しており、この開口部内にポリイミド部材３ｂ及びＮｉ電極４が設けられている。
　ポリイミド部材３ｂは、ポリイミド部材３ｂの周縁部のうちの平面視において外側へ膨らむ凸形状の部分として、４つのコーナー部を有している。外側へ膨らむ凸形状は、例えばＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）のようなデバイスの表面上に配設された複数の電極領域を分割させるために設けられる。第２関連半導体素子において、ポリイミド部材３ｂの４つのコーナー部の先端は、比較的鋭く、それぞれの曲率半径は２００μｍ未満である。なお、４つのコーナー部を含む、ポリイミド部材３ｂの平面視での周縁部には、断面視にて実施の形態１で説明した突出部３ａが設けられている。
　図４は、ヒートサイクル試験前の光学顕微鏡で観察された第２関連半導体素子の上面画像を示す図であり、図５は、ヒートサイクル試験後の光学顕微鏡で観察された第２関連半導体素子の上面画像を示す図である。なお、ヒートサイクル試験では、－５５℃と１７５℃との間における温度変更を繰り返した。図４及び図５に示すように、ヒートサイクル試験前になかったクラック４１が、ヒートサイクル試験後にはポリイミド部材３ｂのコーナー部付近のＮｉ電極４に発生している。
　図６は、第２関連半導体素子の構成を示す図３のＡ－Ｂ線に沿った断面模式図である。この断面模式図において、ポリイミド部材３ｂの突出部３ａがＡｌ電極２上に配設されており、Ｎｉ電極４がＡｌ電極２及び突出部３ａを被覆している。
　ここで、ポリイミド及びＮｉの熱伝導率は、それぞれ０．１６Ｗ／ｍ／Ｋ、及び、４．４Ｗ／ｍ／Ｋであり、ポリイミド及びＮｉの熱膨張係数は、それぞれ５０ｐｐｍ／Ｋ、及び、１２ｐｐｍ／Ｋである。ヒートサイクル試験時には、突出部３ａを有するポリイミド部材３ｂの熱膨張係数と、Ｎｉ電極４の熱膨張係数との差に起因する熱応力が、ポリイミド部材３ｂに隣接するＮｉ電極４に発生する。具体的には、高温時に第２関連半導体素子全体が膨張した後、急速な冷却時に熱伝導率の高いＮｉ電極４が先に冷却され、熱伝導率の低いポリイミド部材３ｂは遅れて収縮する。
　つまり、高温時にはポリイミド部材３ｂ及びＮｉ電極４はいずれも膨張するが、線膨張係数の小さなＮｉ電極４は、線膨張係数の大きなポリイミド部材３ｂから面方向（横方向）への引っ張り応力を受ける。冷却時には熱伝導率の高いＮｉ電極４が先に熱を失うため、Ｎｉ電極４は、ポリイミド部材３ｂよりも低温になり、熱伝導率の低いポリイミド部材３ｂに比べて急速に収縮しようとする。この際、Ｎｉ電極４は、膨張が維持されているポリイミド部材３ｂから引っ張り応力を再度受けることになる。ヒートサイクル試験時において、以上のような応力の発生が繰り返されることにより、Ｎｉ電極４にクラック４１が発生する。これに対して、以下で説明する本実施の形態２に係る半導体素子では、このようなクラックの発生を抑制することが可能となっている。
　図７は、本実施の形態２に係る半導体素子１０１の構成を示す平面図である。半導体素子１０１は、半導体基板１上にＡｌ電極２を介して配設されたポリイミド部材３ｂ，３ｃを、ポリイミド部材３として備えている。そして、図７の半導体素子１０１では、ポリイミド部材３ｂの４つのコーナー部の先端は、比較的鈍く、それぞれの曲率半径は２００μｍ以上である。
　図８は、本実施の形態２に係る半導体素子１０１の構成を示す図７のＡ－Ｂ線に沿った断面模式図であり、図９は、図８の一部を拡大した図である。図８及び図９に示すように、ポリイミド部材３ｂの突出部３ａが、図６の突出部３ａの形状に比べて面外方向（縦方向）に薄く、面方向（横方向）に広がった形状を有している。
　なお、図６及び図９には、ヒートサイクル試験時にＮｉ電極４がポリイミド部材３ｂから受ける引っ張り応力の向きを示す白抜き矢印が付されている。以下、図６及び図９に示される厚さｈ１に対する厚さｈ２の比率を「厚み比」と記して説明する。厚さｈ１は、Ａｌ電極２上に配設されたＮｉ電極４の厚さであり、厚さｈ２は、突出部３ａ上に配設されたＮｉ電極４の最小の厚さである。
　図６のように、厚み比が大きい構成では、Ｎｉ電極４の表面への応力が集中している。このように、Ｎｉ電極４の厚み比が大きくなると、ポリイミド部材３ｂからＮｉ電極４への引っ張り応力が、Ｎｉ電極４のうち厚み比の一番大きい箇所に集中し、その応力に耐えることができなくなって当該箇所などにクラック４１が発生している。これに対して、図９のように、厚み比が小さく、かつＮｉ電極４の厚さの変化が小さい構成では、ポリイミドとＮｉとの線膨張係数差に起因して発生するポリイミド部材３ｂからＮｉ電極４への引っ張り応力、つまりＮｉ電極４の表面への応力が分散され緩和されている。
　発明者の試験により、厚み比が０．４以上である場合にクラック４１の発生の抑制が顕著になることが分かった。具体的には、Ａｌ電極２上のＮｉ電極４の厚さが５μｍである場合には、突出部３ａ上のＮｉ電極４の最小の厚さは２μｍ以上であればクラック４１が抑制され、Ａｌ電極２上のＮｉ電極４の厚さが１０μｍである場合には、突出部３ａ上のＮｉ電極４の厚さが４μｍ以上であればクラック４１が抑制された。
　次に、平面視におけるポリイミド部材３ｂのコーナー部の曲率半径と、ヒートサイクル試験後のクラックの発生との関係を調べた。図１０はその結果を示す図である。図１０において、クラックが発生した半導体素子については割れ判定を×とし、クラックが発生しなかった半導体素子については割れ判定を〇としている。図１０に示すように、曲率半径が２００μｍ以上では、割れ判定が○になっている。これは曲率半径が大きくなることにより、ポリイミド部材３ｂのコーナー部に発生する応力の集中が緩和されたものと考えられる。また、曲率半径が大きい場合には、ポリイミド部材３ｂのコーナー部の突出部３ａ上に配設されたＮｉ電極４の厚さのばらつき、ひいては厚み比が低減され、その結果、応力の集中が緩和されたものと考えられる。
　次に、本実施の形態２に係る半導体素子１０１の製造方法を簡単に例示する。まず、半導体基板１の第１主面にデバイス面を作製する。当該デバイス面は、例えばＭＯＳＦＥＴのソース側の面である。この工程において、配線電極を構成する図８のＡｌ電極２が半導体基板１の第１主面に形成される。
　Ａｌ電極２は例えばＡｌ、Ａｌ合金、またはその積層物からなる。Ａｌ電極２は、例えば、フォトリソグラフィー工程によってパターン形成されたレジストをマスクとしてエッチングを行うことによってパターン形成する。次に沿面放電の防止などのために、ポリイミド部材３ｂ，３ｃとなるポリイミド膜を形成する。ポリイミド膜の形成は、例えばスピンコート法などで行われ、ポリイミド膜の厚さは、３μｍ以上１００μｍ以下の範囲とする。
　次に、フォトリソグラフィー工程によってパターン形成されたレジストをポリイミド膜上に形成する。そして、レジストパターンをマスクとしてエッチングすることにより、ポリイミド部材３ｂ，３ｃを形成する。次に、ポリイミド部材３ｃの開口部から露出されたＡｌ電極２上にＮｉ電極４を形成する。Ｎｉ電極４は、例えば無電解めっき法で形成される。またＮｉ電極４の酸化を防止する為に、Ｎｉ電極４を覆うＡｕ膜が形成してもよい。
　通常、半導体素子１０１は、その複数が同じ半導体ウェハにおいて製造される。よって図７などは、並行して製造される複数の半導体素子１０１の一つについて着目した図である。当該半導体ウェハは複数の半導体素子１０１において半導体基板または半導体基体として用いられる。半導体素子１０１の製造が完了した直後は、それら複数同士が半導体基体を介して繋がっているので、ダイシングにより半導体素子１０１の各々が分離される。
　以上のような本実施の形態２に係る半導体素子１０１によれば、突出部３ａが形成された部分の曲率半径は２００μｍ以上であり、厚み比が０．４以上である。このような構成によれば、コーナー部などにおけるクラックの発生を抑制することができる。
　＜実施の形態３＞
　図１１は、実施の形態３に係る半導体装置１０２の構造を示す断面図である。図１１の半導体装置１０２は、半導体素子１０１と、第１接合材であるダイボンド材１５と、絶縁基板１４と、第２接合材である接合材１２と、冷却部材１１と、緩衝板２１と、第３接合材である接合材２０と、銅板２２と、ワイヤー２３とを備える。
　半導体素子１０１は、接合材２０を介して緩衝板２１の一方の面と接合されている。緩衝板２１は、例えば銅板、インバーなどを含む。緩衝板２１の他方の面は、ワイヤー２３と接続されている。これにより、ワイヤー２３は半導体素子１０１と電気的に接続されている。ワイヤーは、ＡｌまたはＣｕを含み、例えばＡｌ、Ａｌ合金、Ｃｕ、Ｃｕ合金、それらの複合材料などからなる。緩衝板２１は、ワイヤー２３を介して銅板２２と電気的に接続されている。
　絶縁基板１４は、例えば絶縁板としての絶縁セラミックスであり、第１導板である導板１３ａが設けられた一方の面と、第２導板である導板１３ｂが設けられた他方の面とを有する。換言すれば絶縁基板１４は、導板１３ａと導板１３ｂとに挟まれて配置されている。導板１３ａ、導板１３ｂ及び絶縁基板１４は、ろう材等を用いてあらかじめとして一体化されている。
　導板１３ａはダイボンド材１５に接する。よって、半導体素子１０１は、ダイボンド材１５を介して絶縁基板１４の導板１３ａ上に設けられ、導板１３ａに間接的に接合されている。ただし、半導体素子１０１と絶縁基板１４とがＣｕ固相拡散接合または超音波接合等の直接接合で接合された構成では、半導体素子１０１と絶縁基板１４との界面部分を第１接合材とすることにより、ダイボンド材１５が省略されてもよい。
　導板１３ｂは冷却部材１１と対向し、接合材１２を介して冷却部材１１と接合される。これにより、冷却部材１１は、接合材１２を介して絶縁基板１４の導板１３ｂと接合されている。
　本実施の形態３に係る半導体素子１０１は、Ａｌ電極２と、ポリイミド部材３と、Ｎｉ電極４と、半導体基体１６とを備える。半導体素子１０１は、Ａｌ電極２が形成された面とは反対側（図中下側）の面に、図示しない裏面外部出力電極をさらに備える。なお、半導体基体１６は、実施の形態１，２で説明した半導体基板１と同様であり、本実施の形態３に係る半導体素子１０１は、実施の形態１，２で説明した半導体素子１０１と同様に構成されている。
　半導体基体１６の基材は、例えばＳｉであってもよいし、ＳｉＣであってもよい。ＳｉＣのようなワイドバンドギャップ半導体は、Ｓｉに比べてバンドギャップが大きく、これを半導体基体１６に採用することは、半導体素子１０１の絶縁破壊電界強度を大きくする観点、及び、半導体素子１０１を１７５℃以上の高温で動作させる観点で有利である。以下、半導体基体１６がＳｉＣ基体である場合を例にして説明する。
　Ａｌ電極２は、半導体基板１上に配設された配線電極である。なお、配線電極は、Ａｌを含む電極に限ったものではなく、例えば、Ａｌ、Ｃｕ、ＡｌＳｉ、Ｎｉ、Ａｕの金属層のいずれか、または、これらの組み合わせであってもよい。また、上述した図示しない裏面外部出力電極は、例えば、Ａｌ、ＡｌＳｉ、Ｎｉ、Ａｕの金属層のいずれか、または、これらの組み合わせであってもよい。
　ダイボンド材１５には、例えば銀ナノ粒子の低温焼結材、Ｃｕ－ＳｎもしくはＡｇ－Ｓｎのような液相拡散接合材、または、半田等の、電気及び熱の良導体である接合材料を用いることができる。
　導板１３ａ，１３ｂには、例えば銅、アルミニウム、またはこれらの合金等の電気及び熱の良導体を用いることができる。導板１３ａ，１３ｂに銅を採用した場合、例えば、その厚さは０．２～１．０ｍｍであり、線膨張係数は１７ｐｐｍである。
　絶縁基板１４には、窒化珪素、窒化アルミニウムまたはアルミナ等の、電気的観点で絶縁体であり、かつ、熱の良導体であるセラミックスを用いることができる。絶縁基板１４に窒化珪素を採用した場合、例えばその厚さは０．１ｍｍ～１．００ｍｍであり、線膨張係数は２．５ｐｐｍである。また上記導板１３ａ，１３ｂを合わせた絶縁基板１４の全体としての線膨張係数は、例えば５．７～８．９ｐｐｍと見積もることができる。
　接合材１２には、例えば銀ナノ粒子の低温焼結材、銀ペースト材、Ｃｕ－ＳｎまたはＡｇ－Ｓｎのような液相拡散接合材、または、半田等の、熱の良導体である接合材料を用いることができる。半田で接合する場合は、半田材の降伏応力に留意することが望ましく、例えばＳｎ－Ｃｕ－Ｓｂのような高強度半田が好ましい。
　冷却部材１１は、例えば、銅またはアルミニウムなどの熱伝導の良好な金属材料で形成される。
　このような構成によれば、半導体素子１０１から冷却部材１１までの熱抵抗は小さい。従って半導体素子１０１からの発熱は冷却部材１１まで優れた熱伝達性によって伝達される。また、半導体素子１０１の熱膨張係数と冷却部材１１の熱膨張係数との相違に起因する熱応力は、半導体素子１０１の塑性変形によって大部分が吸収される。よって絶縁基板１４と冷却部材１１との間の接合の信頼性が十分に確保される。
　一般に、ヒートサイクル試験により、熱の良導体である冷却部材１１の線膨張係数と、絶縁基板１４及び半導体素子１０１の線膨張係数との違いにより、半導体装置１０２には撓みが発生する。よってこの撓みが大きいほど、ダイボンド材１５に発生する応力が大きくなる。
　本実施の形態３で用いられる直接冷却式モジュール構造では、冷却部材１１は、例えば半田が採用される接合材１２が直接に接続される。そして冷却部材１１は、半導体素子１０１をダイボンドした絶縁基板１４に対して、接合材１２を介して接合される。よって、冷却部材１１の線膨張係数と、絶縁基板１４及び半導体素子１０１の線膨張係数との差に起因した撓みが発生しやすくなる。
　そこで、冷却部材１１に、銅材でできたベース板（図示省略）を、グリスを介して接合することが好ましい。この場合、ベース板には、例えば半田が採用される接合材などを介して、半導体素子１０１をダイボンドした絶縁基板１４が接合されることになる。これにより、冷却部材１１の線膨張係数と、絶縁基板１４及び半導体素子１０１の線膨張係数との差に起因した撓みが、グリスやベース板により緩和され、直接冷却式モジュール構造に比べて撓みが緩和される。つまりダイボンド材１５に発生する応力は小さくなる。
　＜実施の形態４＞
　図１２は、本実施の形態４に係る半導体装置１０２の構造を示す断面図である。図１２の半導体装置１０２では、実施の形態３に係る半導体装置１０２のワイヤー２３の代わりに接合材２４によって、銅板２２が緩衝板２１と接合されている。つまり、緩衝板２１は、半導体素子１０１と接合材２０を介して接合された一方の面と、金属板である銅板２２と接合材２４によって接続された他方の面とを有している。そして、銅板２２は、半導体素子１０１と電気的に接続されている。本実施の形態４に係る半導体装置１０２の他の構成は、実施の形態３に係る半導体装置１０２と同様である。
　かかる構成において、緩衝板２１と銅板２２とを接合する接合材２４には、例えば銀ナノ粒子の低温焼結材、銀ペースト材、Ｃｕ－ＳｎまたはＡｇ－Ｓｎのような液相拡散接合材、または、半田等の、熱の良導体である接合材料を用いることができる。半田で接合する場合は、半田材の降伏応力に留意することが望ましく、例えばＳｎ－Ｃｕ－Ｓｂのような高強度半田が好ましい。
　本実施の形態４に係る半導体素子１０１は、実施の形態３に係る半導体素子１０１と同様である。また、本実施の形態４に係る半導体素子１０１は、ダイボンド材１５を介して絶縁基板１４の一方の面に接合されている。絶縁基板１４の他方の面は、接合材１２を介して冷却部材１１と接合されている。絶縁基板１４は、例えば絶縁板としての絶縁セラミックスであり、第１導板である導板１３ａが設けられた一方の面と、第２導板である導板１３ｂが設けられた他方の面とを有する。換言すれば絶縁基板１４は、導板１３ａと導板１３ｂとに挟まれて配置されている。導板１３ａ、導板１３ｂ及び絶縁基板１４は、ろう材等を用いてあらかじめとして一体化されている。
　＜実施の形態５＞
　本発明の実施の形態５に係る電力変換装置は、実施の形態１～４のいずれかに係る炭化珪素半導体素子を有する主変換回路を備えた電力変換装置である。以上で説明した半導体素子は特定の電力変換装置に限定されるものではないが、以下、本実施の形態５として、三相のインバータに、実施の形態１～４のいずれかに係る半導体素子を適用した場合について説明する。
　図１３には、本実施の形態５に係る電力変換装置を適用した電力変換システムの構成を示すブロック図である。
　図１３に示す電力変換システムは、電源１００、電力変換装置２００、負荷３００から構成される。電源１００は、直流電源であり、電力変換装置２００に直流電力を供給する。電源１００は種々の電源で構成することが可能であり、例えば、直流系統、太陽電池、蓄電池で構成されてもよいし、交流系統に接続された整流回路やＡＣ／ＤＣコンバータで構成されてもよい。また、電源１００は、直流系統から出力される直流電力を所定の電力に変換するＤＣ／ＤＣコンバータによって構成されてもよい。
　電力変換装置２００は、電源１００と負荷３００との間に接続された三相のインバータであり、電源１００から供給された直流電力を交流電力に変換し、負荷３００に交流電力を供給する。電力変換装置２００は、図１３に示すように、入力される直流電力を交流電力に変換して出力する主変換回路２０１と、主変換回路２０１の各スイッチング素子を駆動する駆動信号を出力する駆動回路２０２と、駆動回路２０２を制御する制御信号を駆動回路２０２に出力する制御回路２０３とを備えている。
　負荷３００は、電力変換装置２００から供給された交流電力によって駆動される三相の電動機である。なお、負荷３００は特定の用途に限られるものではなく、各種電気機器に搭載された電動機であり、例えば、ハイブリッド自動車や電気自動車、鉄道車両、エレベーター、もしくは、空調機器向けの電動機として用いられる。
　以下、電力変換装置２００の詳細を説明する。主変換回路２０１は、スイッチング素子と還流ダイオードを備えており（図示せず）、スイッチング素子がスイッチングすることによって、電源１００から供給される直流電力を交流電力に変換し、負荷３００に供給する。ここで、スイッチング素子をオフするゲート電圧は、ソース電圧と同じ電圧であってもよいし、ソース電圧よりマイナス側に設定してもよい。主変換回路２０１の具体的な回路構成は種々の構成があるが、本実施の形態５に係る主変換回路２０１は２レベルの三相フルブリッジ回路であり、６つのスイッチング素子とそれぞれのスイッチング素子に逆並列された６つの還流ダイオードとから構成することができる。主変換回路２０１の各スイッチング素子には、上述した実施の形態１～４のいずれかに係る炭化珪素半導体素子を適用する。つまり、主変換回路２０１は、実施の形態１～４のいずれかに係る炭化珪素半導体素子を含む半導体装置を有している。６つのスイッチング素子は２つのスイッチング素子ごとに直列接続され上下アームを構成し、各上下アームはフルブリッジ回路の各相（Ｕ相、Ｖ相、Ｗ相）を構成する。そして、各上下アームの出力端子、すなわち主変換回路２０１の３つの出力端子は、負荷３００に接続される。
　駆動回路２０２は、主変換回路２０１のスイッチング素子を駆動する駆動信号を生成し、主変換回路２０１のスイッチング素子の制御電極に供給する。具体的には、駆動回路２０２は、後述する制御回路２０３からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号（オン信号）であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号（オフ信号）となる。
　制御回路２０３は、負荷３００に所望の電力が供給されるよう主変換回路２０１のスイッチング素子を制御する。具体的には、制御回路２０３は、負荷３００に供給すべき電力に基づいて主変換回路２０１の各スイッチング素子がオン状態となるべき時間（オン時間）を算出する。例えば、制御回路２０３は、出力すべき電圧に応じてスイッチング素子のオン時間を変調するＰＷＭ（Pulse Width Modulation）制御によって主変換回路２０１を制御することができる。そして、制御回路２０３は、各時点においてオン状態となるべきスイッチング素子にはオン信号を、オフ状態となるべきスイッチング素子にはオフ信号が出力されるよう、駆動回路２０２に制御指令（制御信号）を出力する。駆動回路２０２は、この制御信号に従い、各スイッチング素子の制御電極にオン信号又はオフ信号を駆動信号として出力する。
　以上のような本実施の形態５に係る電力変換装置では、主変換回路２０１のスイッチング素子にとして実施の形態１～４のいずれかに係る炭化珪素半導体素子を適用するため、腐食耐性を高めた電力変換装置を実現することができる。
　以上で説明した本実施の形態５では、２レベルの三相インバータに、実施の形態１～４のいずれかに係る半導体素子を適用する例を説明したが、本実施の形態５は、これに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態５に係る電力変換装置は、２レベルの電力変換装置であるとしたが、３レベルやマルチレベルの電力変換装置であっても構わないし、単相負荷に電力を供給する場合には単相のインバータに上記半導体素子を適用しても構わない。また、直流負荷等に電力を供給する場合にはＤＣ／ＤＣコンバータやＡＣ／ＤＣコンバータに上記半導体素子を適用することも可能である。
　また、本実施の形態５に係る電力変換装置は、上述した負荷が電動機の場合に限定されるものではなく、例えば、放電加工機やレーザー加工機、又は誘導加熱調理器や非接触給電システムの電源装置として用いることもでき、さらには太陽光発電システムや蓄電システム等のパワーコンディショナーとして用いることも可能である。
　なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。
　本発明は詳細に説明されたが、上記した説明は、すべての態様において、例示であって、本発明がそれに限定されるものではない。例示されていない無数の変形例が、本発明の範囲から外れることなく想定され得るものと解される。
　１　半導体基板、２　Ａｌ電極、３，３ｂ，３ｃ　ポリイミド部材、３ａ　突出部、４　Ｎｉ電極、１１　冷却部材、１２，２０　接合材、１３ａ，１３ｂ　導板、１４　絶縁基板、１５　ダイボンド材、１６　半導体基体、２１　緩衝板、２２　銅板、２３　ワイヤー、１０１　半導体素子、１０２　半導体装置。

Claims (13)

  1. 　半導体からなる下地と、
    　前記下地上に配設された第１電極と、
    　前記第１電極上に選択的に配設された有機樹脂部材と
    を備え、
    　前記有機樹脂部材は、前記有機樹脂部材の上面視での周縁部の少なくとも一部における断面視での前記第１電極と接する下部に、前記第１電極の上面の面方向への突出部を有し、
    　前記第１電極及び前記突出部上に配設された第２電極をさらに備える、半導体素子。
  2. 　請求項１に記載の半導体素子であって、
    　前記有機樹脂部材の前記周縁部の少なくとも一部は、前記有機樹脂部材の前記周縁部のうち平面視において外側へ膨らむ凸形状の部分を含む、半導体素子。
  3. 　請求項１または請求項２に記載の半導体素子であって、
    　前記突出部の上面は、前記第１電極の上面に対して傾斜している、半導体素子。
  4. 　請求項１または請求項２に記載の半導体素子であって、
    　前記第１電極はＡｌを含み、
    　前記第２電極はＮｉを含み、
    　前記有機樹脂部材はポリイミド部材を含み、
    　前記有機樹脂部材の前記周縁部の少なくとも一部は、前記有機樹脂部材の前記周縁部のうち平面視において曲率半径が２００μｍ以上の部分を含む、半導体素子。
  5. 　請求項１または請求項２に記載の半導体素子であって、
    　前記第１電極はＡｌを含み、
    　前記第２電極はＮｉを含み、
    　前記有機樹脂部材はポリイミド部材を含み、
    　前記第１電極上に配設された前記第２電極の厚さに対する、前記突出部上に配設された前記第２電極の最小の厚さの比率が０．４以上である、半導体素子。
  6. 　請求項１または請求項２に記載の半導体素子であって、
    　前記第１電極はＡｌを含み、
    　前記第２電極はＮｉを含み、
    　前記有機樹脂部材はポリイミド部材を含み、
    　前記第１電極上に配設された前記第２電極の厚さは、１０ｎｍ以上１００μｍ以下である、半導体素子。
  7. 　請求項１から請求項６のうちのいずれか１項に記載の半導体素子と、
    　前記半導体素子と第１接合材を介して接合された第１導板が設けられた一方の面と、第２導板が設けられた他方の面とを有する絶縁基板と、
    　前記半導体素子と電気的に接続されたワイヤーと、
    　前記第２導板と第２接合材を介して接合された冷却部材と
    を備える、半導体装置。
  8. 　請求項７に記載の半導体装置であって、
    　前記半導体素子と第３接合材を介して接合された一方の面と、前記ワイヤーと接続された他方の面とを有する緩衝板をさらに備える、半導体装置。
  9. 　請求項７または請求項８に記載の半導体装置であって、
    　前記ワイヤーはＡｌまたはＣｕを含む、半導体装置。
  10. 　請求項１から請求項６のうちのいずれか１項に記載の半導体素子と、
    　前記半導体素子と第１接合材を介して接合された第１導板が設けられた一方の面と、第２導板が設けられた他方の面とを有する絶縁基板と、
    　前記半導体素子と電気的に接続された金属板と、
    　前記第２導板と第２接合材を介して接合された冷却部材と
    を備える、半導体装置。
  11. 　請求項１０に記載の半導体装置であって、
    　前記半導体素子と第３接合材を介して接合された一方の面と、前記金属板と接続された他方の面とを有する緩衝板をさらに備える、半導体装置。
  12. 　請求項１から請求項６のうちのいずれか１項に記載の半導体素子を含む半導体装置を有し、入力される電力を変換して出力する主変換回路と、
    　前記半導体装置を制御する制御信号を前記半導体装置に出力する駆動回路と、
    　前記駆動回路を制御する制御信号を前記駆動回路に出力する制御回路と
    を備える、電力変換装置。
  13. 　請求項１から請求項６のうちのいずれか１項に記載の半導体素子の製造方法であって、
    　前記有機樹脂部材は、フォトリソグラフィー工程によってパターン形成されたレジストをマスクとしてエッチングを行うことによって形成される、半導体素子の製造方法。
PCT/JP2018/008919 2018-03-08 2018-03-08 半導体素子、半導体装置、電力変換装置、及び、半導体素子の製造方法 WO2019171523A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201880089095.5A CN111788694B (zh) 2018-03-08 2018-03-08 半导体元件、半导体装置、电力变换装置以及半导体元件的制造方法
US16/957,109 US11195803B2 (en) 2018-03-08 2018-03-08 Semiconductor element, semiconductor device, power conversion device, and method of manufacturing semiconductor element
JP2020504578A JP6906681B2 (ja) 2018-03-08 2018-03-08 半導体素子、半導体装置、電力変換装置、及び、半導体素子の製造方法
PCT/JP2018/008919 WO2019171523A1 (ja) 2018-03-08 2018-03-08 半導体素子、半導体装置、電力変換装置、及び、半導体素子の製造方法
DE112018007243.6T DE112018007243T5 (de) 2018-03-08 2018-03-08 Halbleiterelement, halbleitereinheit, leistungswandlervorrichtung und verfahren zur herstellung eines halbleiterelements

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/008919 WO2019171523A1 (ja) 2018-03-08 2018-03-08 半導体素子、半導体装置、電力変換装置、及び、半導体素子の製造方法

Publications (1)

Publication Number Publication Date
WO2019171523A1 true WO2019171523A1 (ja) 2019-09-12

Family

ID=67846702

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/008919 WO2019171523A1 (ja) 2018-03-08 2018-03-08 半導体素子、半導体装置、電力変換装置、及び、半導体素子の製造方法

Country Status (5)

Country Link
US (1) US11195803B2 (ja)
JP (1) JP6906681B2 (ja)
CN (1) CN111788694B (ja)
DE (1) DE112018007243T5 (ja)
WO (1) WO2019171523A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007019412A (ja) * 2005-07-11 2007-01-25 Denso Corp 半導体装置およびその製造方法
JP2013016538A (ja) * 2011-06-30 2013-01-24 Toyota Motor Corp 半導体装置及びその製造方法
JP2014032985A (ja) * 2012-08-01 2014-02-20 Rohm Co Ltd 半導体装置およびその製造方法
JP2017005037A (ja) * 2015-06-08 2017-01-05 三菱電機株式会社 電力用半導体装置
WO2017169086A1 (ja) * 2016-03-30 2017-10-05 三菱電機株式会社 半導体装置およびその製造方法、電力変換装置
WO2017187670A1 (ja) * 2016-04-27 2017-11-02 三菱電機株式会社 半導体装置および電力変換装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4246595A (en) * 1977-03-08 1981-01-20 Matsushita Electric Industrial Co., Ltd. Electronics circuit device and method of making the same
EP0645805B1 (en) * 1993-09-29 2000-11-29 Matsushita Electric Industrial Co., Ltd. Method for mounting a semiconductor device on a circuit board, and a circuit board with a semiconductor device mounted thereon
JP2005057125A (ja) 2003-08-06 2005-03-03 Rohm Co Ltd 半導体装置
JP4572627B2 (ja) * 2004-08-27 2010-11-04 富士電機システムズ株式会社 半導体装置
JP2009111188A (ja) * 2007-10-30 2009-05-21 Denso Corp 半導体装置
JP5599388B2 (ja) 2009-04-28 2014-10-01 三菱電機株式会社 電力用半導体装置
JP5368357B2 (ja) * 2010-04-01 2013-12-18 三菱電機株式会社 電極部材およびこれを用いた半導体装置
JP5916651B2 (ja) * 2013-03-19 2016-05-11 三菱電機株式会社 電力用半導体装置の製造方法
CN104064662A (zh) * 2013-03-21 2014-09-24 展晶科技(深圳)有限公司 发光二极管封装结构
JP2015198134A (ja) 2014-03-31 2015-11-09 株式会社東芝 半導体装置の製造方法
JP6264230B2 (ja) * 2014-08-28 2018-01-24 三菱電機株式会社 半導体装置
CN105206635B (zh) * 2015-08-31 2018-05-29 上海集成电路研发中心有限公司 增强透射性的双层混合成像探测器像元结构及其制备方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007019412A (ja) * 2005-07-11 2007-01-25 Denso Corp 半導体装置およびその製造方法
JP2013016538A (ja) * 2011-06-30 2013-01-24 Toyota Motor Corp 半導体装置及びその製造方法
JP2014032985A (ja) * 2012-08-01 2014-02-20 Rohm Co Ltd 半導体装置およびその製造方法
JP2017005037A (ja) * 2015-06-08 2017-01-05 三菱電機株式会社 電力用半導体装置
WO2017169086A1 (ja) * 2016-03-30 2017-10-05 三菱電機株式会社 半導体装置およびその製造方法、電力変換装置
WO2017187670A1 (ja) * 2016-04-27 2017-11-02 三菱電機株式会社 半導体装置および電力変換装置

Also Published As

Publication number Publication date
US20200395314A1 (en) 2020-12-17
CN111788694A (zh) 2020-10-16
CN111788694B (zh) 2024-08-30
US11195803B2 (en) 2021-12-07
JPWO2019171523A1 (ja) 2020-10-22
JP6906681B2 (ja) 2021-07-21
DE112018007243T5 (de) 2020-11-19

Similar Documents

Publication Publication Date Title
JP5977987B2 (ja) 半導体装置およびその製造方法
JP7196815B2 (ja) 半導体モジュール及び電力変換装置
CN107615464A (zh) 电力用半导体装置的制造方法以及电力用半导体装置
JPWO2019049400A1 (ja) パワーモジュール及びその製造方法並びに電力変換装置
JP2019083283A (ja) 半導体モジュール、その製造方法及び電力変換装置
JP2018190930A (ja) パワー半導体モジュール及びその製造方法並びに電力変換装置
US20220157767A1 (en) Semiconductor device, power converter, and method of manufacturing semiconductor device
JP6906611B2 (ja) 半導体素子接合用基板、半導体装置および電力変換装置
JP6826665B2 (ja) 半導体装置、半導体装置の製造方法及び電力変換装置
JP2019102535A (ja) 半導体モジュール、その製造方法及び電力変換装置
JP6756407B2 (ja) 半導体モジュール及び電力変換装置
JP2014053403A (ja) パワーモジュール半導体装置
JP7126609B2 (ja) パワー半導体モジュール及び電力変換装置
JP2019083295A (ja) 半導体装置
WO2019171523A1 (ja) 半導体素子、半導体装置、電力変換装置、及び、半導体素子の製造方法
US11652032B2 (en) Semiconductor device having inner lead exposed from sealing resin, semiconductor device manufacturing method thereof, and power converter including the semiconductor device
JPWO2018180580A1 (ja) 半導体装置および電力変換装置
JP6410998B1 (ja) 半導体モジュール、半導体モジュールの製造方法および電力変換装置
JP2015005583A (ja) 半導体装置及びその製造方法
JP6919725B2 (ja) 半導体装置、その製造方法及び電力変換装置
JP7334369B1 (ja) パワーモジュール及び電力変換装置
JP7438466B1 (ja) 半導体装置及びその製造方法並びに電力変換装置
JP2015002305A (ja) 半導体装置
JP7555486B2 (ja) パワー半導体装置及び電力変換装置
JP7487614B2 (ja) 半導体装置、半導体装置の製造方法及び電力変換装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18908867

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2020504578

Country of ref document: JP

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 18908867

Country of ref document: EP

Kind code of ref document: A1