JP2015005583A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2015005583A
JP2015005583A JP2013129088A JP2013129088A JP2015005583A JP 2015005583 A JP2015005583 A JP 2015005583A JP 2013129088 A JP2013129088 A JP 2013129088A JP 2013129088 A JP2013129088 A JP 2013129088A JP 2015005583 A JP2015005583 A JP 2015005583A
Authority
JP
Japan
Prior art keywords
power semiconductor
lead frame
semiconductor elements
semiconductor device
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013129088A
Other languages
English (en)
Inventor
淳也 田中
Junya Tanaka
淳也 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2013129088A priority Critical patent/JP2015005583A/ja
Publication of JP2015005583A publication Critical patent/JP2015005583A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48111—Disposition the wire connector extending above another semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48491—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being an additional member attached to the bonding area through an adhesive or solder, e.g. buffer pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】ボンディングワイヤーを厚みが薄いパワー半導体素子接続するときのダメージを抑制できる半導体装置を提供することを目的とする。【解決手段】半導体素子（２ａ，２ｂ）の一面が導電性材料（３ａ，３ｂ）で接合されている第一金属基板（１）と、半導体素子（２ａ，２ｂ）の第一金属基板（１）と接合されている面とは反対面に載置されて接合されている第二金属基板（４ａ，４ｂ）を有し、金属ワイヤー（５ａ，５ｂ）は、第二金属基板（４ａ，４ｂ）の半導体素子（２ａ，２ｂ）と接合されている面とは反対面（Ｆ）と接合されている。【選択図】図１

Description

本発明は、特にパワーデバイスなどの電力変換用途で使用される半導体装置に関する。
太陽光発電システムのパワーコンディショナー、または、家電やＥＶ用モーターの回転制御に使用されるパワー半導体素子は、機器の省エネルギーに関わるキーデバイスとして注目されている。例えば直流電力から交流電力を電気的に生成するインバータは、複数個のトランジスタで構成される。モーター制御系のインバータ回路であれば、正極側のトランジスタと負極側のトランジスタを一相として三相分を組み合わせることで、モーターの回転速度調整やトルクの調整が容易になり、電力変換時のロスが少なく、効率よく電力を使用することができる。この場合に用いられるトランジスタとしては、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）のようなパワー半導体素子がある。
従来技術の半導体装置の構造は、例えば特許文献１に開示されている。
図４に示すように、この従来の半導体装置２０Ａは、リードフレーム１上に接合材料３ａ，３ｂを用いて接合された少なくとも２つのパワー半導体素子２ａ，２ｂを含む。接合材料３ａ，３ｂには、放熱性の観点からＳｎ−Ａｇ−Ｃｕはんだなどの金属材料が用いられる。パワー半導体素子２ａ，２ｂには、ＩＧＢＴ、ＭＯＳＦＥＴなどのトランジスタやダイオードが用いられる。パワー半導体素子２ａとパワー半導体素子２ｂとの間、または、パワー半導体素子２ｂとリードフレーム１との間は、例えばＡｌ等の金属からなるボンディングワイヤー５を用い、電気的に接続される。
半導体装置２０Ａは、パワー半導体素子２ａ，２ｂから放出される熱を外部へ伝達するための放熱板７を有している。この放熱板７の一面は、モールド樹脂８から露出している。リードフレーム１や放熱板７の材料には、Ｃｕ又はＣｕ系合金が用いられる。モールド樹脂８には、トランスファーモールドに適するエポキシ樹脂が一般的に使用される。
電流が流れるリードフレーム１と放熱板７を電気的に絶縁するため、両者の間には、絶縁層６が形成されている。この絶縁層６は、モールド樹脂８と同じくエポキシ樹脂が使用されるが、放熱性を向上させるためＡｌ２Ｏ３（アルミナ）やＢＮ（窒化ホウ素）などの熱伝導率の高いセラミックフィラーが高充填されている。
この従来技術のように、パワー半導体素子２ａ，２ｂを２つ以上含み、トランジスタとダイオードが直列に繋がれて１パッケージ化されている半導体装置２０Ａは、パワーモジュールと呼ばれる。先に述べたモーター制御のための三相分のパワー半導体素子を１パッケージ化することで、実装面積の削減、半導体素子間距離の短縮による性能向上、ユーザー側の設計負荷低減が可能となるメリットがある。
特許第４１４６７８５号公報
しかしながら、従来技術の半導体装置２０Ａでは、以下のような観点から課題を有していた。
パワー半導体素子２ａ，２ｂは、取り扱う電流領域に比例して、チップサイズが拡大する傾向にある。また、パワー半導体素子２ａ，２ｂの裏面から表面に向かって電流が流れる、いわゆる縦型デバイスであれば、素子の厚みが薄い方が電力変換時の損失が少なくなって効率が向上するため、薄型の素子を使用することが多い。このため、数百Ａアンペア級のパワー半導体素子２ａ，２ｂとしては、幅と長さが十数ｍｍで厚みが１００μｍ以下という薄板形状のものが使用される。このような薄板形状のものは、取り扱いや組み立て工程におけるプロセス条件マージンが狭く、技術的な難易度が高い。
また、パワー半導体素子２ａ，２ｂをリードフレーム１などと接続する際は、ボンディングワイヤー５を用いて超音波工法で接合するのが一般的である。例えば、Ａｌであれば最大φ５００μｍのボンディングワイヤー５が用いられるが、前述の通り、パワー半導体素子２ａ，２ｂを薄型化した場合、薄いパワー半導体素子２ａ，２ｂに対して超音波工法による荷重と超音波エネルギーによってダメージを与える場合があり、条件によっては破壊に至る可能性すらある。
なお、電力変換の効率の向上のため、パワー半導体素子２ａ，２ｂの薄型化はさらに進むと見られ、このような課題に対する解決策は非常に重要視されている。
本発明はこのような課題を鑑みてなされたものであり、薄いパワー半導体素子をボンディングワイヤーで接続するときのダメージを抑制することが可能な半導体装置を提供することを目的とする。
前記目的を達成するために、本発明の半導体装置は、半導体素子と、前記半導体素子の一面に第一接合材料で接合されたリードフレームと、前記半導体素子を挟んで前記リードフレームと反対側の前記半導体素子の面に第二接合材料で接合された金属板と、金属ワイヤーとを備え、前記金属ワイヤーは、前記金属板を介して前記半導体素子と前記リードフレームとを電気的に接続していることを特徴とする。
また、前記目的を達成するために、本発明の半導体装置の製造方法は、リードフレームの一面に第一接合材料で接合された半導体素子の他面に、第二接合材料で金属板を接合し、前記リードフレームと前記金属板を金属ワイヤーにより荷重又は超音波により接合することで、前記金属板を介して前記半導体素子と前記リードフレームとを電気的に接続する、ことを特徴とする。
本発明によれば、薄いパワー半導体素子をボンディングワイヤーで接続するときのダメージを抑制することができるので、特に薄型のパワー半導体素子に有効な半導体装置を提供することができる。
本発明の実施の形態１における半導体装置を示す内部断面図 本発明の実施の形態１における半導体装置を示す内部平面図 本発明の実施の形態１における半導体装置を示す電気回路図 従来技術における半導体装置を示す断面図
以下、本発明の実施の形態を、図１〜図３に基づいて説明する。
以下の説明では、インバータの基本構成単位となる１アーム分のトランジスタが搭載されている“２ｉｎ１モジュール”をベースに説明する。しかしながら、本発明は半導体装置内の素子数を限定するものではなく、例えばディスクリート半導体装置であっても、同様の効果を得ることができる。
（実施の形態１）
図１は、本発明の実施の形態１における半導体装置２０の内部断面図である。図２は、図１で説明した半導体装置２０の内部平面図である。
本実施の形態の半導体装置２０の一例は、パワーデバイスである。また、複数のパワーデバイスを有するモジュールの一例は、パワーモジュールである。
図１に示すように、第一金属基板としてのリードフレーム１の上には、パワー半導体素子２ａ，２ｂが搭載されている。リードフレーム１の厚みは、例えば０．４〜１．０ｍｍ程度である。リードフレーム１の材料は、例えばＣｕ又はＣｕ合金を用いることができる。なお、パワーデバイスには放熱性が求められるため、リードフレーム１の材料としては、熱伝導性の面からＣｕの比率が高い材料を使用した方が好ましい。
パワー半導体素子２ａ，２ｂは、例えば、パワー半導体素子２ａがＩＧＢＴであり、パワー半導体素子２ｂがＦＷＤ（Free Wheeling Diode）である。これ以降、パワー半導体素子２ａ，２ｂは、それぞれＩＧＢＴとＦＷＤを指すものとして説明する。パワー半導体素子２ａ，２ｂとリードフレーム１とは、導電性材料としての接合材料３ａ，３ｂによって電気的に接続されている。ＩＧＢＴであるパワー半導体素子２ａの表面はエミッタであり、その裏面はコレクタである。また、ＦＷＤであるパワー半導体素子２ｂの表面はアノードであり、その裏面はカソードである。接合材料３ａ，３ｂは、第一接合材料の一例である。
接合材料３ａ，３ｂは、例えばＳｎ−Ａｇ−Ｃｕはんだである。リードフレーム１上において接合材料３ａ，３ｂにより接合するためのエリアには、接合材料３ａ，３ｂが濡れやすい表面処理（例えば、ＡｇめっきやＮｉめっきなど）を予め施しておくことが、接合性の面から好ましい。
本実施の形態では、パワー半導体素子２ａ，２ｂの表面に、導電性の第二金属基板として、リードフレーム１と同じ厚みの金属板４ａ，４ｂを配置している。金属板４ａ，４ｂは、導電性材料としての接合材料３ｃ，３ｄによってパワー半導体素子２ａ，２ｂに接合されることで電気的に接続されている。接合材料３ｃ，３ｄには、接合材料３ａ，３ｂと同一のものを使用することが望ましい。接合材料３ｃ，３ｄは、第二接合材料の一例である。
さらに、本実施の形態では、金属板４ａ，４ｂを、リードフレーム１と同一の材料で構成している。金属板４ａ，４ｂの材料は、例えばＣｕ又はＣｕ合金である。
本実施の形態の半導体装置２０は、このように、リードフレーム１と金属板４ａ，４ｂの厚みと材料を同一にしていることが特徴の一つである。本実施の形態の半導体装置２０は、この特徴を有することにより、ダイボンド時などに半導体装置２０が高温にさらされた際、熱膨張係数に応じてこれらが同じ伸び方をすることになる。そのため、同一の厚みと材料の第一金属基板（リードフレーム１）と第二金属基板（金属板４ａ，４ｂ）とは、常温に戻る際、それぞれ逆方向に反って、これらの間に挟まれたパワー半導体素子２ａ，２ｂに対して、その表面と裏面からそれぞれ同一の大きさの逆方向の力を作用させる。その結果、パワー半導体素子２ａ，２ｂ自体には反り方向の力が発生せず、パワー半導体素子２ａ，２ｂが反ることがなくなるため、接合時の荷重が局所的に集中せず、パワー半導体素子２ａ，２ｂのダメージを抑制することができる。
さらに、本実施の形態の半導体装置２０では、金属板４ａ，４ｂの大きさを、パワー半導体素子２ａ，２ｂの大きさに対して、外周から少なくとも０．３ｍｍ小さくしている。すなわち、本実施の形態の半導体装置２０では、金属板４ａ，４ｂの幅と長さを、パワー半導体素子２ａ，２ｂの幅と長さ（以下、チップサイズ）に対して、それぞれ僅かに小さく設定している。
このように設定する理由の一つは、金属板４ａ，４ｂとパワー半導体素子２ａ，２ｂとの間で、異電位となる充電部を近接させないためである。動作中のパワー半導体素子２ａ，２ｂの表面と裏面は異なる電位を持つことになるが、例えばパワー半導体素子２ａがＩＧＢＴの場合、裏面となるコレクタの電位は表面となるエミッタのエッジ（以下、チップエッジ）まで同電位となる。通常、半導体装置では、表面となるエミッタの外周部にガードリング（図示せず）と呼ばれる電界緩和構造を設けることで、エミッタとコレクタとの絶縁性を保持している。このため、金属板４ａ，４ｂがチップサイズと同等、もしくはそれ以上であると、金属板４ａ，４ｂがチップエッジと近接してしまい、接合材料３ａ，３ｂの厚み分しか距離を確保できなくなる。さらに、金属板４ａ，４ｂが傾いた場合は、これらが接触してショートする危険性すらある。よって、金属板４ａ，４ｂの大きさは、ガードリング分だけパワー半導体素子２ａ，２ｂよりも小さくしておくことが望ましい。ガードリング分は、例えば、それぞれ外周から０．３ｍｍ以上の領域である。なお、チップサイズよりも金属板４ａ，４ｂの面積をガードリング分だけ小さくした状態でも、パワー半導体素子２ａ，２ｂのほとんどを金属板４ａ，４ｂで覆うことができるため、反りには大きく寄与せず、反り抑制の効果は充分得ることができる。
なお、ガードリングは、パッシベーションと呼ばれる保護膜で覆われている場合が多い。パッシベーションは、ＳｉＮ（窒化ケイ素）で構成されるため、ガードリングは、はんだとは濡れない（接合しない）性質を持つ。そのため、このガードリングの部分で接合しようとしても、はんだを弾いて接合されず、実質的に金属板４ａ，４ｂの大きさはパワー半導体素子２ａ，２ｂよりも小さくせざるを得ない。
金属板４ａ，４ｂの形状は、パワー半導体素子２ａ，２ｂの形状に合わせた形状にしている。通常、ＩＧＢＴとＦＷＤは同じ定格電流及び定格電圧であっても、その素子機能からＩＧＢＴの面積が大きくなるため、本実施の形態では、ＩＧＢＴと接合されている金属板４ａの面積を、ＦＷＤと接合されている金属板４ｂの面積よりも大きくしている。
リードフレーム１の表面と金属板４ａ，４ｂの反対面Ｆとは、金属ワイヤーとしてのボンディングワイヤー５ａ，５ｂで接続される。ここで、金属板４ａ，４ｂの反対面Ｆは、金属板４ａ，４ｂにおいてパワー半導体素子２ａ，２ｂと接合されている面と反対側の面である。このように接続することによって、ＩＧＢＴのエミッタとＦＷＤのアノードが電気的に接続される。図２に示すように、大きな主電流が流れるボンディングワイヤー５ａには、制御信号が印加されるボンディングワイヤー５ｂとは異なり、例えばφ２５０〜５００μｍ程度のＡｌワイヤーが用いられる。
リードフレーム１と放熱板７の間には、絶縁層６が形成される。この絶縁層６は、絶縁性、接着性を有するエポキシ樹脂に、熱伝導用のセラミックフィラーを混合したものである。セラミックフィラーには、例えばＢＮ（窒化ホウ素）を用いると、アルミナ等を用いた場合よりも熱伝導性が高くなるので好ましい。放熱板７の材質としては、リードフレーム１同様、Ｃｕ又はＣｕ系合金が使用でき、Ｃｕの割合が高いほど熱伝導率が高くなるため、好ましい。モールド樹脂８で封止されているこの半導体装置２０においては、放熱板７の絶縁層６と接着している面とは反対の面７ｂが、モールド樹脂８から露出している。パワー半導体素子２ａ，２ｂから発生する熱は、接合材料３ａ，３ｂ、リードフレーム１、絶縁層６、放熱板７の順に伝達され、モールド樹脂８から露出している放熱板７の面７ｂから外部へ放出される。リードフレーム１と放熱板７の間に絶縁層６を挟んでいるのは、放熱板７が、電気機器の内部に設置されているアルミヒートシンク（図示せず）へ熱のみを伝え、安全の面から電流が流れないように電気絶縁するためである。
図２に示すように、パワー半導体素子２ａであるＩＧＢＴの表面電極はエミッタとなり、パワー半導体素子２ｂであるＦＷＤの表面電極はアノードとなる。そのため、それぞれの表面電極は金属板４ａ，４ｂで覆われているが、パワー半導体素子２ａとパワー半導体素子２ｂとは、ボンディングワイヤー５ａによって電気的には逆並列に接続されていることになる。ＩＧＢＴのコレクタ、ＦＷＤのカソードは、パワー半導体素子２ａ，２ｂの裏面であるリードフレーム１にあたる。さらに、パワー半導体素子２ａであるＩＧＢＴの表面には、エミッタとは別にゲート電極９が存在する。パワー半導体素子２ａに接合された金属板４ａには、図２に示すように、ゲート電極９の部分を避ける切り欠き４ｃが形成されている。ゲート電極９もリードフレーム１とボンディングワイヤー５ｂで接続されるが、ゲート駆動用に使用される電流はパワーラインよりも非常に小さいため、例えばφ１５０μｍ程度のＡｌワイヤーで問題ない。
正極側パワー端子１０、負極側パワー端子１１、出力側パワー端子１２、正極側制御端子１３、負極側制御端子１４は、外部との接続のためモールド樹脂８から露出している。なお、図２において、正極側制御端子１３、負極側制御端子１４はそれぞれ２本ずつ図示しているが、パワー半導体素子２ａ，２ｂの機能によっては端子数が変動するためこれに限定するものではない。
図３は、図１と図２で説明した半導体装置２０の電気回路図である。
本実施の形態の半導体装置２０は、パワー半導体素子２ａ，２ｂを一対として、２つ直列につないだ構成であり、１アーム分のインバータとなっている。ＦＷＤが逆並列に接続されるのは、ＩＧＢＴのスイッチング時の過電圧によって生じる逆回復電流が、ＦＷＤを通るように接続することによって、ＩＧＢＴの破壊を防ぐためである。
この構成の場合、ワイヤー１本当たり、ＩＧＢＴとＦＷＤの最低２箇所をつなぐことになり、ワイヤー本数に応じてその接合点数は増加することになる。例えばこのような回路構成をもつ半導体装置を３つ組み合わせることで三相交流用のインバータ回路を形成することができ、モーターの回転を制御する用途などに使用される。
以下、パワー半導体素子２ａ，２ｂの表面に金属板４ａ，４ｂを配置することについての効果をさらに説明する。
本実施の形態の半導体装置２０のように、金属板４ａ，４ｂを介してボンディングワイヤー５ａ，５ｂをパワー半導体素子２ａ，２ｂに電気的に繋ぐことにより、ボンディングワイヤー５ａ，５ｂの接合時の荷重や超音波エネルギーが、パワー半導体素子２ａ，２ｂへ直接に伝わることを抑制することができる。接合時の荷重や超音波エネルギーが伝わることを抑制することで、パワー半導体素子２ａ，２ｂへのダメージによる特性劣化や破壊が発生する可能性を大幅に低減することができる。
例えばＩＧＢＴであれば、ボンディングワイヤー５ａの接合部の直下には、ゲート絶縁膜が存在する。ボンディングワイヤー５ａの接合時に、ゲート絶縁膜に外観上の割れが無くとも、ゲート絶縁膜にわずかなダメージが入ると、リーク電流が大きくなる。エミッタとゲート間に流れるリークは、正常な場合はナノアンペアオーダー以下であるが、異常の場合はマイクロアンペアオーダー以上となり、正常に動作しない可能性が出てくる。本実施の形態の金属板４ａ，４ｂによって、ＩＧＢＴにおけるゲート絶縁膜へのダメージを軽減することができるため、このような劣化を抑制することができる。
また、ボンディングワイヤーの材質はＡｌが使用されている場合がほとんどであるが、本発明の構成によると、Ｃｕをボンディングワイヤー５ａ，５ｂの材料に使用することができる。この理由について、以下に説明する。
Ｃｕは、Ａｌよりも電気抵抗率が低く、より大きな電流が流せる利点を持つため、同じ定格電流であってもＡｌの場合に対してワイヤー本数を削減することができ、リードタイムを短縮することが可能となる。しかしながら、Ｃｕの方がＡｌよりも硬いという性質を持つため、ＣｕとＡｌとでは、ワイヤーの接合条件が大きく異なり、例えば、荷重と超音波エネルギーを大きくしなければならず、本発明の課題としているパワー半導体素子２ａ，２ｂへのダメージが顕著となる。このための対策として、パワー半導体素子２ａ，２ｂの側で表面電極にＣｕめっきを数十ミクロン厚付けするという方法が検討されているものの、充分な条件マージンをカバーするまでには至らず、ウェハ工程でＣｕめっきを厚付けする際に均一性やコストの観点から課題を多く有している。それに対し、本発明では、金属板４ａ，４ｂをパワー半導体素子２ａ，２ｂの上に配置しているため、金属板４ａ，４ｂがＣｕめっきを厚付けした以上のダメージ軽減効果を得ることができる。めっきの場合の厚みは数十ミクロンであるが、金属板４ａ，４ｂにすれば数百ミクロンの厚みを持たせることができるため、接合時の衝撃やパワーは、パワー半導体素子２ａ，２ｂに到達するまでに充分に分散されることが容易に想定される。
ここまで、パワー半導体素子２ａ，２ｂへのボンディングワイヤー５ａ，５ｂ接合時の影響を述べてきたが、パワー半導体素子２ａ，２ｂが薄くなってサイズが大きくなると、前述のように、次のようなパワー半導体素子２ａ，２ｂの反りの課題も生じる。
パワー半導体素子２ａ，２ｂは、リードフレーム１上にはんだを用いてダイボンドにより接合される。ダイボンドと呼ばれるこの工程は、例えば、接合材料３ａ，３ｂとしてフラックス入りのはんだペーストを基板上に印刷し、パワー半導体素子２ａ，２ｂを搭載した後、リフロー工程にてはんだを溶融し接合させる場合と、酸化を防止するため、還元雰囲気の下で溶融しているはんだの上にパワー半導体素子２ａ，２ｂを搭載する場合がある。どちらの場合も、はんだを溶融させるが、一般的なはんだは２００℃以上の融点を持つため、パワー半導体素子２ａ，２ｂの材料であるＳｉとリードフレーム１として用いられるＣｕの熱膨張係数の差によって、パワー半導体素子２ａ，２ｂが大きく反ってしまう。
例えば、Ｓｉの熱膨張係数は約３ｐｐｍであり、Ｃｕの熱膨張係数は約１７ｐｐｍであるため、はんだとしてＳｎ−３．０ｗｔ％Ａｇ−０．５ｗｔ％Ｃｕを使用した場合、常温へ冷却される際に約２１７℃からはんだが固体となり、パワー半導体素子２ａ，２ｂとリードフレーム１が固定される。この条件で接合した場合、熱膨張係数が大きい分だけＣｕの収縮量が大きく、収縮量の小さいパワー半導体素子２ａ，２ｂを曲げてしまう可能性がある。この現象は、前述したボンディングワイヤー５ａ，５ｂによるパワー半導体素子２ａ，２ｂへのダメージをさらに助長する可能性がある。例えば、パワー半導体素子２ａ，２ｂが反っていると、ボンディングワイヤー５ａ，５ｂとパワー半導体素子２ａ，２ｂの電極面が平行でなくなり、荷重が局所的に集中してしまう。よって、平坦な状態であれば適性な接合条件であっても、反りが発生することによってダメージを与える可能性が発生し、条件マージンを狭めてしまう可能性がある。パワー半導体素子２ａ，２ｂの厚みを上げれば剛性が高まり、このような反りはある程度抑制することができるが、前述のようにパワー半導体素子２ａ，２ｂは厚みが薄い方が特性を向上させることができるため、厚みを上げるという対策は有効ではない。前述のように、パワー半導体素子２ａ，２ｂの表面に金属板４ａ，４ｂを配置することは、このような反りの抑制にも効果を発揮する。
なお、金属板４ａ，４ｂの形状は、図２で示すように、ゲート電極９の部分を避けた切り欠き４ｃを設けた形状である。この切り欠き４ｃを設けた理由は、金属板４ａ，４ｂとゲート電極９を繋いでしまうと、エミッタ−ゲート間がショートしてしまうためである。前述のようにゲート電極９に使用されるボンディングワイヤー５ｂは細くても問題ないため、ダメージを与えるリスク自体が元々少なく、本発明の解決しようとする課題には大きく関係しないと考えられる。また、ゲート電極９は、チップサイズに対して面積の割合が例えば１％未満と小さく、この部分に金属板４ａが存在しなくても反りに対して大きく寄与しないと考えられる。
（実施の形態１の変形例）
本実施の形態１の変形例は、金属板４ａ，４ｂとして、リードフレーム１と異なる材料を用いたものである。以下、この変形例について述べる。
パワー半導体素子２ａ，２ｂの両面に使用している接合材料３ａ〜３ｄを同一のものとする場合、基本的には、これら接合材料３ａ〜３ｄを同時に接合するプロセスになる。例えば、はんだペーストを使用する場合には、リードフレーム１にペーストを印刷、さらにパワー半導体素子２ａ，２ｂか、または金属板４ａ，４ｂにペーストを印刷して、それらを積層し、リフローにて溶融、接合させる方法である。これは、個別に接合してしまうと、１回目に接合したはんだが再度溶融して、位置ズレが発生したり、リードフレーム１に含まれるＣｕとの反応が進行しすぎて脆い金属間化合物が形成される可能性があるためである。
本実施の形態の変形例では、これを回避して個別に接合するために、リードフレーム１と金属板４ａ，４ｂを接合する接合材料３ａ〜３ｄの融点に差をつけると共に、接合材料３ａ〜３ｄの融点の差による反りが発生しないように、金属板４ａ，４ｂの材料も変更している。温度差に起因する応力計算は、ヤング率と熱膨張係数と常温との温度差によって、応力σ ＝ヤング率Ｅ ×熱膨張係数α ×温度差ΔＴ で計算可能である。本実施の形態の変形例では、パワー半導体素子２ａ，２ｂの両面で応力が同等であれば良いので、金属板４ａ，４ｂの物性と、金属板４ａ，４ｂを接合する接合材料３ｃ，３ｄとは、リードフレーム１のそれと同一である必要はない。但し、金属板４ａ，４ｂの大きさは前述の範囲でほぼパワー半導体素子２ａ，２ｂと同等でないと応力がかかる面積が異なり、熱膨張係数に起因する伸び量も変化してしまうため、物性が変わっても金属板４ａ，４ｂの面積はそのままにする必要がある。パワー半導体素子２ａ，２ｂに反りが発生するのは、ＳｉとＣｕのヤング率と熱膨張係数が異なるためであり、例えばリードフレーム１にＣｕを用い、パワー半導体素子２ａ，２ｂとの接合材料３ａ，３ｂにＳｎ−Ａｇ−Ｃｕはんだを用いた場合には、金属板４ａ，４ｂの材料にＡｌ、金属板４ａ，４ｂとパワー半導体素子２ａ，２ｂとの接合材料３ｃ，３ｄにＢｉ（ビスマス）を用いれば発生する応力をほぼ同一にすることが可能である。金属板４ａ，４ｂがＡｌの場合には、強固な酸化膜を取り除く必要があるため、活性力の強いフラックスを使用することで接合が可能となる。
以上のように、本発明によれば、パワー半導体素子２ａ，２ｂの表面に、リードフレーム１とは分離されている別の金属板４ａ，４ｂを配置することによって、ボンディングワイヤー５ａ，５ｂの接合時のダメージを抑制し、ダイボンド時などの熱膨張係数に基づく反りを抑え、接合時のダメージリスクを低減させることができる。
本発明は、半導体装置に組み込まれたパワー半導体素子を薄型化した電力変換時の効率の向上と、この半導体装置の歩留まりの向上に寄与できる。
１ リードフレーム
２ａ，２ｂ パワー半導体素子
３ａ，３ｂ，３ｃ，３ｄ 接合材料
４ａ，４ｂ 金属板
５ａ，５ｂ ボンディングワイヤー
６ 絶縁層
７ 放熱板
８ モールド樹脂
９ ゲート電極
１０ 正極側パワー端子
１１ 負極側パワー端子
１２ 出力側パワー端子
１３ 正極側制御端子
１４ 負極側制御端子
２０，２０Ａ 半導体装置

Claims (7)

  1. 半導体素子と、
    前記半導体素子の一面に第一接合材料で接合されたリードフレームと、
    前記半導体素子を挟んで前記リードフレームと反対側の前記半導体素子の面に第二接合材料で接合された金属板と、
    金属ワイヤーと
    を備え、
    前記金属ワイヤーは、前記金属板を介して前記半導体素子と前記リードフレームとを電気的に接続している、
    半導体装置。
  2. 前記金属板の幅と長さは、前記半導体素子の幅と長さ未満であり、
    前記金属板の厚みは、前記リードフレームの厚みと同一である、
    請求項１に記載の半導体装置。
  3. 前記金属板の材料は、前記リードフレームの材料と同一である、
    請求項１又は２に記載の半導体装置。
  4. 前記半導体素子は、ＩＧＢＴとＦＷＤの少なくとも２つであり、
    ゲート電極を有する前記ＩＧＢＴに接合された前記金属板には、切り欠きが設けられている、
    請求項１から３いずれか１項に記載の半導体装置。
  5. 前記第一接合材料の融点は、前記第二接合材料の融点と異なり、
    前記金属板の材料は、前記リードフレームの材料と異なる、
    請求項１又は２に記載の半導体装置。
  6. 前記金属ワイヤーは、Ｃｕによって構成されている、
    請求項１から５いずれか１項に記載の半導体装置。
  7. リードフレームの一面に第一接合材料で接合された半導体素子の他面に、第二接合材料で金属板を接合し、
    前記リードフレームと前記金属板を金属ワイヤーにより荷重又は超音波により接合することで、前記金属板を介して前記半導体素子と前記リードフレームとを電気的に接続する、
    半導体装置の製造方法。
JP2013129088A 2013-06-20 2013-06-20 半導体装置及びその製造方法 Pending JP2015005583A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013129088A JP2015005583A (ja) 2013-06-20 2013-06-20 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013129088A JP2015005583A (ja) 2013-06-20 2013-06-20 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2015005583A true JP2015005583A (ja) 2015-01-08

Family

ID=52301259

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013129088A Pending JP2015005583A (ja) 2013-06-20 2013-06-20 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2015005583A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017005037A (ja) * 2015-06-08 2017-01-05 三菱電機株式会社 電力用半導体装置
CN110310940A (zh) * 2019-07-16 2019-10-08 上海道之科技有限公司 一种新型封装的分立器件
JPWO2021157024A1 (ja) * 2020-02-06 2021-08-12

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017005037A (ja) * 2015-06-08 2017-01-05 三菱電機株式会社 電力用半導体装置
CN110310940A (zh) * 2019-07-16 2019-10-08 上海道之科技有限公司 一种新型封装的分立器件
JPWO2021157024A1 (ja) * 2020-02-06 2021-08-12
WO2021157024A1 (ja) * 2020-02-06 2021-08-12 三菱電機株式会社 半導体モジュール及び電力変換装置
JP7267468B2 (ja) 2020-02-06 2023-05-01 三菱電機株式会社 半導体モジュール及び電力変換装置

Similar Documents

Publication Publication Date Title
US9673163B2 (en) Semiconductor device with flip chip structure and fabrication method of the semiconductor device
WO2014097798A1 (ja) 半導体装置
JP6077773B2 (ja) パワーモジュール半導体装置
US10861833B2 (en) Semiconductor device
JP2016004796A (ja) パワーモジュールおよびその製造方法
US11710709B2 (en) Terminal member made of plurality of metal layers between two heat sinks
US10418359B2 (en) Semiconductor device and manufacturing method
JP7494271B2 (ja) 半導体装置及びパワーモジュール
JP5668707B2 (ja) 半導体モジュール
JPWO2013171946A1 (ja) 半導体装置の製造方法および半導体装置
JP2018190930A (ja) パワー半導体モジュール及びその製造方法並びに電力変換装置
JP2021141275A (ja) 電気回路体、電力変換装置、および電気回路体の製造方法
JP2019102535A (ja) 半導体モジュール、その製造方法及び電力変換装置
JP2015005583A (ja) 半導体装置及びその製造方法
JP4096741B2 (ja) 半導体装置
US12009332B2 (en) Semiconductor device having high yield strength intermediate plate
JPWO2019043950A1 (ja) 半導体モジュール及び電力変換装置
JP2014032985A (ja) 半導体装置およびその製造方法
JP5083294B2 (ja) 電力用半導体装置
JP2013098343A (ja) 半導体装置とその製造方法
US20240136309A1 (en) Semiconductor device, power conversion device, and method of manufacturing semiconductor device
US20230197557A1 (en) Double-sided heat dissipation power semiconductor module and method of manufacturing the same
US20240234348A9 (en) Semiconductor device, power conversion device, and method of manufacturing semiconductor device
JP2011176087A (ja) 半導体モジュール、及び電力変換装置
JP7218564B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20150312