JPWO2019043950A1 - 半導体モジュール及び電力変換装置 - Google Patents
半導体モジュール及び電力変換装置 Download PDFInfo
- Publication number
- JPWO2019043950A1 JPWO2019043950A1 JP2019538914A JP2019538914A JPWO2019043950A1 JP WO2019043950 A1 JPWO2019043950 A1 JP WO2019043950A1 JP 2019538914 A JP2019538914 A JP 2019538914A JP 2019538914 A JP2019538914 A JP 2019538914A JP WO2019043950 A1 JPWO2019043950 A1 JP WO2019043950A1
- Authority
- JP
- Japan
- Prior art keywords
- joining member
- semiconductor module
- semiconductor
- electrode
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 82
- 238000006243 chemical reaction Methods 0.000 claims description 33
- 238000007789 sealing Methods 0.000 claims description 8
- 239000002923 metal particle Substances 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- 230000008646 thermal stress Effects 0.000 description 9
- 239000012212 insulator Substances 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 238000009429 electrical wiring Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 230000036413 temperature sense Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/52—Mounting semiconductor bodies in containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83909—Post-treatment of the layer connector or bonding area
- H01L2224/83951—Forming additional members, e.g. for reinforcing, fillet sealant
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Inverter Devices (AREA)
Abstract
半導体チップ（２）は表面電極（３）を有する。導電性接合部材（８）は表面電極（３）の上に設けられ、第１及び第２の接合部材（８ａ，８ｂ）を有する。リード電極（９）は表面電極（３）の一部に第１の接合部材（８ａ）を介して接合され、第２の接合部材（８ｂ）には接触していない。信号ワイヤ（１１）が表面電極（３）に接合されている。第２の接合部材（８ｂ）は第１の接合部材（８ａ）と信号ワイヤ（１１）との間に配置されている。第１の接合部材（８ａ）の厚さは第２の接合部材（８ｂ）の厚さよりも厚い。
Description
本発明は、半導体モジュール及び電力変換装置に関する。
半導体モジュールの小型化と大電流化が進んでいるため、半導体モジュールを構成する半導体チップと主電極配線に流れる電流密度が著しく増加している。このため、半導体チップ表面への主電極配線として、銅板などからなるリード電極を半導体チップにはんだなどで直接接合するＤＬＢ（Direct Lead Bonding）構造が用いられている。
また、半導体チップ表面のゲート電極、エミッタ電極、電流センス電極、温度センス電極などに信号ワイヤが超音波接合される。構造上及びプロセス上の制約又は容易性などから、半導体チップ表面への電気配線はＤＬＢによりリード電極を接合した後に信号ワイヤを接合する。従って、信号ワイヤを超音波接合するワイヤボンディングツールが接触しないように、リード電極はワイヤボンド領域から一定の距離を離す必要がある。このため、リード電極は表面電極の一部のみに接合されることになる。
表面電極の上においてリード電極との接合部分にだけ導電性接合部材を設けると、リード電極の直下に電流が流れやすくなり、半導体チップ内部に流れる電流が不均一となる。このため、短絡時の耐量が低下し、半導体チップの温度上昇が大きくなる。そこで、表面電極の上においてリード電極と接触しない部分にも導電性接合部材が設けられる（例えば、特許文献１参照）。
導電性接合部材の厚さが薄いと、半導体チップと導電性接合部材にかかる熱応力が大きくなる。これを防ぐために導電性接合部材の厚さを厚くすると、ワイヤボンディングツールが導電性接合部材に接触しやすくなる。何れの場合にも製品の信頼性が低下するという問題があった。
本発明は、上述のような課題を解決するためになされたもので、その目的は製品の信頼性を向上することができる半導体モジュール及び電力変換装置を得るものである。
本発明に係る半導体モジュールは、表面電極を有する半導体チップと、前記表面電極の上に設けられた第１及び第２の接合部材を有する導電性接合部材と、前記表面電極の一部に前記第１の接合部材を介して接合され、前記第２の接合部材には接触していないリード電極と、前記表面電極に接合された信号ワイヤとを備え、前記第２の接合部材は前記第１の接合部材と前記信号ワイヤとの間に配置され、前記第１の接合部材の厚さは前記第２の接合部材の厚さよりも厚いことを特徴とする。
本発明では、表面電極とリード電極とを接合する第１の接合部材の厚さを厚くすることで、半導体チップと導電性接合部材にかかる熱応力を低減することができる。また、信号ワイヤの近くに配置された第２の接合部材の厚さを薄くすることにより、ワイヤボンディングツールが導電性接合部材に接触することなく、信号ワイヤを接合することができる。この結果、製品の信頼性を向上することができる。
本発明の実施の形態に係る半導体モジュールについて図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
図１は、実施の形態１に係る半導体モジュールを示す平面図である。図２は図１のＩ−ＩＩに沿った断面図である。図３は図１のＩＩＩ−ＩＶに沿った断面図である。銅又はアルミニウムなどの金属からなる電極回路パターン１が、絶縁性を有するセラミック又は樹脂系の絶縁部材（図示せず）上に固着されている。絶縁部材は銅又はアルミニウムなどの金属からなるベース板（図示せず）に固着される。
図１は、実施の形態１に係る半導体モジュールを示す平面図である。図２は図１のＩ−ＩＩに沿った断面図である。図３は図１のＩＩＩ−ＩＶに沿った断面図である。銅又はアルミニウムなどの金属からなる電極回路パターン１が、絶縁性を有するセラミック又は樹脂系の絶縁部材（図示せず）上に固着されている。絶縁部材は銅又はアルミニウムなどの金属からなるベース板（図示せず）に固着される。
電極回路パターン１の上に半導体チップ２が設けられている。半導体チップ２はＩＧＢＴ（Insulated Gate Bipolar Transistor）であり、表面にエミッタ電極３とゲート電極４を有し、裏面にコレクタ電極５を有する。コレクタ電極５は、はんだなどの接合部材を介して電極回路パターン１に接合されている。ただし、半導体チップ２はＩＧＢＴに限らず、ＭＯＳＦＥＴなどでもよい。
ワイヤボンディング領域とガードリング近傍を除いてエミッタ電極３の全面に金属膜６が設けられている。ポリイミドなどからなる絶縁物７が金属膜６の外周を覆っている。はんだなどからなる導電性接合部材８が、絶縁物７に囲まれた金属膜６の全面に設けられている。導電性接合部材８は、互いに横並びに配置された第１及び第２の接合部材８ａ，８ｂを有する。銅などの金属からなるリード電極９がエミッタ電極３の一部に第１の接合部材８ａを介して接合され、第２の接合部材８ｂには接触していない。
アルミニウムなどの金属からなる信号ワイヤ１０，１１がそれぞれゲート電極４及びエミッタ電極３に超音波接合されている。エポキシ樹脂などの封止部材１２が半導体チップ２、導電性接合部材８、リード電極９、及び信号ワイヤ１０，１１を封止している。
ここで、リード電極９と半導体チップ２は線膨張係数が異なるため、半導体チップ２の動作によって金属膜６又は導電性接合部材８に熱応力が発生する。絶縁物７が無いと導電性接合部材８が金属膜６の端部まで広がって、熱応力が導電性接合部材８を介して金属膜６の端部にかかり、剥がれが生じ、クラックが入り易くなり、最終的に半導体チップ２へクラックが進展する。そこで、金属膜６の周囲を絶縁物７で覆うことによって、導電性接合部材８が金属膜６の端部まで広がらないようにしている。これにより、クラックの発生を抑制することができるため、半導体モジュールの動作によって発生する熱応力に対し、半導体チップ２のエミッタ電極３のダメージを低減することができる。
また、リード電極９が接合されていない部分にも第２の接合部材８ｂを設けることにより、この部分の表面電極の厚さが増加するため、表面電極の面方向の電気抵抗が低下する。これにより、半導体チップ２に流れる電流を均等化することができ、更に導電性接合部材８の増加により熱容量が増加するので短絡時の半導体チップ２の耐量が増加し、半導体モジュールの耐量を増加することができる。また、半導体チップ２に流れる電流を均等化することにより、電流が集中していた部分の半導体チップ２の温度を低減することができる。さらに、導電性接合部材８の増加により熱容量が増加するので過渡的な温度上昇も抑制することができる。
第２の接合部材８ｂは第１の接合部材８ａと信号ワイヤ１１との間に配置され、リード電極９は信号ワイヤ１０，１１とは一定の距離離れた場所に配置されている。このため、ワイヤボンディングツールは、リード電極９と接触することなく、信号ワイヤ１０，１１をそれぞれゲート電極４及びエミッタ電極３の所定の場所に超音波接合することができる。
本実施の形態では、第１の接合部材８ａの厚さは第２の接合部材８ｂの厚さよりも厚い。このようにエミッタ電極３とリード電極９とを接合する第１の接合部材８ａの厚さを厚くすることで、半導体チップ２と導電性接合部材８にかかる熱応力を低減することができる。また、信号ワイヤ１０，１１の近くに配置された第２の接合部材８ｂの厚さを薄くすることにより、信号ワイヤ１０，１１を所定の場所に超音波接合する際にワイヤボンディングツールが導電性接合部材８に接触し難くなる。よって、製品の信頼性を向上することができる。
また、第１の接合部材８ａの厚さは０．３ｍｍ以上であり、第２の接合部材８ｂの厚さは０．１ｍｍ以上であることが好ましい。これにより、半導体モジュールの動作によって発生する熱応力に対し、導電性接合部材８と半導体チップ２の耐久性を増加し、半導体モジュールの温度サイクル耐量を十分確保することができる。また、半導体チップ２の内部に流れる電流を十分均等化して電流アンバランスを大幅に改善することができる。また、短絡時の半導体チップ２の耐量が増加し、半導体モジュールの耐量を増加することができる。
実施の形態２．
図４は、実施の形態２に係る半導体モジュールを示す断面図である。導電性接合部材８の周辺部がフィレット状に形成されている。その周辺部の一部が第２の接合部材８ｂである。この場合でも実施の形態１と同様の効果を得ることができる。また、第１の接合部材８ａの厚さは０．３ｍｍ以上であり、第２の接合部材８ｂの厚さは０．１ｍｍ以上であることが好ましい。
図４は、実施の形態２に係る半導体モジュールを示す断面図である。導電性接合部材８の周辺部がフィレット状に形成されている。その周辺部の一部が第２の接合部材８ｂである。この場合でも実施の形態１と同様の効果を得ることができる。また、第１の接合部材８ａの厚さは０．３ｍｍ以上であり、第２の接合部材８ｂの厚さは０．１ｍｍ以上であることが好ましい。
実施の形態３．
図５は、実施の形態３に係る半導体モジュールを示す断面図である。導電性接合部材８に、ニッケルなどからなる金属粒子１３が混合している。これにより、導電性接合部材８の表面に凹凸が形成され、アンカー効果によって導電性接合部材８と封止部材１２の密着性が向上する。よって、半導体モジュールの動作によって繰り返し発生する熱応力に対し、十分な絶縁耐久性を確保することができ、温度サイクルに対する信頼性が向上する。
図５は、実施の形態３に係る半導体モジュールを示す断面図である。導電性接合部材８に、ニッケルなどからなる金属粒子１３が混合している。これにより、導電性接合部材８の表面に凹凸が形成され、アンカー効果によって導電性接合部材８と封止部材１２の密着性が向上する。よって、半導体モジュールの動作によって繰り返し発生する熱応力に対し、十分な絶縁耐久性を確保することができ、温度サイクルに対する信頼性が向上する。
実施の形態４．
図６は、実施の形態４に係る半導体モジュールを示す断面図である。導電性接合部材８の表面にはポリイミドなどからなる高密着性部材１４が塗布されている。これにより、導電性接合部材８と封止部材１２の密着性が向上する。よって、半導体モジュールの動作によって繰り返し発生する熱応力に対し、十分な絶縁耐久性を確保することができ、温度サイクルに対する信頼性が向上する。なお、高密着性部材１４は絶縁物７と同材料でもよく、これにより使用する材料の種類を減らすことができるため、コストを低減することができる。
図６は、実施の形態４に係る半導体モジュールを示す断面図である。導電性接合部材８の表面にはポリイミドなどからなる高密着性部材１４が塗布されている。これにより、導電性接合部材８と封止部材１２の密着性が向上する。よって、半導体モジュールの動作によって繰り返し発生する熱応力に対し、十分な絶縁耐久性を確保することができ、温度サイクルに対する信頼性が向上する。なお、高密着性部材１４は絶縁物７と同材料でもよく、これにより使用する材料の種類を減らすことができるため、コストを低減することができる。
なお、半導体チップ２は、珪素によって形成されたものに限らず、珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体によって形成されたものでもよい。ワイドバンドギャップ半導体は、例えば、炭化珪素、窒化ガリウム系材料、又はダイヤモンドである。これにより、オン抵抗が小さくても、半導体チップ２の電極全面に接合部材を設けることで、半導体チップ２内部に流れる電流を均等化できる。また、ワイドバンドギャップ半導体によって形成された半導体チップ２は、耐電圧性や許容電流密度が高いため、小型化できる。この小型化された半導体チップ２を用いることで、この半導体チップ２を組み込んだ半導体モジュールも小型化できる。また、半導体チップ２の耐熱性が高いため、ヒートシンクの放熱フィンを小型化でき、水冷部を空冷化できるので、半導体モジュールを更に小型化できる。また、半導体チップ２の電力損失が低く高効率であるため、半導体モジュールを高効率化できる。
実施の形態５．
本実施の形態は、上述した実施の形態１〜４にかかる半導体モジュールを電力変換装置に適用したものである。電力変換装置は、例えば、インバータ装置、コンバータ装置、サーボアンプ、電源ユニットなどである。本発明は特定の電力変換装置に限定されるものではないが、以下、三相のインバータに本発明を適用した場合について説明する。
本実施の形態は、上述した実施の形態１〜４にかかる半導体モジュールを電力変換装置に適用したものである。電力変換装置は、例えば、インバータ装置、コンバータ装置、サーボアンプ、電源ユニットなどである。本発明は特定の電力変換装置に限定されるものではないが、以下、三相のインバータに本発明を適用した場合について説明する。
図７は、実施の形態５に係る電力変換装置を適用した電力変換システムの構成を示すブロック図である。この電力変換システムは、電源１００、電力変換装置２００、負荷３００を備える。電源１００は、直流電源であり、電力変換装置２００に直流電力を供給する。電源１００は種々のもので構成することが可能であり、例えば、直流系統、太陽電池、蓄電池で構成することができ、交流系統に接続された整流回路又はＡＣ／ＤＣコンバータで構成してもよい。また、電源１００を、直流系統から出力される直流電力を所定の電力に変換するＤＣ／ＤＣコンバータによって構成してもよい。
電力変換装置２００は、電源１００と負荷３００の間に接続された三相のインバータであり、電源１００から供給された直流電力を交流電力に変換し、負荷３００に交流電力を供給する。電力変換装置２００は、直流電力を交流電力に変換して出力する主変換回路２０１と、主変換回路２０１を制御する制御信号を主変換回路２０１に出力する制御回路２０３とを備えている。
負荷３００は、電力変換装置２００から供給された交流電力によって駆動される三相の電動機である。なお、負荷３００は特定の用途に限られるものではなく、各種電気機器に搭載された電動機であり、例えば、ハイブリッド自動車や電気自動車、鉄道車両、エレベータ、もしくは、空調機器向けの電動機として用いられる。
以下、電力変換装置２００を詳細に説明する。主変換回路２０１は、スイッチング素子と還流ダイオードを備えており（図示せず）、スイッチング素子がスイッチングすることによって、電源１００から供給される直流電力を交流電力に変換し、負荷３００に供給する。主変換回路２０１の具体的な回路構成は種々のものがあるが、本実施の形態にかかる主変換回路２０１は２レベルの三相フルブリッジ回路であり、６つのスイッチング素子とそれぞれのスイッチング素子に逆並列された６つの還流ダイオードから構成することができる。主変換回路２０１の各スイッチング素子と各還流ダイオードは、上述した実施の形態１〜４の何れかに相当する半導体モジュール２０２によって構成する。６つのスイッチング素子は２つのスイッチング素子ごとに直列接続され上下アームを構成し、各上下アームはフルブリッジ回路のＵ相、Ｖ相、Ｗ相を構成する。そして、各上下アームの出力端子、すなわち主変換回路２０１の３つの出力端子は、負荷３００に接続される。
また、主変換回路２０１は、各スイッチング素子を駆動する駆動回路（図示なし）を備えているが、駆動回路は半導体モジュール２０２に内蔵されていてもよいし、半導体モジュール２０２とは別に駆動回路を備える構成であってもよい。駆動回路は、主変換回路２０１のスイッチング素子を駆動する駆動信号を生成し、主変換回路２０１のスイッチング素子の制御電極に供給する。具体的には、後述する制御回路２０３からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号であるオン信号であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号であるオフ信号となる。
制御回路２０３は、負荷３００に所望の電力が供給されるよう主変換回路２０１のスイッチング素子を制御する。具体的には、負荷３００に供給すべき電力に基づいて主変換回路２０１の各スイッチング素子がオン状態となるべき時間（オン時間）を算出する。例えば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するＰＷＭ制御によって主変換回路２０１を制御することができる。そして、各時点においてオン状態となるべきスイッチング素子にはオン信号を、オフ状態となるべきスイッチング素子にはオフ信号が出力されるよう、主変換回路２０１が備える駆動回路に制御信号を出力する。駆動回路は、この制御信号に従い、各スイッチング素子の制御電極にオン信号又はオフ信号を駆動信号として出力する。
本実施の形態に係る電力変換装置では、半導体モジュール２０２として実施の形態１〜４に係る半導体モジュールを適用するため、製品の信頼性を向上することができる。
本実施の形態では、２レベルの三相インバータに本発明を適用する例を説明したが、本発明は、これに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態では、２レベルの電力変換装置としたが３レベル又はマルチレベルの電力変換装置であっても構わないし、単相負荷に電力を供給する場合には単相のインバータに本発明を適用しても構わない。また、直流負荷等に電力を供給する場合にはＤＣ／ＤＣコンバータ又はＡＣ／ＤＣコンバータに本発明を適用することも可能である。
また、本発明を適用した電力変換装置は、上述した負荷が電動機の場合に限定されるものではなく、例えば、放電加工機、レーザー加工機、又は誘導加熱調理器もしくは非接触給電システムの電源装置として用いることもでき、さらには太陽光発電システム又は蓄電システム等のパワーコンディショナーとして用いることも可能である。
２ 半導体チップ、３ エミッタ電極（表面電極）、４ ゲート電極（表面電極）、９ リード電極、８ 導電性接合部材、８ａ 第１の接合部材、８ｂ 第２の接合部材、１０，１１ 信号ワイヤ、１２ 封止部材、１３ 金属粒子、１４ 高密着性部材、２００ 電力変換装置、２０１ 主変換回路、２０２ 半導体モジュール、２０３ 制御回路
Claims (6)
- 表面電極を有する半導体チップと、
前記表面電極の上に設けられた第１及び第２の接合部材を有する導電性接合部材と、
前記表面電極の一部に前記第１の接合部材を介して接合され、前記第２の接合部材には接触していないリード電極と、
前記表面電極に接合された信号ワイヤとを備え、
前記第２の接合部材は前記第１の接合部材と前記信号ワイヤとの間に配置され、
前記第１の接合部材の厚さは前記第２の接合部材の厚さよりも厚いことを特徴とする半導体モジュール。 - 前記第１の接合部材の厚さは０．３ｍｍ以上であり、
前記第２の接合部材の厚さは０．１ｍｍ以上であることを特徴とする請求項１に記載の半導体モジュール。 - 前記半導体チップ、前記導電性接合部材、前記リード電極、及び前記信号ワイヤを封止する封止部材を更に備え、
前記導電性接合部材に金属粒子が混合していることを特徴とする請求項１又は２に記載の半導体モジュール。 - 前記半導体チップ、前記導電性接合部材、前記リード電極、及び前記信号ワイヤを封止する封止部材と、
前記導電性接合部材の表面に塗布され、前記導電性接合部材よりも前記封止部材との密着性が高い高密着性部材とを更に備えることを特徴とする請求項１又は２に記載の半導体モジュール。 - 前記半導体チップがワイドバンドギャップ半導体によって形成されていることを特徴とする請求項１〜４の何れか１項に記載の半導体モジュール。
- 請求項１〜５の何れか１項に記載の半導体モジュールを有し、入力される電力を変換して出力する主変換回路と、
前記主変換回路を制御する制御信号を前記主変換回路に出力する制御回路とを備えることを特徴とする電力変換装置。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2017/031807 WO2019043950A1 (ja) | 2017-09-04 | 2017-09-04 | 半導体モジュール及び電力変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2019043950A1 true JPWO2019043950A1 (ja) | 2020-05-28 |
| JP6756407B2 JP6756407B2 (ja) | 2020-09-16 |
Family
ID=65527319
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019538914A Active JP6756407B2 (ja) | 2017-09-04 | 2017-09-04 | 半導体モジュール及び電力変換装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US11127603B2 (ja) |
| JP (1) | JP6756407B2 (ja) |
| CN (1) | CN111052325B (ja) |
| DE (1) | DE112017007960B4 (ja) |
| WO (1) | WO2019043950A1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113711351B (zh) * | 2019-04-18 | 2024-06-14 | 日立能源有限公司 | 具有激光焊接的引线框的功率半导体模块 |
| CN117320669A (zh) | 2021-04-19 | 2023-12-29 | 特法公司 | 多组分乳房植入物 |
| JP2023045876A (ja) | 2021-09-22 | 2023-04-03 | 株式会社東芝 | 半導体装置 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002329828A (ja) * | 2001-04-27 | 2002-11-15 | Denso Corp | 半導体装置 |
| JP2005150602A (ja) * | 2003-11-19 | 2005-06-09 | Denso Corp | 半導体装置 |
| WO2007119571A1 (ja) * | 2006-04-17 | 2007-10-25 | Dowa Electronics Materials Co., Ltd. | 半田層及びそれを用いたデバイス接合用基板並びに該デバイス接合用基板の製造方法 |
| JP2012059905A (ja) * | 2010-09-09 | 2012-03-22 | Toyota Industries Corp | 電子部品における電極の接続構造 |
| JP2012104708A (ja) * | 2010-11-11 | 2012-05-31 | Shindengen Electric Mfg Co Ltd | 接続板、接合構造及び半導体装置 |
| JP2015015395A (ja) * | 2013-07-05 | 2015-01-22 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
| JP2015126066A (ja) * | 2013-12-26 | 2015-07-06 | カルソニックカンセイ株式会社 | 半導体実装構造およびその実装方法 |
| JP2015156475A (ja) * | 2014-01-20 | 2015-08-27 | 株式会社デンソー | 半導体装置及びその製造方法 |
| US20160005703A1 (en) * | 2013-03-08 | 2016-01-07 | Mitsubishi Electric Corporation | Semiconductor device and method for manufacturing semiconductor device |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5849023B2 (ja) | 1977-11-18 | 1983-11-01 | 株式会社日立製作所 | 半導体装置の製法 |
| JP3206717B2 (ja) * | 1996-04-02 | 2001-09-10 | 富士電機株式会社 | 電力用半導体モジュール |
| US6663799B2 (en) * | 2000-09-28 | 2003-12-16 | Jsr Corporation | Conductive metal particles, conductive composite metal particles and applied products using the same |
| JP2005101293A (ja) | 2003-09-25 | 2005-04-14 | Renesas Technology Corp | 半導体装置 |
| JP2005310844A (ja) * | 2004-04-16 | 2005-11-04 | Toshiba Corp | パワー半導体モジュール |
| DE102005054872B4 (de) * | 2005-11-15 | 2012-04-19 | Infineon Technologies Ag | Vertikales Leistungshalbleiterbauelement, Halbleiterbauteil und Verfahren zu deren Herstellung |
| JP5384913B2 (ja) * | 2008-11-18 | 2014-01-08 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| JP2010171271A (ja) * | 2009-01-23 | 2010-08-05 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| WO2012157583A1 (ja) * | 2011-05-13 | 2012-11-22 | 富士電機株式会社 | 半導体装置とその製造方法 |
| JP6230238B2 (ja) * | 2013-02-06 | 2017-11-15 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
| JP2015005623A (ja) | 2013-06-20 | 2015-01-08 | 株式会社東芝 | 半導体装置 |
| JP6338937B2 (ja) | 2014-06-13 | 2018-06-06 | ローム株式会社 | パワーモジュールおよびその製造方法 |
| US10199312B1 (en) * | 2017-09-09 | 2019-02-05 | Amkor Technology, Inc. | Method of forming a packaged semiconductor device having enhanced wettable flank and structure |
-
2017
- 2017-09-04 US US16/605,890 patent/US11127603B2/en active Active
- 2017-09-04 JP JP2019538914A patent/JP6756407B2/ja active Active
- 2017-09-04 WO PCT/JP2017/031807 patent/WO2019043950A1/ja active Application Filing
- 2017-09-04 DE DE112017007960.8T patent/DE112017007960B4/de active Active
- 2017-09-04 CN CN201780094359.1A patent/CN111052325B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002329828A (ja) * | 2001-04-27 | 2002-11-15 | Denso Corp | 半導体装置 |
| JP2005150602A (ja) * | 2003-11-19 | 2005-06-09 | Denso Corp | 半導体装置 |
| WO2007119571A1 (ja) * | 2006-04-17 | 2007-10-25 | Dowa Electronics Materials Co., Ltd. | 半田層及びそれを用いたデバイス接合用基板並びに該デバイス接合用基板の製造方法 |
| JP2012059905A (ja) * | 2010-09-09 | 2012-03-22 | Toyota Industries Corp | 電子部品における電極の接続構造 |
| JP2012104708A (ja) * | 2010-11-11 | 2012-05-31 | Shindengen Electric Mfg Co Ltd | 接続板、接合構造及び半導体装置 |
| US20160005703A1 (en) * | 2013-03-08 | 2016-01-07 | Mitsubishi Electric Corporation | Semiconductor device and method for manufacturing semiconductor device |
| JP2015015395A (ja) * | 2013-07-05 | 2015-01-22 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
| JP2015126066A (ja) * | 2013-12-26 | 2015-07-06 | カルソニックカンセイ株式会社 | 半導体実装構造およびその実装方法 |
| JP2015156475A (ja) * | 2014-01-20 | 2015-08-27 | 株式会社デンソー | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US11127603B2 (en) | 2021-09-21 |
| CN111052325B (zh) | 2024-03-08 |
| DE112017007960B4 (de) | 2023-06-29 |
| JP6756407B2 (ja) | 2020-09-16 |
| WO2019043950A1 (ja) | 2019-03-07 |
| US20200343106A1 (en) | 2020-10-29 |
| CN111052325A (zh) | 2020-04-21 |
| DE112017007960T5 (de) | 2020-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10546800B2 (en) | Semiconductor module, method for manufacturing the same and electric power conversion device | |
| US11322432B2 (en) | Semiconductor module and power conversion apparatus | |
| JP6987031B2 (ja) | 電力用半導体装置及びその製造方法、並びに、電力変換装置 | |
| JP7091878B2 (ja) | パワーモジュール、電力変換装置、及びパワーモジュールの製造方法 | |
| US11404340B2 (en) | Semiconductor device and power conversion apparatus | |
| JP6752381B1 (ja) | 半導体モジュールおよび電力変換装置 | |
| JP6756407B2 (ja) | 半導体モジュール及び電力変換装置 | |
| JP6965706B2 (ja) | 半導体モジュール、その製造方法及び電力変換装置 | |
| JP6743728B2 (ja) | 半導体パワーモジュール及び電力変換装置 | |
| JPWO2020136810A1 (ja) | 半導体装置、半導体装置の製造方法及び電力変換装置 | |
| JP2020088038A (ja) | 半導体装置、電力変換装置および半導体装置の製造方法 | |
| JP2020043154A (ja) | 半導体装置及びその製造方法、並びに、電力変換装置 | |
| WO2018189948A1 (ja) | 半導体モジュール、半導体モジュールの製造方法および電力変換装置 | |
| WO2022049660A1 (ja) | 半導体装置、電力変換装置、および移動体 | |
| WO2019142320A1 (ja) | 半導体装置、その製造方法及び電力変換装置 | |
| JP7268760B2 (ja) | 半導体モジュール、電力変換装置及び移動体 | |
| JP7561677B2 (ja) | 電力半導体装置、電力半導体装置の製造方法及び電力変換装置 | |
| JP6885522B1 (ja) | 半導体装置、電力変換装置および半導体装置の製造方法 | |
| JP7237192B2 (ja) | 半導体装置およびその製造方法ならびに電力変換装置 | |
| WO2024171273A1 (ja) | 半導体モジュール及び電力変換装置 | |
| US20230163052A1 (en) | Semiconductor device and power conversion device | |
| CN117461138A (zh) | 半导体装置以及电力变换装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190920 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200728 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200810 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6756407 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |