JP3206717B2 - 電力用半導体モジュール - Google Patents
電力用半導体モジュールInfo
- Publication number
- JP3206717B2 JP3206717B2 JP07974896A JP7974896A JP3206717B2 JP 3206717 B2 JP3206717 B2 JP 3206717B2 JP 07974896 A JP07974896 A JP 07974896A JP 7974896 A JP7974896 A JP 7974896A JP 3206717 B2 JP3206717 B2 JP 3206717B2
- Authority
- JP
- Japan
- Prior art keywords
- control circuit
- wiring board
- conductor
- module
- bridge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 107
- 239000004020 conductor Substances 0.000 claims description 92
- 239000002184 metal Substances 0.000 claims description 46
- 229910052751 metal Inorganic materials 0.000 claims description 46
- 239000000919 ceramic Substances 0.000 claims description 21
- 239000002131 composite material Substances 0.000 claims description 3
- 230000008054 signal transmission Effects 0.000 claims description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 14
- 229910052802 copper Inorganic materials 0.000 description 13
- 239000010949 copper Substances 0.000 description 13
- 238000005476 soldering Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 230000007257 malfunction Effects 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 239000004593 Epoxy Substances 0.000 description 2
- 229910052770 Uranium Inorganic materials 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000010125 resin casting Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/925—Bridge rectifier module
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Description
置等に用いられるブリッジ回路を構成する複数の絶縁ゲ
ートバイポーラトランジスタ(以下IGBTという)等の電
力用半導体素子を関連する制御回路とともに共通のケー
スに組み込んで一体化された単一構造体にまとめてなる
電力用半導体モジュールに関する。
小形化とコスト低減のためにブリッジ回路の各半導体素
子を個別にパッケージに収納することなくチップ状態の
ままで組み込むとともに、使い勝手が良好ないわゆるイ
ンテリジェント化モジュールに纏めるために各半導体素
子用の駆動回路を含む制御回路とともに共通のケースに
組み込み、かつケースに樹脂注形を施すことにより一体
化された頑丈な構造体とするのが通例になっている。図
7および図8はこのような従来技術による半導体モジュ
ールの構造例を断面図で示すものである。
回路内の1相分のアームに対応する2個の半導体素子1
と2個の素子制御回路2を含む部分により示すもので、
図の左半分がブリッジ回路の正側の入力端子Pを備える
上アーム側であり,右半分が負側の入力端子Nを備える
下アーム側であって、図の中央部からはU相用の出力端
子Uが導出されている。モジュールの底部には図示しな
いヒートシンクが取り付けられる銅の金属基板4が用い
られ、その上面にセラミック板5が例えばその下面のメ
タライズ層5aを介してはんだ付けされる。
ーンに形成された銅の接続導体6が複数個担持されてお
り、半導体素子1はこの接続導体6にチップのままの状
態ではんだ付けにより実装される。半導体素子1のチッ
プと隣の接続導体6の間には図示のようにボンディング
線9による適宜な接続が施され、接続導体6の上面に例
えばはんだ付けによって銅の端子板6aが前述の入力端子
P,Nや出力端子Uを導出するために立設される。
の駆動回路や保護回路を組み込んだ集積回路装置であっ
て、いわゆるプリント板である配線基板7上にそのリー
ドを銅の配線導体7aにはんだ付けすることにより実装さ
れる。各半導体素子1ごとに複数個の棒状の銅の接続支
持体6bが素子1とボンディング接続された図の後方の接
続導体6に立設されており、それらの上部を配線基板7
の配線導体7aとはんだ付けすることにより素子制御回路
2を半導体素子1と接続し,かつモジュールの底部に配
線基板7を支持させる。プラスチックのケース8は方形
の筒状であり、その下縁を金属基板4の周縁に嵌め合わ
せ、かつその上縁部に立設された複数の端子棒8bの下端
部を配線基板7の配線導体7aと適宜に接続して制御信号
用の外部接続端子とする。ケース8の内側にエポキシ系
の樹脂8cを注形しかつ固化させることにより一体化され
た頑丈な構造のモジュールとする。
モジュールの構造例を図7と同様な要領で示す。図8の
図7に対応する部分には同じ符号が付けられている。2
個の半導体素子1は金属基板4の上面に接着等の手段で
担持された配線基板7の配線導体7aにはんだ付けするこ
とによりチップ実装され、2個の素子制御回路2用の集
積回路装置も同じ配線基板7上に左右に振り分けて実装
される。
ボンディング線9により図のように適宜な接続を施し、
半導体素子1を実装した中央部から正負の入力端子P,
Nや出力端子U等を, 素子制御回路2を実装した左右部
分から制御端子Tcをそれぞれ導出する。図7の構造と同
様にケース8を金属基板4に嵌め合わせてその内側に樹
脂8cを注形かつ固化させて一体化構造のモジュールとす
るが、図7の場合より高さが低いやや偏平な方形形状に
なる。
は、半導体素子1と素子制御回路2をそれぞれ担持する
セラミック板5と配線基板7をいわば二階建構造とする
ことにより、専有面積が比較的小さなモジュールが得ら
れるが、組み立てに手間が掛かって製造コストが高くつ
く問題がある。手間が掛かる原因は二階建構造の上下間
を接続支持体6bを介して連絡する点にある。接続支持体
6bは半導体素子1ごとに3〜5本必要で,組み立てに際
してそれらの先端を配線基板7のスルーホールに正確に
位置合わせして嵌め込む必要があるからである。さら
に、セラミック板5には多数本の接続支持体6bを立設す
るために余分な面積が必要になるので、二階建構造を採
用した割りにはモジュールの面積を充分に縮小できない
うらみがある。図8の構造にはかかる問題はないが、配
線基板7の熱抵抗がかなり高くて半導体素子1の放熱に
不利なので大電力用に向かない問題がある。また、配線
基板7にスルーホールがないので素子制御回路2用の集
積回路装置の実装に不便である。
問題を解決して、大電力用に適し,組み立てに手間を掛
けずに製造コストを低減できる半導体モジュールを提供
することにある。
と, それと熱的に密に結合されたセラミック絶縁板に担
持された接続導体上に電力用半導体素子をチップ状態で
実装した主回路部と,配線基板の絶縁板に担持された配
線導体上に半導体素子用の制御回路を実装した制御回路
部とをケースに収納し、主回路部と制御回路部とをボン
ディング手段により接続し、主回路部の接続導体から入
出力端子を,制御回路部の配線導体から外部接続端子を
それぞれ導出してなるモジュールにより課題を解決す
る。
に、(a) 金属ベースに対し熱的に密に結合した熱伝導が
良好なセラミック絶縁板に接続導体を担持させてそれに
半導体素子をチップ状態のまま実装することによりその
発熱の金属ベース側への放熱を容易にして大電力用に適
するようにし、同時に(b) 主回路部の接続導体からその
大電流用の入出力端子をごく簡単に導出できるようにし
てモジュールの組み立て作業を容易にし、(c) 小電力の
制御回路用の集積回路装置は、金属ベースあるいはケー
スに接着により固定される多層配線基板に実装して配線
導体のパターンの微細化により制御回路部を小面積のも
ので済ませ、さらに(d) 制御回路部と主回路部をボンデ
ィング手段を介して接続して内部配線作業の簡単化ない
しは自動化により組み立てコストを低減するものであ
る。
はブリッジ回路の各アームの電流を断続するスイッチン
グ素子と,それに逆並列接続されたフリーホイーリング
用のダイオードとからなる複合素子とするのが通例であ
り、そのスイッチング素子とダイオードを1チップとす
るのが望ましいが、別チップとする場合でもそれらを互
いに近接した位置にチップ実装するのがよい。
ラミック絶縁板の両面に銅等の薄い金属板を接合して、
一面側の金属板を金属ベースとはんだ付け等により接合
し,他面側の金属板をパターンニングして接続導体とす
るのが製造面で有利である。また、主回路部ないしモジ
ュールの入出力端子用に銅等の細長い金属板を用い、そ
の一方の端部を主回路部の接続導体にはんだ付け等によ
り接続し,その他方の端部を端子として用いるのが便利
である。
子制御回路のほかにブリッジ回路の全体制御用のマイク
ロプロセッサをブリッジ制御回路として含めてモジュー
ルに組み込むのが有利であり、この内の素子制御回路の
方は主回路部の両側の側方に振り分けて配置するのが合
理的である。また、この素子制御回路は半導体素子と同
様に集積回路チップの状態のままで配線基板に実装する
のが望ましく、さらにこれをブリッジ制御回路と接続す
るために配線基板に多層配線基板を用いてその埋め込み
配線導体を介してブリッジ制御回路と素子制御回路の間
でスイッチング指令や過電流信号等の異常信号を交換で
きるようにするのが制御回路部の面積を縮小し,信号類
の相互干渉を減少させる上で有利である。
基準電位上で動作させるとともに、複数の素子制御回路
間の動作上の相互干渉を極力避ける必要がある。このた
めに制御回路部の配線基板に多層配線基板を用いてその
最下層導体を素子制御回路のシールド導体層として形成
し、これと接続された表面の配線導体をボンディング手
段により半導体素子と接続してその動作上の基準電位を
与えて素子制御回路の誤動作を防止するのが望ましい。
なお、この素子制御回路を前述のようにチップ実装した
場合、半導体素子チップとの信号伝達のため両チップ間
をボンディング手段を介して直接に接続するのが有利で
ある。
ましい実施形態を説明する。図1は本発明による電力用
半導体モジュールの一実施形態を示す断面図、図2はそ
の異なる実施形態を示す断面図、図3はブリッジ回路の
一形態を示す回路図、図4はブリッジ回路の異なる形態
を示す回路図、図5は図4の回路に対応するモジュール
構造を示すその一部の断面図、図6はブリッジ回路のさ
らに異なる形態を示す回路図、であって図1と図2のモ
ジュール構造は図3の回路図に対応する。理解を容易に
するため図1の説明に入る前に図3のブリッジ回路をま
ず説明する。
端子P, Nに直流電源電圧を受けて3個の出力端子U,
V, Wに接続される電動機等の三相の負荷を駆動する例
えば電力用インバータ装置であって、6個の電力用半導
体素子1とそれらに対応する6個の素子制御回路2と1
個のブリッジ制御回路3とを含む。各半導体素子1は図
示の例ではIGBTであるスイッチング素子1aと, それに逆
並列接続されたフリーホイーリングダイオード1bとから
なる複合素子である。また、素子制御回路2は半導体素
子1に対する駆動回路や保護回路を含む集積回路装置
で、ブリッジ制御回路3はブリッジ回路全体を統括制御
するマイクロプロセッサを組み込んだ集積回路装置であ
って、両者は半導体素子1のオンオフ状態を指定するス
イッチング指令やその過電流状態等を示す異常信号を交
換する。素子制御回路2は対応する半導体素子1と同電
位上で動作させるためにスイッチング素子1aのエミッタ
側と接続され、かつ上アーム側では個別の制御電源電圧
Eiを, 下アーム側では共通の制御電源電圧Ecをそれぞれ
受けている。
ブリッジ回路のU相の上下アームについて示し、左半分
が上アーム側, 右半分が下アーム側である。銅の平板で
ある金属ベース10は半導体モジュール70の底部を形成
し、図示しない放熱用のヒートシンクと結合される。図
の中央部が主回路部20であって、金属ベース10に熱的に
密に結合したアルミナ等のセラミック絶縁板21に担持さ
せた接続導体22に半導体素子1をチップの状態のままで
ふつうははんだ付けにより実装してなる。半導体素子1
として図3のスイッチング素子1aとダイオード2aとを1
チップに作り込むこともできるが、ふつうは別チップに
して同じ接続導体22上に近接配置した上でボンディング
により相互に接続する。なお、スイッチング素子1aのチ
ップの接続導体22に対するはんだ付け面がコレクタ側で
ある。
ラミック絶縁板21としてその両面に銅板を接合したいわ
ゆる Direct Bonded Copper 構造のものを用い、その上
面側の銅をフォトエッチングにより複数個の接続導体22
にパターンニングしてそれに半導体素子1をチップ実装
した後、下面側の銅板23を金属ベース10に対しはんだ付
けするのが組み立てを容易にする上で有利である。
の半導体素子1に対し共通に設けてそれから正側の入力
端子Pを導出する。右側の接続導体22は下アーム側の半
導体素子1ごとに分離したパターンに形成し, それぞれ
に素子1を実装した上でそのエミッタをボンディング線
51を介し左隣の接続導体22と接続してそれから負側の入
力端子Nを導出する。上アームの半導体素子1をエミッ
タボンディング線51を介し右隣の接続導体22と接続して
出力端子Uを導出し、かつボンディング線53を介して下
アームの半導体素子1を実装した接続導体22とも接続す
る。なお、入力端子P, Nや出力端子Uを導出するには
縦長の銅板の下端を接続導体22にはんだ付けしてその上
端部を端子に形成するのがよい。
必要に応じてブリッジ制御回路3を配線基板30に実装し
てなる。上下アームの半導体素子1に対応する図では2
個の素子制御回路2は図のように主回路部20の両側の側
方に振り分けて実装するのがよく、ブリッジ制御回路3
の実装部や制御回路部40の外部との接続端子部は図の前
後方向の一方側に纏めて配置するのが合理的である。
したいわゆるプリント配線板とすることでよいが、本発
明ではこれに図のような多層配線板を用いるのが望まし
い。図示の実施形態ではこの多層構造の配線基板30の最
下層導体を素子制御回路2に対するシールド導体33とし
て用いる。図3にはこのシールド導体33を配設すべき範
囲が細線の枠で示されており、これからわかるように図
1の左側の上アームの各素子制御回路2用には個別のパ
ターンを, 右側の下アーム側の3個の素子制御回路2用
には共通のパターンをそれぞれ付与することでよい。図
の実施形態ではこの配線基板30は金属ベース10にその上
面への接着により固定される。
プ状態のままで配線基板30の表面の配線導体32にはんだ
付けで実装され、ボンディング手段50によりその周囲の
配線導体32と接続される。素子制御回路2用の基準電位
端子Trと電源端子Teはこれら配線導体32から導出され、
基準電位端子Trに対応する配線導体32は配線基板30の内
部で前述のシールド導体33と接続されている。また、半
導体素子1のチップとゲート用のボンディング線52によ
り接続される。さらに、多層の配線基板30には素子制御
回路2を図示しない前述のブリッジ制御回路3と接続す
るため埋込配線導体34がその表面と最下層の中間に設け
られている。
縁板21上に, 素子制御回路2を配線基板30上にそれぞれ
実装しかつ必要な接続を完了させた後に、枠状のケース
60を金属ベース10に嵌め合わせかつその内側にエポキシ
等の樹脂を注形し固化させて一体化された頑丈な構造の
半導体モジュール70とする。使用時には図示のように主
回路部20の正負の入力端子P, Nの間にブリッジ回路用
の入力電圧Viを与え、各制御回路部40の両端子TeとTrの
間に上アーム側では個別の制御電源電圧Eiを,下アーム
側では共通の制御電源電圧Ecをそれぞれ与える。
対して上アーム側では出力端子Uの電位を, 下アーム側
では負側の入力端子Nの電位をそれぞれ付与して各素子
制御回路2を対応する半導体素子1と同じ電位で動作さ
せる。シールド導体33はこの電位を受けて素子制御回路
2を半導体素子1のスイッチング動作等に影響されて誤
動作を起こさないよう遮蔽する。素子制御回路2はブリ
ッジ制御回路3と図の例では埋込配線導体34を介して指
令や信号を交換しながら動作する。
路図に対応するが、主回路部20内の半導体素子1の実装
形態が図1とやや異なる。上下アームの半導体素子1を
同じ姿勢ではんだ付けした接続導体22から正側の入力端
子Pと出力端子Uをそれぞれ導出し、下アーム側の半導
体素子1のエミッタをボンディング線51により右隣の接
続導体22と接続した上で正側の入力端子Nを導出する。
制御回路部40は細部を除いて図1の形態と同じである
が、配線基板30のシールド導体33と同電位の配線導体32
を対応する半導体素子1のエミッタとボンディング線51
により接続するとともに、素子制御回路2を対応する半
導体素子1のゲートとボンディング線52によりチップ間
で直接に接続する。各制御回路部40から電源端子Teのみ
を導出し、上アーム側電源端子Teと出力端子Uの間に個
別の制御電源電圧Eiを, 下アーム側電源端子Teと負側の
入力端子Nの間に共通の制御電源電圧Ecをそれぞれ与え
る。図の他の部分については図1と同じ符号が付けられ
ているので説明を省略する。この図2の実施形態では、
ボンディング線数が若干増えるが図1の実施形態より半
導体モジュール70の構造を簡単化しかつ外形寸法を縮小
できる。
同じであるが、上アーム側の半導体素子1のスイッチン
グ素子1aとしてのIGBTのバイポーラトランジスタ部が図
3のnpn形のかわりに pnp形である点が異なる。従っ
て、上アームの3個のスイッチング素子1aのエミッタが
正側の入力端子Pと接続され、3個の素子制御回路2は
いずれもこのエミッタ電位上で動作させることでよい。
これら素子制御回路2は共通の制御電源電圧Vcにより動
作させ、それら用のシールド導体33も下アームと同じパ
ターンに形成することでよい。
ュール70の構造例を制御回路部40の下アーム側を省いた
形で示す。上下アーム側の対応する半導体素子1は図4
からわかるようにコレクタ側を相互に接続すればよいの
で、主回路部20では同じ接続導体22上に2個の半導体素
子1のチップをはんだ付けにより実装し、それぞれのエ
ミッタを両隣の接続導体22とボンディング線51により接
続してそれぞれ正負の入力端子PとNを導出し、さらに
両半導体素子1を実装した接続導体22から出力端子Uを
導出する。図5のかかる構造では主回路部40のサイズを
図2の構造より若干小さくすることができる。
り、素子制御回路2の電源端子Teが導出される。配線基
板30のシールド導体33と同電位の配線導体32はボンディ
ング線51により対応する半導体素子1のエミッタと接続
され、素子制御回路2はボンディング線52により半導体
素子のゲートとチップ間接続される。しかし、図2と異
なりシールド導体33を上アーム側の3個の素子制御回路
2に共通なパターンに形成し、かつ電源端子Teをこれら
の素子制御回路2から1個だけ導出して共通の制御電源
電圧Ecを正側の入力端子Pに対し負方向に付与する。
ース60を方形の皿状に形成して底の開口部に金属ベース
10を嵌め合わせ、かつその側方の底の上面に制御回路部
40の配線基板30を接着等の手段で固定するようになって
いる。この構造では放熱用の金属ベースの熱伝導の実効
面積が若干狭くなるが、半導体モジュール70の重量をか
なり減少させることができる。
二相ブリッジの場合について示す。この回路では半導体
素子1のスイッチング素子1aのバイポーラトランジスタ
部に上アーム側では npn形を, 下アーム側では pnp形を
それぞれ用い、これらトランジスタのエミッタの相互接
続点から出力端子UやVを導出する。これにより素子制
御回路2は上下アームのいずれについても出力端子Uま
たはVの電位を基準に動作させればよくなり、図のよう
に上下アーム用の素子制御回路2を各相ごとに1チップ
に纏めて共通の制御電源電圧Ecの給電下で動作させれば
よい。従って、図6のブリッジ回路による半導体モジュ
ールは図は割愛するがその制御回路部の構造を簡単化し
て全体のサイズを小形化できる。
ースと, それに熱的に密に結合されたセラミック絶縁板
上に複数の半導体素子がチップの状態で実装されかつそ
れらと接続される接続導体が担持された主回路部と, 絶
縁板に配線導体を担持した多層配線基板に半導体素子用
の制御回路を実装した制御回路部を共通のケースに収納
し、主回路部と制御回路部の間をボンディング手段によ
り接続し、ブリッジの入出力端子を主回路部の接続導体
から,制御回路部の外部接続端子をその配線導体からそ
れぞれ導出することによって、次の効果を挙げることが
できる。
導が良好なセラミック絶縁板に接続導体を担持させ, そ
れに半導体素子をチップ状態のままで実装するので、半
導体素子の発熱をいずれも熱抵抗がごく低いセラミック
絶縁板と金属ベースを介して効率的に放熱できる大電力
に適するモジュールを容易に構成できる。 (b) 主回路部の大電流の入力端子や出力端子をセラミッ
ク絶縁板に担持された接続導体から銅板等の手段でごく
簡単に導出できるので、モジュールの組み立て作業が簡
単になってその製造コストを低減できる。
ブリッジ制御回路に用いる集積回路装置の方は多層配線
基板に実装するので、集積回路の高集積化や多層配線基
板の配線導体パターンの微細化により制御回路部用の多
層配線基板を小面積にして、モジュールのサイズを縮小
し, かつそのコストを低減できる。 (d) 主回路部と制御回路部の相互間をすべてボンディン
グ手段により接続するのでモジュールの内部配線作業が
従来よりずっと簡単になり, さらには自動化が可能にな
って、モジュールの組み立てコストを大幅に低減でき
る。
その両面に金属板を接合したものを用い、その一面側の
金属板を金属ベースとはんだ付け接合し, 他面側の金属
板を接続導体にパターンニングする実施形態は、接続導
体をフォトエッチングにより所望のパターンに自由かつ
簡単に形成でき, セラミック絶縁板の金属ベースへの接
合を確実かつ容易にする効果がある。また主回路部の入
出力端子を接続導体に一端部を接続した金属板の他端部
として形成する実施形態は、大電流用の端子の導出を容
易にしてモジュールの製造コストを低減できる利点があ
る。
側の側方に振り分けて配置する実施形態は、両回路部の
配置を最適化してモジュールの外形寸法を縮小し, 内部
配線作業を容易にして製造費を低減できる効果を有す
る。素子制御回路を配線基板にチップの状態で実装する
実施形態は、実装面積を縮小して制御回路部のサイズを
縮小しかつ実装作業を簡単化できる効果がある。さら
に、制御回路部に素子制御回路だけでなくブリッジ制御
回路のマイクロプロセッサも組み込む実施形態は、ブリ
ッジ回路装置の全体制御の機能をもモジュールに組み入
れることによりその使い勝手を向上して用途を拡大でき
る効果を有する。
いてその最下層に素子制御回路用のシールド導体層を組
み込み、多層配線基板を金属ベースあるいはケースに接
着により固定する実施形態、およびこのシールド導体層
と同電位にある表面の配線導体をボンディング手段によ
り半導体素子と接続してその動作電位を与える実施形態
は、素子制御回路が半導体素子のスイッチング動作等の
悪影響で誤動作するトラブルの発生を有効に防止できる
効果がある。多層配線基板の埋め込み配線導体を介して
素子制御回路をブリッジ制御回路と接続する実施形態
は、信号の相互干渉による誤動作を防止し配線基板の面
積を縮小できる利点があり、素子制御回路と半導体素子
を信号伝達のためボンディング手段によりチップ間で接
続する実施形態は、モジュールの内部配線を簡単化でき
る利点がある。
形態を示す断面図である。
形態を示す断面図である。
ジ回路の回路図である。
る。
一部の断面図である。
回路図である。
である。
断面図である。
オード 2 制御回路部の素子制御回路 3 制御回路部のブリッジ制御回路 10 金属ベース 20 半導体モジュールの主回路部 21 セラミック絶縁板 22 接続導体 30 制御回路部用の配線基板 31 配線基板の絶縁板 32 配線基板の配線導体 33 多層配線基板のシールド導体 34 多層配線基板の埋込配線導体 40 半導体モジュールの制御回路部 50 ボンディング手段 51 半導体素子のエミッタ用ボンディング線 52 半導体素子のゲート用ボンディング線 60 半導体モジュールのケース 61 注形樹脂 70 半導体モジュール Ec 素子制御回路に対する共通の制御電源電圧 Ei 素子制御回路に対する個別の制御電源電圧 N ブリッジ回路の負側入力端子 P ブリッジ回路の正側入力端子 Te 素子制御回路の電源端子 Tr 素子制御回路の基準電位端子 U ブリッジ回路のU相出力端子 V ブリッジ回路のV相出力端子 W ブリッジ回路のW相出力端子
Claims (9)
- 【請求項1】ブリッジ回路を構成する複数の電力用半導
体素子を制御回路とともに組み込んでなるモジュールで
あって、金属ベースと、金属ベースに熱的に密に結合さ
れたセラミック絶縁板にブリッジ回路の複数個の半導体
素子をチップ実装しかつ半導体素子が接続される接続導
体をそれに担持してなる主回路部と、絶縁板に配線導体
を担持した配線基板の上に半導体素子用の制御回路を実
装してなる制御回路部とを共通のケースに収納してな
り、主回路部と制御回路部の間をボンディング手段によ
って接続し、ブリッジ回路の入出力端子を主回路部の接
続導体から,制御回路部の外部との接続端子をその配線
導体からそれぞれ導出してなり、主回路部のセラミック
絶縁板の両面に金属板を接合し、一面側の金属板を金属
ベースと接合し他面側の金属板を接続導体としてパター
ンニングするようにし、制御回路部の配線基板として多
層配線基板を用いてその多層配線基板内での最下層導体
を素子制御回路のシールド導体層として用い、かつ多層
配線基板を金属ベースに接着により固定することを特徴
とする電力用半導体モジュール。 - 【請求項2】請求項1に記載のモジュールにおいて、半
導体素子がブリッジ回路の各アームの電流を断続するス
イッチング素子と,それに逆並列接続されたフリーホイ
ーリングダイオードからなる複合素子であることを特徴
とする電力用半導体モジュール。 - 【請求項3】請求項1に記載のモジュールにおいて、主
回路部に対して制御回路部の素子制御回路をその両側の
側方に振り分けて配置するようにしたことを特徴とする
電力用半導体モジュール。 - 【請求項4】請求項1に記載のモジュールにおいて、制
御回路部の素子制御回路をその配線基板にチップ実装す
るようにしたことを特徴とする電力用半導体モジュー
ル。 - 【請求項5】請求項1に記載のモジュールにおいて、シ
ールド導体層と接続された多層配線基板の表面の配線導
体をボンディング手段を介して半導体素子と接続してそ
の動作電位を与え、素子制御回路を対応する半導体素子
と同電位上で動作させるようにしたことを特徴とする電
力用半導体モジュール。 - 【請求項6】請求項1に記載のモジュールにおいて、制
御回路部がブリッジ制御回路を含み、配線基板として多
層配線基板を用いてその埋め込み配線導体を介してブリ
ッジ制御回路を素子制御回路と接続するようにしたこと
を特徴とする電力用半導体モジュール。 - 【請求項7】請求項1に記載のモジュールにおいて、半
導体素子のチップと配線基板に実装された対応する素子
制御回路のチップの間をボンディング手段を介して両チ
ップ間の信号伝達のために直接接続するようにしたこと
を特徴とする電力用半導体モジュール。 - 【請求項8】請求項1に記載のモジュールにおいて、モ
ジュールの入出力端子が主回路部の接続導体に一方の端
部が接続された金属板の他方の端部として形成されるこ
とを特徴とする電力用半導体モジュール。 - 【請求項9】ブリッジ回路を構成する複数の電力用半導
体素子を制御回路とともに組み込んでなるモジュールで
あって、金属ベースと、金属ベースに熱的に密に結合さ
れたセラミック絶縁板にブリッジ回路の複数個の半導体
素子をチップ実装しかつ半導体素子が接続される接続導
体をそれに担持してなる主回路部と、絶縁板に配線導体
を担持した配線基板の上に半導体素子用の制御回路を実
装してなる制御回路部とを共通のケースに収納してな
り、主回路部と制御回路部の間をボンディング手段によ
って接続し、ブリッジ回路の入出力端子を主回路部の接
続導体から,制御回路部の外部との接続端子をその配線
導体からそれぞれ導出してなり、主回路部のセラミック
絶縁板の両面に金属板を接合し、一面側の金属板を金属
ベースと接合し他面側の金属板を接続導体としてパター
ンニングするようにし、制御回路部の配線基板として多
層配線基板を用いてその多層配線基板内での最下層導体
を素子制御回路のシールド導体層として用い、かつ多層
配線基板をケースに接着により固定する ことを特徴とす
る電力用半導体モジュール。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP07974896A JP3206717B2 (ja) | 1996-04-02 | 1996-04-02 | 電力用半導体モジュール |
US08/824,390 US5942797A (en) | 1996-04-02 | 1997-03-26 | Power semiconductor module |
DE19713656A DE19713656B4 (de) | 1996-04-02 | 1997-04-02 | Leistungshalbleitermodul |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP07974896A JP3206717B2 (ja) | 1996-04-02 | 1996-04-02 | 電力用半導体モジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09275211A JPH09275211A (ja) | 1997-10-21 |
JP3206717B2 true JP3206717B2 (ja) | 2001-09-10 |
Family
ID=13698854
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP07974896A Expired - Lifetime JP3206717B2 (ja) | 1996-04-02 | 1996-04-02 | 電力用半導体モジュール |
Country Status (3)
Country | Link |
---|---|
US (1) | US5942797A (ja) |
JP (1) | JP3206717B2 (ja) |
DE (1) | DE19713656B4 (ja) |
Families Citing this family (81)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19722355A1 (de) * | 1997-05-28 | 1998-12-03 | Bosch Gmbh Robert | Verfahren zur Herstellung elektrischer Baugruppen und elektrische Baugruppe |
US6060772A (en) * | 1997-06-30 | 2000-05-09 | Kabushiki Kaisha Toshiba | Power semiconductor module with a plurality of semiconductor chips |
US5930666A (en) * | 1997-10-09 | 1999-07-27 | Astralux, Incorporated | Method and apparatus for packaging high temperature solid state electronic devices |
JPH11233712A (ja) * | 1998-02-12 | 1999-08-27 | Hitachi Ltd | 半導体装置及びその製法とそれを使った電気機器 |
SE512710C2 (sv) * | 1998-07-08 | 2000-05-02 | Ericsson Telefon Ab L M | Kapsel för högeffekttransistorchip för höga frekvenser innefattande en elektriskt och termiskt ledande fläns |
US6404065B1 (en) | 1998-07-31 | 2002-06-11 | I-Xys Corporation | Electrically isolated power semiconductor package |
JP2000164800A (ja) * | 1998-11-30 | 2000-06-16 | Mitsubishi Electric Corp | 半導体モジュール |
WO2000074446A1 (de) * | 1999-05-31 | 2000-12-07 | Tyco Electronics Logistics Ag | Intelligentes leistungsmodul |
JP3747699B2 (ja) * | 1999-08-06 | 2006-02-22 | 富士電機デバイステクノロジー株式会社 | 半導体装置 |
US7138708B2 (en) * | 1999-09-24 | 2006-11-21 | Robert Bosch Gmbh | Electronic system for fixing power and signal semiconductor chips |
JP4622048B2 (ja) * | 1999-12-13 | 2011-02-02 | 富士電機システムズ株式会社 | 半導体装置 |
JP2001189416A (ja) * | 1999-12-28 | 2001-07-10 | Mitsubishi Electric Corp | パワーモジュール |
EP1121009A3 (en) * | 2000-01-28 | 2004-06-16 | Kabushiki Kaisha Toshiba | Power semiconductor module for use in power conversion units with downsizing requirements |
JP3692906B2 (ja) * | 2000-05-25 | 2005-09-07 | 日産自動車株式会社 | 電力配線構造及び半導体装置 |
JP4146607B2 (ja) * | 2000-07-28 | 2008-09-10 | 三菱電機株式会社 | パワーモジュール |
JP3923716B2 (ja) * | 2000-09-29 | 2007-06-06 | 株式会社東芝 | 半導体装置 |
US6867493B2 (en) * | 2000-11-15 | 2005-03-15 | Skyworks Solutions, Inc. | Structure and method for fabrication of a leadless multi-die carrier |
JP2002203942A (ja) * | 2000-12-28 | 2002-07-19 | Fuji Electric Co Ltd | パワー半導体モジュール |
EP1221718A1 (en) * | 2001-01-08 | 2002-07-10 | STMicroelectronics S.r.l. | Integrated power device with improved efficiency and reduced overall dimensions |
JP3923258B2 (ja) * | 2001-01-17 | 2007-05-30 | 松下電器産業株式会社 | 電力制御系電子回路装置及びその製造方法 |
DE10103084B4 (de) * | 2001-01-24 | 2006-08-03 | Infineon Technologies Ag | Halbleitermodul und Verfahren zu seiner Herstellung |
JP2002232280A (ja) * | 2001-02-06 | 2002-08-16 | Denso Corp | 負荷制御装置 |
JP2002246515A (ja) * | 2001-02-20 | 2002-08-30 | Mitsubishi Electric Corp | 半導体装置 |
EP1289014B1 (en) * | 2001-04-02 | 2013-06-19 | Mitsubishi Denki Kabushiki Kaisha | Power semiconductor device |
US6731002B2 (en) | 2001-05-04 | 2004-05-04 | Ixys Corporation | High frequency power device with a plastic molded package and direct bonded substrate |
US6727585B2 (en) | 2001-05-04 | 2004-04-27 | Ixys Corporation | Power device with a plastic molded package and direct bonded substrate |
DE10125697B4 (de) * | 2001-05-25 | 2019-01-03 | Infineon Technologies Ag | Leistungshalbleitermodul und Verfahren zum Herstellen eines Leistungshalbleitermoduls |
KR100442847B1 (ko) * | 2001-09-17 | 2004-08-02 | 페어차일드코리아반도체 주식회사 | 3차원 구조를 갖는 전력 반도체 모듈 및 그 제조방법 |
US6774465B2 (en) * | 2001-10-05 | 2004-08-10 | Fairchild Korea Semiconductor, Ltd. | Semiconductor power package module |
US6885562B2 (en) * | 2001-12-28 | 2005-04-26 | Medtronic Physio-Control Manufacturing Corporation | Circuit package and method for making the same |
FR2839607B1 (fr) * | 2002-05-07 | 2004-09-10 | Univ Angers | Assemblage de composants de puissance sur un circuit imprime ainsi qu'un procede d'obtention d'un tel assemblage |
US7015570B2 (en) * | 2002-12-09 | 2006-03-21 | International Business Machines Corp. | Electronic substrate with inboard terminal array, perimeter terminal array and exterior terminal array on a second surface and module and system including the substrate |
EP1443554A1 (en) * | 2003-01-27 | 2004-08-04 | STMicroelectronics S.r.l. | Package for semiconductor devices |
US7164192B2 (en) * | 2003-02-10 | 2007-01-16 | Skyworks Solutions, Inc. | Semiconductor die package with reduced inductance and reduced die attach flow out |
WO2004073013A2 (de) * | 2003-02-13 | 2004-08-26 | Infineon Technologies Ag | Elektronisches bauteil mit halbleiterchip und verfahren zur herstellung desselben |
US6775145B1 (en) * | 2003-05-14 | 2004-08-10 | Cyntec Co., Ltd. | Construction for high density power module package (case II) |
US6975513B2 (en) * | 2003-05-14 | 2005-12-13 | Cyntec Co., Ltd. | Construction for high density power module package |
DE102004012818B3 (de) | 2004-03-16 | 2005-10-27 | Infineon Technologies Ag | Verfahren zum Herstellen eines Leistungshalbleiterbauelements |
JP2006060065A (ja) * | 2004-08-20 | 2006-03-02 | Mitsubishi Electric Corp | 半導体装置および半導体装置の製造方法 |
JP2006253183A (ja) * | 2005-03-08 | 2006-09-21 | Hitachi Ltd | 半導体パワーモジュール |
JP2006351934A (ja) * | 2005-06-17 | 2006-12-28 | Fuji Electric Systems Co Ltd | 半導体モジュール |
US9093359B2 (en) * | 2005-07-01 | 2015-07-28 | Vishay-Siliconix | Complete power management system implemented in a single surface mount package |
US7995356B2 (en) * | 2005-08-26 | 2011-08-09 | Siemens Aktiengesellschaft | Power semiconductor module comprising load connection elements applied to circuit carriers |
EP2034519A4 (en) * | 2006-05-30 | 2012-01-04 | Kokusan Denki Co | SEMICONDUCTOR DEVICE SEALED WITH THE RESIN AND ELECTRONIC DEVICE USING THE SAME |
JP5168866B2 (ja) * | 2006-09-28 | 2013-03-27 | 三菱電機株式会社 | パワー半導体モジュール |
JP2008118067A (ja) * | 2006-11-08 | 2008-05-22 | Hitachi Ltd | パワーモジュール及びモータ一体型コントロール装置 |
JP5028085B2 (ja) * | 2006-12-27 | 2012-09-19 | アイシン・エィ・ダブリュ株式会社 | 電子回路装置とその製造方法 |
JP5319908B2 (ja) * | 2007-10-31 | 2013-10-16 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | 回路装置 |
JP4523632B2 (ja) * | 2007-12-11 | 2010-08-11 | 三菱電機株式会社 | 半導体装置 |
US7884444B2 (en) * | 2008-07-22 | 2011-02-08 | Infineon Technologies Ag | Semiconductor device including a transformer on chip |
CN101344572B (zh) * | 2008-09-04 | 2010-06-09 | 铁道部运输局 | 一种半导体功率器件斩波测试电路及方法 |
JP5454073B2 (ja) * | 2009-10-19 | 2014-03-26 | トヨタ自動車株式会社 | 半導体モジュールとその制御方法 |
JP5106519B2 (ja) * | 2009-11-19 | 2012-12-26 | Necアクセステクニカ株式会社 | 熱伝導基板及びその電子部品実装方法 |
US8547709B2 (en) * | 2010-02-12 | 2013-10-01 | Cyntec Co. Ltd. | Electronic system with a composite substrate |
US8525334B2 (en) * | 2010-04-27 | 2013-09-03 | International Rectifier Corporation | Semiconductor on semiconductor substrate multi-chip-scale package |
KR101343140B1 (ko) * | 2010-12-24 | 2013-12-19 | 삼성전기주식회사 | 3d 파워모듈 패키지 |
KR101224702B1 (ko) * | 2011-07-25 | 2013-01-21 | 삼성전기주식회사 | 파워소자 패키지모듈 및 그의 제조방법 |
KR101772588B1 (ko) * | 2011-08-22 | 2017-09-13 | 한국전자통신연구원 | 클리어 컴파운드 에폭시로 몰딩한 mit 소자 및 그것을 포함하는 화재 감지 장치 |
JP5633496B2 (ja) * | 2011-09-29 | 2014-12-03 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
JP6255118B2 (ja) * | 2011-10-31 | 2017-12-27 | ローム株式会社 | 半導体装置 |
DE102012201885A1 (de) * | 2012-02-09 | 2013-08-14 | Conti Temic Microelectronic Gmbh | Elektrisches Leistungsmodul |
JP5928485B2 (ja) * | 2012-02-09 | 2016-06-15 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
JP6028793B2 (ja) * | 2012-03-15 | 2016-11-16 | 富士電機株式会社 | 半導体装置 |
WO2014064822A1 (ja) * | 2012-10-26 | 2014-05-01 | 株式会社日立産機システム | パワー半導体モジュールおよびこれを搭載した電力変換装置 |
US8872328B2 (en) * | 2012-12-19 | 2014-10-28 | General Electric Company | Integrated power module package |
DE102013223430A1 (de) * | 2013-11-18 | 2015-05-21 | BSH Hausgeräte GmbH | Vorrichtung mit einem Leistungselektronikmodul zum Versorgen eines elektrischen Verbrauchers eines Haushaltsgeräts mit elektrischer Versorgungsspannung, Haushaltsgerät und Verfahren zum Herstellen einer derartigen Vorrichtung |
KR101983160B1 (ko) * | 2013-11-29 | 2019-05-28 | 삼성전기주식회사 | 전력반도체 모듈 |
US9681558B2 (en) * | 2014-08-12 | 2017-06-13 | Infineon Technologies Ag | Module with integrated power electronic circuitry and logic circuitry |
US9986646B2 (en) * | 2014-11-21 | 2018-05-29 | Nxp Usa, Inc. | Packaged electronic devices with top terminations, and methods of manufacture thereof |
JP6770452B2 (ja) * | 2017-01-27 | 2020-10-14 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
WO2018185974A1 (ja) * | 2017-04-06 | 2018-10-11 | 三菱電機株式会社 | 半導体装置およびその製造方法、ならびに電力変換装置 |
JP6765336B2 (ja) * | 2017-04-06 | 2020-10-07 | 三菱電機株式会社 | 電力用半導体装置およびその製造方法、ならびに電力変換装置 |
DE112017007960B4 (de) * | 2017-09-04 | 2023-06-29 | Mitsubishi Electric Corporation | Halbleitermodul und Leistungsumwandlungsvorrichtung |
RU184560U1 (ru) * | 2018-05-16 | 2018-10-30 | Публичное акционерное общество "Научно-производственное объединение "ЭНЕРГОМОДУЛЬ" | Силовой полупроводниковый модуль |
JP7055109B2 (ja) * | 2019-01-17 | 2022-04-15 | 三菱電機株式会社 | 半導体装置 |
JP6960984B2 (ja) * | 2019-12-26 | 2021-11-05 | 三菱電機株式会社 | 電子装置及びその絶縁部材 |
JP2021132080A (ja) * | 2020-02-18 | 2021-09-09 | 富士電機株式会社 | 半導体装置 |
DE102020106385A1 (de) | 2020-03-09 | 2021-09-09 | Danfoss Silicon Power Gmbh | Leistungsmodul |
JP7438021B2 (ja) * | 2020-05-19 | 2024-02-26 | 三菱電機株式会社 | 半導体装置 |
EP4318554A1 (de) * | 2022-08-02 | 2024-02-07 | Siemens Aktiengesellschaft | Halbleitermodul mit zumindest einer ersten halbleiteranordnung, einer zweiten halbleiteranordnung und einem kühlkörper |
DE102022208580A1 (de) | 2022-08-18 | 2023-07-06 | Zf Friedrichshafen Ag | Halbbrückenmodul |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4278985A (en) * | 1980-04-14 | 1981-07-14 | Gte Laboratories Incorporated | Monolithic integrated circuit structure incorporating Schottky contact diode bridge rectifier |
JPS5746662A (en) * | 1980-09-04 | 1982-03-17 | Toshiba Corp | Semiconductor rectifier |
DE3127457C2 (de) * | 1981-07-11 | 1985-09-12 | Brown, Boveri & Cie Ag, 6800 Mannheim | Stromrichtermodul |
JPH06101636B2 (ja) * | 1990-01-25 | 1994-12-12 | 三菱電機株式会社 | 半導体装置 |
JPH06101636A (ja) * | 1992-09-19 | 1994-04-12 | Denzaburo Nakaya | 往復動ポンプによる移送装置 |
DE69306919T2 (de) * | 1992-11-18 | 1997-05-15 | Fuji Electric Co Ltd | Halbleiter-Umwandlungsvorrichtung |
JP2979923B2 (ja) * | 1993-10-13 | 1999-11-22 | 富士電機株式会社 | 半導体装置 |
US5391919A (en) * | 1993-10-22 | 1995-02-21 | International Rectifier Corporation | Semiconductor power module with identical mounting frames |
JP3411437B2 (ja) * | 1996-02-23 | 2003-06-03 | 富士電機株式会社 | 電力用半導体モジュール |
-
1996
- 1996-04-02 JP JP07974896A patent/JP3206717B2/ja not_active Expired - Lifetime
-
1997
- 1997-03-26 US US08/824,390 patent/US5942797A/en not_active Expired - Lifetime
- 1997-04-02 DE DE19713656A patent/DE19713656B4/de not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US5942797A (en) | 1999-08-24 |
JPH09275211A (ja) | 1997-10-21 |
DE19713656B4 (de) | 2007-01-25 |
DE19713656A1 (de) | 1997-10-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3206717B2 (ja) | 電力用半導体モジュール | |
JP3516789B2 (ja) | 半導体パワーモジュール | |
EP0697732B1 (en) | Driving circuit module | |
US5559374A (en) | Hybrid integrated circuit | |
US6166464A (en) | Power module | |
JP4192396B2 (ja) | 半導体スイッチングモジュ−ル及びそれを用いた半導体装置 | |
US6313598B1 (en) | Power semiconductor module and motor drive system | |
JP3540471B2 (ja) | 半導体モジュール | |
WO2014061211A1 (ja) | 半導体装置 | |
JP3941266B2 (ja) | 半導体パワーモジュール | |
JP2002083927A (ja) | 半導体装置 | |
US8878305B2 (en) | Integrated power module for multi-device parallel operation | |
JP4449724B2 (ja) | 半導体モジュール | |
US6232654B1 (en) | Semiconductor module | |
JP2001085613A (ja) | トランスファモールド型パワーモジュール | |
JP4062191B2 (ja) | 半導体装置及びその製造方法 | |
JPH06283639A (ja) | 混成集積回路 | |
JP3183064B2 (ja) | 半導体装置 | |
JP2004048084A (ja) | 半導体パワーモジュール | |
JP3525823B2 (ja) | 相補型igbtの実装構造 | |
JP3133544B2 (ja) | 混成集積回路 | |
JP2003133514A (ja) | パワーモジュール | |
JPH11220074A (ja) | 半導体装置 | |
JP2002026246A (ja) | 半導体装置 | |
KR101008534B1 (ko) | 전력용 반도체모듈패키지 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080706 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080706 Year of fee payment: 7 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080706 Year of fee payment: 7 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080706 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090706 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090706 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 9 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 9 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 10 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 10 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130706 Year of fee payment: 12 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |