JP4146607B2 - パワーモジュール - Google Patents
パワーモジュール Download PDFInfo
- Publication number
- JP4146607B2 JP4146607B2 JP2000228863A JP2000228863A JP4146607B2 JP 4146607 B2 JP4146607 B2 JP 4146607B2 JP 2000228863 A JP2000228863 A JP 2000228863A JP 2000228863 A JP2000228863 A JP 2000228863A JP 4146607 B2 JP4146607 B2 JP 4146607B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- switching semiconductor
- power module
- control
- fwdi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
- H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01021—Scandium [Sc]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01042—Molybdenum [Mo]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01058—Cerium [Ce]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01076—Osmium [Os]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01084—Polonium [Po]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01088—Radium [Ra]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K2017/0806—Modifications for protecting switching circuit against overcurrent or overvoltage against excessive temperature
Description
【発明の属する技術分野】
本発明は、スイッチング半導体素子とスイッチング半導体素子を制御する制御ICとを含む半導体装置、特にパワーモジュールに関するものである。
【0002】
【従来の技術】
従来、スイッチング半導体素子で構成されるパワー回路とパワー回路を制御する制御回路とを含むインテリジェントパワーモジュール(IPM)は、パワー回路と、制御ICとして集積回路(IC)で構成される制御回路とが、2段に分離した構造になっていた(図7)、または制御回路とパワー回路が1枚の基板上で一体となる構造になっていた(図6、図8)。
【0003】
また、図6に示されているパワーモジュールは、ヒートシンク2上にある電極層6にMOSFET(metal oxide semiconductor field effect transistor)100が結合されており、該MOSFET100上にある絶縁層14を介して制御IC12が接着剤層16によって結合されている構造を有する。
【0004】
図8に示されているパワーモジュールは、ヒートシンク2上にある絶縁基板4に、スイッチング半導体素子8と、FWDi10と、プリント基板110と、ケース102がある構造を有する。プリント基板110には制御IC12が実装されている。FWDi10は、ボンディングワイヤ20によってスイッチング半導体素子8とプリント基板110に接続されている。スイッチング半導体素子8とプリント基板110は、それぞれボンディングワイヤ20によってケース102上にある図示していない端子に接続されている。
【0005】
図7に示されているパワーモジュールは、ヒートシンク2に接着された絶縁基板4上にスイッチング半導体素子8とケース102があり、ケース102上にある中継端子106によって支えられた制御基板104がある構造を有する。ここで、スイッチング半導体素子8はボンディングワイヤ20によって中継端子106に接続されている。制御基板104はスイッチング半導体素子8を制御する制御ICなどを含む。中継端子106は、スイッチング半導体素子8と制御基板104上の制御ICとの間で、スイッチング半導体素子の駆動入力信号、駆動出力信号、電流・電圧・温度の検出信号などを伝達するために使用される。
【0006】
また、半導体素子で構成される制御回路およびパワー回路等が一体となる構造を有する半導体装置について、特開平6−181286号公報、特開昭63−87758号公報、特開平3−226291号公報、特開平11−163256号公報、特開平8−167838号公報において開示されている。
【0007】
特開平6−181286号公報には、ヒートシンク上に固定されたパワーICチップの上に薄膜基板を介して制御ICチップがバンプ接続されている構造を有する半導体装置について開示されている。
特開昭63−87758号公報には、ヒートシンク上に固定されたパワーMOSFET上に制御ICが結合されている構造を有する半導体装置について開示されている。
特開平3−226291号公報には、IGBT(insulated gate bipolar transistor)と、FWDi(フリーホイールダイオード)と、制御ICとを1チップにした構造を有する半導体装置が開示されている。
【0008】
なお、特開平11−163256号公報には、放熱板上の半導体チップ上にさらに別の半導体チップが重ねられている構造、いわゆるチップオンチップ構造を有する半導体装置が開示され、特開平8−167838号公報には、複数のパワーMOSFETと制御回路を1チップにした構造を有する半導体装置について開示されている。
【0009】
【発明が解決しようとする課題】
例えば図6に示されている半導体装置の構造において、パワー回路を構成するスイッチング半導体素子であるMOSFET100(IGBTまたはパワーMOSFET)上に、制御IC12をバンプ、絶縁層14、接着剤層16及び圧接等により取り付けた場合、スイッチング半導体素子8の発熱により、制御IC12が誤動作するという問題があった。さらに、スイッチング半導体素子8内に制御IC12を集積した場合も、スイッチング半導体素子8の発熱により制御IC12が誤動作するという問題があった。したがって、特開平6−181286号公報および特開昭63−87758号公報において開示された構造の半導体装置でも、制御ICが熱により誤動作するという問題があった。
【0010】
また、特開平3−226291号公報において開示された半導体装置においても、チップ上において、IGBTと制御ICの位置関係次第では、制御ICがIGBTの発熱により誤動作するという問題があった。
【0011】
さらにまた、図7に示されているように、パワーモジュールは、スイッチング半導体素子8であるMOSFETまたはIGBTと、FWDi10(フリーホイールダイオード)と、制御IC12等とが個別に構成された場合、構造上の部品点数が多くなるとともに、構造が複雑となるため、モジュールの単価が高価になるという問題があった。さらにパワーモジュール全体が比較的大きくなるという問題があった。
【0012】
さらに、図8に示されているパワーモジュールも、パワーモジュール全体が比較的大きくなるという問題があった。
【0013】
本発明は、上記問題を解決するためになされたものであり、パワーモジュール全体のコンパクト化を図るとともに、スイッチング半導体素子のスイッチングノイズに対する強さを維持しつつ、スイッチング半導体素子の発熱による制御ICの誤動作を防止する安価なパワーモジュールを提供する。
【0014】
【課題を解決するための手段】
上記課題を解決するためになされた本発明の第1の態様に係るパワーモジュールは、一方の面上に接着されたベース板を有するとともに、他方の面上に電極層により形成された回路パターンを有する絶縁基板と、前記回路パターン上に配置されたスイッチング半導体素子と、前記回路パターン上において前記スイッチング半導体素子の側方に配置され、前記スイッチング半導体素子に対して逆並列に接続されたフリーホイールダイオードと、接着剤層により前記フリーホイールダイオードの上側に機械的に結合される一方、前記スイッチング半導体素子から離れた位置に配置され、前記スイッチング半導体素子を制御する制御ICとを備えていることを特徴とするものである。
【0015】
本発明の第2の態様に係るパワーモジュールは、第1の態様に係るパワーモジュールにおいて、前記スイッチング半導体素子と前記フリーホイールダイオードとをモノリシック集積回路として構成することを特徴とするものである。
【0018】
本発明の第3の態様に係るパワーモジュールは、第1又は第2の態様に係るパワーモジュールにおいて、前記スイッチング半導体素子が、絶縁ゲート型素子(例えばIGBT、パワーMOSFET等)であることを特徴とするものである。
【0019】
【発明の実施の形態】
実施の形態1.
以下、図面を用いて、本発明の実施の形態1に係るパワーモジュールについて説明する。
図1は、実施の形態1におけるパワーモジュールの構造を説明する説明図である。図1において、パワーモジュールは、ベース板であるヒートシンク2と、絶縁基板4と、回路パターンを形成する電極層6と、スイッチング半導体素子8と、FWDi10(フリーホイールダイオード)と、絶縁層14と、接着剤層16と、スイッチング半導体素子8を制御する制御IC12と、ボンディングワイヤ20と、絶縁基板4に固定されている外部入出力端子30とエミッタ端子31とコレクタ端子32とで構成されている。
【0020】
絶縁基板4の一方の面上にヒートシンク2が接着されている。絶縁基板4には高熱伝導率の材料を使用し、パワーモジュール全体の温度の抑制を図ることが好ましい。絶縁基板4の他方の面上には電極層6があり、この電極層6は回路パターンを形成している。この回路パターンにおいて、スイッチング半導体素子8とFWDi10が別々に配置されている。制御IC12は、FWDi10に対して絶縁層14により電気的に絶縁され、接着剤層16によりFWDi10に機械的に結合されている。絶縁層14は例えば窒化シリコンSi3N4で構成され、接着剤層16は、絶縁性接着剤で構成される。ここで、制御IC12がスイッチング半導体素子8から離れた位置にあるために、スイッチング半導体素子8の発熱による制御IC12の誤動作が少なくなる。
【0021】
スイッチング半導体素子8は、ボンディングワイヤ20を介してスイッチング動作時に生じる逆起電力によりFWDi10に電流を流す。制御IC12は、ボンディングワイヤ20を介してスイッチング半導体素子8にスイッチング半導体駆動出力信号を送信するとともに、スイッチング半導体素子8を流れる電流・温度の検出信号を受信する。さらに制御IC12は、ボンディングワイヤ20を介して外部入出力端子30からスイッチング半導体素子駆動入力信号と駆動電圧を受け取り、フェイル信号を出力する。また、ボンディングワイヤ20を介して、コレクタ端子32から電極層6に電圧・電流が入力され、FWDi10からエミッタ端子31に電圧・電流が出力される。
【0022】
なお、ここでは、スイッチング半導体素子8がIGBTである場合について考えたが、スイッチング半導体素子8がMOSFETである場合、エミッタ端子31の代わりに、ソース端子31を、コレクタ端子32の代わりに、ドレイン端子32を使用する。
【0023】
次に、本発明に係るパワーモジュールのスイッチング半導体素子、FWDi、制御ICについて説明する。
図5は、スイッチング半導体素子8、FWDi10、制御IC12を含むパワーモジュールの一部の回路図の一例である。なお、本発明では、図5においてスイッチング半導体素子8としてIGBT40を使用しているが、直流を交流に変換するためにスイッチング動作を行うスイッチング半導体素子であればどのようなものでも使用することが可能である。例えば、パワーMOSFET等の絶縁ゲート型素子を使用してもよい。
【0024】
図5において、破線60、70の内部の構成が省略されているが、2つの破線60、70内部の構成は、破線50の内部の構成と同一である。破線50は、IGBT40と、IGBT40に対して逆並列に接続されているFWDi10と、制御IC12と、チップ温度検出手段41とで構成される組を2組含む。破線50、60、70は、インバータ回路を構成する。このインバータ回路は、交流電源を整流した直流やバッテリー等の直流電圧の−極(N)72と+極(P)74と接続している。
【0025】
制御IC12は、制御IC12を駆動するための電源として低電圧の電源Vccを受電する。インバータ回路は、交流電源を整流した直流やバッテリー等の直流電圧を電源とし、制御IC12からのスイッチング素子駆動出力信号により直流を所望の周波数、電圧の3相(U相、V相、W相)交流に変換してモーター(図示せず)等に供給する。
【0026】
このとき、制御IC12は、スイッチング半導体素子駆動入力信号端子INでスイッチング半導体素子駆動入力信号を受信し、この駆動入力信号に応じてIGBT40にスイッチング半導体素子駆動出力信号端子OUTからスイッチング半導体素子駆動出力信号を送信する。この駆動出力信号により、IGBT40はスイッチング動作を行い、+極(P)74からの電流・電圧をU相(V相、W相)に、またはU相(V相、W相)からの電流・電圧を−極(N)72に出力する。IGBT40は、IGBT40に流れる電流の例えば数千分の一の電流を制御IC12の電流検出入力SCに入力し、制御IC12内部の電流検出回路(通常、抵抗)(図示せず)において、IGBT40に流れる電流をモニタする。電流検出回路において、異常な電流を検出した場合、制御IC12は、フェイル出力端子FOからフェイル信号を出力する。
【0027】
同様に、チップ温度検出用にチップ温度検出手段(ダイオード、抵抗等)41をIGBT40内に設け、IGBT40の発熱を監視し、異常な温度を検出した場合、制御IC12は、フェイル出力端子FOからフェイル信号を出力する。このチップ温度検出手段41は、IGBT40の発熱により、温度が変化すると共に抵抗値も変化する。そのため、例えば、チップ温度検出手段41を流れる電流を一定にすることによって、REG端子とOT端子の電位差を測定することによってIGBT40の温度が異常であるか否か検出することができる。なお、図5において、IGBT40とチップ温度検出手段41が別々の構成であるように記載されているが、実際にはIGBT40とチップ温度検出手段41は1チップの半導体素子である。
【0028】
なお、IGBT40のエミッタは制御IC20のアース端子GNDと接続しており、ゲート・エミッタ間電圧は、アース端子GNDとスイッチング半導体素子駆動出力信号端子OUTの電位差である。パワーMOSFETはほぼ2MHz以下の動作周波数で使用することができ、IGBTはほぼ30kHz以下の動作周波数で使用することができる。
ノイズによる制御IC12の誤動作を防止するために、配線が短くなるように各半導体装置をパワーモジュール内に配置することが好ましい。
【0029】
以上のことから、実施の形態1に係るパワーモジュールによれば、動作時に発熱の少ないFWDi10上にスイッチング半導体素子8を配置することにより、スイッチング半導体素子8の発熱による制御IC12の誤動作を防止することができる。したがって、パワーモジュールの信頼性が向上する。さらに、配線が短くなるように配慮してパワーモジュールを作成するならば、ノイズを減らすことも可能である。
【0030】
実施の形態2.
以下、図2を用いて、本発明の実施の形態2に係るパワーモジュールについて説明する。
図2は、実施の形態2におけるパワーモジュールの構造を説明する説明図である。
【0031】
図2において、パワーモジュールは、ベース板であるヒートシンク2と、絶縁基板4と、回路パターンを形成する電極層6と、スイッチング半導体素子8と、FWDi10と、絶縁層14と、接着剤層16と、スイッチング半導体素子を制御する制御IC12と、ボンディングワイヤ20と、絶縁基板4に固定されている外部入出力端子30とエミッタ端子31とコレクタ端子32とで構成されている。なお、ここでは、スイッチング半導体素子8がIGBTである場合について考えたが、スイッチング半導体素子8がMOSである場合、エミッタ端子31の代わりに、ソース端子31を、コレクタ端子32の代わりに、ドレイン端子32を使用する。
【0032】
実施の形態2は、スイッチング半導体素子8とFWDi10とがモノリシック集積回路として構成されている点のみで、実施の形態1と異なる。実施の形態2が、実施の形態1と同一である点については、重複を避けるために説明を省略する。制御IC12がスイッチング半導体素子8から離れた位置にあるために、スイッチング半導体素子8の発熱による制御IC12の誤動作が少なくなる。
【0033】
以上のことから、実施の形態2に係るパワーモジュールによれば、スイッチング半導体素子8とFWDi10とをモノリシック集積回路として構成し、FWDi10上に制御IC12を配置したことにより、パワーモジュール全体のコンパクト化、構造の簡素化を図ることができる。したがって、パワーモジュールの単価を下げることができる。さらに、スイッチング半導体素子8の発する熱が制御IC12へ熱伝導することを効果的に低減することにより、制御IC12の誤動作を防止できる。したがって、パワーモジュールの信頼性が向上する。さらに配線が短くなるように配慮してパワーモジュールを作成するならば、ノイズを減らすことも可能である。
【0034】
実施の形態3.
以下、図3を用いて、本発明の実施の形態3に係るパワーモジュールについて説明する。
図3は、実施の形態3におけるパワーモジュールの構造を説明する説明図である。図3において示されているように、パワーモジュールは、ベース板であるヒートシンク2と、絶縁基板4と、回路パターンを形成する電極層6と、スイッチング半導体素子8と、FWDi10と、スイッチング半導体素子8を制御する制御IC12と、ボンディングワイヤ20と、絶縁基板4に固定されている外部入出力端子30とエミッタ端子31とコレクタ端子32とで構成されている。
【0035】
絶縁基板4の一方の面上にヒートシンク2が接着されている。絶縁基板4の他方の面上には電極層6があり、この電極層6は回路パターンを形成している。この回路パターンにおいて、スイッチング半導体素子8とFWDi10と制御IC12は、モノリシック集積回路として構成されており、FWDi10の少なくとも一部は、スイッチング半導体素子8と制御IC12との間に挟まれている。ここで、制御IC12はスイッチング半導体素子8とは接触していない。制御IC12がスイッチング半導体素子8から離れた位置にあるために、スイッチング半導体素子8の発熱による制御IC12の誤動作が少なくなる。なお、ノイズによる制御IC12の誤動作を防止するために、配線が短くなるように各半導体装置をパワーモジュール内に配置することが好ましい。
【0036】
スイッチング半導体素子8は、ボンディングワイヤ20によってFWDi10に接続されているとともに、別のボンディングワイヤ20によって制御IC12に接続されている。制御IC12は、ボンディングワイヤ20によってスイッチング半導体素子8に接続されているとともに、また別のボンディングワイヤ20によって外部入出力端子30に接続されている。FWDi10は、ボンディングワイヤ20によってスイッチング半導体素子8に接続されているとともに、別のボンディングワイヤ20によってエミッタ端子31に接続されている。電極層6は、ボンディングワイヤ20によってコレクタ端子32に接続されている。
【0037】
なお、ここでは、スイッチング半導体素子8がIGBTである場合について考えたが、スイッチング半導体素子8がMOSである場合、エミッタ端子31の代わりに、ソース端子31を、コレクタ端子32の代わりに、ドレイン端子32を使用する。
【0038】
次に、パワーモジュールの動作について説明する。
制御IC12は、外部入出力端子30から低電圧の電源を受電する。制御IC12は、外部入出力端子30からスイッチング半導体素子駆動入力信号を受信し、その入力信号に応じてスイッチング半導体素子8にスイッチング半導体素子駆動出力信号を送信する。この駆動出力信号により、スイッチング半導体素子8はスイッチング動作を行い、コレクタ端子32から電極層6を介して入力された電流・電圧を、FWDi10を介してエミッタ端子31に出力する。このとき、スイッチング動作時に生じる逆起電力により、FWDi10に電流が流れる。
【0039】
スイッチング半導体素子8は、スイッチング半導体素子8に流れる電流の例えば数千分の一の電流を制御IC12に入力し、制御IC12内部の電流検出回路(通常、抵抗)(図示せず)において、スイッチング半導体素子8に流れる電流をモニタする。電流検出回路において、異常な電流を検出した場合、制御IC12は、フェイル信号を外部入出力端子30に出力する。同様に、チップ温度検出用にチップ温度検出手段(ダイオード、抵抗等)41をIGBT40内に設け、IGBT40の発熱を監視し、異常な温度を検出した場合、制御IC12は、フェイル出力端子FOからフェイル信号を出力する。パワーモジュールのもっと詳細な動作については、実施の形態1において記載されているので、重複を避けるために説明を省略する。
【0040】
以上のことから、実施の形態3に係るパワーモジュールは、FWDi10の少なくとも一部がスイッチング半導体素子8と、制御IC12とを挟むように、スイッチング半導体素子8とFWDi10と制御IC12とをモノリシック集積回路として構成することにより、パワーモジュール全体のコンパクト化、構造の簡素化を図ることができる。したがって、パワーモジュールの単価を下げることができる。さらに、スイッチング半導体素子8の発する熱が制御IC12へ熱伝導することを効果的に低減することにより、制御IC12の誤動作を防止できる。したがって、パワーモジュールの信頼性が向上する。さらに配線が短くなるように配慮してパワーモジュールを作成するならば、ノイズを減らすことも可能である。
【0041】
実施の形態4.
以下、図4を用いて、本発明の実施の形態4に係るパワーモジュールについて説明する。
図4は、実施の形態4におけるパワーモジュールの構造を説明する説明図である。図4において、パワーモジュールは、ベース板であるヒートシンク2と、絶縁基板4と、回路パターンを形成する電極層6と、スイッチング半導体素子8と、FWDi10と、スイッチング半導体素子8を制御する制御IC12と、ボンディングワイヤ20と、絶縁基板4に固定されている外部入出力端子30とエミッタ端子31とコレクタ端子32とで構成されている。
【0042】
実施の形態4は、実施の形態3は類似している点が多い。しかしながら、実施の形態3においては、スイッチング半導体素子8とFWDi10と制御IC12とがモノリシック集積回路として構成されているのに対して、実施の形態4においては、スイッチング半導体素子8とFWDi10とが別個に構成されており、かつフリーホイールダイオードと制御ICとがモノリシック集積回路として構成されている。つまり、実施の形態3と実施の形態4の違いは、スイッチング半導体素子8とFWDi10とが別個に構成されているか否かである。ここでは、重複を避けるために、実施の形態3と同一の点については、説明を省略する。制御IC12がスイッチング半導体素子8から離れた位置にあるために、スイッチング半導体素子8の発熱による制御IC12の誤動作が少なくなる。
【0043】
以上のことから、実施の形態4に係るパワーモジュールは、スイッチング半導体素子8とFWDi10とが別個に構成しており、かつFWDi10と制御IC12とがモノリシック集積回路として構成していることにより、パワーモジュール全体のコンパクト化、構造の簡素化を図ることができる。したがって、パワーモジュールの単価を下げることができる。さらに、スイッチング半導体素子8の発する熱が制御IC12へ熱伝導することを効果的に低減することにより、制御IC12の誤動作を防止できる。したがって、パワーモジュールの信頼性が向上する。さらに配線が短くなるように配慮してパワーモジュールを作成するならば、ノイズを減らすことも可能である。
【0044】
なお、上記の実施の形態において、いずれも入出力端子、コレクタ端子、エミッタ端子がパワーモジュールの一端にあるシングルインライン(Single-in-Line)端子配置となっているが、これに限定されず、入出力端子がパワーモジュールの一端にあり、コレクタ端子、エミッタ端子が他端にあるデュアルインライン(Dual-in-line)配置であってもよい。
【0045】
【発明の効果】
本発明の第1の態様に係るパワーモジュールによれば、動作時に発熱の少ないFWDi上に制御ICを配置することにより、スイッチング半導体素子の発熱による制御ICの誤動作を防止することができる。したがって、パワーモジュールの信頼性が向上する。
【0046】
本発明の第2の態様に係るパワーモジュールによれば、スイッチング半導体素子とフリーホイールダイオードとをモノリシック集積回路として構成することにより、パワーモジュールのコンパクト化と構造の簡素化による半導体のウエハ製造工程およびアセンブリ工程における生産性を高めることができる。したがって、パワーモジュールの単価を下げることもできる。
【0049】
本発明の第3の態様に係るパワーモジュールによれば、スイッチング半導体素子として絶縁ゲート型素子(例えばIGBT、パワーMOSFET等)を使用することにより、比較的大きな動作周波数においても使用できる。
【図面の簡単な説明】
【図1】 実施の形態1におけるパワーモジュールの構造を説明する説明図である。
【図2】 実施の形態2におけるパワーモジュールの構造を説明する説明図である。
【図3】 実施の形態3におけるパワーモジュールの構造を説明する説明図である。
【図4】 実施の形態4におけるパワーモジュールの構造を説明する説明図である。
【図5】 パワーモジュールの一部分の回路図である。
【図6】 従来技術におけるパワーモジュールの構造を説明する説明図である。
【図7】 従来技術におけるパワーモジュールの構造を説明する別の説明図である。
【図8】 従来技術におけるパワーモジュールの構造を説明するさらに別の説明図である。
【符号の説明】
2 ヒートシンク、 4 絶縁基板、 6 電極層、 8 スイッチング半導体素子、 10 フリーホイールダイオード、 14 絶縁層、 16 接着剤層、 20 ボンディングワイヤ、 30 外部入出力端子、 31 エミッタ端子、 32 コレクタ端子、 40 IGBT、 41 チップ温度検出手段。
Claims (3)
- 一方の面上に接着されたベース板を有するとともに、他方の面上に電極層により形成された回路パターンを有する絶縁基板と、
前記回路パターン上に配置されたスイッチング半導体素子と、
前記回路パターン上において前記スイッチング半導体素子の側方に配置され、前記スイッチング半導体素子に対して逆並列に接続されたフリーホイールダイオードと、
接着剤層により前記フリーホイールダイオードの上側に機械的に結合される一方、前記スイッチング半導体素子から離れた位置に配置され、前記スイッチング半導体素子を制御する制御ICとを備えていることを特徴とするパワーモジュール。 - 前記スイッチング半導体素子と前記フリーホイールダイオードとがモノリシック集積回路として構成されていることを特徴とする請求項1に記載のパワーモジュール。
- 前記スイッチング半導体素子が、絶縁ゲート型素子であることを特徴とする請求項1又は2に記載のパワーモジュール。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000228863A JP4146607B2 (ja) | 2000-07-28 | 2000-07-28 | パワーモジュール |
US09/767,226 US6529062B2 (en) | 2000-07-28 | 2001-01-23 | Power module |
FR0103102A FR2812477B1 (fr) | 2000-07-28 | 2001-03-07 | Module de puissance |
DE10113967A DE10113967B4 (de) | 2000-07-28 | 2001-03-22 | Leistungsmodule |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000228863A JP4146607B2 (ja) | 2000-07-28 | 2000-07-28 | パワーモジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002043512A JP2002043512A (ja) | 2002-02-08 |
JP4146607B2 true JP4146607B2 (ja) | 2008-09-10 |
Family
ID=18722080
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000228863A Expired - Lifetime JP4146607B2 (ja) | 2000-07-28 | 2000-07-28 | パワーモジュール |
Country Status (4)
Country | Link |
---|---|
US (1) | US6529062B2 (ja) |
JP (1) | JP4146607B2 (ja) |
DE (1) | DE10113967B4 (ja) |
FR (1) | FR2812477B1 (ja) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004127983A (ja) * | 2002-09-30 | 2004-04-22 | Mitsubishi Electric Corp | 電力用半導体装置 |
JP2005147768A (ja) * | 2003-11-12 | 2005-06-09 | Denso Corp | 赤外線検出器 |
US7336485B2 (en) * | 2005-10-31 | 2008-02-26 | Hewlett-Packard Development Company, L.P. | Heat sink detection |
US8812169B2 (en) * | 2005-10-31 | 2014-08-19 | Hewlett-Packard Development Company, L.P. | Heat sink verification |
JP4858290B2 (ja) * | 2006-06-05 | 2012-01-18 | 株式会社デンソー | 負荷駆動装置 |
JP2008235405A (ja) * | 2007-03-19 | 2008-10-02 | Denso Corp | 半導体装置 |
JP5104016B2 (ja) * | 2007-04-26 | 2012-12-19 | 三菱電機株式会社 | パワー半導体モジュール |
EP2159837B1 (en) * | 2007-05-29 | 2018-01-17 | Kyocera Corporation | Electronic component storing package and electronic device |
JP4506848B2 (ja) * | 2008-02-08 | 2010-07-21 | 株式会社デンソー | 半導体モジュール |
NO329609B1 (no) * | 2008-02-19 | 2010-11-22 | Wartsila Norway As | Elektronisk DC-kretsbryter |
JP4803241B2 (ja) * | 2008-11-27 | 2011-10-26 | 三菱電機株式会社 | 半導体モジュール |
JP5318698B2 (ja) * | 2009-08-12 | 2013-10-16 | 日立オートモティブシステムズ株式会社 | パワーモジュール |
JP5422663B2 (ja) * | 2009-10-22 | 2014-02-19 | パナソニック株式会社 | パワー半導体モジュール |
CN103426840B (zh) * | 2012-05-18 | 2016-12-14 | 上海拜骋电器有限公司 | 具有续流二极管的开关装置 |
JP2014033060A (ja) * | 2012-08-03 | 2014-02-20 | Mitsubishi Electric Corp | 電力用半導体装置モジュール |
JP5863599B2 (ja) * | 2012-08-21 | 2016-02-16 | 三菱電機株式会社 | パワーモジュール |
JP5991206B2 (ja) * | 2013-01-16 | 2016-09-14 | 株式会社豊田自動織機 | 半導体モジュールおよびインバータモジュール |
WO2014147720A1 (ja) * | 2013-03-18 | 2014-09-25 | 株式会社安川電機 | 電力変換装置 |
JP2015126084A (ja) * | 2013-12-26 | 2015-07-06 | トヨタ自動車株式会社 | 半導体装置 |
CN104795388B (zh) * | 2015-03-23 | 2017-11-14 | 广东美的制冷设备有限公司 | 智能功率模块及其制造方法 |
JP7099075B2 (ja) * | 2017-08-15 | 2022-07-12 | 富士電機株式会社 | 半導体モジュール |
JP6958274B2 (ja) * | 2017-11-16 | 2021-11-02 | 富士電機株式会社 | 電力用半導体装置 |
CN110993516B (zh) * | 2019-12-13 | 2021-06-25 | 上海贝岭股份有限公司 | 自钳位igbt器件及其制造方法 |
DE102022208031A1 (de) * | 2022-08-03 | 2024-02-08 | Siemens Aktiengesellschaft | Halbleiterbauelement |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0262530B1 (de) | 1986-09-23 | 1993-06-23 | Siemens Aktiengesellschaft | Halbleiterbauelemente mit Leistungs-MOSFET und Steuerschaltung |
FR2619249B1 (fr) * | 1987-08-05 | 1989-12-22 | Equip Electr Moteur | Regulateur monolithique du courant d'excitation de l'inducteur d'un alternateur a diode de recirculation integree en technologie d'integration verticale |
JPH0834709B2 (ja) | 1990-01-31 | 1996-03-29 | 株式会社日立製作所 | 半導体集積回路及びそれを使つた電動機制御装置 |
US5296735A (en) * | 1991-01-21 | 1994-03-22 | Mitsubishi Denki Kabushiki Kaisha | Power semiconductor module with multiple shielding layers |
JPH05152574A (ja) * | 1991-11-29 | 1993-06-18 | Fuji Electric Co Ltd | 半導体装置 |
JPH06181286A (ja) | 1992-12-14 | 1994-06-28 | Toshiba Corp | 半導体装置 |
JP3485655B2 (ja) * | 1994-12-14 | 2004-01-13 | 株式会社ルネサステクノロジ | 複合型mosfet |
DE19535129A1 (de) * | 1995-09-21 | 1997-03-27 | Siemens Ag | Schaltungsanordnung mit einem Leistungsschalter |
JP3168901B2 (ja) * | 1996-02-22 | 2001-05-21 | 株式会社日立製作所 | パワー半導体モジュール |
JP3206717B2 (ja) * | 1996-04-02 | 2001-09-10 | 富士電機株式会社 | 電力用半導体モジュール |
JP3371240B2 (ja) * | 1997-12-02 | 2003-01-27 | ローム株式会社 | 樹脂パッケージ型半導体装置 |
DE69832359T2 (de) * | 1997-07-19 | 2006-08-03 | Koninklijke Philips Electronics N.V. | Halbleitervorrichtung -anordnung und -schaltungen |
JPH11112313A (ja) * | 1997-10-02 | 1999-04-23 | Mitsubishi Electric Corp | 半導体回路及びパワートランジスタ保護回路 |
JP3570880B2 (ja) * | 1998-02-10 | 2004-09-29 | 株式会社荏原電産 | パワー制御モジュール |
JP2930079B1 (ja) * | 1998-08-06 | 1999-08-03 | サンケン電気株式会社 | 半導体装置 |
JP3674333B2 (ja) * | 1998-09-11 | 2005-07-20 | 株式会社日立製作所 | パワー半導体モジュール並びにそれを用いた電動機駆動システム |
JP2000164800A (ja) * | 1998-11-30 | 2000-06-16 | Mitsubishi Electric Corp | 半導体モジュール |
JP3460973B2 (ja) * | 1999-12-27 | 2003-10-27 | 三菱電機株式会社 | 電力変換装置 |
-
2000
- 2000-07-28 JP JP2000228863A patent/JP4146607B2/ja not_active Expired - Lifetime
-
2001
- 2001-01-23 US US09/767,226 patent/US6529062B2/en not_active Expired - Lifetime
- 2001-03-07 FR FR0103102A patent/FR2812477B1/fr not_active Expired - Fee Related
- 2001-03-22 DE DE10113967A patent/DE10113967B4/de not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
DE10113967A1 (de) | 2002-02-14 |
US6529062B2 (en) | 2003-03-04 |
JP2002043512A (ja) | 2002-02-08 |
FR2812477B1 (fr) | 2004-02-13 |
FR2812477A1 (fr) | 2002-02-01 |
DE10113967B4 (de) | 2008-08-21 |
US20020030532A1 (en) | 2002-03-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4146607B2 (ja) | パワーモジュール | |
CN101414816B (zh) | 具有内置二极管的igbt器件和具有内置二极管的dmos器件 | |
JP3103354B2 (ja) | パワーモジュール | |
US7750463B2 (en) | Bidirectional switch module | |
JP4192396B2 (ja) | 半導体スイッチングモジュ−ル及びそれを用いた半導体装置 | |
JP3674333B2 (ja) | パワー半導体モジュール並びにそれを用いた電動機駆動システム | |
US8546937B2 (en) | Semiconductor device | |
US10319671B2 (en) | Semiconductor package with leadframe | |
US6269014B1 (en) | Half-bridge configuration | |
TW200530566A (en) | Method for detecting temperature of semiconductor element and semiconductor power converter | |
JP2002083927A (ja) | 半導体装置 | |
JP3812878B2 (ja) | 半導体装置およびそれを用いたインバータ回路 | |
US11825591B2 (en) | Semiconductor module | |
JP2003250278A (ja) | 半導体装置 | |
JP2006216989A (ja) | 半導体装置およびそれを用いたインバータ回路 | |
JP4706551B2 (ja) | パワー半導体素子及びパワーモジュール | |
JP4040229B2 (ja) | 交流用スイッチングデバイス | |
JP4631179B2 (ja) | 半導体装置およびこれを用いたインバータ装置 | |
JP2000058820A (ja) | パワー半導体素子及びパワーモジュール | |
JP2009141150A (ja) | 半導体装置 | |
JP4366269B2 (ja) | 半導体素子の温度検出方法及び電力変換装置 | |
JP2002534050A (ja) | マトリックスコンバータ | |
JP4246040B2 (ja) | 半導体装置の実装体 | |
CN112951819A (zh) | 半导体器件模块及组装方法 | |
JP2902993B2 (ja) | 混成集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071204 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080401 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080519 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080610 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080620 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4146607 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110627 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120627 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130627 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |