JP4706551B2 - パワー半導体素子及びパワーモジュール - Google Patents
パワー半導体素子及びパワーモジュール Download PDFInfo
- Publication number
- JP4706551B2 JP4706551B2 JP2006128864A JP2006128864A JP4706551B2 JP 4706551 B2 JP4706551 B2 JP 4706551B2 JP 2006128864 A JP2006128864 A JP 2006128864A JP 2006128864 A JP2006128864 A JP 2006128864A JP 4706551 B2 JP4706551 B2 JP 4706551B2
- Authority
- JP
- Japan
- Prior art keywords
- igbt
- electrode
- layer
- region
- sense
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/4901—Structure
- H01L2224/4903—Connectors having different sizes, e.g. different diameters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Description
IGBT40のエミッタ端子44)のワイヤボンディング領域(センスパッド)である。ゲートパッド21とセンスパッド22の大きさは、Alワイヤをボンディングするために必要な面積で決定される。例えば、線経0.3mm のAlワイヤをボンディングする場合、パッドの大きさは概略、1mm2 程度である。矩形で囲んだ領域23はセンスIGBT40のアクティブ領域を示している。前述のように、このアクティブ領域は主IGBT41(ほぼチップ全体)の数千分の一であるため、ボンディングに必要な面積1mm2 程度よりもはるかに小さい。
well層30は主IGBT41のエミッタ端子45と短絡されている。この領域には、本来、主
IGBT41のアクティブ領域が存在すべきであるが、この領域上にはセンスパッド22が存在するために、エミッタ電極を形成することができないのである。そこで、エミッタ電極をフローティングにしたIGBTセルを多数存在させることはラッチアップ等の問題があり、センスパッド22下のセンスIGBT領域19以外の領域はすべて領域32となっている。従って、センスパッド下にIGBTはほとんど形成されない。つまり、センスパッド22の下のほとんどの領域は通電に寄与しないデッドスペースになっているのである。このことはIGBTチップの飽和電圧を増大させることになり、低飽和電圧が高性能化の重要な指針であるパワー半導体デバイスにとって重大な欠点になる。
IGBTモジュールは、配線抵抗や配線インダクタンスが低減される。
図1,図18を使用して基本構成を説明する。図1は、本発明によるセンス端子付IGBTのセンスIGBT領域19及びその周囲近傍の主IGBT領域18の断面構造を模式的に示したものである。IGBTのゲート及び拡散層の構造は通常のIGBTと同一である。すなわち、p+ −コレクタ層17,n- −ベース層16,ゲート酸化膜104,ゲート電極poly−Si層102が形成され、p−ベース14,n+ −エミッタ13,オーミックコンタクトを得るためのp+ −層15が形成される。ゲート電極パッシベーション酸化膜
101が形成された後、エミッタ電極12(Al膜)とp−ベース14、n+ −エミッタ13が接続される。Al膜12は、従来IGBTのエミッタ電極膜よりも薄く、1μm以下の厚さである。さらに、Al膜12上にはプラズマCVD等で堆積される層間絶縁膜
(酸化膜)11が、膜厚0.5μm 程度形成され、スルーホール103が形成される。このスルーホール103で第二Al層10と第一Al層12が接続される。本実施例では、第二Al層10の厚さは従来IGBTのエミッタ電極と同程度の5μmである。
本発明によると、従来問題であったセンスパッド22下のデッドスペースは基本的に無くすことができる。従って、センスIGBTを1チップ中に多数形成することができる
(図6)。従来構造では、デッドスペースが存在するために、多数形成することは、主
IGBT領域の面積を著しく減少させることから、到底不可能なことであった。エミッタ・コレクタ飽和電圧(VCE(sat))を大幅に増大させ、損失を著しく増大させるからである。例えば、定格電圧/電流、600V/50AのIGBTの場合、エミッタ電極中、センスパッドの占める割合は約6%であった(1パッドの場合)。従って、センスIGBT領域を4パッドとした場合、その割合は25%程度にもなってしまい、到底許容できないのである。
本発明によると、センスパッド下のデッドスペースを解消すること以外にも、IGBTモジュールの信頼性を大幅に向上できる、という極めて重要な効果がある。図10を使用して本効果を実現した実施例を説明する。
μmとしている。この厚さは、Siノジュール1003のダメージに耐えられる剛性を持つように設計される。従って、本例ではプラズマCVD等で堆積された酸化膜としているが、シリコンナイトライド膜等、その絶縁膜の種類によって、適宜厚さが決定されるものである。
IPMを構成するIGBTチップに、電流検出機能のみでなく、チップの温度を検出するためのダイオードを内蔵した場合が有る。ダイオード内蔵IGBTチップの等価回路を図7に、断面構造模式図を図9に、チップ平面摸式図を図8に示す。動作原理は、ダイオード71のアノード,カソード間に一定電流を通電し、ダイオード71のオン電圧の変化で温度を検出するものである。
81電極下に層間酸化膜11を配置し、主IGBTを形成している。
これまで述べてきたように、IGBTのエミッタ電極は1チップ中、複数に分割されている。例えば、定格電圧600V素子の場合、4パッド(50A),12パッド(100A)である。この理由は、ゲートのAl配線をチップ中に配線する必要があるからである。従来構造IGBTチップのAl配線近傍の断面構造摸式図を図5に示す。Al一層33のみしか使用できないため、Al配線24とエミッタ電極20は分離する必要があるため、エミッタ電極は必然的に分離してしまうのである。
実施例5によると、エミッタ電極を分離すること無く、1パッドにできる。このことを利用すると、従来のAlワイヤボンディング法ではなく、IGBTチップへの様々な配線接続法が考えられる。
実施例6に示した、ブスバーをIGBTチップに接続した場合の構造について、等価回路を図16に示す三相インバータモジュールを構成した場合の実施例を図17に示す。モジュールの形態は、N,P,U,V,Wのパワー端子、及び、制御端子(図示せず)をケースにインサート成型した、いわゆるインサートケースを使用した場合について示している。すなわち、ケース170には、P配線173、N配線174、U,V,W配線175,176,177がインサート成型されている。
20…主IGBTエミッタ電極、21…ゲート電極、22…センスIGBTエミッタ電極(センス電極)、23…センスIGBTアクティブ領域、24,130…ゲート電極Al配線、30…深いp+ 層(p−well層)、31…素子分離酸化膜、32…p−well層領域、33…Al層、40…センスIGBT、41…主IGBT、42…コレクタ端子、43…ゲート端子、44…センスIGBTエミッタ端子(センス端子)、45…主IGBTエミッタ端子、70…温度検出ダイオード内蔵IGBT、71…温度検出ダイオード、72…温度検出端子、73…温度検出端子(グランド)、80…温度検出端子電極、81…温度検出端子電極(グランド)、90…温度検出ダイオード領域、91…温度検出ダイオード(p層)、92…温度検出ダイオード(n層)、111,1002…Alワイヤ、140…ブスバー配線、150…セラミック基板、151…銅ベース、152,153…IGBTチップ、160…1アーム、170…モジュールケース、171…制御端子用パッド、172…フライホイーリングダイオード(FED)、173…P配線、174…N配線、175…W配線、176…V配線、177…U配線、178,179…セラミック基板上銅箔、1001…Alワイヤボンディング領域、1003…Siノジュール。
Claims (3)
- シリコン半導体基板に形成した、主電流を基板垂直方向に流す縦型パワー半導体素子であるセンス端子付きIGBT素子において、
素子表面のエミッタ電極が、第1の金属配線層と、第2の金属配線層とを積層したものであり、該第2の金属配線層が、外部エミッタワイヤを接続するためのパッドであり、
前記エミッタ電極領域内において、前記第1の金属配線層と第2の金属配線層との間のうち、前記外部エミッタワイヤと前記第2の金属配線層とが接続される領域直下の全域に渡って層間絶縁層が配置されており、かつ前記外部エミッタワイヤと前記第2の金属配線層とが接続される領域は前記エミッタ電極表面に設けられることを特徴とするセンス端子付きIGBT素子。 - 請求項1において、
前記第2の金属配線層の材質はアルミニウムであることを特徴とするIGBT素子。 - 請求項1において、
前記第2の金属配線層の膜厚は前記第1の金属配線層の膜厚の5倍以上であることを特徴とするIGBT素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006128864A JP4706551B2 (ja) | 2006-05-08 | 2006-05-08 | パワー半導体素子及びパワーモジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006128864A JP4706551B2 (ja) | 2006-05-08 | 2006-05-08 | パワー半導体素子及びパワーモジュール |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10224028A Division JP2000058820A (ja) | 1998-08-07 | 1998-08-07 | パワー半導体素子及びパワーモジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006270112A JP2006270112A (ja) | 2006-10-05 |
JP4706551B2 true JP4706551B2 (ja) | 2011-06-22 |
Family
ID=37205652
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006128864A Expired - Lifetime JP4706551B2 (ja) | 2006-05-08 | 2006-05-08 | パワー半導体素子及びパワーモジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4706551B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011049393A (ja) | 2009-08-27 | 2011-03-10 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
JP5300784B2 (ja) * | 2010-05-21 | 2013-09-25 | 三菱電機株式会社 | 半導体モジュール及び半導体モジュールを搭載した回転電機 |
JP5777319B2 (ja) | 2010-10-27 | 2015-09-09 | 三菱電機株式会社 | 半導体装置 |
CN107305886B (zh) * | 2016-04-25 | 2024-04-05 | 华北电力大学 | 一种便于串联使用的大功率igbt模块 |
JP6618591B2 (ja) * | 2018-09-14 | 2019-12-11 | 三菱電機株式会社 | 電力用半導体装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04111324A (ja) * | 1990-08-30 | 1992-04-13 | Hitachi Ltd | 半導体装置 |
JPH08255911A (ja) * | 1994-12-30 | 1996-10-01 | Siliconix Inc | 分布抵抗を低減する厚い金属レイヤを有する縦形パワーmosfet及びその製作方法 |
-
2006
- 2006-05-08 JP JP2006128864A patent/JP4706551B2/ja not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04111324A (ja) * | 1990-08-30 | 1992-04-13 | Hitachi Ltd | 半導体装置 |
JPH08255911A (ja) * | 1994-12-30 | 1996-10-01 | Siliconix Inc | 分布抵抗を低減する厚い金属レイヤを有する縦形パワーmosfet及びその製作方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2006270112A (ja) | 2006-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10483216B2 (en) | Power module and fabrication method for the same | |
US8222651B2 (en) | Semiconductor device | |
JP5232367B2 (ja) | 半導体装置 | |
TWI505444B (zh) | Semiconductor device | |
US7443014B2 (en) | Electronic module and method of assembling the same | |
JP4984485B2 (ja) | 半導体装置 | |
JP5789264B2 (ja) | 回路装置 | |
US10861833B2 (en) | Semiconductor device | |
KR100983959B1 (ko) | 반도체 장치 | |
JP4706551B2 (ja) | パワー半導体素子及びパワーモジュール | |
JP2000058820A (ja) | パワー半導体素子及びパワーモジュール | |
JP5098630B2 (ja) | 半導体装置及びその製造方法 | |
KR102296270B1 (ko) | 양면 냉각 파워 모듈 및 이의 제조방법 | |
JP2962136B2 (ja) | 絶縁ゲート型半導体装置及びそれを用いた電力変換装置 | |
JP2009164288A (ja) | 半導体素子及び半導体装置 | |
JP4293272B2 (ja) | 半導体装置 | |
JP3612226B2 (ja) | 半導体装置及び半導体モジュール | |
JP7118204B1 (ja) | 半導体装置 | |
JP2020027878A (ja) | 半導体装置 | |
JP2001085612A (ja) | 相補型igbtの実装構造 | |
US20230197557A1 (en) | Double-sided heat dissipation power semiconductor module and method of manufacturing the same | |
US20240096730A1 (en) | Semiconductor Module Having Double Sided Heat Dissipation Structure and Method for Fabricating the Same | |
JPH0878619A (ja) | 電力用半導体装置 | |
WO2023090137A1 (ja) | 半導体素子および半導体装置 | |
US20240297148A1 (en) | Power module with improved semiconductor die arrangement for active clamping |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100907 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101028 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101214 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110121 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110215 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110228 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |