JPH04111324A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置に関し、特に、パワートランジス
タを搭載した単体構造の半導体装置に適用して有効な技
術に関するものである。

〔従来の技術〕

縦型の絶縁ゲート型電界効果トランジスタを搭載する囃
体構造の半導体装置として、所謂パワートランジスタが
知られている。この絶縁ゲート型電界効果トランジスタ
は半導体基板でドレイン領域（ｎ型半導体領域）を構成
する。チャネル形成領域（ｎ型半導体領域）はドレイン
領域の主面部に形成される。ソース領域（ｎ型半導体領
域）はチャネル形成領域の主面部に形成される。ゲート
電極は。

ドレイン領域とソース領域との間において、チャネル形
成領域上にゲート絶縁膜を介在して構成される。ゲート
電極は通常ゲート材例えば多結晶珪素膜で形成される。

前記絶縁ゲート型電界効果トランジスタは１例えば特開
昭６１−２４８４７５号公報に記載されるように、ゲー
ト電極、ソース領域の夫々を独立に外部端子（ポンディ
ングパッド）に接続する。この種の単体構造の半導体装
置は、複数個のトランジスタを回路システムとして集積
化した所謂工ＣやＬＳＩと異なり、アルミニウム配線の
単層構造で構成される。つまり、前記ゲート電極と外部
端子とを接続する配線、ソース領域と外部端子とを接続
する配線及び前記外部端子は単層のアルミニウム配線で
構成される。前記ＩＣやＬＳＩは、配線の引き回しに基
づく配線の占有面積を低減するために２層又はそれ以上
の配線層数を有する多層構造で構成される。これに対し
て、単体構造の半導体装置は、ゲート電極と外部端子間
、ソース領域と外部端子間の夫々を配線で結線するのみ
で、交差配線の必要性がなく、多層構造にする必要がな
い。また、単体ｍ造の半導体装置は、＊造プロセスの増
加になるので、アルミニウム配線のは層構造で構成され
る。

前記絶縁ゲート型電界効果トランジスタのゲート電極は
半導体基板の主面上の大半に形成される。

このゲート電極と外部端子とを接続するアルミニウム配
線は、つなぎ配線として平面的に細長いパターンで形成
され、半導体基板の主面上の少ない一部の領域を占有す
る。一方、ソース領域と外部端子とを接続するアルミニ
ウム配線は、前記一部の領域を除く、半導体基板の主面
上の大半の領域を占有する。

このように構成される啄体構造の半導体装置は、本発明
者の検討によれば、下記の問題点がある。

（１）前記絶縁ゲート型電界効果トランジスタのゲート
電極と外部端子との間を接続するアルミニウム配線の配
、Ｉ！１１１が小さく、このアルミニウム配線の抵抗値
が増大する。このため、絶縁ゲート型電界効果トランジ
スタのスイッチング速度が低下し、単体構造の半導体装
置の周波数特性が劣化する。

（２）前記ゲート電極と外部端子とを接続するアルミニ
ウム配線の下部において、半導体基板の主面上には素子
分離絶縁膜が形成される。この素子分離絶縁膜は半導体
基板の非活性領域に形成され、この非活性領域には原則
として絶縁ゲート型電界効果トランジスタを搭載できな
い、このため、絶縁ゲート型電界効果トランジスタは、
半導体基板の活性領域の占有面積が低下し、ゲート幅寸
法を充分に確保できず、ソース領域−ドレイン領域間に
流れる電流量が減少するので、駆動能力が低下する。ま
た、絶縁ゲート型電界効果トランジスタの駆動能力を増
加するには、半導体基板の活性領域の面積を増加する必
要があり、単体構造の半導体装置の集積度が低下する。

（３）前記問題点（１）を解決するために、アルミニウ
ム配線の本数或は面積を増加すると、逆に、ソース領域
と外部端子とを接続するアルミニウム配線の占有面積が
減少する。このため、絶縁ゲート型電界効果トランジス
タのソース領域に供給できる電流量が制限されるので、
駆動能力が低下する。また、前記ゲート電極と外部端子
とを接続するアルミニウム配線の本数或は面積の増加は
、素子分離絶縁膜の占有面積を増大し、単体構造の半導
体装置の集積度を低下する。

（４）前記問題点（１）乃至（３）を解決するために、
アルミニウム配線の膜厚を厚くすると、！１造プロセス
での加工精度が低下する。加工精度の低下は、アルミニ
ウム配線のパターンサイズを増大し、前述の素子分離絶
縁膜の占有面積を増大する。また、加工精度の低下は、
アルミニウム配線のパターンサイズを増大し、絶縁ゲー
ト型電界効果トランジスタの配列ピッチを増大する。こ
のため、単体構造の半導体装置の集積度が低下する。

本発明者は、この種の問題点を解決するために。

公知技術ではないが、単体構造の半導体装置にアルミニ
ウム配線の２層構造を採用する技術を提案した（特願平
２−１０４９０７号）、この本発明者が提案した技術は
、単体構造の半導体装置において、絶縁ゲート型電界効
果トランジスタのゲート電極、ソース領域の夫々が、下
層のアルミニウム配線、上層のアルミニウム配線のいず
れかを介して外部端子に接続される技術である。つまり
、この技術は、絶縁ゲート型電界効果トランジスタのゲ
ート電極と外部端子との間のゲート抵抗値、ソース領域
と外部端子との間のソース抵抗値の夫々を相互に独立に
低減できるので、周波数特性の向上、駆動能力の向上及
び集積度の向上を図れる。

前記囃体構造の半導体装置の開発に先立ち、本発明者は
、２層構造のアルミニウム配線の下層、上層の夫々の間
の層間絶縁膜として有機系の絶縁膜を採用した。具体的
には有機系の絶縁膜としてポリイミド系樹脂膜を使用し
た。ポリイミド系樹脂膜は、成膜性が良好で、無機系の
絶縁膜例えばＰＳＧ膜に比べてクラックの発生が少ない
ので。

上層配線が広い領域に形成される単位構造の半導体装置
においては絶縁耐圧を高めるうえで最適である。

〔発明が解決しようとする課題〕

しかしながら、本発明者は、前述の単体構造の半導体装
置の開発中に、上層のアルミニウム配線の一部が剥離す
る（膨れる）不良が多発する事実を確認した。また１本
発明者は、下層、上層の夫々のアルミニウム配線の接続
領域において、上層のアルミニウム配線が断線する不良
が多発する事実を確認した。これらの不良は、有機系の
層間絶縁膜上の全面に上層のアルミニウム配線を堆積後
。

熱処理工程を行うことにより発生する。この熱処理工程
は、絶縁ゲート型電界効果トランジスタの電気的特性の
安定化、ゲート電極又はソース領域とアルミニウム配線
との接続部でのオーミック特性の安定化等を目的とし、
窒素ガス雰囲気中、４００〜４５０［Ｔ：］の温度で行
われる。つまり、前記層間絶縁膜として使用されるポリ
イミド系樹脂膜は、水分や空気等のガスを吸収する性質
があり。

前述の熱処理工程の際にガスを放出する。この放出され
るガスは、ポリイミド系樹脂膜の実質的にすべての表面
が上層のアルミニウム配線で覆われるので、放出経路が
遮断され、ポリイミド系樹脂膜と上層のアルミニウム配
線との間の界面領域に溜り、上層のアルミニウム配線を
押し上げる。

本発明の目的は、下層配線と上層配線との間に有機系の
眉間絶縁膜を構成する囃体構造の半導体装置において、
前記有機系の層間絶縁膜から放出されるガスに基づく不
良を低減することが可能な技術を提供することにある。

本発明の他の目的は、前記目的を達成すると共に、前記
有機系の層間絶縁膜から放出されるガスを効率良く上層
配線の外部に放出することが可能な技術を提供すること
にある。

本発明の他の目的は、前記目的を達成すると共に、上層
配線の加工精度を向上することが可能な技術を提供する
ことにある。

本発明の前記ならびにその他の目的と新規な特徴は１本
明細書の記述及び添付図面によって明らかになるであろ
う。

〔課題を解決するための手段〕

本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、下記のとおりである。

（１）半導体基板でドレイン領域を形成する絶縁ゲート
型電界効果トランジスタのゲート電極、ソース領域の夫
々が外部端子に接続される、単体構造の半導体装置にお
いて、前記絶縁ゲート型電界効果トランジスタのゲート
電極、ソース領域の夫々を、有機系の層間絶縁膜で絶縁
分離される下層配線、活性領域の実質的に全域を覆う上
層配線のいずれかを介して外部端子に接続し、前記上層
配線に複数個の貫通孔を構成する。

（２）前記手段（１）の絶縁ゲート型電界効果トランジ
スタは、ソース領域、ドレイン領域、ゲート電極の夫々
を並列接続し、行列状に配置された複数個で構成され、
前記複数個の絶縁ゲート型電界効果トランジスタの夫々
のソース領域又はゲート電極と前記上層配線との接続領
域以外の領域に前記貫通孔を配置する。

（３）前記手段（２）の貫通孔は、前記複数個の絶縁ゲ
ート型電界効果トランジスタの夫々のゲート電極又はソ
ース領域と前記下層配線との接続領域上に配置され、こ
の接続領域の下層配線の平面サイズに比べて小さい平面
サイズで構成される。

〔作　　用〕

上述した手段（１）によれば、前記上層配線の堆積後に
行われる熱処理工程において、前記有機系の層間絶縁膜
に吸収された水分、空気等のガスが、上層配線の複数個
の貫通孔を通して外部に放出できるので、前記有機系の
層間絶縁膜と上層配線との間の界面領域での前記ガスの
溜りに基づく上層配線の剥［（配線膨れ）を防止できる
。この結果、単体構造の半導体装置の外観不良を低減で
き、又下層配線と上層配線との接続領域での上層配線の
断線不良を低減できる。

上述した手段（２）によれば、前記複数個の絶縁ゲート
型電界効果トランジスタ（ユニットセル）の配列、配置
個数の夫々に対応した複数個の貫通孔を規則的に配置で
きる。

上述した手段（３）によれば、前記下層配線の段差領域
にかからず、下層配線の平担な表面上の層間絶縁膜の表
面の平担な領域に前記貫通孔を形成したので、フォトリ
ソグラフィ技術での上層配線のパターンニングの際の回
折現象（ハレーション現象）を低減し、上層配線の加工
精度を向上できる。

以下１本発明の構成について、絶縁ゲート型電界効果ト
ランジスタを搭載する曝体構造の半導体装置（パワート
ランジスタ）に本発明を適用した実施例とともに説明す
る。

なお、実施例を説明するための全回において。

同一機能を有するものは同一符号を付け、その繰り返し
の説明は省略する。

〔発明の実施例〕

（実施例Ｉ） 本発明の実施例Ｉである絶縁ゲート型電界効果トランジ
スタを搭載する単体構造の半導体装置の概略構成を第２
図（チップレイアウト図）で示す。

第２図に示すように、単体構造の半導体装１！２０は平
面形状が方形状の半導体チップで構成される。

このサイズに限定されないが、単体構造の半導体装置２
０は例えば２　［ｍ　ｍ］　Ｘ　２　［ｍ　ｍ］の方形
状の半導体チップで構成される。

この単体構造の半導体装置２０は２層配線構造で構成さ
れる。つまり、第１層目の金属配線（下層配線）８及び
その上層の導電層に形成される第２層目の金属配線（上
層配線）１０で構成される。この金属配線８．１０の夫
々は、例えば後述するゲート材（多結晶珪素膜）に比べ
て比抵抗値が小さい、アルミニウム又はアルミニウム合
金で形成する。

前記２層配線構造のうち第１層目の金属配線８は、その
平面パターンの詳細については後述するが、バッファ領
域１３で周囲を囲まれた有効エリア１４内においてほぼ
全域に構成される。有効エリア１４内は複数個の絶縁ゲ
ート型電界効果トランジスタＱが配列される活性領域で
ある。バッファ領域１３は、絶縁ゲート型電界効果トラ
ンジスタＱの特にドレイン領域の耐圧を確保する目的で
構成される。また、バッファ領域１３は、半導体チップ
の端面が損傷した場合に、絶縁ゲート型電界効果トラン
ジスタＱの特性に影響を及ぼさない目的で構成される。

このバッファ領域１３は例えば半導体チップの端面から
内側に向って約１００［μｍ］の寸法で構成される。

前記第１層目の金属配線８は主に絶縁ゲート型電界効果
トランジスタＱのゲート電極（６）に接続される金属配
線８Ｇ、ソース電極８８の夫々を構成する。前記金属配
線８Ｇは層間絶縁膜（９）に形成される開口９Ｇを通し
て外部端子（ポンディングパッド）ＩＯＧＰに接続され
る。外部端子１００Ｐは第２層目の金属配線１０で形成
され、外部端子１００Ｐに必要な少ない面積において、
半導体装置２０の平面々積を占有する。外部端子１００
Ｐには最終保護膜（１１）に形成されたボンディング開
口１１Ｔを通してボンディングワイヤ１２が接続される
。

前記２層配線構造のうち第２層目の金属配、１１１０は
、その平面パターンの詳細については同様に後述するが
、有効エリア１４内においてほぼ全域に構成される。第
２層目の金属配線１０は主に絶縁ゲート型電界効果トラ
ンジスタＱのソース領域（４）に接続される金属配線１
０Ｓ、外部端子１０ＳＰ及び前記外部端子１００Ｐを構
成する。前記金属配線１０Ｓ。

外部端子１０３Ｐの夫々は同一導電層に形成されかつ一
体に構成される。つまり、金属配線１０Ｓは、外部端子
１００Ｐの領域を除き、半導体装置２０の平面々積の大
半を占有し、外部端子１０３Ｐは金属配線１０Ｓの一部
の領域を利用し構成される。外部端子１０５Ｐにはボン
ディング開口１１Ｔを通してボンディングワイヤ１２が
接続される。

この囃体構造の半導体装置２０の有効エリア１４内には
複数個の絶縁ゲート型電界効果トランジスタＱが規則的
に配置される。絶縁ゲート型電界効果トランジスタＱの
構成について、第１図（第３図の■−■切断線で切った
領域に相当する要部断面図）、第３図（第２図の符号■
で囲まれた領域の要部拡大平面図）及び第４図（第２図
の符号■で囲まれた領域の要部拡大平面図）で示す。

第１図及び第３図に示すように、絶縁ゲート型電界効果
トランジスタＱは高不純物濃度のｎ゛型半導体基板１の
主面に構成される。具体的には、絶縁ゲート型電界効果
トランジスタＱはｎ°型半導体基板１の主面上に成長さ
せた低不純物濃度のｎ型エピタキシャル層２の主面に構
成される。例えば、ｎ°型半導体基板１は４００〜５ｏ
Ｏ［μｍ］程度の厚さで構成される。ｎ型エピタキシャ
ル層２は５〜１００［μｍ］程度の厚さで構成される。

この絶縁ゲート型電界効果トランジスタＱは、主にチャ
ネル形成領域、ゲート絶縁膜５、ゲート電極６、ソース
領域及びドレイン領域で構成される。

前記ドレイン領域はｎ型エピタキシャル層２及びｎ°型
半導体基板１で構成される。トレイン領域は図示しない
がＤ°型半導体基板１の前記主面と対向する裏面を介し
て外部装置に接続される。

チャネル形成領域はゲート電極６間においてｎ型エピタ
キシャル層２の主面部に形成されたｐ型半導体領域３で
構成される。

ソース領域はゲート電極６の側部においてｐ型半導体領
域３の主面部に形成されたｎ゛型半導体領域４で構成さ
れる。

ゲート絶縁膜５はソース領域とドレイン領域との間にお
いてチャネル形成領域であるｐ型半導体領域３の主面上
に形成される。ゲート絶縁膜５は例えば酸化珪素膜で形
成される。

ゲート電極６は前記ゲート絶縁膜５上に形成される。こ
のゲート電極６はゲート材例えば多結晶珪素膜で形成さ
れる。ゲート電極６は、第３図に示すように、平面形状
が網目模様（メツシュ模様又は格子模様）に構成され、
有効エリア１４内のほぼ全域に配置される。前述のソー
ス領域であるｎ゛型半導体領域４はこのゲート電極６の
網目模様で囲まれた領域内においてチャネル形成領域の
主面部に形成される。

このように構成される絶縁ゲート型電界効果トランジス
タＱは、単体構造の半導体装置２０の有効エリア１４内
において、例えば約数千個〜数万個、並列接続され、行
列状に配列される。つまり、絶縁ゲート型電界効果トラ
ンジスタＱは、その配置数が増加すればするほど、単位
面積当りのゲート幅寸法が増加でき、ソース領域−ドレ
イン領域間に流せる電流量を増加できる。

前記絶縁ゲート型電界効果トランジスタＱのゲート電極
６は、第１層目の金属配線８で形成された金属配Ｉ！８
Ｇに接続され、この金属配線８Ｇを通して前述の外部端
子１００Ｐに接続される。金属配、Ｉ！８Ｇは、ゲート
電極６の上層の導電層に形成され、このゲート電極６の
網目模様と実質的に同様の網目模様で、ゲート電極６に
沿って延在しかつこのゲート電極６と電気的に接続され
る。ゲート電極６．金属配線８Ｇの夫々の接続は層間絶
縁膜７に形成された開ロアＧを通して行われる。開ロア
Ｇは、第３図に示すようにゲート電極６の延在方向に所
定のピッチで複数個配置するか１図示しないがゲート電
極６の延在方向に細長いスリット形状で構成する。つま
り、金属配線８Ｇはゲート電極６のそれよりも比抵抗値
が小さい裏打ち配線として構成する。したがって、金属
配線８Ｇの下部の領域は、ゲート電極６を延在する活性
領域であるので５基本的に素子分離絶縁膜（フィールド
酸化膜）は存在しない、前記金属配線８Ｇは、ゲート電
極６の配列ピッチを損なわないために、ゲート電極６と
同程度或はそれに比べて若干小さい配線幅寸法で形成す
る。また、金属配線８Ｇは。

加工精度を高めるために、薄い膜厚で形成する。

例えば、金属配線８は１［μｍ］程度の膜厚で形成する
。

前記層間絶縁膜７は成膜性が良好（ステップカバレッジ
が良好）でクラックの発生が少ない絶縁性の有機系材料
で形成する。具体的に、層間絶縁膜７は、例えばポリイ
ミド系樹脂膜で形成され。

１０００−５０００［ｎｍ１程度の膜厚で形成サレる。

このポリイミド系樹脂膜は、塗布（ＳＯＧ：Ｓ　ｐｉｎ
　Ｏｎ　Ｇ　１ａｓｓ）法で塗布され、ベーク処理で硬
化させることにより形成される。

前記絶縁ゲート型電界効果トランジスタＱのソース領域
であるｎ゛型半導体領域４は第１層目の金属配線８で形
成されたソース電極８Ｓに接続される。このソース電極
８Ｓは、ゲート電極６の網目模様で囲まれた領域内にお
いて、平面形状が方形状の島領域で構成される。このソ
ース電極８Ｓは層間絶ＪｉｌＣ膜７に形成された開ロア
Ｓを通してソース領域であるｎ°型半導体領域４に接続
される。このソース電極８Ｓは第２層目の金属配線１０
で形成された金属配線１０Ｓを通して外部端子１ｏｓｐ
に接続される。ソース電極８Ｓ、金属配線１０Ｓの夫々
の接続は層間絶縁膜９に形成された開口９　、Ｓを通し
て行われる。開口９Ｓは複数個の夫々のソース電極８Ｓ
毎に形成される。金属配線１０５は、前述のように有効
エリア１４内において、外部端子１０ＧＰ、１０ＳＰの
夫々の領域を除き、全域に構成される。金属配線１０Ｓ
はソース抵抗値を低減しかつボンディング時に下層の層
や絶縁ゲート型電界効果トランジスタＱに損傷を及ぼさ
ない厚い膜厚で形成する。例えば、この金属配線１０Ｓ
は３．５〜５゜０［μｍ］程度の膜厚で形成する。

前記金属配線１０Ｓの下地膜となる層間絶縁膜９は、前
記層間絶縁膜７と同様に、成膜性が良好でクラックの発
生が少ない絶縁性の有機系材料例えばポリイミド系樹脂
膜で形成される。このポリイミド系樹脂膜は例えば１０
ｏＯ〜５０００［ｎｍ］程度の膜厚で形成される。

前記金属配線１０Ｓには、第１図及び第４図に示すよう
に、複数個の貫通孔１０Ｈが構成される。この貫通孔１
０Ｈは下層のソース電極８Ｓ及び金属配線８Ｇと上層の
金属配線１０Ｓとの間の層間絶縁膜９の表面を露出する
。この貫通孔１０Ｈは、基本的に、上層の金属配線１０
をスパッタ法又は蒸着法で堆積し、上層の金属配線１０
をパターンニングした後、熱処理工程を施した際に層間
絶縁膜９から放出されるガス（水蒸気、空気等）を外部
に放出する目的で構成される。熱処理工程は、絶縁ゲー
ト型電界効果トランジスタＱの電気的特性の安定化。

ｎ゛型半導体領域４やｐ型半導体領域３とソース電極８
Ｓとのオーミック特性の安定化等を目的として行われる
。この熱処理工程は例えば窒素ガス雰囲気中において４
００〜４５０［’Ｃ］の温度で行われる。

前記貫通孔１０Ｈは、上層の金属配線１０Ｓのうち、下
層のソース電極８Ｓとの接続領域（ソース領域上）は配
置できないので、下層の金属配線８Ｇ上の領域（ゲート
電極６上）に配置する。貫通孔１０Ｈは、本実施例にお
いては第４図に示すように、金属配線１０Ｓの抵抗値を
できる限り小さくする目的で、４個の絶縁ゲート型電界
効果トランジスタＱ（４個のユニットセル）で囲まれた
領域内に１個配置される。また、換言すれば、貫通孔１
０Ｈは下層の金属配線８Ｇの格子模様の各格子点に相当
する位置に配置される。一方、貫通孔１０Ｈは、眉間絶
縁膜９から放出されるガスを効率良く放出する目的で、
第３図及び第４図に示す開ロアＧの配置される領域に対
応した位置に複数配置してもよい。

また、前記貫通孔１０Ｈは上層の金属配線１０Ｓの下地
膜としての眉間絶縁膜９の表面が平担な領域に配置され
る。つまり、貫通孔１０Ｈは、下層の金属配線８Ｇ上に
配置され、この金属配線８Ｇの平面サイズ（配線幅寸法
）に比べて小さい平面サイズで構成される。この貫通孔
１０Ｈは、少なくとも、製造プロセスにおける金属配線
８Ｇとの合せ余裕寸法に相当する分、小さい平面サイズ
で構成される。貫通孔１０Ｈの平面形状は、本実施例に
おいては正方形状で構成されるが１円形状やスリット形
状で構成してもよい。

前記第２層目の金属配線１０の上層に形成される最終保
護膜１１は、層間絶縁膜７．９の夫々と同様に、有機系
材料例えばポリイミド系樹脂膜で形成する。

このように、ｎ゛型半導体基板１でドレイン領域を形成
する絶縁ゲート型電界効果トランジスタＱのゲート電極
６．ソース領域（ｎ”型半導体領域４）の夫々が外部端
子１０ＧＰ、１ｏｓｐの夫々に接続される。単体構造の
半導体装置２０において、前記絶縁ゲート型電界効果ト
ランジスタＱのゲート電極６、ソース領域の夫々を、有
機系の層間絶縁膜９で絶縁分離される下層の金属配線８
Ｇ、活性領域の実質的に全域を覆う上層の金属配線１０
Ｓの夫々を介して外部端子１００Ｐ、ｌ０３Ｐに接続し
、前記上層の金属配線１０Ｓに複数個の貫通孔１０Ｈを
構成する。この構成により、前記上層の金属配線１０Ｓ
の堆積後に行われる熱処理工程において、前記有機系の
眉間絶縁膜９に吸収された水分、空気等のガスが、上層
の金属配線１０Ｓの複数個の貫通孔１０Ｈを通して外部
に放出できるので、前記有機系の層間絶縁膜９と上層の
金属配線１０５との間の界面領域での前記ガスの溜りに
基づく上層の金属配線１０Ｓの剥離（配線膨れ）を防止
できる。この結果、単体構造の半導体装Ｗ２０の外観不
良を低減でき。

又下層のソース電極８Ｓと上層の金属配線１０５との接
続領域での上層の金属配線１０Ｓの断線不良を低減でき
る。なお１本実施例においては、下層の金属配線８Ｇ、
ソース電極８Ｓの夫々の下地膜に有機系の眉間絶縁膜７
を形成しているが、下層の金属配線８Ｇ、ソース電極８
Ｓの夫々の間に両者間を電気的に分離するスペースが存
在し、このスペースが貫通孔として作用するので、下層
の金属配線８には貫通孔を形成しなくてもよい。

また、前記絶縁ゲート型電界効果トランジスタＱは、ソ
ース領域、ドレイン領域、ゲート電極６の夫々を並列接
続し、行列状に配置された複数個で構成され、前記複数
個の絶縁ゲート型電界効果トランジスタＱの夫々のソー
ス電極８Ｓと前記上層の金属配線１０５との接続領域以
外の領域（ゲート電極６と下層の金属配線８Ｇとの接続
領域）に前記貫通孔１０Ｈを配置する。この構成により
、前記複数個の絶縁ゲート型電界効果トランジスタＱの
配列、配置個数の夫々に対応した複数個の貫通孔１０Ｈ
を規則的にかつ効率良く配置できる。

また、前記貫通孔１０Ｈは、前記複数個の絶縁ゲート型
電界効果トランジスタＱの夫々のゲート電極６と前記下
層の金属配線８Ｇとの接続領域上に配置され、この接続
領域の下層の金属配！８Ｇの平面サイズに比べて小さい
平面サイズで構成される。この構成により、前記下層の
金属配！１８Ｇの段差領域にかからず、下層の金属配線
８Ｇの平担な表面上の層間絶縁膜９の表面の平担な領域
に前記貫通孔１０Ｈを形成したので、フォトリソグラフ
ィ技術での上層の金属配線１０のパターンニングの際の
回折現象（ハレーション現象）を低減し、上層の金属配
線１０の加工精度を向上できる。

（実施例■） 本実施例■は、前記単体構造の半導体装置において、２
層構造の配線層を上下入れ変えた、本発明の第２実施例
である。

本発明の実施例■である単体構造の半導体装置に搭載さ
れた絶縁ゲート型電界効果トランジスタを第５図及び第
６図（要部拡大平面図）で示す。

本実施例■の単体構造の半導体装置２０は、第５図及び
第６図に示すように、絶縁ゲート型電界効果トランジス
タＱのゲート電極６に第１層目の金属配線８で形成され
た金属ゲート電極８Ｇを介在して第２層目の金属配線１
０で形成された金属配線１０Ｇが接続される。金属ゲー
ト電極８Ｇは島形状で形成され、金属配線１０Ｇは、有
効エリア１４内において全域に形成され、外部端子１０
０Ｐに接続される。ソース領域であるｎ°型半導体領域
４には第１層目の金属配線８で形成された網目模様の金
属配線８Ｓが接続される。金属配線８Ｓは外部端子１０
８Ｐに接続される。

前述の実施例■と同様に、第６図に示すように、上層の
金属配線１０Ｇには貫通孔１０Ｈが構成される。

貫通孔１０）（は、上層の金属配線１０Ｇのうち、下層
の金属ゲート電極８Ｇとの接続領域以外の領域、つまり
金属電極８Ｓ上に配置される。本実施例においては、貫
通孔１０Ｈは、４個の絶縁ゲート型電界効果トランジス
タＱで囲まれた領域内に４個配置される。

このように構成される単体構造の半導体装置２０は、前
記実施例夏と実質的に同様の効果を奏することができる
。

以上１本発明者によってなされた発明を、前記実施例に
基づき具体的に説明したが１本発明は。

前記実施例に限定されるものではなく、その要旨を逸脱
しない範囲において種々変更可能であることは勿論であ
る。

例えば、本発明は、Ｐ型半導体基板をドレイン領域とす
る絶縁ゲート型電界効果トランジスタを搭載した単体構
造の半導体装置に適用できる。

また、本発明は、半導体基板をコレクタ領域とするバイ
ポーラトランジスタを搭載した単体構造の半導体装置に
適用できる。この場合、本発明は、エミッタ領域、ベー
ス領域の夫々を２層構造の配線のいずれかを介して外部
端子に接続し、上層の配線に貫通孔を構成する。

また、本発明は、単体構造の半導体装置を３層又はそれ
以上の多層金属配線構造で構成してもよい。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡囃に説明すれば、下記のとおりであ
る。

下層配線と上層配線との間に有機系の層間絶縁膜を構成
する単体構造の半導体装置において、前記有機系の層間
絶縁膜から放出されるガスに基づく不良を低減できる。

また、前記単体構造の半導体装置において、前記有機系
の層間絶縁膜から放出されるガスを効率良く上層配線の
外部に放出できる。

また、前記単体構造の半導体装置において、上層配線の
加工精度を向上できる。

【図面の簡単な説明】

第１図は、本発明の実施例！である絶縁ゲート型電界効
果トランジスタを搭載する単体構造の半導体装置の要部
断面図、 第２図は、前記単体構造の半導体装置のチップレイアウ
ト図、 第３図及び第４図は、前記絶縁ゲート型電界効果トラン
ジスタの要部拡大平面図、 第５図及び第６図は、本発明の実施例■である絶縁ゲー
ト型電界効果トランジスタを搭載する単体構造の半導体
装置の要部拡大平面図である。 図中、工・・・半導体基板、２・・・エピタキシャル層
（ドレイン領域）、３・・・ｐ型半導体領域（チャネル
形成領域）、４・・・ｎ°型半導体領域（ソース領域）
、６・・・ゲート電極、８．８Ｇ、８Ｓ・・・第１層目
の金属配線、１０．　ＩＯＧ、　ＩＯＳ・・・第２層目
の金属配線。 １００　Ｐ　、　ＩＯＳ　Ｐ・・・外部端子、ＩＯＨ・
・・貫通孔、Ｑ・・・絶縁ゲート型電界効果トランジス
タである。 第１図

Claims (1)

1. 【特許請求の範囲】 １、半導体基板でドレイン領域を形成する絶縁ゲート型
   電界効果トランジスタのゲート電極、ソース領域の夫々
   が外部端子に接続される、単体構造の半導体装置におい
   て、前記絶縁ゲート型電界効果トランジスタのゲート電
   極、ソース領域の夫々が、有機系の層間絶縁膜で絶縁分
   離される下層配線、活性領域の実質的に全域を覆う上層
   配線のいずれかを介して外部端子に接続され、前記上層
   配線に複数個の貫通孔が構成されたことを特徴とする半
   導体装置。 ２、前記絶縁ゲート型電界効果トランジスタは、ソース
   領域、ドレイン領域、ゲート電極の夫々を並列接続し、
   行列状に配置された複数個で構成され、前記複数個の絶
   縁ゲート型電界効果トランジスタの夫々のソース領域又
   はゲート電極と前記上層配線との接続領域以外の領域に
   前記貫通孔が配置されることを特徴とする請求項１に記
   載の半導体装置。 ３、前記貫通孔は、前記複数個の絶縁ゲート型電界効果
   トランジスタの夫々のゲート電極又はソース領域と前記
   下層配線との接続領域上に配置され、この接続領域の下
   層配線の平面サイズに比べて小さい平面サイズで構成さ
   れることを特徴とする請求項２に記載の半導体装置。