JP2919257B2 - 多層配線半導体装置 - Google Patents

多層配線半導体装置

Info

Publication number
JP2919257B2
JP2919257B2 JP5342848A JP34284893A JP2919257B2 JP 2919257 B2 JP2919257 B2 JP 2919257B2 JP 5342848 A JP5342848 A JP 5342848A JP 34284893 A JP34284893 A JP 34284893A JP 2919257 B2 JP2919257 B2 JP 2919257B2
Authority
JP
Japan
Prior art keywords
wiring
layer
pitch
semiconductor device
delay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5342848A
Other languages
English (en)
Other versions
JPH07169842A (ja
Inventor
孝一郎 奥村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP5342848A priority Critical patent/JP2919257B2/ja
Priority to US08/356,675 priority patent/US5631478A/en
Publication of JPH07169842A publication Critical patent/JPH07169842A/ja
Application granted granted Critical
Publication of JP2919257B2 publication Critical patent/JP2919257B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は多層配線半導体装置に関
し、特に５層以上の配線層を有する半導体装置に関す
る。
【０００２】
【従来の技術】半導体装置集積回路の素子の微細化が進
展されるのに伴ないＭＯＳＦＥＴのオン抵抗が減少して
ゲート回路自体の動作速度は向上するが、ゲート回路間
を相互接続する配線も細幅化されてきているため、ＣＲ
時定数に起因する配線遅延が素子の微細化とともに増大
している。これは配線が微細になるにつれて、単位長さ
当たりの配線抵抗が増大する上に、微細化とともに集積
回路に搭載されるゲート回路数が増大し、これらを接続
する相互配線のレイアウトが複雑となって配線長を短縮
することが困難になってきたことによる。
【０００３】例えば、米国特許５０６００４５号に開示
されているように、素子を接続する複数の配線層の配線
ピッチが同一である多層配線半導体装置においては、図
６に示すように、配線の微細化が進み、配線ピッチが小
さくなるにつれて配線遅延は増大し、特に長い配線長の
場合には配線遅延の増大が急激であり、ゲート回路自体
の遅延を配線遅延が大幅に上まわる状況となる。一方、
多層配線半導体装置においては、配線ピッチが１μｍ程
度より小さくなると、微細化、高集積化に逆比例して装
置の動作速度が低下するという不都合が生じる。
【０００４】このような従来の多層配線半導体装置の問
題点を改良するものとして、第１に、特開昭６０−３４
０３９号公報では、多層配線を構成する第ｎ層の配線ピ
ッチを第（ｎ−２）層の配線ピッチの２倍とするという
構造が提案されている。この構造は、図７に示すよう
に、最下層の第１層配線３０１は配線ピッチａでＸ方向
に配置され、その上層の第２層配線３０２は配線ピッチ
ｂで第１層配線３０１とは直交するＹ方向に配置され、
その上層の第３層配線３０３は配線ピッチが第１層配線
３０１の２倍の２ａでＸ方向に配置され、その上層の第
４層配線３０４は第２層配線３０２の２倍の２ｂの配線
ピッチでＹ方向に配置される。この多層配線半導体装置
においては、長い配線では配線ピッチが大きいために配
線幅を大きくでき、抵抗の小さい第３層配線３０３及び
第４層配線３０４を優先的に使用することにより、長い
配線の配線遅延を低減することができる。
【０００５】さらに第２の改良構造として特開昭６３−
１３２４４８号公報では、配線に要求される遅延に応じ
て配線幅を自動的に変える構造が提案されている。或い
は、第３の改良構造として特願平１−４３８００号で
は、マクロセル間の配線ピッチを２．５μｍ以上とする
という構造が提案されている。この後者の構造を図８に
示す。図８において、ゲート回路を含むセル（又はマク
ロセル）Ｓ１１と別のセルＳ１２の距離が小さい場合に
は細い配線幅でかつ小さい配線ピッチの配線４０１を用
いて結線し、セルＳ１１と別のセルＳ１２の距離が遠い
場合は太い幅の配線４０２を用いて配線する。
【０００６】
【発明が解決しようとする課題】しかしながら、第１の
改良構造においては、第３層配線３０３、第４層配線３
０４の配線ピッチが大きいため配線本数が制限され、微
細化に伴う集積度の向上には追随できないという問題が
あった。また、第２および第３の各改良構造では、いず
れも配線に要求される特性により配線ピッチを変える必
要があるため、配線格子の規則性が乱されることにな
り、ゲートアレイやスタンダードセルのような規則的な
配線格子を前提としている集積回路においては、ゲート
回路セル間の配線用ＣＡＤのアルゴリズムがきわめて複
雑となり、配線密度の確保と配線に要するコンピュータ
の計算時間の両立が困難であるという問題があった。本
発明の目的は、配線遅延の増大を防止する一方で高集積
化を可能とし、かつ配線の自動配線設計を可能にした多
層配線半導体装置を提供することにある。
【０００７】
【課題を解決するための手段】本発明は、５層以上の多
層配線層のうち、第１層から第３層の各配線層を第１の
配線ピッチとし、それよりも上層の各配線層の配線ピッ
チを第１の配線ピッチより大きい第２の配線ピッチとす
る。例えば、第１の配線ピッチを２μｍ未満とし、第２
の配線ピッチを２μｍ以上で３μｍ以下とする。また、
第１層から第３層の各配線層の配線ピッチをＭＯＳＦＥ
Ｔの最小ゲート長の４．５倍以上で５．５倍以下の同一
ピッチとする。
【０００８】
【作用】第１層から第３層の各配線層は一般に短い配線
として構成されるため、その配線ピッチを２μｍ未満と
することで、配線幅の微細化を可能とし、半導体装置の
高集積化を実現する。また、第４層以上の各配線層は比
較的に長い配線として構成されるため、その配線ピッチ
を２μｍから３μｍの間とすることで、配線幅を大きく
し、配線遅延を防止し、半導体装置の高速動作を可能と
する。
【０００９】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の一実施例の半導体装置１００の平面
図であり、図示の横方向（Ｘ方向）に延在される多数の
スタンダードセル列１０６が図示の縦方向（Ｙ方向）に
配列され、かつ半導体装置（チップ）１００の周辺部に
は入出力バッファ１０７とボンディングパッド１０８が
配列されている。そして、前記スタンダードセル列１０
６の間に、スタンダードセル列に対して平行に設けられ
た配線チャネル領域の第１層間絶縁膜上に第１層配線１
０１が配置され、第２層間絶縁膜を介してこれと直交す
る方向に第２層配線１０２が配置され、第３層間絶縁膜
を介して第１層配線と同方向に第３層配線１０３が配置
されている。更に、第４層間絶縁膜を介して第４層配線
１０４が第２層配線１０２と同方向に配置され、第５層
間絶縁膜を介して第５層配線１０５が第１層配線１０１
及び第３層配線１０３と同方向に形成されている。な
お、この実施例では第１層ないし第５層の各配線はアル
ミニウムまたはアルミニウム合金で形成されているもの
とする。
【００１０】また、図２（ａ）にスタンダードセル列１
０６と平行なＸ方向の断面を示し、図２（ｂ）にスタン
ダードセル列１０６と直交するＹ方向の断面を示すよう
に、半導体装置１００のシリコン基板１１１の表面には
ゲート絶縁膜１１２を介してポリシリコン等のゲート電
極１１３が形成され、かつ不純物が拡散されてソース・
ドレイン領域１１４が形成され、これらでＭＯＳＦＥＴ
が構成されている。このＭＯＳＦＥＴは図１のスタンダ
ードセル列１０６に含まれ、ゲート回路を構成する。
【００１１】そして、このＭＯＳＦＥＴを覆うように、
第１層間絶縁膜１１５が形成され、この第１層間絶縁膜
１１５に設けられた第１接続孔１１６により第１層配線
１０１がソース・ドレイン領域１１４等に接続される。
また、第２層配線１０２は第２層間絶縁膜１１７に設け
られた第２接続孔１１８により第１層配線１０１と接続
される。同様に、第３層配線１０３は第３層間絶縁膜１
１９に設けられた第３接続孔１２０により第２層配線１
０２と接続される。以下、同様に第４層配線１０４、第
５層配線１０５はそれぞれ第４層間絶縁膜１２１に設け
られた第４接続孔１２２、第５層間絶縁膜１２３に設け
られた第５接続孔１２４によりそれぞれ第３層配線１０
３、第４層配線１０４に接続される。１２５は保護膜で
ある。
【００１２】ここで、第１層配線１０１、第２層配線１
０２、第３層配線１０３はそれぞれ２μｍ未満の同一の
配線ピッチで配置されている。一方、第４層配線１０４
と第５層配線１０５とはそれぞれ同一の配線ピッチで配
置されており、その配線ピッチは２μｍ以上で３μｍ以
下のいずれかの値に設定されている。このように、本実
施例では、第１層配線１０１、第２層配線１０２及び第
３層配線１０３を２μｍ未満の配線ピッチとする一方で
第４層配線１０４及び第５層配線１０５を２μｍ以上で
３μｍ以下の配線ピッチとすることにより、配線遅延の
発生を防止し、かつ集積密度の高い多層配線半導体装置
が得られることになる。その理由を次に説明する。
【００１３】図３は、配線長が長い場合の配線ピッチと
配線遅延の関係、および配線ピッチと配線格子面積との
関係を図示したものである。配線遅延は配線ピッチの減
少に伴い増大するが、その増大は配線長が長いほど著し
く、特に配線ピッチ２μｍ以下では急激な増大を示す。
したがって、配線長が長い配線には配線抵抗を小さくす
るために配線幅を１μｍ程度以上とれる配線ピッチが２
μｍ以上の配線を用いることが必要である。しかしなが
ら、配線ピッチが大きい配線は個々の配線格子が占有す
る面積が大きくなり、配線密度が低下することも同図に
より明らかであり、配線ピッチが２μｍ以上で３μｍ以
下の領域が配線遅延の発生を防止し、また集積密度の低
下も生じない領域であることが分かる。
【００１４】このことから、比較的に長い配線となる第
４層配線１０４および第５層配線１０５を配線ピッチが
２μｍ以上で３μｍ以下の配線として構成することによ
り、配線密度の低下を最小限におさえつつ配線遅延の低
減を図ることができる。一方、比較的に短い配線となる
第１層配線１０１、第２層配線１０２、第３層配線１０
３は配線遅延の影響が受け難いため、微細な配線ピッチ
を用いることができ、半導体装置全体としての高い集積
度を実現することができる。
【００１５】例えば、図４に示す本発明の多層配線半導
体装置におけるセル間結線の例を用いて説明する。図４
（ａ）はゲート回路セルＳ１，Ｓ２が近距離に配置され
ている場合で、ゲート回路セルＳ１，Ｓ２の入力端子，
出力端子が第２層配線１０２の一部で構成されているの
で、第２層配線１０２と第１層配線１０１が結線されて
いる。図４（ｂ）も同様にゲート回路セルＳ１とゲート
回路セルＳ２が比較的近傍に配置されている場合で、ゲ
ート回路セルＳ１の出力端子から第２層配線１０２，第
３層配線１０３，再び第２層配線１０２でゲート回路セ
ルＳ３上を通過し、さらに第３層配線１０３，第２層配
線１０２によりゲート回路セルＳ２の入力端子に接続し
ている。このように近い距離で配置されたゲート回路セ
ル同志の結線は配線長が短いために配線遅延が小さいの
で微細な配線ピッチの第１，２，３層配線を用いて集積
度を向上させる。
【００１６】これに対して遠く離れて位置するゲート回
路セル間を結線する場合は図４（ｃ）に示すように、ゲ
ート回路セルＳ１の出力端子から第２層配線１０２で取
り出された配線は第３層配線１０３を経て大きな配線ピ
ッチをもち、配線遅延の小さい第４層配線１０４及び第
５層配線１０５でゲート回路セルＳ２の近傍まで配線
し、第３層配線１０３を経て第２層配線１０２でゲート
回路セルＳ２の入力端子に接続される。このように、微
細配線ピッチの下層３層の配線と配線遅延の小さい上層
２層の配線を利用して配線することにより、高集積でか
つ配線遅延の小さい多層配線半導体装置を実現すること
ができる。
【００１７】ところで、第２層配線の配線ピッチの決定
法については、「ＣＭＯＳＶＬＳＩ設計の原理（丸善株
式会社）」の８８ページに記載されているように、ゲー
ト長の４倍の配線ピッチとすることが行われている。即
ち、図５（ａ）はゲート回路セルの平面図であり、第２
層配線の入力端子の中心線と出力端子の中心線の間隔
は、ゲート長（ゲート電極２０１の幅）Ｘの４倍とする
ことが記載されている。しかしながら、ゲート長Ｘが
０．３μｍ以下の超微細なＭＯＳＦＥＴを用いる場合に
ついて、製造面，特性面から綿密な検討を行った結果、
ソース・ドレイン領域に対するコンタクト２０２（図２
の第１接続孔１１６と同一）の面積縮小が第１層配線と
ソース・ドレイン等の拡散層との接触抵抗の急激な増大
を引き起こし、配線遅延の増大を加速することが判明し
た。なお、図において、２０３は第１メタル、２０４は
第２メタル、２０５は第２接続孔としてのスルーホー
ル、２０６はＰ型拡散層、２０７はＮ型拡散層である。
【００１８】一方、図５（ｂ）に示すように、コンタク
ト２０２を従来の一辺Ｘの正方形から１辺２Ｘの正方形
に拡大することにより、ゲート長が０．１μｍ近辺に至
るまで、コンタクトと拡散層の接触抵抗に起因する配線
遅延の増大は本来の配線遅延に比較して無視しうる程度
にできることも判明した。したがって、第２層配線の入
力端子の中心線と出力端子の中心線の間隔を５Ｘとする
ことがゲート長０．３μｍ以下のＭＯＳＦＥＴを含む多
層配線半導体装置では有効であり、これから第２層配線
の配線ピッチはゲート長の約５倍（４．５倍から５．５
倍）とすることが配線遅延の増大防止に有効となる。し
たがって、これに準じて第１層配線，第３層配線も第２
層配線と同一配線ピッチのゲート長の約５倍とすること
によって、配線遅延が小さく、高集積な多層配線半導体
装置を実現することができる。
【００１９】なお、前記実施例は各配線を構成する素材
がアルミニウムの例を示しているが、銅を主成分とした
配線においても同様である。実験の結果では、銅配線の
配線長８ｍｍはアルミニウム配線長６ｍｍの線とほぼ一
致する結果であったため、銅を主成分とする配線におい
ても、２μｍ以上で３μｍ以下の配線が配線遅延の低減
と配線密度低下の防止に適切であるといえる。また、前
記実施例では５層の配線を有する多層配線半導体装置に
本発明を適用した例を示しているが、６層以上の多層配
線を構成する場合には、第４層以上の配線は２μｍから
３μｍの間の配線ピッチに設定すればよい。
【００２０】
【発明の効果】以上説明したように本発明は、５層以上
の多層配線層のうち、第１層から第３層の各配線層の配
線ピッチを２μｍ未満とし、それよりも上層の各配線層
の配線ピッチを２μｍ以上で３μｍ以下としているの
で、配線幅の微細化を可能とし、半導体装置の高集積化
を実現するとともに、一方では配線幅を大きくして配線
遅延を防止し、半導体装置の高速動作を可能とする効果
が得られる。また、第１層から第３層の各配線層の配線
ピッチを同一とし、かつ第４層以上の各配線層の配線ピ
ッチが同一とすることで、配線遅延減少のために同一配
線層内で配線ピッチを変える必要がなく、現状の自動配
線技術でも容易に実現することができる。
【図面の簡単な説明】
【図１】本発明の多層配線半導体装置の一実施例の平面
図である。
【図２】図１のＸ方向、Ｙ方向の各拡大断面図である。
【図３】長い配線長における配線ピッチと配線遅延の関
係を示す図である。
【図４】第１〜第３層配線と、第４及び第５層配線の使
い分けを示す模式図である。
【図５】従来と本発明の各ゲート回路セルの平面図であ
る。
【図６】微細化した配線遅延の増大を示す配線ピッチと
遅延の関係図である。
【図７】従来の一例を説明するための図である。
【図８】従来の他の例を説明するための図である。
【符号の説明】
１００ 半導体装置 １０１ 第１層配線 １０２ 第２層配線 １０３ 第３層配線 １０４ 第４層配線 １０５ 第５層配線 １０６ スタンダートセル列 １０７ 入出力バッファ １０８ ボンディングパッド

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】半導体基板に素子が形成され、この素子を
    電気接続するための５層以上の多層配線層を有する半導
    体装置において、前記多層配線層の第１層から第３層の
    各配線層は第１の配線ピッチであり、それよりも上層の
    各配線層の配線ピッチは前記第１の配線ピッチより大き
    い第２の配線ピッチであることを特徴とする多層配線半
    導体装置。
  2. 【請求項２】前記第１の配線ピッチが２μｍ未満であ
    り、前記第２の配線ピッチが２μｍ以上で３μｍ以下で
    あることを特徴とする請求項１記載の多層配線半導体装
    置。
  3. 【請求項３】半導体基板に形成された素子がＭＯＳＦＥ
    Ｔであり、第１層から第３層の各配線層の配線ピッチが
    前記ＭＯＳＦＥＴの最小ゲート長の４．５倍以上で５．
    ５倍以下の同一ピッチであることを特徴とする請求項１
    又は請求項２記載の多層配線半導体装置。
JP5342848A 1993-12-15 1993-12-15 多層配線半導体装置 Expired - Fee Related JP2919257B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP5342848A JP2919257B2 (ja) 1993-12-15 1993-12-15 多層配線半導体装置
US08/356,675 US5631478A (en) 1993-12-15 1994-12-15 Semiconductor integrated circuits with specific pitch multilevel interconnections

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5342848A JP2919257B2 (ja) 1993-12-15 1993-12-15 多層配線半導体装置

Publications (2)

Publication Number Publication Date
JPH07169842A JPH07169842A (ja) 1995-07-04
JP2919257B2 true JP2919257B2 (ja) 1999-07-12

Family

ID=18356966

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5342848A Expired - Fee Related JP2919257B2 (ja) 1993-12-15 1993-12-15 多層配線半導体装置

Country Status (2)

Country Link
US (1) US5631478A (ja)
JP (1) JP2919257B2 (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3352851B2 (ja) * 1995-07-31 2002-12-03 株式会社東芝 半導体集積回路装置の配線方法
US5981384A (en) * 1995-08-14 1999-11-09 Micron Technology, Inc. Method of intermetal dielectric planarization by metal features layout modification
JP3281234B2 (ja) * 1995-11-08 2002-05-13 富士通株式会社 半導体集積回路装置及びその製造方法
JP3486725B2 (ja) * 1995-11-28 2004-01-13 株式会社ルネサステクノロジ 可変論理集積回路
US5990502A (en) * 1995-12-29 1999-11-23 Lsi Logic Corporation High density gate array cell architecture with metallization routing tracks having a variable pitch
US6087728A (en) * 1996-06-27 2000-07-11 Intel Corporation Interconnect design with controlled inductance
JPH1065118A (ja) * 1996-08-19 1998-03-06 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5861647A (en) * 1996-10-02 1999-01-19 National Semiconductor Corporation VLSI capacitors and high Q VLSI inductors using metal-filled via plugs
US5723385A (en) * 1996-12-16 1998-03-03 Taiwan Semiconductor Manufacturing Company, Ltd Wafer edge seal ring structure
US5977574A (en) * 1997-03-28 1999-11-02 Lsi Logic Corporation High density gate array cell architecture with sharing of well taps between cells
US6205570B1 (en) 1997-06-06 2001-03-20 Matsushita Electronics Corporation Method for designing LSI circuit pattern
US6041169A (en) * 1997-08-21 2000-03-21 International Business Machines Corporation Method and apparatus for performing integrated circuit timing including noise
US6091090A (en) * 1997-09-19 2000-07-18 In-Chip Systems, Inc. Power and signal routing technique for gate array design
US5969421A (en) * 1997-11-18 1999-10-19 Lucent Technologies Inc. Integrated circuit conductors that avoid current crowding
US5981987A (en) 1997-12-02 1999-11-09 Nurlogic Design, Inc. Power ground metallization routing in a semiconductor device
US6133582A (en) 1998-05-14 2000-10-17 Lightspeed Semiconductor Corporation Methods and apparatuses for binning partially completed integrated circuits based upon test results
US6545359B1 (en) 1998-12-18 2003-04-08 Semiconductor Energy Laboratory Co., Ltd. Wiring line and manufacture process thereof, and semiconductor device and manufacturing process thereof
US6965165B2 (en) * 1998-12-21 2005-11-15 Mou-Shiung Lin Top layers of metal for high performance IC's
JP2000216264A (ja) 1999-01-22 2000-08-04 Mitsubishi Electric Corp Ｃｍｏｓ論理回路素子、半導体装置とその製造方法およびその製造方法において用いる半導体回路設計方法
US6838713B1 (en) 1999-07-12 2005-01-04 Virage Logic Corporation Dual-height cell with variable width power rail architecture
US6483176B2 (en) 1999-12-22 2002-11-19 Kabushiki Kaisha Toshiba Semiconductor with multilayer wiring structure that offer high speed performance
US6617621B1 (en) 2000-06-06 2003-09-09 Virage Logic Corporation Gate array architecture using elevated metal levels for customization
US7283381B2 (en) 2000-08-17 2007-10-16 David Earl Butz System and methods for addressing a matrix incorporating virtual columns and addressing layers
US6462977B2 (en) 2000-08-17 2002-10-08 David Earl Butz Data storage device having virtual columns and addressing layers
JP3781178B2 (ja) * 2001-03-30 2006-05-31 ユーディナデバイス株式会社 高周波半導体装置の多層配線構造
JPWO2003001591A1 (ja) * 2001-06-25 2004-10-14 株式会社日立製作所 半導体集積回路、その設計方法、およびその設計システム
JP3768841B2 (ja) 2001-07-02 2006-04-19 松下電器産業株式会社 半導体集積回路、半導体集積回路の設計方法、半導体集積回路の設計支援装置、プログラム、及びプログラム記録媒体
US7273701B2 (en) * 2001-10-12 2007-09-25 Athena Diagnostics, Inc. Compositions and methods for genetic analysis of polycystic kidney disease
JP4497791B2 (ja) * 2002-05-09 2010-07-07 株式会社ルネサステクノロジ 半導体集積回路
US7149142B1 (en) 2004-05-28 2006-12-12 Virage Logic Corporation Methods and apparatuses for memory array leakage reduction using internal voltage biasing circuitry
US7616036B1 (en) 2005-09-12 2009-11-10 Virage Logic Corporation Programmable strobe and clock generator
US9177910B2 (en) 2012-04-18 2015-11-03 Micron Technology, Inc. Interconnect structures for integrated circuits and their formation

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63132448A (ja) * 1986-11-21 1988-06-04 Fujitsu Ltd ゲ−トアレイの自動配線方法
JPH084109B2 (ja) * 1987-08-18 1996-01-17 富士通株式会社 半導体装置およびその製造方法
JPH02106968A (ja) * 1988-10-17 1990-04-19 Hitachi Ltd 半導体集積回路装置及びその形成方法
JPH02186636A (ja) * 1989-01-12 1990-07-20 Seiko Epson Corp 集積回路装置の配線法
JPH02222560A (ja) * 1989-02-23 1990-09-05 Nec Corp 半導体集積回路装置
JPH0346349A (ja) * 1989-07-14 1991-02-27 Hitachi Ltd 半導体装置

Also Published As

Publication number Publication date
US5631478A (en) 1997-05-20
JPH07169842A (ja) 1995-07-04

Similar Documents

Publication Publication Date Title
JP2919257B2 (ja) 多層配線半導体装置
JP3179800B2 (ja) 半導体集積回路装置
US5773899A (en) Bonding pad for a semiconductor chip
US5672894A (en) Semiconductor device
JP2580301B2 (ja) 半導体集積回路装置
JPH09283632A (ja) 半導体集積回路装置
JP2523488B2 (ja) 半導体記憶装置
JPH0329342A (ja) 半導体装置
JPH01225137A (ja) 半導体集積回路装置
US6730985B2 (en) Semiconductor integrated circuit device
JP3289999B2 (ja) 半導体集積回路
JPH05243482A (ja) 半導体集積回路
JPS62194640A (ja) バンプ実装を用いる半導体集積回路
JP2840150B2 (ja) 半導体集積回路及びその層間接続方法
JP2004179184A (ja) 半導体集積回路
JPH10242284A (ja) 半導体集積回路装置
JPS6115365A (ja) トランジスタ
JPH0613589A (ja) マスタースライス半導体装置
JPH04111324A (ja) 半導体装置
JPH043980A (ja) 半導体装置
JPH07106417A (ja) 半導体集積回路装置
JPS59135744A (ja) マスタスライス方式の半導体集積回路装置
JPS6329543A (ja) 半導体集積回路装置
JPH0945780A (ja) 半導体集積回路装置及びその製造方法
JPH0661288A (ja) 半導体集積回路の配線方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees