JPS63132448A - ゲ−トアレイの自動配線方法 - Google Patents
ゲ−トアレイの自動配線方法Info
- Publication number
- JPS63132448A JPS63132448A JP27829386A JP27829386A JPS63132448A JP S63132448 A JPS63132448 A JP S63132448A JP 27829386 A JP27829386 A JP 27829386A JP 27829386 A JP27829386 A JP 27829386A JP S63132448 A JPS63132448 A JP S63132448A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- channels
- automatic wiring
- terminal
- automatic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims description 11
- 238000010586 diagram Methods 0.000 description 4
- 238000003491 array Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔Ｊ！要〕
本発明のゲートアレイの自動配線方法は、自動配線領域
上に配線可能な位置を示すチャネルの数を予め多く設定
し、マクロセル間を接続する配線の種類に応じて該チャ
ネルの使用本数を変更する。これにより幅の広い配線が
要求される電源線等の場合には選択的に幅を広くするこ
とができるので、断線不良を防止することができるとと
もに、自動配線領域の有効利用を図ることが可七となる
。
上に配線可能な位置を示すチャネルの数を予め多く設定
し、マクロセル間を接続する配線の種類に応じて該チャ
ネルの使用本数を変更する。これにより幅の広い配線が
要求される電源線等の場合には選択的に幅を広くするこ
とができるので、断線不良を防止することができるとと
もに、自動配線領域の有効利用を図ることが可七となる
。
本発明はゲートアレイの自動配線方法に関するものであ
る。
る。
第２図は従来例に係るゲートアレイの自動配線方法を説
明する図である。１．２はゲート回路機爺のマクロセル
である。３は自動配線領域であり、その領域中に２木の
配線可能な位置を示すチャネル４．５を有している。な
おＡ、Ｂはマクロセルｌの入出力であり、Ｃ９Ｄはマク
ロセル２の入出力である。
明する図である。１．２はゲート回路機爺のマクロセル
である。３は自動配線領域であり、その領域中に２木の
配線可能な位置を示すチャネル４．５を有している。な
おＡ、Ｂはマクロセルｌの入出力であり、Ｃ９Ｄはマク
ロセル２の入出力である。
いま回路設計上、マクロセル間の端子Ｂとマクロセル２
の端子Ｃとを接続し、その他の端子ＡとＤは不図示のマ
クロセルに接続する必要があるとする。従来例の方法に
よれば、端子ＢとＣは一木のチャネル４を用いて配線を
形成することにより接続される。また端子Ａからの配線
はチーネル５、端子りからの配線はチャネル４を用いて
それぞれ形成される。
の端子Ｃとを接続し、その他の端子ＡとＤは不図示のマ
クロセルに接続する必要があるとする。従来例の方法に
よれば、端子ＢとＣは一木のチャネル４を用いて配線を
形成することにより接続される。また端子Ａからの配線
はチーネル５、端子りからの配線はチャネル４を用いて
それぞれ形成される。
このように、従来例の自動配線方法によれば自動配線領
域３中のチャネル４．５を用いて配線を形成することに
より、自動的に配線することができる。
域３中のチャネル４．５を用いて配線を形成することに
より、自動的に配線することができる。
しかし、従来例によれば自動配線領域内のチャネルを用
いて形成する配線の幅は一定に設定されるので、幅の広
い配線が要求される′￥Ｌ源線は断線不良を起す場合が
ある。断線防止のため該電！；ｉ線の幅を広くするとき
他の配線幅も広くなる。このため自動配線領域も不当に
広くなり、半導体チップの大型化を招く。
いて形成する配線の幅は一定に設定されるので、幅の広
い配線が要求される′￥Ｌ源線は断線不良を起す場合が
ある。断線防止のため該電！；ｉ線の幅を広くするとき
他の配線幅も広くなる。このため自動配線領域も不当に
広くなり、半導体チップの大型化を招く。
本発明はかかる従来の問題点に鑑みて創作されたもので
あり、配線の種類に応じて実質的に配線の幅を変更する
ゲートアレイの自動配線方法の提供を目的とする。
あり、配線の種類に応じて実質的に配線の幅を変更する
ゲートアレイの自動配線方法の提供を目的とする。
本発明のゲートアレイの自動配線方法は、自動配線領域
上に配線回走な位置を示すチャネル複数個設定し、マク
ロセル間を接続する配線の種類に応じて該配線に用いる
チャネルの使用本数を変更することを特徴とする。
上に配線回走な位置を示すチャネル複数個設定し、マク
ロセル間を接続する配線の種類に応じて該配線に用いる
チャネルの使用本数を変更することを特徴とする。
これにより幅の広い配線を要求される場合には、複数の
チャネルを使用して実質的に配線の幅を広くすることが
回走となる。また幅の広い配線が要求されない場合には
、１本のチャネルを使用して配線する。これにより自動
配線領域の有効利用が図れるとともに、配線の断線を防
止することができる。
チャネルを使用して実質的に配線の幅を広くすることが
回走となる。また幅の広い配線が要求されない場合には
、１本のチャネルを使用して配線する。これにより自動
配線領域の有効利用が図れるとともに、配線の断線を防
止することができる。
次に図を参照しながら末完１月の実施例について説明す
る。第１図は本発明の実施例に係るゲートアレイの自動
配線方法を説明する図である。
る。第１図は本発明の実施例に係るゲートアレイの自動
配線方法を説明する図である。
図において、１と２は従来例と同様のゲート回路のマス
クセルであり、またそれぞれ同様の人出力Ａ−Ｄを有し
ている。
クセルであり、またそれぞれ同様の人出力Ａ−Ｄを有し
ている。
９は自動配線領域であり、従来例の自動配線領域と同じ
面積の中に３本のチャネルｔｏ、ｘｉ。
面積の中に３本のチャネルｔｏ、ｘｉ。
１２を有している。
いまマクロセル１の端子Ｂとマグロセル２の端子Ｃとを
他の配線よりも幅の広い配線で接続するとする。
他の配線よりも幅の広い配線で接続するとする。
このとき第１図に示すように、端子Ｂと端子Ｃとを結ぶ
配線１４はチャネル１０と１１を用いる。一方、他の配
線１３と１５はそれぞれ１本のチャネル１０．１２を用
いる。
配線１４はチャネル１０と１１を用いる。一方、他の配
線１３と１５はそれぞれ１本のチャネル１０．１２を用
いる。
このように１本発明の実施例によれば配線の種類に応じ
て用いるチャネルの数を変更することにより、該配線の
幅を変更することができる。このため自動配線領域を有
効に利用することができるとともに、従来、生じていた
電源線等の断線も防止することができる。
て用いるチャネルの数を変更することにより、該配線の
幅を変更することができる。このため自動配線領域を有
効に利用することができるとともに、従来、生じていた
電源線等の断線も防止することができる。
なお実施例では、隣接する複数のチャネルにわたる幅の
広い配線を形成する場合について説明したが、複数のチ
ャネルにそれぞれ１本の配線を形成することにより、結
線する端子間の配線の幅を実質的に広くすることも可俺
である。
広い配線を形成する場合について説明したが、複数のチ
ャネルにそれぞれ１本の配線を形成することにより、結
線する端子間の配線の幅を実質的に広くすることも可俺
である。
以」−説ＩＪＩ ｌ、たように、本発明のゲートアレイ
の自動配線方法によれば、マクロセル間を接続する配線
の種類に応じて配線幅を変更することができるので、自
動配線領域の有効な利用を図ることができるとともに、
電源線等の配線の断線を防止して信頼性の高い半導体装
忍を製造することが町詣となる。
の自動配線方法によれば、マクロセル間を接続する配線
の種類に応じて配線幅を変更することができるので、自
動配線領域の有効な利用を図ることができるとともに、
電源線等の配線の断線を防止して信頼性の高い半導体装
忍を製造することが町詣となる。
第１図は本発明の実施例に係るゲートアレイの自動配線
方法を説明する図、 第２図は従来例のゲートアレイの自動配線方法を説明す
る図である。 （符号の説明） １．２・・・マクロセル、 ３．９・・・自動配線領域。 ４．５．１０〜１２・・・チャネル、 ６〜８，１３〜１５・・・配線。
方法を説明する図、 第２図は従来例のゲートアレイの自動配線方法を説明す
る図である。 （符号の説明） １．２・・・マクロセル、 ３．９・・・自動配線領域。 ４．５．１０〜１２・・・チャネル、 ６〜８，１３〜１５・・・配線。
Claims (1)
- 自動配線領域上に配線可能な位置を示すチャネルを複数
個設定し、マクロセル間を接続する配線の種類に応じて
該配線に用いるチャネルの使用本数を変更することを特
徴とするゲートアレイの自動配線方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27829386A JPS63132448A (ja) | 1986-11-21 | 1986-11-21 | ゲ−トアレイの自動配線方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27829386A JPS63132448A (ja) | 1986-11-21 | 1986-11-21 | ゲ−トアレイの自動配線方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63132448A true JPS63132448A (ja) | 1988-06-04 |
| JPH0560666B2 JPH0560666B2 (ja) | 1993-09-02 |
Family
ID=17595335
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27829386A Granted JPS63132448A (ja) | 1986-11-21 | 1986-11-21 | ゲ−トアレイの自動配線方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63132448A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5631478A (en) * | 1993-12-15 | 1997-05-20 | Nec Corporation | Semiconductor integrated circuits with specific pitch multilevel interconnections |
| JP2006158020A (ja) * | 2004-11-26 | 2006-06-15 | Yaskawa Electric Corp | モータ制御装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58219747A (ja) * | 1982-06-14 | 1983-12-21 | Nec Corp | マスタスライス型半導体装置 |
-
1986
- 1986-11-21 JP JP27829386A patent/JPS63132448A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58219747A (ja) * | 1982-06-14 | 1983-12-21 | Nec Corp | マスタスライス型半導体装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5631478A (en) * | 1993-12-15 | 1997-05-20 | Nec Corporation | Semiconductor integrated circuits with specific pitch multilevel interconnections |
| JP2006158020A (ja) * | 2004-11-26 | 2006-06-15 | Yaskawa Electric Corp | モータ制御装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0560666B2 (ja) | 1993-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3943551A (en) | LSI array using field effect transistors of different conductivity type | |
| EP0641025A1 (en) | Integrated circuit gate arrays | |
| US4783692A (en) | CMOS gate array | |
| EP0563973B1 (en) | Master slice integrated circuit having a reduced chip size and a reduced power supply noise | |
| JPH0329342A (ja) | 半導体装置 | |
| JPS63132448A (ja) | ゲ−トアレイの自動配線方法 | |
| US4791609A (en) | Semiconductor integrated circuit device | |
| JPH02264477A (ja) | 半導体集積回路装置 | |
| JP2671537B2 (ja) | 半導体集積回路 | |
| JPH03145762A (ja) | マスタースライス集積回路 | |
| JPH01152642A (ja) | 半導体集積回路 | |
| JPS59132144A (ja) | 半導体集積回路装置の製造方法 | |
| JPS60134462A (ja) | 集積化半導体論理回路装置 | |
| JPH03165062A (ja) | 半導体装置 | |
| JPS63207149A (ja) | Ｍｏｓ型半導体集積回路装置 | |
| JPH0239453A (ja) | 集積回路装置 | |
| JPH04258164A (ja) | マスタースライス方式半導体集積回路 | |
| JPS60158644A (ja) | 大規模集積回路装置 | |
| JPH03155669A (ja) | ゲートアレイ装置 | |
| JPH0226046A (ja) | マスター・スライス半導体集積回路装置 | |
| JPS6298641A (ja) | 半導体集積回路 | |
| JPS63241951A (ja) | 半導体集積回路の製造方法 | |
| JPS63161639A (ja) | 半導体集積回路 | |
| JPS62200756A (ja) | 半導体集積回路 | |
| JPH03116868A (ja) | 半導体集積回路装置 |