JP5098630B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP5098630B2
JP5098630B2 JP2007328672A JP2007328672A JP5098630B2 JP 5098630 B2 JP5098630 B2 JP 5098630B2 JP 2007328672 A JP2007328672 A JP 2007328672A JP 2007328672 A JP2007328672 A JP 2007328672A JP 5098630 B2 JP5098630 B2 JP 5098630B2
Authority
JP
Japan
Prior art keywords
semiconductor region
semiconductor
insulating film
width dimension
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007328672A
Other languages
English (en)
Other versions
JP2009152364A (ja
Inventor
新 塩見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2007328672A priority Critical patent/JP5098630B2/ja
Priority to PCT/JP2008/067009 priority patent/WO2009060670A1/ja
Priority to CN2008801110162A priority patent/CN101821853B/zh
Priority to EP08847499.4A priority patent/EP2209142B1/en
Priority to US12/682,383 priority patent/US8207612B2/en
Publication of JP2009152364A publication Critical patent/JP2009152364A/ja
Application granted granted Critical
Publication of JP5098630B2 publication Critical patent/JP5098630B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Description

本発明は、半導体装置及びその製造方法に関し、特に半導体素子の電極に外部配線が接続される半導体装置及びその製造方法に関する。
IGBT（insulated gate bipolar transistor）、パワーMOSFET（metal oxide semiconductor field effect transistor）等の半導体素子（半導体チップ）は半導体装置に組み込まれる。この種の半導体素子は大電流を高速に制御することができるスイッチングデバイスである。
半導体素子例えばIGBTは、コレクタ領域と、ベース領域と、エミッタ領域と、ゲート絶縁膜と、ゲート電極とを備えている。コレクタ領域は、基板の一方の主面上にエピタキシャル成長又は基板の一方の主面部に拡散等により形成されている。ベース領域は、基板の他方の主面部に形成されている。エミッタ領域は、ベース領域の表面部に形成されている。ゲート絶縁膜は少なくともベース領域の表面に形成されており、ゲート電極はゲート絶縁膜上に形成されている。
ゲート電極がストライプ状に形成されることにより、高耐圧でかつゲート容量を小さくすることができる。この構造を採用するIGBTにおいては、ゲート電極がゲート長方向に向かって基板主面上を延伸し、このゲート電極がゲート幅方向に一定間隔において複数配列され、上方から見てゲート幅方向にゲート電極を挟み込むようにエミッタ領域及びベース領域の表面の一部がゲート長方向にストライプ状に露出する。この表面が露出されたエミッタ領域及びベース領域にはエミッタ電極（エミッタ配線）が電気的に接続される。エミッタ電極はゲート電極との間に挟まれた層間絶縁膜上に形成されており、層間絶縁膜はゲート電極上を覆うとともに上述のエミッタ領域及びベース領域の一部が露出した領域上（に対応する箇所）においてゲート長方向にストライプ状の開口（コンタクト開口）を備えている。つまり、ゲート幅方向に切断した断面において、上述の開口によって隣り合う層間絶縁膜同士に隙間を有する凸状の層間絶縁膜の平面形状はゲート電極の平面形状と同様にストライプ形状になる。このようなストライプ構造を採用するIGBTは、エミッタ領域及びベース領域とエミッタ電極との間のコンタクト面積を増加し、電流容量を増大することができるので、電界集中の発生を減少し、大電流化並びに高耐圧化を実現することができる。
IGBTのエミッタ電極はボンディングワイヤを通してエミッタ用リード（外部端子）に電気的に接続され、ゲート電極にも同様にボンディングワイヤを通してゲート用リードが電気的に接続される。コレクタ領域は例えば基板の他方の主面に設けられたコレクタ電極がコレクタ用リードに電気的に接続される。ボンディングワイヤは、一般的にワイヤボンディング装置を使用し、超音波振動を併用した熱圧着によりボンディングされている。そして、IGBTは各リードのインナー部とともに樹脂封止され、半導体装置として組み立てられる。
なお、この種の半導体装置に関しては、例えば下記特許文献１及び特許文献２に記載されている。
特開平１０−２２３２２号公報 特開２００２−２２２８２６号公報
しかしながら、前述の半導体装置においては、以下の点について配慮がなされていなかった。ストライプ構造を有するIGBTの直上のエミッタ電極に直接ボンディングワイヤが超音波振動のエネルギによりボンディングされると、層間絶縁膜やその下のIGBT（セル）のゲート電極に剥がれや破壊が生じる。詳細には、IGBTにおいては、ゲート電極及び層間絶縁膜の平面形状がゲート長方向に細長いストライプ形状を備えているので、ゲート電極及び層間絶縁膜の機械的強度が弱く、かつ下地との接着面積が少なく、しかも基板主面から突出した形状であるために、ボンディングワイヤがボンディングされた際に、層間絶縁膜やゲート電極に剥がれや破壊が生じる。特に、層間絶縁膜にゲート幅方向の応力が生じると上記問題が生じ易い。
本発明は上記課題を解決するためになされたものである。従って、本発明は、破壊耐量を確保することができるとともに、ボンディング強度を確保しつつ、ボンディングに伴う層間絶縁膜の破壊や電極の破壊を防止することができる半導体装置及びその製造方法を提供することである。更に、本発明は、半導体素子の電気的特性が良好な半導体装置及びその製造方法を提供することである。更に、本発明は、製造コストを削減することができる半導体装置及びその製造方法を提供することである。
上記課題を解決するために、本発明の実施の形態に係る第１の特徴は、半導体装置において、第１の導電型の第１の半導体領域と、第１の方向に複数配設され、第１の主面を露出し、第１の導電型と反対導電型の第２の導電型を有する第２の半導体領域と、第２の半導体領域内において第１の方向に複数配設され、かつ第２の半導体領域内に第２の主面が露出され、第１の導電型を有する第３の半導体領域と、第２の半導体領域の第３の半導体領域と第１の方向に隣り合う他の第２の半導体領域の他の第３の半導体領域との間に渡って配設された制御電極と、制御電極上を覆い第１の方向と交差する第２の方向に延伸する延伸部、第１の方向に隣り合う延伸部同士を第２の方向に一定間隔において連結する連結部及び延伸部と連結部とにより開口形状が規定され第２の半導体領域の第１の主面と第３の半導体領域の第２の主面とを露出する開口部を有する層間絶縁膜と、層間絶縁膜上に配設され、層間絶縁膜の開口部を通して第２の半導体領域の第１の主面及び第３の半導体領域の第２の主面に電気的に接続された電極と、を備え、延伸部下における第３の半導体領域の第１の方向の第１の幅寸法に比べて、連結部下における第３の半導体領域の第２の方向の第２の幅寸法が大きく、且つ、第１の幅寸法と第２の幅寸法とが、第２の幅寸法 ＜ 2.0×第１の幅寸法〜2.6×第１の幅寸法、の関係式を満たすことである。
また、第１の特徴に係る半導体装置において、開口部が第３の半導体領域を貫通していることが好ましい。
また、第１の特徴に係る半導体装置において、第２の半導体領域の第３の半導体領域と第１の方向に隣り合う他の第２の半導体領域の他の第３の半導体領域との間において、第２の半導体領域の第１の主面から第１の半導体領域側に第２の半導体領域を貫通して配設され、第２の方向に延伸する穴と、穴の側面及び穴の底面に配設された絶縁膜と、を更に備え、制御電極は、穴に絶縁膜を介在して埋設されることが好ましい。
また、第１の特徴に係る半導体装置において、層間絶縁膜の連結部は電極のボンディングエリアの直下の領域に配設されていることが好ましい。
本発明の実施の形態に係る第２の特徴は、半導体装置の製造方法において、第１の導電型の第１の半導体領域と、第１の方向に複数配設され、第１の主面を露出し、第１の導電型と反対導電型の第２の導電型を有する第２の半導体領域と、第２の半導体領域内において第１の方向に複数配設され、かつ第２の半導体領域内に第２の主面が露出され、第１の導電型を有する第３の半導体領域と、第２の半導体領域の第３の半導体領域と第１の方向に隣り合う他の第２の半導体領域の他の第３の半導体領域との間に渡って配設された制御電極と、を形成する工程と、制御電極上を覆い第１の方向と交差する第２の方向に延伸する延伸部、ボンディングエリアの直下の領域に第１の方向に隣り合う延伸部同士を第２の方向に一定間隔において連結する連結部、及び延伸部と連結部とにより開口形状が規定され、第２の半導体領域の第１の主面と第３の半導体領域の第２の主面とを露出する開口部を有し、開口部により延伸部下における第３の半導体領域の第１の方向の第１の幅寸法に比べて連結部下における第３の半導体領域の第２の方向の第２の幅寸法を大きく、且つ、第１の幅寸法と第２の幅寸法とが、第２の幅寸法 ＜ 2.0×第１の幅寸法〜2.6×第１の幅寸法、の関係式を満たすように層間絶縁膜を形成する工程と、層間絶縁膜上に配設され、層間絶縁膜の開口部を通して第２の半導体領域の第１の主面及び第３の半導体領域の第２の主面に電気的に接続された電極を形成する工程と、ボンディングエリアにおいて電極上にこの電極に電気的に接続される外部配線を形成する工程とを備える。
本発明によれば、破壊耐量を比較的確保しつつ、ボンディング強度を確保し、ボンディングに伴う層間絶縁膜の破壊や電極の剥がれや破壊を防止することができる半導体装置及びその製造方法を提供することができる。更に、本発明によれば、半導体素子の電気的特性が良好な半導体装置及びその製造方法を提供することができる。更に、本発明によれば、製造コストを削減することができる半導体装置及びその製造方法を提供することができる。
次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、現実のものとは異なる。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれている場合がある。
また、以下に示す実施の形態はこの発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は各構成部品の配置等を下記のものに特定するものでない。この発明の技術的思想は、特許請求の範囲において、種々の変更を加えることができる。
（第１の実施の形態）
本発明の第１の実施の形態は、トレンチ構造を有するIGBTからなる半導体素子を搭載した電力用半導体装置及びその製造方法に本発明を適用した例を説明するものである。
［半導体素子（IGBT）のデバイス構造］
図１乃至図６に示すように、第１の実施の形態に係る半導体装置に搭載された半導体素子（半導体チップ）１は、第１の方向（Ｘ方向）に延伸する第１の辺１０１及びそれと対向する第２の辺１０２と第１の方向と交差する第２の方向（Ｙ方向）に延伸する第３の辺１０３及びそれに対向する第４の辺１０４とを有し、第１の主面を露出し、かつ第１の導電型を有する第１の半導体領域（基板）１１１（特に図３及び図６参照。）と、第１の半導体領域１１１上において第１の方向に複数配設され、かつ第２の主面を露出して配設され、第１の導電型とは反対の第２の導電型を有する第２の半導体領域１１２と、第２の半導体領域１１２内において第１の方向に複数配設され、かつ第２の半導体領域１１２の第２の主面側に第３の主面が露出され、第１の導電型を有する第３の半導体領域（エミッタ領域）１１３と、第２の半導体領域１１２内の第３の半導体領域１１３と第１の方向に隣り合う他の第２の半導体領域１１２内の他の第３の半導体領域１１３との間に渡って配設されたゲート電極（制御電極）１１６と、ゲート電極１１６上を覆い第２の方向に延伸する延伸部１２１、第１の方向に隣り合う延伸部１２１同士を第２の方向に一定間隔において連結する連結部１２２及び延伸部１２１と連結部１２２とにより開口形状が規定され第２の半導体領域１１２の第２の主面と第３の半導体領域１１３の第３の主面とを露出する開口部１２３を有する層間絶縁膜１２と、層間絶縁膜１２上から層間絶縁膜１２に配設された開口部１２３を通して第２の半導体領域１１２の第２の主面及び第３の半導体領域１１３の第３の主面に電気的に接続された電極（エミッタ電極）１３とを備える。
そして、層間絶縁膜１２をマスクとして第３の半導体領域１１３を貫通するように開口部１２３が続いている。図１及び図２に示すように、延伸部１２１下における或いは延伸部１２１と接触する第３の半導体領域１１３の第１の方向の第１の幅寸法１２１Ｗに比べて、連結部１２２下における或いは連結部１２２に接触する第３の半導体領域１１３の第２の方向の第２の幅寸法１２２Ｗが大きく設定されている。図１に示すように、第３の半導体領域１１３が貫通するまでエッチングされているため、第３の半導体領域１１３の第１の幅寸法１２１Ｗは、層間絶縁膜１２の延伸部１２１の開口部１２３側の端部からゲート絶縁膜１１５までの間の寸法である。また、第３の半導体領域１１３の第２の幅寸法１２２Ｗは、連結部１２２の第３の半導体領域１１３と接触する主面側の幅寸法に相当する。
半導体素子１はIGBT１１であり、このIGBT１１は、図３及び図４に示すように、第１の実施の形態において、トレンチゲート構造を有するIGBTにより構成されている。すなわち、IGBT１１は、コレクタ領域（又はドレイン領域）であるp型の第４の半導体領域１１０（以下、コレクタ領域１１０という。）と、n型ベース領域でありかつn型の半導体領域である第１の半導体領域１１１（以下、ベース領域１１１という。）と、p型ベース領域であるp型の第２の半導体領域１１２（以下、ベース領域１１２という。）と、エミッタ領域であるn型の第３の半導体領域１１３（以下、エミッタ領域１１３という。）と、穴（トレンチ）１１４と、ゲート絶縁膜１１５と、ゲート電極１１６と、コレクタ領域１１０の下面全体に設けられたコレクタ電極（第１の電極）と、エミッタ電極（第２の電極）１３とを備えて構成されている。ここで、「ゲート電極」とは、主電流の流れを制御することができる電極という意味において使用され、主電流の流れを制御することができる電極であれば、不純物が添加されたシリコン多結晶膜だけでなく、半導体領域、拡散領域、金属膜等の電極が少なくとも含まれる。
ベース領域（基板）１１１は、図６に示すように、第２の方向において対向する第１の辺１０１及び第２の辺１０２と、第１の方向において対向する第３の辺１０３及び第４の辺１０４とを有し、平面方形状により構成されている。ベース領域１１１は、この半導体素子１の製造プロセスにおいて、シリコン単結晶ウエーハによりIGBT（セル）１１を製作した後に、ダイシング工程により切り出されたものであり、半導体チップである。ベース領域１１１の平面形状は必ずしもこの平面形状に限定されるものではないが、例えば、ベース領域１１１は第１の辺１０１及び第２の辺１０２を長辺、第３の辺１０３及び第４の辺１０４を短辺とする平面長方形により構成されている。
ここで、第１の実施の形態において、「第１の方向」とは、図２中、図４中、図５中及び図６中の左右方向であり、「Ｘ方向」である。また、「第２の方向」とは、同図中の上下方向であり、「Ｙ方向」である。
図１乃至図６に示すように、第１の実施の形態に係る層間絶縁膜１２の平面形状は、第１の電極１３のボンディングエリア内において、第１の方向に一定間隔において配列され第２の方向に延伸する第２の電極１３とゲート電極１１６との間に設けられた延伸部１２１と、それに隣り合う延伸部１２１を連結する連結部１２２と、開口部１２３とを有するメッシュ形状である。また、層間絶縁膜１２の平面形状は、第１の電極１３のボンディングエリア外において、第２の電極１３とゲート電極１１６との間に設けられた延伸部１２１のみが形成されたストライプ形状である。
層間絶縁膜１２の「メッシュ形状」とは、ゲート電極１１６（穴１１４）上に配設され、このゲート電極１１６が延在する第２の方向と同一方向に延在し、ゲート電極１１６と同様に第１の方向に一定間隔に配列した、平面形状がストライプ形状を有する延伸部１２１と、第１の方向において隣り合う延伸部１２１の間を相互に連結し一体に構成された連結部１２２と、第１の方向において隣り合う２本の延伸部１２１と第２の方向において隣接する２本の連結部１２２とに囲まれた領域内に形成された開口部１２３とを備えている。連結部１２２は第１の方向に隣り合う延伸部１２１間を第２の方向に一定間隔において連結しているので、第２の電極１３のボンディングエリア内において層間絶縁膜１２の延伸部１２１及びその直下のゲート電極１１６の機械的強度を向上することができる。特に、ボンディングの際に発生する応力（例えば超音波振動エネルギ）に対して、層間絶縁膜１２の延伸部１２１及びその直下のゲート電極１１６の割れや剥がれを防止することができる。一方、層間絶縁膜１２の連結部１２２は、第１の方向において隣り合う延伸部１２１間に設けられているが、連結部１２２が設けられているのは少なくともボンディングエリア内であるが、ボンディングエリア内においてメッシュ形状による開口１２３が配設されているので、エミッタ領域１１３と第２の電極１３との間のコンタクト面積及び電流容量の減少を抑制しつつ、ボンディング強度を確保し、ボンディングに伴う層間絶縁膜１２やゲート電極１１６の破壊や剥がれを防止することができる。また、これらの効果を層間絶縁膜１２の開口パターンを変更することだけで達成することができ、製造プロセスを追加することがないため、製造が容易でありかつ製造コストが高くならない。第１の実施の形態において、層間絶縁膜１２には具体的にシリコン酸化膜や燐ガラス（PSG）膜を実用的に使用することができ、この燐ガラス膜の膜厚は例えば0.5 μm−3.0 μmに設定されている。
ここで、層間絶縁膜１２の開口部１２３の開口比率と不良発生率との因果関係が図７に示すように存在する。図７中、横軸は層間絶縁膜１２の開口部１２３の開口比率、左縦軸はアバランシェ破壊による不良率（%）、右縦軸はワイヤボンディングのダメージによる不良率（%）である。ここで、層間絶縁膜１２の開口部１２３をマスクとして第３の半導体領域１１３を貫通するエッチングを行っているので、開口比率は、図１及び図２に示す第３の半導体領域１１３の第１の幅寸法１２１Ｗに相当する層間絶縁膜１２の延伸部１２１の第１の方向の幅寸法（＝第１の幅寸法１２１Ｗ：延伸部１２１のゲート絶縁膜１１４の一端から最短距離にある開口部１２３端までの寸法）を、第３の半導体領域１１３の第２の幅寸法１２２Ｗに相当する連結部１２２の第２の方向の幅寸法（＝第２の幅寸法１２２Ｗ）で割った値である。
層間絶縁膜１２の開口部１２３の開口比率が増加する、つまり延伸部１２１の第１の幅寸法１２１Ｗに対して連結部１２２の第２の幅寸法１２２Ｗが増加すると、ワイヤボンディングのダメージに起因する不良率を減少することができる。図７に示す曲線Ａにおいては開口比率が2.2、曲線Ｂにおいては開口比率が2.0で不良率が実効的にゼロになる。すなわち、層間絶縁膜１２の延伸部１２１及びその直下のゲート電極１１６の割れや剥がれを防止することができる。曲線Ａのワイヤボンディングの条件は、ボンディング荷重が1200 g/cm2、超音波振動エネルギ（超音波パワー）がファースト側で145 Hz、セカンド側で190 Hz、超音波振動時間がファースト側で120 msec、セカンド側で170 msecである。また、曲線Ｂのワイヤボンディングの条件は、ボンディング荷重が1200 g/cm2、超音波振動エネルギ（超音波パワー）がファースト側で145 Hz、セカンド側で180 Hz、超音波振動時間がファースト側で120 msec、セカンド側で170 msecである。
一方、層間絶縁膜１２の開口部１２３の開口比率が増加する、つまり延伸部１２１の第１の幅寸法１２１Ｗに対して連結部１２２の第２の幅寸法１２２Ｗが増加すると、曲線Ｃに示すように開口比率が2.6を境にアバランシェ破壊に起因する不良率が増大する。これは、開口部１２３において第３の半導体領域１１３が露出した領域上ではボンディングワイヤからの電流通路は最短となるが、連結部１２２の中央（例えば図２に符号Ｋで示す。）から第３の半導体領域１１３までの電流通路は長くなり、電流の動特性的なタイムラグが大きくなるためである。アバランシェ耐量は印加したエネルギをより広い部分に分散させて電流集中を緩和してかつ寄生トランジスタをＯＮさせないことが重要である。その中で、第３の半導体領域１１３直下の第２の半導体領域１１２の抵抗を下げることが有効である。層間絶縁膜１２をマスクとして第３の半導体領域１１３の一部を貫通するまでエッチングしているので、開口部１２３と第３の半導体領域１１３直下の第２の半導体領域１１２の抵抗とは密接な関係を有する。つまり、図７に示す因果関係に基づき、層間絶縁膜１２の延伸部１２１の第１の幅寸法１２１Ｗに対して連結部１２２の第２の幅寸法１２２Ｗを大きく（第１の幅寸法１２１Ｗ＜第２の幅寸法１２２Ｗ）設定すれば、ワイヤボンディングのダメージに起因する不良率を減少することができる。更に、ワイヤボンディングのダメージに起因する不良率を減少しつつ、アバランシェ破壊に起因する不良率を減少するには、層間絶縁膜１２の延伸部１２１の第１の幅寸法１２１Ｗと連結部１２２の第２の幅寸法１２２Ｗとが以下の関係式を満たす必要がある。
第２の幅寸法 ＜ 2.0×第１の幅寸法〜2.6×第１の幅寸法
上記式を満足する本発明の第１の実施の形態に係る他の寸法は、例えば以下の通りである（図２参照。）。
１．穴１１４の穴幅（ａ）：0.5 μm
２．穴１１４の配列ピッチ（ｂ）：2.0 μm
３．層間絶縁膜１２の延伸部１２１の幅（１２１Ｗ）：0.5 μm
４．層間絶縁膜１２の連結部１２２の幅（１２２Ｗ）：1.0 μm
５．連結部１２２の第１の方向の配列ピッチ（ｃ）：9.0 μm
６．穴１１４の穴の長さ（ｄ）：8.0 μm
７．第２の半導体領域１１２の不純物密度：6.0 ×1017 atoms/cm2
８．第２の半導体領域１１２の接合深さ：1.4 μm
９．第３の半導体領域１１３の不純物密度：5.0 ×1019 atoms/cm2
１０．第３の半導体領域１１３の接合深さ：0.3 μm
１１．ゲート電極１１６の幅寸法：0.5 μm
第１の実施の形態において、更に層間絶縁膜１２の平面形状には、図５に示すように、第２の方向に一定間隔に配列された開口１２３と、それに対して第１の方向側に隣り合う開口１２３とがオフセットされたメッシュ形状となるように採用されることが望ましい。オフセット量は例えば２分の１配列ピッチである。
ここで、層間絶縁膜１２の平面形状がメッシュ形状に設定される「第２の電極１３のボンディングエリア」とは、第２の電極（エミッタ電極）１３とエミッタ用リード（外部端子）とを電気的に接続するボンディングワイヤ（３２）がボンディングされる領域である。第２の電極１３上には保護膜１４が配設され、図３に示すように保護膜１４にはボンディングワイヤ（３２）を第２の電極１３と電気的に接続させるための開口１４１が配設されており、第２の電極１３のボンディングエリアはこの保護膜１４に配設される開口１４１の領域内である。
第２の電極１３のボンディングエリア外において層間絶縁膜１２の平面形状はストライプ形状である。詳細には、層間絶縁膜１２は、ゲート電極１１６（若しくは穴１１４）上に配設されこのゲート電極１１６が延在する第２の方向と同一方向に延在し、ゲート電極１１６の配列間隔と同様に第１の方向に一定間隔において複数配列された、平面形状がストライプ形状を有する延伸部１２１と、第１の方向において隣り合う延伸部１２１の間に挟まれ、第１の方向に一定間隔において複数配列された、平面ストライプ形状を有する開口部１２４とを備えている。第２の電極１３のボンディングエリア外においては、ボンディングの際に発生する応力に対する機械的強度を高める必要はないので、第１の方向において隣り合う延伸部１２１間に連結部１２２は配設しなくてもよい。連結部１２２が配設されていない結果、開口部１２４の開口面積を増加することができるので、エミッタ領域１１３と第２の電極１３との間のコンタクト面積及び電流容量を確保し、電界集中を防止することができる。
つまり、第２の電極（エミッタ電極）１３は層間絶縁膜１２上に配設されるとともに、第２の電極１３のボンディングエリア内においては、第２の電極１３は層間絶縁膜１２の開口１２３を通してIGBT１１に接続されている。第２の電極１３のボンディングエリア外においては、第２の電極１３は層間絶縁膜１２の開口部１２４を通してIGBT１１に接続されている。第２の電極１３はエミッタ電極（又はソース電極）として使用され、この第２の電極１３には例えばアルミニウム合金膜を使用することができる。アルミニウム合金膜は、アロイスパイクを防止するSi、マイグレーションを防止するCu等の添加物を添加したアルミニウムである。
図３に示すように、保護膜１４は基板１０の主面上の全域において第２の電極１３上に配設されている。保護膜１４には、図３乃至図６に示すように、素子領域において第２の電極１３上のボンディングエリアに開口１４１が配設されている。また、保護膜１４には、図６に示すように、素子領域において、IGBT１１のゲート電極１１６に電気的に接続させるためのボンディング電極１３Ｇが保護膜１４の開口１４２によって露出されている。ゲート電極１１６のボンディング電極１３Ｇは、第２の電極１３と同一導電層において同一導電性材料により構成されている。保護膜１４の開口１４１は図６に示すようにベース領域（基板）１１１の中央部分に配設され、開口１４２はベース領域１１１の第３の辺１０３の近傍に配設されている。開口１４２の平面面積は開口１４１の平面面積に比べて小さい。保護膜１４には、例えばPIF（poly-imide film）等の樹脂膜やPSG膜を実用的に使用することができる。
［半導体装置の組立構造］
図６に示すように、半導体装置２０１は、半導体素子１と、半導体素子１を搭載するダイボンディング領域２１Ｄを有し第１の方向（X方向）に延在する第１のリード（コレクタ用外部端子）２１と、第１のリード２１の左側に配設され第２の方向に延在する第２のリード（ゲート用外部端子）２２と、第１のリード２１の右側に配設され第２の方向に延在する第３のリード（エミッタ用外部端子）２３と、第２のリード２２と半導体素子１のボンディング電極１３Ｇとの間を電気的に接続するボンディングワイヤ３１と、第３のリード２３と半導体素子１の第２の電極１３のボンディングエリアとの間を電気的に接続するボンディングワイヤ３２と、封止体４とを備えている。
第１のリード２１、第２のリード２２及び第３のリード２３にはCu板、Fe−Ni合金板等を使用することができる。Cu板の表面にはNiめっきが施されていてもよい。
図３及び図６には詳細に図示していないが、第１のリード２１のダイボンディング領域２１Ｄには導電性接着材を介在させて半導体素子１の裏面の第１の電極が電気的かつ機械的に接続されている。
ボンディングワイヤ３１は半導体素子１の保護膜１４に形成された開口１４２を通してボンディング電極１３Ｇに電気的に接続されている。同様に、ボンディングワイヤ３２は基板１０上の保護膜１４に形成された開口１４１を通して電極１３に電気的に接続されている。ボンディングワイヤ３１及び３２には例えばAu、Lu、Al等のワイヤを実用的に使用することができ、このワイヤはボンディング装置を用い超音波振動に熱圧着を併用してボンディングされる。
封止体４には例えばエポキシ系樹脂が使用されている。このエポキシ系樹脂は例えばモールド法により成型される。封止体４の内部には半導体素子１、第１のリード２１、第２のリード２２及び第３のリード２３のそれぞれのインナー部（一部）、ボンディングワイヤ３１及び３２が気密封止される。封止体４の外部には第１のリード２１、第２のリード２２及び第３のリード２３のそれぞれのアウター部（一部）が突出する。
半導体装置２０１の組立手順は以下の通りである。まず、IGBT１１、層間絶縁膜１２、第２の電極１３、保護膜１４のそれぞれが順次形成された半導体素子１が製造される。次に、第１のリード２１のダイボンディング領域２１Ｄ上に半導体素子１が実装される。次に、ボンディングワイヤ３１及び３２がボンディングされる。そして、半導体素子１等が封止体４によりモールドされることにより、第１の実施の形態に係る半導体装置２０１が完成する。
［半導体装置の特徴］
図１乃至図６に示すように、第１の実施の形態に係る半導体装置２０１においては、ボンディングエリア内の層間絶縁膜１２の平面構造がメッシュ形状に構成され、層間絶縁膜１２の第１の方向に隣り合う延伸部１２１が連結部１２２により機械的な強度を増強しているので、ボンディングの際の層間絶縁膜１２のボンディング強度を確保しつつ、ボンディングに伴う層間絶縁膜１２の破壊や電極（例えばゲート電極１１６や第２の電極１３）の破壊を防止することができる。
更に、第１の実施の形態に係る半導体装置２０１においては、層間絶縁膜１２の連結部１２２を第２の方向に一定間隔において配設しているので、開口部１２３の平面面積を十分に確保することができる。従って、ストライプ構造を有するIGBT１１の本来の特性であるコンタクト面積を十分に確保することができるので、電界集中を減少することができ、十分な耐圧を確保することができ、半導体素子１の電気的特性が良好な半導体装置２０１を提供することができる。
更に、第１の実施の形態に係る半導体装置２０１においては、第３の半導体領域１１３の延伸部１２１下における（又は延伸部１２１）の第１の幅寸法１２１Ｗと第３の半導体領域１１３の連結部１２２下における（又は連結部１２２）の第２の幅寸法１２２Ｗとの比率を適正な範囲に設定したので、ボンディングの際の層間絶縁膜１２のボンディング強度を確保しつつ、十分な耐圧を確保することができる。
また、第１の実施の形態に係る半導体装置２０１においては、ボンディングエリア外の層間絶縁膜１２の平面形状がストライプ形状により構成されているので、前述のように半導体素子１の電気的特性を確保することができる。
また、第１の実施の形態に係る半導体装置２０１においては、このような作用効果を奏するための層間絶縁膜１２の平面形状は製造用マスクのパターンを変更するだけで対応することができるので、特に製造工程数を増加する必要がなく、製造コストを減少することができる。更に、第２の電極１３、ボンディング電極１３Ｇの膜厚は、ボンディングのために厚くする必要がないので、この点においても製造コストを減少することができる。
［変形例］
第１の実施の形態の変形例に係る半導体装置２０１においては、IGBT１１の層間絶縁膜１２の特にボンディングエリア内の平面形状が、図８に示すように、第２の方向に一定間隔に配列された開口１２３と、それに対して第１の方向側に隣り合う開口１２３とが同一の直線上となるように随時形成されたメッシュ形状により構成されている。すなわち、連結部１２２を第１の方向に見ると一直線上に形成され、第２の方向に見ると一定間隔に繰り返し形成されている。変形例に係る層間絶縁膜１２の平面形状は、連結部１２２及び開口１２３の配列ピッチをアンオフセットしている。
このように構成される変形例に係る半導体装置２０１においては、前述の第１の実施の形態に係る半導体装置２０１により得られる効果と同様の効果を奏することができる。
なお、第１の実施の形態に係る半導体装置２０１においては、半導体素子１のボンディングエリア内のみ層間絶縁膜１２の平面形状をメッシュ形状としているが、本発明は、このような構造に限定されるものではなく、ボンディングエリア内外の層間絶縁膜１２の平面形状をメッシュ形状としてもよい。
（第２の実施の形態）
本発明の第２の実施の形態は、プレーナ構造を有するIGBTからなる半導体素子を搭載した電力用半導体装置及びその製造方法に本発明を適用した例を説明するものである。
［半導体素子（IGBT）のデバイス構造］
第２の実施の形態に係る半導体装置２０１に搭載された半導体素子１は、図９に示すように、プレーナ構造を有するIGBT１１により構成されている。すなわち、IGBT１１は、コレクタ領域（p型の第４の半導体領域）１１０と、n型ベース領域（n型の第１の半導体領域又は基板）１１１と、p型ベース領域（p型の第２の半導体領域）１１２と、エミッタ領域（n型の第３の半導体領域）１１３と、ゲート絶縁膜１１５と、ゲート電極１１６と、コレクタ電極（第１の電極）と、エミッタ電極（第２の電極）１３とを備えて構成されている。基本的な半導体素子１の断面構造は前述の第１の実施の形態に係る半導体装置２０１の半導体素子１の断面構造と同一であるが、図１及び図３に示す穴１１４が配設されていない。つまり、半導体素子１は、ベース領域１１１の主面上にゲート絶縁膜１１５を介在してゲート電極１１６をプレーナ構造において配設し、ゲート電極１１６をマスクとして二重拡散構造によりベース領域１１２及びエミッタ領域１１３が配設されている。
（第３の実施の形態）
本発明の第３の実施の形態は、前述の第１の実施の形態及び第２の実施の形態に係る半導体装置２０１において、半導体素子１と第２のリード２２及び第３のリード２３との間の接続方法を代えた例を説明するものである。
第３の実施の形態に係る半導体装置２０１は、図１０及び図１１に示すように、半導体素子１のボンディング電極１３Ｇと第２のリード２２との間がクリップリード２２Ｃにより電気的に接続され、第２の電極１３と第３のリード２３との間がクリップリード２３Ｃにより電気的に接続されている。クリップリード２２Ｃとボンディング電極１３Ｇ、第２のリード２２のそれぞれとの間の接続には半田ペースト３５が使用され、双方の間は電気的かつ機械的に接続される。同様に、クリップリード２３Ｃと第２の電極１３、第３のリード２３のそれぞれとの間の接続には半田ペースト３６が使用され、双方の間は電気的かつ機械的に接続される。
クリップリード２２Ｃ及び２３Ｃには例えばCu板等の金属板やFe−Ni合金板等の合金板を使用することができる。半田ペースト３５及び３６には例えばPb−Sn半田、又はSn−3 wt% Ag−0.5 wt% Cu等のPbフリー半田を使用することができる。ボンディング電極１３Ｇに半田ペースト３５を介したクリップリード２２Ｃの接続、第２のリード２２に半田ペースト３５を介したクリップリード２２Ｃの接続には、ボンディングワイヤ３１のボンディングと同様に、超音波振動に熱圧着を併用したボンディング法により行われる。同様に、第２の電極１３に半田ペースト３６を介したクリップリード２３Ｃの接続、第３のリード２３に半田ペースト３６を介したクリップリード２３Ｃの接続には、ヒータ等による加熱法、又はボンディングワイヤ３２のボンディングと同様に、超音波振動に熱圧着を併用したボンディング法が使用される。
また、ボンディング電極１３Ｇと半田ペースト３５とのボンダビリティを向上するため、同様に第２の電極１３と半田ペースト３６とのボンダビリティを向上するため、ボンディング電極１３Ｇ、第２の電極１３のそれぞれの表面上に濡れ性向上膜を形成してもよい。この濡れ性向上膜には例えばTi層上にNi層を積層した複合層を実用的に使用することができる。
このように構成される第３の実施の形態に係る半導体装置２０１においては、前述の第１の実施の形態及び第２の実施の形態に係る半導体装置２０１により得られる効果と同様の効果を奏することができる。
更に、クリップリード２２Ｃ及び２３Ｃの金属板や合金板の抵抗成分並びにインダクタンス成分はワイヤ配線のそれに比べて小さい特徴がある。反面、金属板や合金板とボンディングエリアとの接合部に生じる応力が大きくなるが、第３の実施の形態においては、第２の電極１３のボンディングエリアにおいて層間絶縁膜１２に連結部１２２を備えているので、第２の電極１３のボンディングエリアにおける機械的強度を高めることができる。従って、半導体装置２０１においては、抵抗成分並びにインダクタンス成分を小さくしつつ、層間絶縁膜１２の剥がれやゲート電極１１６の剥がれを防止することができる。
（その他の実施の形態）
上記のように、本発明を第１の実施の形態、その変形例、第２の実施の形態及び第３の実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものでない。本発明は様々な代替実施の形態、実施例及び運用技術に適用することができる。例えば、前述の実施の形態等においては、IGBT１１からなる半導体素子１が搭載された半導体装置２０１を例に説明したが、本発明は、IGBT１１に限定されるものではなく、パワートランジスタ（パワーMOSFET）からなる半導体素子及びそれを搭載する半導体装置に適用することができる。また、トレンチ構造だけでなく、プレーナ構造を有するパワートランジスタからなる半導体素子及びそれを搭載した半導体装置に本発明は適用することができる。また、前述の層間絶縁膜１２の開口部１２３の角部は丸みをおびていてもよい。
本発明の第１の実施の形態に係る半導体装置に搭載された半導体素子の要部拡大斜視図である。 図１に示す半導体素子の要部拡大平面図である。 図１に示す半導体素子にボンディングワイヤを設けたときの要部拡大断面図である。 図３に示す半導体素子の要部（図３における保護膜、ボンディングワイヤ、第２の電極及び層間絶縁膜を省いたIGBTの一部）の拡大平面図である。 図３に示す半導体素子において層間絶縁膜の要部の拡大平面図である。 本発明の第１の実施の形態に係る半導体装置の内部構造を示す平面図である。 第１の実施の形態に係る層間絶縁膜の開口比率と不良率との関係を示す図である。 第１の実施の形態の変形例に係る半導体素子において層間絶縁膜の要部の拡大平面図である。 本発明の第２の実施の形態に係る半導体装置に搭載された半導体素子にボンディングワイヤを設けたときの要部拡大断面図である。 本発明の第３の実施の形態に係る半導体装置の内部構造を示す平面図である。 図７に示す半導体装置の半導体素子にクリップリードを設けたときの要部拡大断面図である。
符号の説明
２０１…半導体装置
１１０…コレクタ領域又は第４の半導体領域
１０１…第１の辺
１０２…第２の辺
１０３…第３の辺
１０４…第４の辺
１…半導体素子
１１…IGBT
１１１…第１の半導体領域又は基板
１１２…第２の半導体領域又はベース領域
１１３…第３の半導体領域又はエミッタ領域
１１４…穴
１１５…ゲート絶縁膜
１１６…ゲート電極
１２…層間絶縁膜
１２１…延伸部
１２１Ｗ…第１の幅寸法
１２２…連結部
１２２Ｗ…第２の幅寸法
１２３、１２４…開口部
１３…第２の電極
１３Ｇ…ボンディング電極
１４…保護膜
１４１、１４２…開口
２１…第１のリード
２２…第２のリード
２３…第３のリード
３１、３２…ボンディングワイヤ
２２Ｃ、２３Ｃ…クリップリード
３５、３６…半田ペースト
４…封止体

Claims (5)

  1. 第１の導電型の第１の半導体領域と、
    第１の方向に複数配設され、第１の主面を露出し、前記第１の導電型と反対導電型の第２の導電型を有する第２の半導体領域と、
    前記第２の半導体領域内において前記第１の方向に複数配設され、かつ前記第２の半導体領域内に第２の主面が露出され、前記第１の導電型を有する第３の半導体領域と、
    前記第２の半導体領域の前記第３の半導体領域と前記第１の方向に隣り合う他の前記第２の半導体領域の他の前記第３の半導体領域との間に渡って配設された制御電極と、
    前記制御電極上を覆い前記第１の方向と交差する第２の方向に延伸する延伸部、前記第１の方向に隣り合う前記延伸部同士を前記第２の方向に一定間隔において連結する連結部及び前記延伸部と前記連結部とにより開口形状が規定され前記第２の半導体領域の前記第１の主面と前記第３の半導体領域の前記第２の主面とを露出する開口部を有する層間絶縁膜と、
    前記層間絶縁膜上に配設され、前記層間絶縁膜の前記開口部を通して前記第２の半導体領域の前記第１の主面及び前記第３の半導体領域の前記第２の主面に電気的に接続された電極と、を備え、
    前記延伸部下における前記第３の半導体領域の前記第１の方向の第１の幅寸法に比べて、前記連結部下における前記第３の半導体領域の前記第２の方向の第２の幅寸法が大きく、且つ、前記第１の幅寸法と前記第２の幅寸法とが、
    第２の幅寸法 ＜ 2.0×第１の幅寸法〜2.6×第１の幅寸法
    の関係式を満たすことを特徴とする半導体装置。
  2. 前記開口部が前記第３の半導体領域を貫通していることを特徴とする請求項１に記載の半導体装置。
  3. 前記第２の半導体領域の前記第３の半導体領域と前記第１の方向に隣り合う他の前記第２の半導体領域の他の前記第３の半導体領域との間において、前記第２の半導体領域の前記第１の主面から前記第１の半導体領域側に前記第２の半導体領域を貫通して配設され、前記第２の方向に延伸する穴と、
    前記穴の側面及び前記穴の底面に配設された絶縁膜と、を更に備え、
    前記制御電極は、前記穴に前記絶縁膜を介在して埋設されたことを特徴とする請求項１又は請求項２に記載の半導体装置。
  4. 前記層間絶縁膜の前記連結部は前記電極のボンディングエリアの直下の領域に配設されていることを特徴とする請求項１乃至請求項３のいずれかに記載の半導体装置。
  5. 第１の導電型の第１の半導体領域と、第１の方向に複数配設され、第１の主面を露出し、前記第１の導電型と反対導電型の第２の導電型を有する第２の半導体領域と、前記第２の半導体領域内において前記第１の方向に複数配設され、かつ前記第２の半導体領域内に第２の主面が露出され、前記第１の導電型を有する第３の半導体領域と、前記第２の半導体領域の前記第３の半導体領域と前記第１の方向に隣り合う他の前記第２の半導体領域の他の前記第３の半導体領域との間に渡って配設された制御電極と、を形成する工程と、
    前記制御電極上を覆い前記第１の方向と交差する第２の方向に延伸する延伸部、ボンディングエリアの直下の領域に前記第１の方向に隣り合う前記延伸部同士を前記第２の方向に一定間隔において連結する連結部、及び前記延伸部と前記連結部とにより開口形状が規定され、前記第２の半導体領域の前記第１の主面と前記第３の半導体領域の前記第２の主面とを露出する開口部を有し、前記開口部により前記延伸部下における前記第３の半導体領域の前記第１の方向の第１の幅寸法に比べて前記連結部下における前記第３の半導体領域の前記第２の方向の第２の幅寸法を大きく、且つ、前記第１の幅寸法と前記第２の幅寸法とが
    第２の幅寸法 ＜ 2.0×第１の幅寸法〜2.6×第１の幅寸法
    の関係式を満たすように層間絶縁膜を形成する工程と、
    前記層間絶縁膜上に配設され、前記層間絶縁膜の前記開口部を通して前記第２の半導体領域の前記第１の主面及び前記第３の半導体領域の前記第２の主面に電気的に接続された電極を形成する工程と、
    前記ボンディングエリアにおいて前記電極上にこの電極に電気的に接続される外部配線を形成する工程と、
    を備えたことを特徴とする半導体装置の製造方法。
JP2007328672A 2007-11-09 2007-12-20 半導体装置及びその製造方法 Active JP5098630B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2007328672A JP5098630B2 (ja) 2007-12-20 2007-12-20 半導体装置及びその製造方法
PCT/JP2008/067009 WO2009060670A1 (ja) 2007-11-09 2008-09-19 半導体装置及びその製造方法
CN2008801110162A CN101821853B (zh) 2007-11-09 2008-09-19 半导体器件及其制造方法
EP08847499.4A EP2209142B1 (en) 2007-11-09 2008-09-19 Semiconductor device and manufacturing method thereof
US12/682,383 US8207612B2 (en) 2007-11-09 2008-09-19 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007328672A JP5098630B2 (ja) 2007-12-20 2007-12-20 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2009152364A JP2009152364A (ja) 2009-07-09
JP5098630B2 true JP5098630B2 (ja) 2012-12-12

Family

ID=40921175

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007328672A Active JP5098630B2 (ja) 2007-11-09 2007-12-20 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP5098630B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011091086A (ja) * 2009-10-20 2011-05-06 Mitsubishi Electric Corp 半導体装置
JP5921072B2 (ja) * 2011-03-05 2016-05-24 新電元工業株式会社 樹脂封止型半導体装置
JP5729497B1 (ja) 2014-02-04 2015-06-03 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
WO2019049572A1 (ja) * 2017-09-05 2019-03-14 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
CN110729342A (zh) * 2018-07-17 2020-01-24 上海宝芯源功率半导体有限公司 一种半导体开关器件及其制作方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1022322A (ja) * 1996-06-28 1998-01-23 Denso Corp 半導体装置
JP3551947B2 (ja) * 2001-08-29 2004-08-11 サンケン電気株式会社 半導体装置及びその製造方法
JP2005303218A (ja) * 2004-04-16 2005-10-27 Renesas Technology Corp 半導体装置およびその製造方法
JP2006140263A (ja) * 2004-11-11 2006-06-01 Sanken Electric Co Ltd 半導体素子及び半導体素子の製造方法
JP4609656B2 (ja) * 2005-12-14 2011-01-12 サンケン電気株式会社 トレンチ構造半導体装置

Also Published As

Publication number Publication date
JP2009152364A (ja) 2009-07-09

Similar Documents

Publication Publication Date Title
US8207612B2 (en) Semiconductor device and manufacturing method thereof
US8222651B2 (en) Semiconductor device
JP5729126B2 (ja) 半導体装置の製造方法
JP7452597B2 (ja) 半導体装置及びその製造方法
US7847316B2 (en) Semiconductor device and its manufacture
JP5605095B2 (ja) 半導体装置
JP6885175B2 (ja) 半導体装置
JP7428018B2 (ja) 半導体モジュール
JP5098630B2 (ja) 半導体装置及びその製造方法
US6605870B2 (en) Pressure-contact type semiconductor device
JP4293272B2 (ja) 半導体装置
JP4706551B2 (ja) パワー半導体素子及びパワーモジュール
US11201099B2 (en) Semiconductor device and method of manufacturing the same
JP2009164288A (ja) 半導体素子及び半導体装置
JP2003188378A (ja) 半導体装置
JP4409064B2 (ja) パワー素子を含む半導体装置
JP7419781B2 (ja) 半導体モジュール
KR20220044502A (ko) 반도체 장치
WO2023090137A1 (ja) 半導体素子および半導体装置
US20240112991A1 (en) Semiconductor module, semiconductor device, and vehicle
US11646249B2 (en) Dual-side cooling semiconductor packages and related methods
CN109994445B (zh) 半导体元件和半导体装置
JP2024054535A (ja) 半導体装置
JP2023118481A (ja) 半導体装置及び車両
JP2023087383A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120626

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120809

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120828

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120910

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151005

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5098630

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250