JP2011091086A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2011091086A
JP2011091086A JP2009241266A JP2009241266A JP2011091086A JP 2011091086 A JP2011091086 A JP 2011091086A JP 2009241266 A JP2009241266 A JP 2009241266A JP 2009241266 A JP2009241266 A JP 2009241266A JP 2011091086 A JP2011091086 A JP 2011091086A
Authority
JP
Japan
Prior art keywords
source
base layer
layer
contact
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009241266A
Other languages
English (en)
Inventor
Kazunari Nakada
和成 中田
Atsushi Narasaki
敦司 楢崎
Naruto Honda
成人 本田
Kaoru Motonami
薫 本並
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=43796966&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2011091086(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2009241266A priority Critical patent/JP2011091086A/ja
Priority to US12/836,922 priority patent/US8247867B2/en
Priority to CN2010102678285A priority patent/CN102044565A/zh
Priority to KR1020100098603A priority patent/KR101231077B1/ko
Priority to DE102010042691A priority patent/DE102010042691A1/de
Publication of JP2011091086A publication Critical patent/JP2011091086A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】トレンチゲート構造およびトレンチコンタクト構造を有する半導体装置において、低オン抵抗でありながら、セルのサイズを極力小さくすることができる半導体装置を提供する。
【解決手段】半導体装置は、第一の導電型を有するベース層３と、ベース層３上に形成され、第二の導電型を有するソース層４と、ソース層４上に形成される絶縁膜５とを有する。さらに、ベース層４を貫通する複数のゲート構造ＧＴと、絶縁膜５およびソース層４を貫通し、ソース層４およびベース層３と電気的に接続する、複数の導電部８とを有する。また、ゲート構造ＧＴは、平面視において、ストライプ状に形成されている。また、導電部８がベース層３と接続する部分は、平面視においてストライプ状であり、ゲート構造ＧＴ間に形成されている。さらに、ゲート構造ＧＴと導電部８との間における、ソース層４とベース層３とが接触している部分の寸法は、０．３６μｍ以上である。
【選択図】図２

Description

本発明は、半導体装置に関するものであり、特に、トレンチゲート構造を有する電力用半導体装置に関するものである。
電力増幅回路や電源回路等のスイッチング素子に使用される半導体装置として、例えばパワーＭＩＳＦＥＴ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）等の高電圧素子を有する半導体装置が知られている。また、パワーＭＩＳＦＥＴにおいては、「縦型」や「横型」と呼ばれるものが知られている。さらに、「縦型」においては、トレンチゲート構造と呼ばれるものも知られている。
ここで、ＭＩＳＦＥＴとは、チャネル形成領域（半導体）とゲート電極との間に、ゲート絶縁膜が介在された絶縁ゲート型電界効果トランジスタのことである。なお、ゲート絶縁膜が酸化シリコン膜からなるものは、一般的にＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）と呼ばれている。
また、電流が半導体基板の厚さ方向に流れるものが「縦型」であり、電流が半導体基板の表面方向に流れるものが「横型」である。
また、ソース領域とドレイン領域との間のチャネル形成領域に、電子のチャネルができるものが「ｎ型」であり、正孔のチャネルができるものが「ｐ型」である。
また、トレンチゲート構造とは、半導体基板の主面に設けられた溝の内部に、ゲート絶縁膜を介在してゲート電極が設けられたゲート電極構造のことである。
トレンチゲート構造のＭＯＳＦＥＴにおいては、世代毎にセルの微細化が進んでいる（たとえば、特許文献１参照）。セルを微細化することで、単位面積あたりのチャネル領域を増加させることができるため、オン抵抗を低減することにつながり、導通時の損失を減らすことができる。
特許文献１に開示されているｎ型ＭＯＳＦＥＴを考えた場合、ｎ＋ソース領域とｐ＋コンタクト領域をストライプ上に配置すると、ｐ＋領域ではチャネルが形成されない。このため、オン抵抗の低減に限界があった。
このような問題を解決する技術として、たとえば特許文献２に係る技術が存在する。特許文献２に係る技術では、トレンチゲート構造に加え、コンタクト部もトレンチ構造（以後本願明細書中では、トレンチコンタクト構造と称する）としている。これにより、同一のデザインルールで、単位面積当たりのチャネル密度を高くでき、低オン抵抗が実現される。
特開２００１−１５７４３号公報 特開２００９−８１３２３号公報
トレンチゲート構造およびトレンチコンタクト構造を有する半導体装置において、低オン抵抗を維持しつつ、セルの微細化がより進められることが望まれている。また、トレンチゲート構造およびトレンチコンタクト構造を有する半導体装置において、ソース電極に対するワイヤボンド処理を施すと、ゲート・ソース間において電気的ショートを引き起こすことがあった。したがって、ゲート・ソース間における電気的ショートを抑制しつつ、セルの微細化がより進められることが望まれている。
そこで、本発明は、トレンチゲート構造およびトレンチコンタクト構造を有する半導体装置において、低オン抵抗でありながら、セルのサイズを極力小さくすることができる半導体装置を提供することを目的とする。
また、トレンチゲート構造およびトレンチコンタクト構造を有する半導体装置において、ゲート・ソース間における電気的ショートの発生を抑制しつつ、セルのサイズを極力小さくすることができる半導体装置を提供することを目的とする。
上記の目的を達成するために、本発明に係る請求項１に記載の半導体装置は、第一の導電型を有するベース層と、前記ベース層上に形成され、第二の導電型を有するソース層と、前記ソース層上に形成される絶縁膜と、前記ベース層を貫通する、複数のゲート構造と、前記絶縁膜および前記ソース層を貫通し、前記ソース層および前記ベース層と電気的に接続する、複数の導電部と、前記絶縁膜上に形成され、前記導電部と電気的に接続するソース電極とを、備え、前記ゲート構造は、平面視において、ストライプ状に形成されており、前記導電部が前記ベース層と接続する部分は、平面視において、前記ゲート構造間において当該ゲート構造と隔てて、当該ゲート構造の前記ストライプ状の方向と平行に形成されており、前記ゲート構造と前記導電部との間における、前記ソース層と前記ベース層とが接触している部分の寸法は、０．３６μｍ以上、０．４３μｍ以下である。
また、本発明に係る請求項２に記載の半導体装置は、第一の導電型を有するベース層と、前記ベース層上に形成され、第二の導電型を有するソース層と、前記ソース層上に形成される絶縁膜と、前記ベース層を貫通する、複数のゲート構造と、前記絶縁膜および前記ソース層を貫通し、前記ソース層および前記ベース層と電気的に接続する、複数の導電部と、前記絶縁膜上に形成され、前記導電部と電気的に接続するソース電極とを、備え、前記ゲート構造は、平面視において、ストライプ状に形成されており、前記導電部が前記ベース層と接続する部分は、平面視において、前記ゲート構造間において当該ゲート構造と隔てて、当該ゲート構造の前記ストライプ状の方向に島状に並んで形成されており、前記導電部が前記ベース層と接続していない領域における、前記ゲート構造間の前記ソース層と前記ベース層とが接触している部分の寸法は、０．３６μｍ以上である。
また、本発明に係る請求項５に記載の半導体装置は、第一の導電型を有するベース層と、前記ベース層上に形成され、第二の導電型を有するソース層と、前記ソース層上に形成される絶縁膜と、前記ベース層を貫通する、複数のゲート構造と、前記絶縁膜および前記ソース層を貫通し、かつ、前記ソース層上面と接触しており、前記ソース層および前記ベース層と電気的に接続する、導電部と、前記絶縁膜上に形成され、前記導電部と電気的に接続するソース電極とを、備え、前記ソース層上面と前記導電部とが接触する部分の寸法は、１０ｎｍ以上、４０ｎｍ以下である。
本発明の請求項１，２に記載の半導体装置では、いわゆるソース領域幅が少なくとも０．３６μｍ〜０．４３μｍである。したがって、トレンチゲート構造を有する半導体装置において、低オン抵抗でありながら、セルのサイズを極力小さくすることができる半導体装置を提供することが可能となる。
また、本発明の請求項５に記載の半導体装置では、ソース上面において導電部の一部が接触しており、当該接触部の寸法が少なくとも１０ｎｍ〜４０ｎｍである。したがって、ソース電極に対するワイヤボンドの際に発生する応力の一部が、導電部と接触するソース層の上面で吸収される。したがって、ゲート・ソース間ショートを抑制しつつ、セルのサイズを極力小さくすることができる半導体装置を提供することができる。
本発明に係る半導体装置の構成を示す断面図である。 実施の形態１に係る半導体装置の構成を示す平面図である。 実施の形態１に係る半導体装置の効果を説明するための図である。 実施の形態２に係る半導体装置の構成を示す平面図である。 実施の形態２に係る半導体装置の効果を説明するための図である。 実施の形態３に係る半導体装置の構成を示す平面図である。 実施の形態４に係る半導体装置の構成を示す拡大断面図である。 実施の形態４に係る半導体装置の効果を説明するための図である。
以下、この発明をその実施の形態を示す図面に基づいて具体的に説明する。
＜実施の形態１＞
図１は、本実施の形態１に係る半導体装置の断面構造を示す図である。
以下の説明において、「ｎ＋型」とは、「ｎ型」と同じ導電型で、当該「ｎ型」よりも不純物濃度が高いことを意味する。また、「ｎ−型」とは、「ｎ型」と同じ導電型で、当該「ｎ型」よりも不純物濃度が低いことを意味する。また、「ｐ＋型」とは、「ｐ型」と同じ導電型で、当該「ｐ型」よりも不純物濃度が高いことを意味する。なお、以下の説明では、「ｐ−型」には言及しないので、当該「ｐ−型」の説明も省略する。
さて、図１に示すように、本実施の形態に係る半導体装置は、半導体基板１、エピタキシャル層２、ベース層３、ソース層４、絶縁膜５、ゲート電極６、ゲート絶縁膜７、導電部８、ソース電極９およびドレイン電極１０を、備えている。
半導体基板１は、ｎ＋型であり、ドレイン領域として機能する。半導体基板１の下面側には、ドレイン電極１０が形成されている。他方、当該半導体基板１上面には、エピタキシャル成長により、エピタキシャル層（ドリフト層と理解することができる）２が形成されている。当該エピタキシャル層２は、ｎ−型である。当該エピタキシャル層２の上方には、トレンチゲート型ＭＩＳＦＥＴ（または、ＭＯＳＦＥＴ）が形成されている。
具体的に、エピタキシャル層２上には、ベース層３が形成される。ここで、ベース層３は、ｐ型である。また、当該ベース層３上には、ソース層４が形成されている。ここで、ソース層４は、ｎ＋型である。また、ソース層４およびベース層３を貫通する、複数のトレンチゲート構造ＧＴが形成されている。
当該トレンチゲート構造ＧＴは、次の工程により作成される。まず、写真製版処理およびエッチング処理により、ソース層４およびベース層３を貫通する、複数のトレンチが形成する。そして、当該トレンチ内に、ゲート絶縁膜７を成膜し、当該ゲート絶縁膜７上にポリシリコン等から成るゲート電極６を形成する。これにより、図１に示すように、トレンチ内を充填するようにトレンチゲート構造ＧＴが形成される。つまり、ゲート絶縁膜７を介して、ゲート電極６は、ベース層３の側面およびソース層４の側面と、接触している。なお、トレンチゲート構造ＧＴの底部は、エピタキシャル層２の上部に至っている。
また、ソース層４上には、絶縁膜５が形成されている。絶縁膜５およびソース層４を貫通する、複数の導電部８が形成されている。ここで、断面図である図１に示すように、絶縁膜５内における導電部８の幅は、ソース層４内における導電部８の幅より大きい。したがって、導電部８の一部は、ソース層４の上面と接触している。
また、当該導電部８の底面は、ベース層３の上面（より具体的には、ベース層３の表面に形成されたｐ＋型のコンタクト領域１１）と電気的に接続している。つまり、トレンチコンタクト構造が形成されている。ここで、コンタクト領域１１は、周知のように、ベース層３の一部構成として、導電体８とベース層３との電気的接触抵抗低減の目的で形成される。また、図７に示すように、導電部８の側面部は、ソース層４とも電気的に接続している。
当該導電部８（トレンチコンタクト構造）は、次の工程により作成される。まず、写真製版処理およびエッチング処理により、絶縁膜５およびソース層４を貫通する、複数のトレンチが形成する。そして、当該トレンチ内に、導電体の積層構造を充填する。これにより、図１に示すように、トレンチ内を充填するように導電部８が形成される（つまり、トレンチコンタクト構造が形成される）。なお、積層構造を構成する導電体は、例えばアルミニウム、チタン、窒化チタン、タングステンなどである。
また、絶縁膜５上には、ソース電極９が形成されている。つまり、絶縁膜５は、ソース電極９とゲート電極６とが電気的に絶縁されるために、設けられている。ここで、ソース電極９の下面と導電部８の上面とは電気的に接続している。したがって、導電部８を介して、ソース電極９は、ベース層３の上面およびソース層４の側面と、電気的に接続される。
図２は、本実施の形態に係る半導体装置の構成を示す平面図である。具体的に、図２は、図１に示した半導体装置を上方向から見た図であり、図面簡略化の観点より、ソース電極９、絶縁膜５および導電部８の図示を省略している。なお、図２のＡ−Ａ断面が、図１の断面図である。
図２に示すように、平面視において、トレンチゲート構造ＧＴは、ストライプ状に形成されている。トレンチゲート構造ＧＴは、図１の表裏方向に延設されていることが分かる。
また、図２に示すように、平面視において、導電部８とベース層３とが接続する部分（コンタクト領域１１）が、ストライプ状に形成されている。ここで、導電部８とベース層３とが接続する部分（コンタクト領域１１）は、トレンチゲート構造ＧＴと図２の左右方向に所定の距離だけ隔てて形成されている。さらに、導電部８とベース層３とが接続する部分（コンタクト領域１１）のストライプの方向は、トレンチゲート構造ＧＴのストライプの方向と平行である。さらに、図２の左右方向において、トレンチゲート構造ＧＴ間に、一の導電部８とベース層３とが接続する部分（コンタクト領域１１）が形成されている。
したがって、平面視において、図２の左右方向に沿って、ストライプ状のトレンチゲート構造ＧＴ、ストライプ状のソース層４、ストライプ状の導電部８とベース層３とが接続する部分（コンタクト領域１１）、ストライプ状のソース層４およびストライプ状のトレンチゲート構造ＧＴが、当該順に周期的に形成されている。
図２においてコンタクト領域１１が現れている部分は、ソース層４と接触していないベース層３の部分である（つまり、導電部８と接触しているベース層３の部分である）。これに対して、図２においてソース層４が現れている部分は、ソース層４とベース層３とが接触している部分である。
本実施の形態に係る半導体装置では、ソース領域幅Ｌの寸法は、０．３６μｍ以上である。ここで、ソース領域幅Ｌとは、一の線状のソース層４の幅、つまり、一のソース層４の図２の左右方向の幅であり、図２の左右方向におけるトレンチゲート構造ＧＴと導電部８（コンタクト領域１１）との間における、ソース層４とベース層３とが接触している部分の寸法のことである。
以上のように、本実施の形態では、ソース領域幅Ｌの寸法は、０．３６μｍ以上である。したがって、半導体装置セルの微細化によるチャネル密度向上が可能で、低オン抵抗を実現することができる。
図３は、ソース領域幅Ｌと半導体装置のオン抵抗との関係を示すデータ図である。ここで、図３の横軸は、ソース領域幅Ｌ（μｍ）であり、図３の縦軸は、トランジスタセルのオン抵抗値（任意単位）である。
図３に示すように、ソース領域幅Ｌが０．３６μｍ以上であるとき、低オン抵抗が実現され、ソース領域幅Ｌが０．３６μｍより小さくなると、急激に、約１０倍程度、オン抵抗は上昇する。このように、ソース領域幅Ｌが０．３６μｍより小さくなると急激にオン抵抗は上昇するのは、ソース領域幅Ｌが狭くなることで、ソース層４からベース層３への電子の供給量が減少するからである。換言すると、ソース領域幅Ｌが０．３６μｍ以上であれば、ソース層４からベース層３への電子の供給を確保することができる。
当該図３のデータから、オン抵抗が許容できる大きさの範囲で、ソース領域幅Ｌを極力小さくできる、当該ソース領域幅Ｌは、０．４μｍ以上、０．４３μ以下である。当該範囲では、図３に示すように、オン抵抗は多少増加するものの、当該オン抵抗の上昇は許容できる範囲である。なお、０．４３μｍより大きなソース領域幅Ｌを採用したとしても、低オン抵抗は維持されるが、デバイスの微細化の要請には反する。
なお、図１，２に示す構成においてソース領域幅Ｌを０．３６μｍとすることにより、低オン抵抗を維持しつつ、トランジスタセルのサイズが最小となる半導体装置を提供することができる。
＜実施の形態２＞
図４は、本実施の形態に係る半導体装置の構成を示す平面図である。具体的に、図４は、図１に示した半導体装置を上方向から見た図であり、図面簡略化の観点より、ソース電極９、絶縁膜５および導電部８の図示を省略している。なお、図４のＢ−Ｂ断面が、図１の断面図である。なお、図１の断面構造の説明は、実施の形態１を参照されたい。
図２，４の比較から分かるように、実施の形態１に係る半導体装置と実施の形態２に係る半導体装置とは、平面視構造が相違する。両実施の形態において、導電部８とベース層３とが接続する部分の形態が異なる。
図４に示す構成では、平面視において、トレンチゲート構造ＧＴは、ストライプ状に形成されている。トレンチゲート構造ＧＴは、図１の表裏方向に延設されていることが分かる。
また、図４に示すように、平面視において、導電部８とベース層３とが接続する部分（コンタクト領域１１）が、島状に点在して形成されている。ここで、導電部８とベース層３とが接続する部分（コンタクト領域１１）は、トレンチゲート構造ＧＴと、図４の左右方向に所定の距離だけ隔てて形成されている。さらに、導電部８とベース層３とが接続する部分（コンタクト領域１１）は、互いに所定の距離だけ離れて、トレンチゲート構造ＧＴのストライプの方向に沿って並んで形成されている。つまり、図４の左右方向において、トレンチゲート構造ＧＴ間に、上記ストライプ方向に沿って並んでいる複数の、導電部８とベース層３とが接続する部分（コンタクト領域１１）が存在している。
したがって、平面視において、図４のＢ−Ｂ断面線に沿っては、ストライプ状のトレンチゲート構造ＧＴ、ソース層４、導電部８とベース層３とが接続する部分（コンタクト領域１１）、ソース層４およびストライプ状のトレンチゲート構造ＧＴが、当該順に周期的に形成されている。これに対して、平面視において、図４のＣ−Ｃ線に沿っては、ストライプ状のトレンチゲート構造ＧＴ、ソース層４およびストライプ状のトレンチゲート構造ＧＴが、当該順に周期的に形成されている。
図４においてコンタクト領域１１が現れている部分は、ソース層４と接触していないベース層３の部分である（つまり、導電部８と接触しているベース層３の部分である）。これに対して、図４においてソース層４が現れている部分は、ソース層４とベース層３とが接触している部分である。
なお、本実施の形態では、導電部８とベース層３とが接続する部分の平面視形状は、矩形状である。ここで、図４では、平面視形状が長方形である形態が例示されている。
以上から分かるように、本実施の形態に係る半導体装置では、２種類のソース領域幅Ｌ１，Ｌ２が存在する。ここで、ソース領域幅Ｌ１とは、一のソース層４において図４の左右方向に着目して、トレンチゲート構造ＧＴと導電部８（コンタクト領域１１）との間における、ソース層４とベース層３とが接触している部分の寸法のことである。他方、ソース領域幅Ｌ２とは、一のソース層４において図４の左右方向に着目して、トレンチゲート構造ＧＴ間におけるソース層４の幅である。つまり、ソース領域幅Ｌ２は、導電部８がベース層３と接続していない領域における、トレンチゲート構造ＧＴ間の、ソース層４とベース層３とが接触している部分の寸法のことである。
本実施の形態に係る半導体装置では、ソース領域幅Ｌ２の寸法は、０．３６μｍ以上である。
以上のように、本実施の形態では、ソース領域幅Ｌ２の寸法は、０．３６μｍ以上である。したがって、たとえソース領域幅Ｌ１が０．３６μｍより小さい場合であっても、ソース領域幅Ｌ２が０．３６μｍ以上を確保しているので、半導体装置セルの微細化によるチャネル密度向上が可能で、低オン抵抗を実現することができる。換言すれば、たとえソース領域幅Ｌ１が０．３６μｍより小さい場合であっても、ソース領域幅Ｌ２が０．３６μｍ以上を確保しているので、図３で示した急激なオン抵抗の上昇を回避することができる。
図５は、ソース領域幅Ｌ１と半導体装置のオン抵抗との関係を示すデータ図である。ここで、図５の横軸は、ソース領域幅Ｌ１（μｍ）であり、図４の縦軸は、トランジスタセルのオン抵抗値（任意単位）である。また、図５のデータでは、ソース領域Ｌ２は０．３６μｍ以上である。
図５に示すように、ソース領域幅Ｌ２が０．３６μｍ以上確保されていれば、ソース領域幅Ｌ１が０．３６μｍより小さくなっても、低オン抵抗が実現され、急激なオン抵抗は上昇は発生しない。なお、図５では、ソース領域幅Ｌ１が０．３μｍまでのデータが記されているが、ソース領域幅Ｌ１が０．３μｍより小さくなったとしても、低オン抵抗は維持される。
このように、ソース領域幅Ｌ１が０．３６μｍより小さくなったとしても低オン抵抗が維持されるのは、ソース領域幅Ｌ２が０．３６μｍ以上であるので、ソース層４からベース層３への電子の供給を確保することができるからである。
なお、図１，４に示す構成においてソース領域幅Ｌ２を０．３６μｍとすることにより、低オン抵抗を維持しつつ、トランジスタセルのサイズが最小となる半導体装置を提供することができる。
＜実施の形態３＞
図６は、本実施の形態に係る半導体装置の構成を示す平面図である。具体的に、図６は、図１に示した半導体装置を上方向から見た図であり、図面簡略化の観点より、ソース電極９、絶縁膜５および導電部８の図示を省略している。なお、図６のＤ−Ｄ断面が、図１の断面図である。なお、図１の断面構造の説明は、実施の形態１を参照されたい。
図４，６の比較から分かるように、実施の形態２に係る半導体装置と実施の形態３に係る半導体装置とは、島状に点在している、導電部８とベース層３とが接続する各部分の平面視形状が相違する。
具体的に、実施の形態２では、導電部８とベース層３とが接続する各部分の平面視形状は、矩形状であった（図４では長方形を例示している）。これに対して、実施の形態３では、導電部８とベース層３とが接続する各部分の平面視形状は、円形または楕円形である（図６では楕円形を例示している）。
図６に示す構成では、平面視において、トレンチゲート構造ＧＴは、ストライプ状に形成されている。トレンチゲート構造ＧＴは、図１の表裏方向に延設されていることが分かる。
また、図６に示すように、平面視において、導電部８とベース層３とが接続する部分（コンタクト領域１１）が、島状に点在して形成されている。ここで、導電部８とベース層３とが接続する部分（コンタクト領域１１）は、トレンチゲート構造ＧＴと、図６の左右方向に所定の距離だけ隔てて形成されている。さらに、導電部８とベース層３とが接続する部分（コンタクト領域１１）は、互いに所定の距離だけ離れて、トレンチゲート構造ＧＴのストライプの方向に沿って並んで形成されている。つまり、図６の左右方向において、トレンチゲート構造ＧＴ間に、上記ストライプ方向に沿って並んでいる複数の、導電部８とベース層３とが接続する部分（コンタクト領域１１）が存在している。
したがって、平面視において、図６のＤ−Ｄ断面線に沿っては、ストライプ状のトレンチゲート構造ＧＴ、ソース層４、導電部８とベース層３とが接続する部分（コンタクト領域１１）、ソース層４およびストライプ状のトレンチゲート構造ＧＴが、当該順に周期的に形成されている。これに対して、平面視において、図６のＥ−Ｅ線に沿っては、ストライプ状のトレンチゲート構造ＧＴ、ソース層４およびストライプ状のトレンチゲート構造ＧＴが、当該順に周期的に形成されている。
図６においてコンタクト領域１１が現れている部分は、ソース層４と接触していないベース層３の部分である（つまり、導電部８と接触しているベース層３の部分である）。これに対して、図６においてソース層４が現れている部分は、ソース層４とベース層３とが接触している部分である。
なお、本実施の形態では、導電部８とベース層３とが接続する部分の平面視形状は、円形または楕円形である。ここで、図６では、平面視形状が楕円形状である形態が例示されている。
以上から分かるように、本実施の形態に係る半導体装置では、少なくとも２種類のソース領域幅Ｌ１１，Ｌ１２が存在する。ここで、ソース領域幅Ｌ１１とは、一のソース層４において図６の左右方向に着目して、トレンチゲート構造ＧＴと導電部８（コンタクト領域１１）との間における、ソース層４とベース層３とが接触している部分の最短寸法のことである。他方、ソース領域幅Ｌ１２とは、一のソース層４において図６の左右方向に着目して、トレンチゲート構造ＧＴ間におけるソース層４の幅である。つまり、ソース領域幅Ｌ１２は、導電部８がベース層３と接続していない領域における、トレンチゲート構造ＧＴ間の、ソース層４とベース層３とが接触している部分の寸法のことである。
本実施の形態に係る半導体装置では、ソース領域幅Ｌ１２の寸法は、０．３６μｍ以上である。
以上のように、本実施の形態では、ソース領域幅Ｌ１２の寸法は、０．３６μｍ以上である。したがって、実施の形態２で説明した同様の効果を奏する。つまり、たとえソース領域幅Ｌ１１が０．３６μｍより小さい場合であっても、ソース領域幅Ｌ１２が０．３６μｍ以上を確保しているので、半導体装置セルの微細化によるチャネル密度向上が可能で、低オン抵抗を実現することができる。換言すれば、たとえソース領域幅Ｌ１１が０．３６μｍより小さい場合であっても、ソース領域幅Ｌ１２が０．３６μｍ以上を確保しているので、図３で示した急激なオン抵抗の上昇を回避することができる。
このように、ソース領域幅Ｌ１１が０．３６μｍより小さくなったとしても低オン抵抗が維持されるのは、ソース領域幅Ｌ１２が０．３６μｍ以上であるので、ソース層４からベース層３への電子の供給を確保することができるからである。
なお、図１，６に示す構成においてソース領域幅Ｌ１２を０．３６μｍとすることにより、低オン抵抗を維持しつつ、トランジスタセルのサイズが最小となる半導体装置を提供することができる。
ところで、導電部８を形成するに際して、導電部８を構成する導電材料が充填されるコンタクトホールが形成される。当該コンタクトホールの形成には、写真製版処理やエッチング処理が施される。
ここで、本実施の形態で説明したように、導電部８とベース層３とのコンタクト平面形状を円形または楕円形とする。これにより、パターン微細化を行ったとしても、当該写真製版処理や当該エッチング処理におけるプロセスマージンを向上させることができる。
＜実施の形態４＞
本実施の形態に係る半導体装置の拡大断面図を、図７に示す。図７は、図１の導電部８周辺の構成を示す拡大断面図である。図１の断面構成については、実施の形態１に記載した通りである。つまり、本実施の形態に係る半導体装置においても、図１に示すように、トレンチゲート構造とトレンチコンタクト構造とを有する。
なお、図７において、一方のトレンチゲート構造から、他のトレンチゲート構造に向かう方向を、本実施の形態では「水平方向」と称する。つまり、図７の左右方向を、本実施の形態では「水平方向」と称する。
図７に示すように、導電部８は、絶縁膜５およびソース層４を貫通して形成されている。ここで、導電部８は、実施の形態１で説明したように、ソース電極９と、ソース層４およびベース層３とを、電気的に接続する部材である。本実施の形態では、水平方向において、導電部８は２種類の幅Ｄａ，Ｄｂを有する。ソース層４内に存する導電部８の水平方向の幅Ｄｂは、絶縁膜５内に存する導電部８の水平方向の幅Ｄａよりも小さい（Ｄｂ＜Ｄａ）。
したがって、図７に示すように、ソース層４の上面の一部において、導電部８が接触している。つまり、幅Ｄａから幅Ｄｂを差し引いた部分の導電部８が、ソース層４の上面と接している。
ここで、本実施の形態では、ソース層４の上面と導電部８とが接触している部分の寸法は、１０ｎｍ以上である。つまり、図７に示されている各寸法ｄ１は、１０ｎｍ以上である。
当該図７の構成は、次の工程により作成可能である。まず、絶縁膜５およびソース層４に対して、貫通孔を形成する。その後、絶縁膜５内の貫通孔の水平方向幅を広げるために、例えばフッ化水素酸などを用いて絶縁膜５のみに対してエッチング処理を施す。これにより、絶縁膜５およびソース層４内に、２種類の幅を有する貫通孔が形成される。ここで、絶縁膜５内の貫通孔の幅は、ソース層４内の貫通孔の幅よりも大きい。その後、当該２種類の幅を有する貫通孔に対して導電体を充填する。以上により、２種類の幅Ｄａ，Ｄｂを有する導電部８が、絶縁膜５およびソース層４内に貫通して形成される。
以上のように、本実施の形態では、導電部８の一部がソース層４の上面と接しており、各当該接している部分の寸法ｄ１は、１０ｎｍ以上である。つまり、ソース層４と導電部８とが接触する接触幅を、１０ｎｍ以上確保する。
これにより、ソース電極９に対するワイヤボンドの際に発生する応力が、導電部８と接触するソース層４の上面で吸収される。したがって、ゲート・ソース間ショートを低減することができる。
当該効果を、図８を用いて具体的に説明する。
図８は、ソース層４の上面と導電部８との接触する部分の寸法（接触幅）ｄ１と、ワイヤボンド時のゲート・ソース間のショート不良率とを、示す図である。図８の横軸は、寸法（接触幅）ｄ１（ｎｍ）である。他方、図８の縦軸は、ソース電極９に対するワイヤボンド時に発生するゲート・ソース間ショートによる不良率（％）である。
図８から分かるように、寸法（接触幅）ｄ１が１０ｎｍ以上である場合には、不良率は５％以下と低く、寸法（接触幅）ｄ１が１０ｎｍ未満となると、不良率が急激に上昇する。ソース層４の上面と導電部８とが全く接しない場合、つまりソース層４内の導電部８の水平方向幅と絶縁膜５内の導電部８の水平方向幅とが同一である場合には（ｄ１＝０の場合）、不良率は６０％に達する。
上記のように不良率が急激に上昇するのは、寸法（接触幅）ｄ１が１０ｎｍ未満である場合には、ソース電極９に対するワイヤボンド処理の際に発生する応力が、導電部８の底部であるベース層３（具体的に、コンタクト領域１１）に集中してしまう傾向にあるからである。当該応力の集中により、ベース層３と導電部８との接触部付近の構成が変形し、当該変形が、導電部８等を介したソース電極９とゲート電極６との電気的ショートを引き起こす。
他方、寸法（接触幅）ｄ１が１０ｎｍ以上の場合には、ワイヤボンド処理の際に発生する応力はソース層４上面にも分散され、ベース層３（コンタクト領域１１）に及ぼされる応力は緩和される。ベース層３に及ぼされる応力は緩和されるため、上記変形を抑制でき、結果として図８に示すようにゲート・ソース間ショートによる不良率をかなり小さくすることができる。
図８のデータから、ゲート・ソース間ショートによる不良率が許容できる大きさの範囲で、寸法（接触幅）ｄ１を極力小さくできる、当該寸法（接触幅）ｄ１は、１０ｎｍ以上、４０ｎｍ以下である。当該範囲では、図８に示すように、ゲート・ソース間ショートによる不良率は多少増加するものの、当該不良率の上昇は許容できる範囲である。なお、４０ｎｍより大きな寸法（接触幅）ｄ１を採用したとしても、ゲート・ソース間ショートによる不良率は０％とすることができるが、デバイスの微細化の要請には反する。
なお、図１，７に示す構成において寸法（接触幅）ｄ１を１０ｎｍとすることにより、上記ゲート・ソース間ショート不良率を抑制しつつ、トランジスタセルのサイズが最小となる半導体装置を提供することができる。
また、本実施の形態で説明した寸法ｄ１が１０ｎｍ以上である構成と、実施の形態１，２，３で説明したソース領域幅Ｌ，Ｌ２が０．３６μｍ以上である構成とを組み合わせても良く、本実施の形態に係る前者の構成のみを、図１，７に示す構造体に適用しても良い。
ここで、図１，７に示す構造体とは、ベース層３、ソース層４、絶縁膜５およびソース電極９を当該順に積層し、絶縁膜５およびソース層４に貫通して導電部８が形成された構造である。なお、導電部８は、ベース層３およびソース層４と、ソース電極９とを電気的に接続する。また、当該導電部８は、水平方向において、一方のトレンチゲート構造ＧＴと他方のトレンチゲート構造との間に存する。つまり、図１，７に示す構造体とは、特にソース領域幅を限定しない、トレンチゲート構造とトレンチコンタクト構造とを有する構成のことである。
上記した各実施の形態１〜４において、半導体基板１、エピタキシャル層２およびソース層４の各導電型を、ｎ型とし、ベース層３およびコンタクト領域１１の各導電型を、ｐ型とした。しかしながら、半導体基板１、エピタキシャル層２およびソース層４の各導電型を、ｐ型とし、ベース層３およびコンタクト領域１１の各導電型を、ｎ型としても良い。なお、当該場合には、半導体基板１の導電型はｐ＋型となり、エピタキシャル層２の導電型はｐ−型となり、ソース層４の導電型はｐ＋型となり、ベース層３の導電型はｎ型となり、コンタクト領域１１の導電型はｎ＋型となる。
また、上記した各実施の形態１〜４において、半導体基板１、エピタキシャル層２、ベース層３（コンタクト領域１１含む）およびソース層４は、半導体材料（特に、シリコンまたは炭化シリコン）から成る。
１ 半導体基板、２ エピタキシャル層、３ ベース層、４ ソース層、５ 絶縁膜、６ ゲート電極、７ ゲート絶縁膜、８ 導電部、９ ソース電極、１０ ドレイン電極、１１ コンタクト領域、Ｌ，Ｌ１，Ｌ２，Ｌ１１，Ｌ１２ ソース領域幅、ＧＴ トレンチゲート構造、ｄ１ 寸法（接触幅）。

Claims (6)

  1. 第一の導電型を有するベース層と、
    前記ベース層上に形成され、第二の導電型を有するソース層と、
    前記ソース層上に形成される絶縁膜と、
    前記ベース層を貫通する、複数のゲート構造と、
    前記絶縁膜および前記ソース層を貫通し、前記ソース層および前記ベース層と電気的に接続する、複数の導電部と、
    前記絶縁膜上に形成され、前記導電部と電気的に接続するソース電極とを、備え、
    前記ゲート構造は、
    平面視において、ストライプ状に形成されており、
    前記導電部が前記ベース層と接続する部分は、
    平面視において、前記ゲート構造間において当該ゲート構造と隔てて、当該ゲート構造の前記ストライプ状の方向と平行に形成されており、
    前記ゲート構造と前記導電部との間における、前記ソース層と前記ベース層とが接触している部分の寸法は、
    ０．３６μｍ以上、０．４３μｍ以下である、
    ことを特徴とする半導体装置。
  2. 第一の導電型を有するベース層と、
    前記ベース層上に形成され、第二の導電型を有するソース層と、
    前記ソース層上に形成される絶縁膜と、
    前記ベース層を貫通する、複数のゲート構造と、
    前記絶縁膜および前記ソース層を貫通し、前記ソース層および前記ベース層と電気的に接続する、複数の導電部と、
    前記絶縁膜上に形成され、前記導電部と電気的に接続するソース電極とを、備え、
    前記ゲート構造は、
    平面視において、ストライプ状に形成されており、
    前記導電部が前記ベース層と接続する部分は、
    平面視において、前記ゲート構造間において当該ゲート構造と隔てて、当該ゲート構造の前記ストライプ状の方向に島状に並んで形成されており、
    前記導電部が前記ベース層と接続していない領域における、前記ゲート構造間の前記ソース層と前記ベース層とが接触している部分の寸法は、
    ０．３６μｍ以上である、
    ことを特徴とする半導体装置。
  3. 前記導電部は、
    前記ソース層上面と接触しつつ、前記絶縁膜および前記ソース層を貫通しており、
    前記ソース層上面と前記導電部とが接触する部分の寸法は、
    １０ｎｍ以上、４０ｎｍ以下である、
    ことを特徴とする請求項１または請求項２に記載の半導体装置。
  4. 前記導電部が前記ベース層と接続する部分の平面視形状は、
    円形または楕円形である、
    ことを特徴とする請求項２に記載の半導体装置。
  5. 第一の導電型を有するベース層と、
    前記ベース層上に形成され、第二の導電型を有するソース層と、
    前記ソース層上に形成される絶縁膜と、
    前記ベース層を貫通する、複数のゲート構造と、
    前記絶縁膜および前記ソース層を貫通し、かつ、前記ソース層上面と接触しており、前記ソース層および前記ベース層と電気的に接続する、導電部と、
    前記絶縁膜上に形成され、前記導電部と電気的に接続するソース電極とを、備え、
    前記ソース層上面と前記導電部とが接触する部分の寸法は、
    １０ｎｍ以上、４０ｎｍ以下である、
    ことを特徴とする半導体装置。
  6. 前記ソース層および前記ベース層は、
    シリコンまたは炭化シリコンから成る、
    ことを特徴とする請求項１、請求項２および請求項５のいずれか１つの請求項に記載の半導体装置。
JP2009241266A 2009-10-20 2009-10-20 半導体装置 Pending JP2011091086A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2009241266A JP2011091086A (ja) 2009-10-20 2009-10-20 半導体装置
US12/836,922 US8247867B2 (en) 2009-10-20 2010-07-15 Semiconductor device
CN2010102678285A CN102044565A (zh) 2009-10-20 2010-08-30 半导体装置
KR1020100098603A KR101231077B1 (ko) 2009-10-20 2010-10-11 반도체장치
DE102010042691A DE102010042691A1 (de) 2009-10-20 2010-10-20 Halbleitervorrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009241266A JP2011091086A (ja) 2009-10-20 2009-10-20 半導体装置

Publications (1)

Publication Number Publication Date
JP2011091086A true JP2011091086A (ja) 2011-05-06

Family

ID=43796966

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009241266A Pending JP2011091086A (ja) 2009-10-20 2009-10-20 半導体装置

Country Status (5)

Country Link
US (1) US8247867B2 (ja)
JP (1) JP2011091086A (ja)
KR (1) KR101231077B1 (ja)
CN (1) CN102044565A (ja)
DE (1) DE102010042691A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017168668A (ja) * 2016-03-16 2017-09-21 株式会社東芝 半導体装置
JP2018093135A (ja) * 2016-12-07 2018-06-14 株式会社東芝 半導体装置及びその製造方法
JP2018125331A (ja) * 2017-01-30 2018-08-09 株式会社東芝 半導体装置及びその製造方法
JP2021048423A (ja) * 2016-12-08 2021-03-25 クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． ゲート・トレンチと、埋め込まれた終端構造とを有するパワー半導体デバイス、及び、関連方法
JP2022015727A (ja) * 2020-07-09 2022-01-21 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP7538491B2 (ja) 2020-07-09 2024-08-22 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101763420B1 (ko) 2010-09-16 2017-08-01 삼성전자주식회사 3차원 반도체 기억 소자 및 그 제조 방법
KR101841445B1 (ko) 2011-12-06 2018-03-23 삼성전자주식회사 저항성 메모리 소자 및 그 제조 방법
US9559198B2 (en) 2013-08-27 2017-01-31 Nxp Usa, Inc. Semiconductor device and method of manufacture therefor
US9653598B2 (en) * 2013-11-15 2017-05-16 Infineon Technologies Austria Ag Transistor component
US9837526B2 (en) 2014-12-08 2017-12-05 Nxp Usa, Inc. Semiconductor device wtih an interconnecting semiconductor electrode between first and second semiconductor electrodes and method of manufacture therefor
US9472662B2 (en) * 2015-02-23 2016-10-18 Freescale Semiconductor, Inc. Bidirectional power transistor with shallow body trench
US10348295B2 (en) 2015-11-19 2019-07-09 Nxp Usa, Inc. Packaged unidirectional power transistor and control circuit therefore
US10340352B2 (en) * 2017-03-14 2019-07-02 Globalfoundries Inc. Field-effect transistors with a T-shaped gate electrode
CN110729342A (zh) * 2018-07-17 2020-01-24 上海宝芯源功率半导体有限公司 一种半导体开关器件及其制作方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63224260A (ja) * 1987-03-12 1988-09-19 Nippon Denso Co Ltd 導電変調型ｍｏｓｆｅｔ
JPH0548110A (ja) * 1991-08-13 1993-02-26 Oki Electric Ind Co Ltd 半導体素子の製造方法
JP2000509559A (ja) * 1996-06-06 2000-07-25 クリー リサーチ インコーポレイテッド 炭化ケイ素金属絶縁体半導体電界効果トランジスタ
JP2006059940A (ja) * 2004-08-19 2006-03-02 Fuji Electric Device Technology Co Ltd 半導体装置
JP2009043966A (ja) * 2007-08-09 2009-02-26 Toshiba Corp 半導体装置及びその製造方法
JP2009135360A (ja) * 2007-12-03 2009-06-18 Renesas Technology Corp 半導体装置およびその製造方法
JP2009152364A (ja) * 2007-12-20 2009-07-09 Sanken Electric Co Ltd 半導体装置及びその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6204533B1 (en) * 1995-06-02 2001-03-20 Siliconix Incorporated Vertical trench-gated power MOSFET having stripe geometry and high cell density
JP3647676B2 (ja) 1999-06-30 2005-05-18 株式会社東芝 半導体装置
JP3356162B2 (ja) * 1999-10-19 2002-12-09 株式会社デンソー 半導体装置及びその製造方法
JP3524850B2 (ja) 2000-08-03 2004-05-10 三洋電機株式会社 絶縁ゲート型電界効果半導体装置
JP4024503B2 (ja) * 2001-09-19 2007-12-19 株式会社東芝 半導体装置及びその製造方法
JP2004055803A (ja) 2002-07-19 2004-02-19 Renesas Technology Corp 半導体装置
JP3640945B2 (ja) 2002-09-02 2005-04-20 株式会社東芝 トレンチゲート型半導体装置及びその製造方法
US6867083B2 (en) * 2003-05-01 2005-03-15 Semiconductor Components Industries, Llc Method of forming a body contact of a transistor and structure therefor
KR100541139B1 (ko) 2003-10-02 2006-01-11 주식회사 케이이씨 트렌치 모스 및 그 제조 방법
JP5031996B2 (ja) * 2005-03-28 2012-09-26 ラピスセミコンダクタ株式会社 半導体装置及びその製造方法
US7812409B2 (en) * 2006-12-04 2010-10-12 Force-Mos Technology Corp. Trench MOSFET with cell layout, ruggedness, truncated corners
JP5417699B2 (ja) 2007-09-27 2014-02-19 富士電機株式会社 Ｍｏｓ型半導体装置およびその製造方法
JP4964797B2 (ja) 2008-02-12 2012-07-04 ルネサスエレクトロニクス株式会社 半導体装置
JP5013436B2 (ja) * 2009-06-04 2012-08-29 三菱電機株式会社 電力用半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63224260A (ja) * 1987-03-12 1988-09-19 Nippon Denso Co Ltd 導電変調型ｍｏｓｆｅｔ
JPH0548110A (ja) * 1991-08-13 1993-02-26 Oki Electric Ind Co Ltd 半導体素子の製造方法
JP2000509559A (ja) * 1996-06-06 2000-07-25 クリー リサーチ インコーポレイテッド 炭化ケイ素金属絶縁体半導体電界効果トランジスタ
JP2006059940A (ja) * 2004-08-19 2006-03-02 Fuji Electric Device Technology Co Ltd 半導体装置
JP2009043966A (ja) * 2007-08-09 2009-02-26 Toshiba Corp 半導体装置及びその製造方法
JP2009135360A (ja) * 2007-12-03 2009-06-18 Renesas Technology Corp 半導体装置およびその製造方法
JP2009152364A (ja) * 2007-12-20 2009-07-09 Sanken Electric Co Ltd 半導体装置及びその製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017168668A (ja) * 2016-03-16 2017-09-21 株式会社東芝 半導体装置
JP2018093135A (ja) * 2016-12-07 2018-06-14 株式会社東芝 半導体装置及びその製造方法
JP2021048423A (ja) * 2016-12-08 2021-03-25 クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． ゲート・トレンチと、埋め込まれた終端構造とを有するパワー半導体デバイス、及び、関連方法
JP7182594B2 (ja) 2016-12-08 2022-12-02 ウルフスピード インコーポレイテッド ゲート・トレンチと、埋め込まれた終端構造とを有するパワー半導体デバイス、及び、関連方法
US11837629B2 (en) 2016-12-08 2023-12-05 Wolfspeed, Inc. Power semiconductor devices having gate trenches and buried edge terminations and related methods
JP2018125331A (ja) * 2017-01-30 2018-08-09 株式会社東芝 半導体装置及びその製造方法
JP2022015727A (ja) * 2020-07-09 2022-01-21 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP7458257B2 (ja) 2020-07-09 2024-03-29 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP7538491B2 (ja) 2020-07-09 2024-08-22 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機

Also Published As

Publication number Publication date
KR20110043449A (ko) 2011-04-27
CN102044565A (zh) 2011-05-04
DE102010042691A1 (de) 2011-04-28
US8247867B2 (en) 2012-08-21
US20110089487A1 (en) 2011-04-21
KR101231077B1 (ko) 2013-02-07

Similar Documents

Publication Publication Date Title
JP2011091086A (ja) 半導体装置
WO2014163058A1 (ja) 半導体装置
JP6509673B2 (ja) 半導体装置
JP5040240B2 (ja) 絶縁ゲート型半導体装置
WO2013030943A1 (ja) 半導体装置
JP6356803B2 (ja) 絶縁ゲートバイポーラトランジスタ
JP5378045B2 (ja) 半導体装置
JP7327672B2 (ja) 半導体装置
JP2019087611A (ja) スイッチング素子とその製造方法
JP2010232335A (ja) 絶縁ゲートバイポーラトランジスタ
US11088276B2 (en) Silicon carbide semiconductor device
JP7289258B2 (ja) 半導体装置
JP2016039215A (ja) 半導体装置及び半導体装置の製造方法
JP2022108230A (ja) 半導体装置
WO2013161568A1 (ja) 半導体装置及びその製造方法
JP2020129595A (ja) 半導体装置
JP2008288459A (ja) 半導体装置
JP7188230B2 (ja) 半導体装置
JP7486399B2 (ja) 半導体装置および半導体装置の製造方法
JP7257912B2 (ja) 半導体装置
JP4830732B2 (ja) 半導体装置
US11127850B2 (en) Semiconductor device
JP2009135354A (ja) 半導体装置の製造方法および半導体装置
JP5407182B2 (ja) 高耐圧縦型ｍｏｓｆｅｔ
JP6158036B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130730

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130731

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130913

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140225