JP2009135354A - 半導体装置の製造方法および半導体装置 - Google Patents
半導体装置の製造方法および半導体装置 Download PDFInfo
- Publication number
- JP2009135354A JP2009135354A JP2007311967A JP2007311967A JP2009135354A JP 2009135354 A JP2009135354 A JP 2009135354A JP 2007311967 A JP2007311967 A JP 2007311967A JP 2007311967 A JP2007311967 A JP 2007311967A JP 2009135354 A JP2009135354 A JP 2009135354A
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor region
- forming
- semiconductor device
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
【解決手段】パワーMISFETが形成された半導体装置において、半導体基板1に形成されたドレイン領域の主面の第1方向に延在する溝を形成し、この溝内の絶縁膜上にゲート電極6を形成し、このゲート電極6上にゲート電極6より導電率が高いシリサイド膜7を形成し、ドレイン領域内にドレイン領域と逆の導電型を持つチャネル形成領域を形成し、このチャネル形成領域内にドレイン領域と同一導電型のソース領域を形成する、各工程を有し、溝を形成する工程の後に、チャネル形成領域を形成する工程と、ソース領域を形成する工程とを実施する。これにより、チャネル形成領域とソース領域を浅接合化でき、オン抵抗とゲート抵抗が低減できる。
【選択図】図4
Description
まず、図1〜図4を用いて、本発明の実施の形態1の半導体装置について説明する。図1は本発明の実施の形態1の半導体装置の概略構成を示す平面レイアウト図であり、図2は図1の半導体装置のゲート電極パターンを示す模式的平面図であり、図3は図2に示す領域Aの部分を拡大した模式的平面図であり、図4は図3のA−A’線に沿う模式的断面図である。
前記実施の形態1の半導体装置の製造方法では、ゲート電極6の溝外の第2方向における幅W2は、溝内の第2方向における幅W1と同等に図示されている。以下に記述する、実施の形態2が実施の形態1と異なる点はW2がW1より大きいことである。
Claims (6)
- 半導体基板に形成された第1半導体領域の主面の第1方向に延在する溝を形成する工程と、前記溝内に絶縁膜を形成する工程と、前記絶縁膜上に第1導電体を形成する工程と、前記第1導電体上に前記第1導電体より導電率が高い第2導電体を形成する工程と、前記第1半導体領域内に前記第1半導体領域と逆の導電型を持つ第2半導体領域を形成する工程と、前記第2半導体領域内に前記第1半導体領域と同一導電型の第3半導体領域を形成する工程とを有し、
前記溝を形成する工程の後に、前記第2半導体領域を形成する工程と、前記第3半導体領域を形成する工程とを実施することを特徴とする半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記第1導電体はポリシリコン膜であり、前記第2導電体はシリサイド膜であることを特徴とする半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記第1導電体をゲート電極とし、前記第1半導体領域をドレイン領域とし、前記第2半導体領域をチャネル形成領域とし、前記第3半導体領域をソース領域とするMISFETを形成することを特徴とする半導体装置の製造方法。 - 半導体基板に形成された第1半導体領域と、前記第1半導体領域の主面の第1方向に延在して形成された溝と、前記溝内に形成された絶縁膜と、前記絶縁膜上に形成された第1導電体と、前記第1導電体上に形成され、前記第1導電体より導電率が高い第2導電体と、前記第1半導体領域内に形成され、前記第1半導体領域と逆の導電型を持つ第2半導体領域と、前記第2半導体領域内に形成され、前記第1半導体領域と同一導電型の第3半導体領域とを有し、
前記溝の形成後に前記第2半導体領域と前記第3半導体領域とが形成されることを特徴とする半導体装置。 - 請求項4に記載の半導体装置において、
前記第1導電体はポリシリコン膜であり、前記第2導電体はシリサイド膜であることを特徴とする半導体装置。 - 請求項4に記載の半導体装置において、
前記第1導電体をゲート電極とし、前記第1半導体領域をドレイン領域とし、前記第2半導体領域をチャネル形成領域とし、前記第3半導体領域をソース領域とするMISFETが形成されることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007311967A JP2009135354A (ja) | 2007-12-03 | 2007-12-03 | 半導体装置の製造方法および半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007311967A JP2009135354A (ja) | 2007-12-03 | 2007-12-03 | 半導体装置の製造方法および半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009135354A true JP2009135354A (ja) | 2009-06-18 |
Family
ID=40866948
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007311967A Pending JP2009135354A (ja) | 2007-12-03 | 2007-12-03 | 半導体装置の製造方法および半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009135354A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011101018A (ja) * | 2009-11-09 | 2011-05-19 | O2 Micro Inc | トレンチ金属酸化物半導体電界効果トランジスタの製造方法 |
US8754472B2 (en) | 2011-03-10 | 2014-06-17 | O2Micro, Inc. | Methods for fabricating transistors including one or more circular trenches |
JP2016207671A (ja) * | 2015-04-15 | 2016-12-08 | 三菱電機株式会社 | 炭化珪素半導体装置及びその製造方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001077362A (ja) * | 1999-09-08 | 2001-03-23 | Nec Corp | 半導体装置およびその製造方法 |
JP2002368221A (ja) * | 2001-06-08 | 2002-12-20 | Nec Corp | 縦型mosfetを備えた半導体装置およびその製造方法 |
-
2007
- 2007-12-03 JP JP2007311967A patent/JP2009135354A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001077362A (ja) * | 1999-09-08 | 2001-03-23 | Nec Corp | 半導体装置およびその製造方法 |
JP2002368221A (ja) * | 2001-06-08 | 2002-12-20 | Nec Corp | 縦型mosfetを備えた半導体装置およびその製造方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011101018A (ja) * | 2009-11-09 | 2011-05-19 | O2 Micro Inc | トレンチ金属酸化物半導体電界効果トランジスタの製造方法 |
US8754472B2 (en) | 2011-03-10 | 2014-06-17 | O2Micro, Inc. | Methods for fabricating transistors including one or more circular trenches |
JP2016207671A (ja) * | 2015-04-15 | 2016-12-08 | 三菱電機株式会社 | 炭化珪素半導体装置及びその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6858896B2 (en) | Insulated gate type semiconductor device and method for fabricating the same | |
JP5370480B2 (ja) | 半導体装置及びその製造方法 | |
WO2014163058A1 (ja) | 半導体装置 | |
JP6666671B2 (ja) | 半導体装置 | |
JP2007035841A (ja) | 半導体装置 | |
JP5321377B2 (ja) | 電力用半導体装置 | |
US11094790B2 (en) | Silicon carbide semiconductor device | |
JP2006173437A (ja) | 半導体装置 | |
JP2011091086A (ja) | 半導体装置 | |
JP7369601B2 (ja) | 半導体装置およびその製造方法 | |
TWI415256B (zh) | 電力半導體裝置 | |
JP5422252B2 (ja) | 半導体装置の製造方法 | |
JP4860122B2 (ja) | 半導体装置の製造方法 | |
JP4025063B2 (ja) | 半導体装置 | |
KR20140002676A (ko) | 수직 dmos 전계 효과 트랜지스터 및 이의 제조방법 | |
JP5957171B2 (ja) | 半導体装置及びその製造方法 | |
JP2011071171A (ja) | 半導体装置 | |
JP2007281512A (ja) | 半導体装置 | |
JP2009135354A (ja) | 半導体装置の製造方法および半導体装置 | |
TWI588991B (zh) | 溝槽式功率半導體元件 | |
JP2021150375A (ja) | 半導体装置 | |
JP6992388B2 (ja) | 半導体装置 | |
JP2020150137A (ja) | 半導体装置 | |
JP2013055177A (ja) | 半導体装置及びその製造方法 | |
JP4287419B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100323 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100528 |
|
A977 | Report on retrieval |
Effective date: 20121107 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121113 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130326 |