DE102010042691A1 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE102010042691A1
DE102010042691A1 DE102010042691A DE102010042691A DE102010042691A1 DE 102010042691 A1 DE102010042691 A1 DE 102010042691A1 DE 102010042691 A DE102010042691 A DE 102010042691A DE 102010042691 A DE102010042691 A DE 102010042691A DE 102010042691 A1 DE102010042691 A1 DE 102010042691A1
Authority
DE
Germany
Prior art keywords
layer
source
base layer
contact
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102010042691A
Other languages
English (en)
Inventor
Kazunari Nakata
Atsushi Narazaki
Shigeto Honda
Kaoru Motonami
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Arigna Technology Ltd Ie
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=43796966&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=DE102010042691(A1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102010042691A1 publication Critical patent/DE102010042691A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Eine Halbleitervorrichtung enthält eine Basisschicht (3) eines ersten Leitungstyps, eine Sourceschicht (4) eines zweiten Leitungstyps, die auf der Basisschicht gebildet ist, und eine Isolierschicht (5), die auf der Sourceschicht gebildet ist. Die Halbleitervorrichtung enthält weiter eine Mehrzahl von Gatestrukturen (GT), die die Basisschicht durchdringen, und eine Mehrzahl von Leitabschnitten (8), die die Isolierschicht und die Sourceschicht durchdringen und elektrisch die Sourceschicht und die Basisschicht miteinander verbinden. Die Gatestrukturen sind in einer Draufsicht in einer Streifenform gebildet. Abschnitte, in denen der Leitabschnitt mit der Basisschicht verbunden ist, sind in einer Draufsicht in einer Streifenform zwischen den Gatestrukturen gebildet. Weiter ist eine Abmessung (L) des Abschnitts, in dem die Sourceschicht und die Basisschicht zwischen der Gatestruktur und dem Leitabschnitt miteinander in Kontakt sind, 0,36 μm oder mehr.

Description

  • Die Erfindung bezieht sich auf eine Halbleitervorrichtung, und insbesondere auf eine Leistungshalbleitervorrichtung mit einem Grabengateaufbau.
  • Als Halbleitervorrichtung, die beim Schalten von Elementen einer Leistungsverstärkerschaltung, einer Leistungsschaltung und dergleichen verwendet wird, ist beispielsweise eine Halbleitervorrichtung bekannt, die ein Hochspannungselement wie z. B. einen Leistungs-MISFET (Metal Insulator Semiconductor Field Effect Transistor, Metall-Isolator-Halbleiter-Feldeffekttransistor) enthält. Weiter sind als Leistungs-MISFET sogenannte ”vertikale” und ”horizontale” MISST bekannt. Außerdem ist als vertikaler Leistungs-MISFET ein MISFET bekannt, der einen sogenannten Grabengateaufbau aufweist.
  • Dabei bezieht sich MISFET auf einen Feldeffekttransistor mit isoliertem Gate, bei dem eine Gateisolierschicht zwischen einem Kanalbildungsbereich (Halbleiter) und einer Gateelektrode eingefügt ist. Es sei angemerkt, dass ein Transistor, bei dem eine Gateisolierschicht aus einer Siiziumoxidschicht gebildet ist, typischerweise als MOSFET (Metal Oxide Semiconductor Field Effect Transistor, Metall-Oxid-Halbleiter-Feldeffekttransistor) bezeichnet wird.
  • Ein Transistor, bei dem der Strom in einer Dickerichtung eines Halbleitersubstrats fließt, wird ”vertikaler Transistor” genannt, während ein Transistor, bei dem ein Strom in einer Oberflächenrichtung eines Halbleitersubstrats fließt, als ”lateraler Transistor” bezeichnet wird.
  • Ein Transistor, bei dem ein Kanal für Elektronen in einem Kanalbildungsbereich zwischen einem Sourcebereich und einem Drainbereich gebildet wird, wird als Transistor vom ”n-Typ” bezeichnet, während ein Transistor, bei dem ein Kanal für Löcher dazwischen gebildet wird, als Transistorform ”p-Typ” bezeichnet wird.
  • Der Grabengateaufbau bezieht sich auf einen Gateelektrodenaufbau, bei dem eine Gateelektrode über einer Gateisolierschicht innerhalb eines Kanals bereitgestellt ist, der an einer Hauptoberfläche eines Halbleitersubstrats gebildet ist.
  • In MOSFETs mit dem Grabengateaufbau werden Zellen in jeder Generation miniaturisiert (s. z. B. JP 2001-15743 A ). Ein Kanalbereich pro Flächeneinheit ist durch das Miniaturisieren von Zellen erhöht, was zu einer Verringerung in dem EIN-Widerstand führt. Demzufolge kann ein Verlust während des Leitens verringert sein.
  • In einem Fall eines n-MOSFET, der in JP-2001-15743 A offenbart ist, wird ein Kanal nicht in einem p+-Bereich gebildet, wenn ein n+-Sourcebereich und ein p+-Kontaktbereich in einer Streifenform angeordnet sind. Demzufolge gibt es eine Begrenzung der Verringerung des EIN-Widerstands.
  • Als Technik zum Lösen des obigen Problems gibt es beispielsweise die Technik der JP 2009-81323 A. Bei der Technik der JP 2009-81323 A hat zusätzlich zu dem Grabengateaufbau auch der Kontaktabschnitt einen Grabenaufbau, der im Folgenden als ”Grabenkontaktaufbau” bezeichnet wird. Das führt zu einem Ansteigen der Kanaldichte pro Flächeneinheit in Übereinstimmung mit derselben Entwurfsriegel und daher wird eine Verringerung des EIN-Widerstands erzielt.
  • Bei einer Halbleitervorrichtung mit dem Grabengateaufbau und dem Grabenkontaktaufbau ist es erforderlich, dass Zellen weiter miniaturisiert werden, während ein geringer EIN-Widerstand erhalten bleibt. Bei einer Halbleitervorrichtung mit dem Grabengateaufbau und dem Grabenkontaktaufbau tritt als Ergebnis eines Drahtbondens einer Sourceelektrode in manchen Fällen ein elektrischer Kurzschluss zwischen einem Gate und einer Source auf. Daher ist es erwünscht, dass Zellen weiter miniaturisiert werden, während ein elektrischer Kurzschluss unterdrückt wird, der zwischen einem Gate und einer Source auftritt.
  • Die Aufgabe der vorliegenden Erfindung besteht darin, eine Halbleitervorrichtung mit einem Grabengateaufbau und einem Grabenkontaktaufbau bereitzustellen, die in der Lage ist, eine Zellgröße so klein wie möglich zu machen, während ein geringer EIN-Widerstand erhalten bleibt. Die Aufgabe der vorliegenden Erfindung besteht weiter darin, eine Halbleitervorrichtung mit einem Grabengateaufbau und einem Grabenkontaktaufbau bereitzustellen ist, die in der Lage ist, eine Zellgröße so klein wie möglich zu machen, während das Erzeugen eines elektrischen Kurzschlusses zwischen einem Gate und einer Source unterdrückt wird.
  • Die Aufgabe wird gelöst durch eine Halbleitervorrichtung gemäß Anspruch 1.
  • Die Halbleitervorrichtung enthält eine Basisschicht, eine Sourceschicht, eine Isolierschicht, eine Gatestruktur, einen Leitabschnitt und eine Sourceelektrode. Die Basisschicht hat einen ersten Leitungstyp. Die Sourceschicht ist auf der Basisschicht gebildet und hat einen zweiten Leitungstyps. Die Isolierschicht ist auf der Sourceschicht gebildet. Die Gatestruktur enthält eine Mehrzahl von Gatestrukturen, von denen jede die Basisschicht durchdringt. Der Leitabschnitt enthält eine Mehrzahl von Leitabschnitten, von denen jeder die Isolierschicht und die Sourceschicht durchdringt und elektrisch mit der Sourceschicht und der Basisschicht verbunden ist. Die Sourceelektrode ist auf der Isolierschicht gebildet und elektrisch mit den Leitabschnitten verbunden.
  • Weiter sind die Gatestrukturen in einer Draufsicht in einer Streifenform gebildet. Abschnitte, in denen der Leitabschnitt mit der Basisschicht verbunden ist, sind in einer Draufsicht in einem Abstand von den Gatestrukturen zwischen den Gatestrukturen so gebildet, dass sie parallel zu einer Richtung der Streifenform der Gatestrukturen sind. Außerdem beträgt eine Abmessung eines Abschnitts, in dem die Sourceschicht und die Basisschicht zwischen der Gatestruktur und dem Leitabschnitt miteinander in Kontakt sind, 0,36 μm oder mehr und 0,43 μm oder weniger.
  • Dementsprechend ist es möglich, eine Halbleitervorrichtung bereitzustellen, die den Grabengateaufbau aufweist, während es möglich ist, eine Zellgröße so schmal wie möglich zu machen, während ein niedriger EIN-Widerstand beibehalten wird.
  • Die Aufgabe wird ebenfalls gelöst durch eine Halbleitervorrichtung gemäß Anspruch 2.
  • Die Halbleitervorrichtung enthält eine Basisschicht, eine Sourceschicht, eine Isolierschicht, eine Gatestruktur, einen Leitabschnitt und eine Sourceelektrode. Die Basisschicht hat einen ersten Leitungstyp. Die Sourceschicht ist auf der Basisschicht gebildet und hat einen zweiten Leitungstyps. Die Isolierschicht ist auf der Sourceschicht gebildet. Die Gatestruktur enthält eine Mehrzahl von Gatestrukturen, von denen jede die Basisschicht durchdringt. Der Leitabschnitt enthält eine Mehrzahl von Leitabschnitten, von denen jeder die Isolierschicht und die Sourceschicht durchdringt und elektrisch mit der Sourceschicht und der Basisschicht verbunden ist. Die Sourceelektrode ist auf der Isolierschicht gebildet und elektrisch mit den Leitabschnitten verbunden.
  • Weiter sind die Gatestrukturen in einer Draufsicht in einer Streifenform gebildet. Abschnitte, in denen der Leitabschnitt mit der Basisschicht verbunden ist, sind in einer Draufsicht in einer Richtung der Streifenform der Gatestrukturen nebeneinander in der Form getrennter Inseln in einem Abstand von den Gatestrukturen zwischen den Gatestrukturen gebildet. Außerdem beträgt eine Abmessung eines Abschnitts, in dem die Sourceschicht und die Basisschicht zwischen den Gatestrukturen in einem Bereich, in dem der Leitabschnitt nicht mit der Basisschicht verbunden ist, miteinander in Kontakt sind, 0,36 μm oder mehr.
  • Dementsprechend ist es möglich, eine Halbleitervorrichtung bereitzustellen, die den Grabengateaufbau aufweist, während es möglich ist, eine Zellgröße so schmal wie möglich zu machen, während ein niedriger EIN-Widerstand beibehalten wird.
  • Die Aufgabe wird ebenfalls gelöst durch eine Halbleitervorrichtung gemäß Anspruch 5.
  • Die Halbleitervorrichtung enthält eine Basisschicht, eine Sourceschicht, eine Isolierschicht, eine Gatestruktur, einen Leitabschnitt und eine Sourceelektrode. Die Basisschicht hat einen ersten Leitungstyp. Die Sourceschicht ist auf der Basisschicht gebildet und hat einen zweiten Leitungstyps. Die Isolierschicht ist auf der Sourceschicht gebildet. Die Gatestruktur enthält eine Mehrzahl von Gatestrukturen, von denen jede die Basisschicht durchdringt. Der Leitabschnitt durchdringt die Isolierschicht und die Sourceschicht, ist in Kontakt mit einer oberen Oberfläche der Sourceschicht und ist elektrisch mit der Sourceschicht und der Basisschicht verbunden. Die Sourceelektrode ist auf der Isolierschicht gebildet und elektrisch mit dem Leitabschnitt verbunden.
  • Weiter beträgt eine Abmessung eines Abschnitts, in dem die obere Oberfläche der Sourceschicht und der Leitabschnitt miteinander in Kontakt sind, 10 nm oder mehr und 40 nm oder weniger.
  • Dementsprechend wird ein Teil der Spannung, die beim Drahtbonden der Sourceelektrode erzeugt wird, von der oberen Oberfläche der Sourceschicht absorbiert, die in Kontakt mit dem Leitabschnitt ist. Daher ist es möglich, eine Halbleitervorrichtung bereitzustellen, die in der Lage ist, eine Zellgröße so klein wie möglich zu machen, während ein Kurzschluss zwischen einem Gate und einer Source unterdrückt wird.
  • Weiterbildungen der Erfindung sind jeweils in den Unteransprüchen angegeben.
  • Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen anhand der beigefügten Zeichnungen.
  • 1 ist eine Schnittansicht, die einen Aufbau einer Halbleitervorrichtung gemäß der vorliegenden Erfindung zeigt.
  • 2 ist eine Draufsicht, die einen Aufbau einer Halbleitervorrichtung gemäß einer ersten Ausführungsform zeigt.
  • 3 ist ein Diagramm zum Beschreiben von Wirkungen der Halbleitervorrichtung gemäß der ersten Ausführungsform.
  • 4 ist eine Draufsicht, die einen Aufbau einer Halbleitervorrichtung gemäß einer zweiten Ausführungsform zeigt.
  • 5 ist ein Diagramm zum Beschreiben von Wirkungen der Halbleitervorrichtung gemäß der zweiten Ausführungsform.
  • 6 ist eine Draufsicht, die einen Aufbau einer Halbleitervorrichtung gemäß einer dritten Ausführungsform zeigt.
  • 7 ist eine vergrößerte Schnittansicht, die einen Aufbau einer Halbleitervorrichtung gemäß einer vierten Ausführungsform zeigt.
  • 8 ist ein Diagramm zum Beschreiben von Wirkungen der Halbleitervorrichtung gemäß der vierten Ausführungsform.
  • Die vorliegende Erfindung wird im Folgenden besonders in Verbindung mit ihren Ausführungsformen mit Bezug auf die Zeichnungen beschrieben.
  • 1 zeigt einen Schnittaufbau einer Halbleitervorrichtung gemäß einer ersten Ausführungsform.
  • In der folgenden Beschreibung bezieht sich ”n+-Typ” auf denselben Leitungstyp wie ”n-Typ” und bezeichnet eine höhere Dotierungskonzentration als beim ”n-Typ”. Ein n–-Typ bezieht sich auf denselben Leitungstyp wie ein n-Typ und bezeichnet eine niedrigere Dotierungskonzentration als beim n-Typ. Weiter bezieht sich p+-Typ Auf denselben Leitungstyp wie ”p-Typ” und bezeichnet eine höhere Dotierungskonzentration als beim p-Typ. Es sei angemerkt, dass ein ”p-Typ” in der folgenden Beschreibung nicht erwähnt wird, und somit unterbleibt auch die Beschreibung des p–-Typs.
  • Wie in 1 gezeigt enthält die Halbleitervorrichtung gemäß der vorliegenden Ausführungsform ein Halbleitersubstrat 1, eine epitaktische Schicht 2, eine Basisschicht 3, eine Sourceschicht 4, eine Isolierschicht 5, eine Gateelektrode 6, eine Gateisolierschicht 7, Leitabschnitte 8, eine Sourceelektrode 9 und eine Drainelektrode 10.
  • Das Halbleitersubstrat 1 ist vom n+-Typ und wirkt als Drainbereich. Die Drainelektrode 10 ist unterhalb einer unteren Oberfläche des Halbleitersubstrats 1 gebildet. Andererseits ist auf einer oberen Oberfläche des Halbleitersubstrats 1 die epitaktische Schicht 2, die als Driftschicht hergenommen wird, durch epitaktisches Wachstum gebildet. Die epitaktische Schicht 2 ist vom n–--Typ. Auf der epitaktischen Schicht 2 ist ein MISFET (oder MOSFET) vom Grabengatetyp gebildet.
  • Insbesondere ist die Basisschicht 3 auf der epitaktischen Schicht 2 gebildet. In diesem Fall ist die Basisschicht 3 vom p-Typ. Auf der Basisschicht 3 ist die Sourceschicht 4 gebildet. In diesem Fall ist die Sourceschicht 4 vom n+-Typ. Weiter sind eine Mehrzahl von Grabengatestrukturen GT gebildet, die die Sourceschicht 4 und die Basisschicht 3 durchdringen.
  • Die Grabengatestruktur GT wird durch die folgenden Schritte gebildet. Zunächst werden durch Fotolithographie und Ätzen eine Mehrzahl von Gräben gebildet, die die Sourceschicht 4 und die Basisschicht 3 durchdringen. Dann wird innerhalb des Grabens die Gateisolierschicht 7 gebildet, und auf der Gateisolierschicht 7 wird die Gateelektrode 6 aus Polysilizium oder dergleichen gebildet. Demzufolge ist die Grabengatestruktur GT wie in 1 gezeigt so gebildet, dass sie den Graben füllt. Das heißt, dass die Gateelektrode über die Gateisolierschicht 7 in Kontakt mit einer Seitenfläche der Basisschicht 3 und einer Seitenfläche der Sourceschicht 4 ist. Es sei angemerkt, dass ein Boden der Grabengatestruktur GT eine Oberseite der epitaktischen Schicht 2 erreicht.
  • Weiter ist die Isolierschicht 5 auf der Sourceschicht 4 gebildet. Eine Mehrzahl leitender Abschnitte 8, die die Isolierschicht 5 und die Sourceschicht 4 durchdringen, ist gebildet. In diesem Fall ist wie in der Schnittansicht von 1 gezeigt eine Breite des Leitabschnitts 8 in der Isolierschicht 5 größer als eine Breite des Leitabschnitts 8 in der Sourceschicht 4. Daher ist ein Abschnitt des Leitabschnitts 8 in Kontakt mit einer oberen Oberfläche der Sourceschicht 4.
  • Eine Grundfläche des Leitabschnitts 8 ist elektrisch mit einer oberen Oberfläche der Basisschicht 3 verbunden, genauer gesagt mit einem Kontaktbereich 11 vom p+-Typ, der an einer Oberfläche der Basisschicht 3 gebildet ist. So ist der Grabenkontaktaufbau gebildet. Hierbei ist der Kontaktbereich 11, wie es allgemein bekannt ist, als Abschnitt des Aufbaus der Basisschicht 3 gebildet zum Verringern eines elektrischen Kontaktwiderstands zwischen dem Leitabschnitt 8 und der Basisschicht 3. Außerdem ist wie in 1 gezeigt eine Seitenfläche des Leitabschnitts 8 elektrisch auch mit der Sourceschicht 4 verbunden.
  • Der Leitabschnitt 8 (Grabenkontaktstruktur) wird durch die folgenden Schritte gebildet. Zunächst werden durch Fotolithographie und Ätzen eine Mehrzahl von Gräben gebildet, die die Isolierschicht 5 und die Sourceschicht 4 durchdringen. Dann wird ein Schichtaufbau aus Leitern in den Graben gefüllt. Demzufolge wird wie in 1 gezeigt der Leitabschnitt 8 so gebildet, dass er den Graben füllt, d. h. die Grabenkontaktstruktur wird gebildet.
  • Es sei angemerkt, dass Beispiele für Leiter, die den Schichtaufbau bilden, Aluminium, Titan, Titannitrid und Wolfram enthalten.
  • Die Sourceelektrode 9 ist auf der Isolierschicht 5 gebildet. Das heißt, dass die Isolierschicht 5 so angeordnet ist, dass die Sourceelektrode 9 und die Gateelektrode 6 elektrisch isoliert sind. Dabei sind eine untere Oberfläche der Sourceelektrode 9 und eine obere Oberfläche des Leitabschnitts 8 elektrisch miteinander verbunden. Demzufolge ist die Sourceelektrode 9 über die Leitabschnitt 8 elektrisch mit der oberen Oberfläche der Basisschicht 3 und der Seitenfläche der Sourceschicht 4 verbunden.
  • 2 ist eine Draufsicht, die den Aufbau der Halbleitervorrichtung gemäß der vorliegenden Ausführungsform zeigt. Insbesondere ist 2 eine Ansicht der in 1 gezeigten Halbleitervorrichtung von oben gesehen, und zur Vereinfachung der Ansicht sind die Sourceelektrode 9, die Isolierschicht 5 und die Leitabschnitte 8 nicht gezeigt. Es sei angemerkt, dass ein Schnitt entlang einer Linie A-A von 2 der Schnittansicht von 1 entspricht.
  • Wie in 2 in der Draufsicht gezeigt sind die Grabengatestrukturen GT in einer Streifenform gebildet. Es ist aus 2 klar, dass die Grabengatestrukturen GT sich in 1 in einer Richtung von vorne nach hinten erstrecken.
  • Weiter sind in der Draufsicht wie in 2 gezeigt Abschnitte (Kontaktbereiche 11), in denen der Leitabschnitt 8 und die Basisschicht 3 in Kontakt zueinander stehen, in einer Streifenform gebildet. Dabei ist der Abschnitt (Kontaktbereich 11), in dem der Leitabschnitt 8 und die Basisschicht in Kontakt miteinander sind, in 2 in einer Links-Rechts-Richtung in einem vorbestimmten Abstand von der Grabengatestruktur GT gebildet. Außerdem ist eine Richtung des Streifens der Abschnitte (Kontaktbereiche 11), in denen der Leitabschnitt 8 und die Basisschicht 3 miteinander verbunden sind, parallel zu einer Richtung des Streifens der Grabengatestruktur GT. Weiter ist in der Links-Rechts-Richtung von 2 der Abschnitt (Kontaktbereich 11), in dem ein Leitabschnitt 8 und die Basisschicht 3 miteinander verbunden sind, zwischen den Grabengatestrukturen GT gebildet.
  • Daher sind in einer Draufsicht entlang der Links-Rechts-Richtung in 2 die steifenförmige Grabengatestruktur GT, die streifenförmige Layerschicht 4, der streifenförmige Abschnitt (Kontaktbereich 11), in dem der Leitabschnitt 8 und die Basisschicht 3 miteinander verbunden sind, die streifenförmige Sourceschicht 4 und die streifenförmige Grabengatestruktur GT in der aufgeführten Reihenfolge periodisch gebildet.
  • Abschnitte, in denen die Kontaktbereiche 11 in 2 gezeigt sind, sind Abschnitte der Basisschicht 3, die nicht in Kontakt mit der Sourceschicht 4 sind, d. h. Abschnitte der Basisschicht 3, die in Kontakt mit dem Leitabschnitt 8 sind. Andererseits sind Abschnitte, in denen in 2 die Sourceschicht 4 gezeigt ist, Abschnitte, in denen die Sourceschicht 4 und die Basisschicht 3 in Kontakt miteinander sind.
  • Bei Halbleitervorrichtung gemäß der vorliegenden Ausführungsform ist eine Abmessung einer Sourcebereichsbreite L gleich 0,36 μm oder mehr. Dabei bezieht sich die Sourcebereichsbreite L auf eine Breite einer linienförmigen Sourceschicht 4, d. h. eine Breite einer Sourceschicht 4 in der Links-Rechts-Richtung von 2, was sich auf eine Abmessung des Abschnitts bezieht, in dem die Sourceschicht 4 und die Basisschicht 3 in Kontakt miteinander sind und der in der Links-Rechts-Richtung in 2 zwischen der Grabengatestruktur GT und dem Leitabschnitt 8 (Kontaktbereich 11) liegt.
  • Wie oben beschrieben, ist die Abmessung der Sourcebereichsbreite L gleich 0,36 μm oder mehr. Daher ist es möglich, eine Kanaldichte durch Miniaturisieren von Zellen einer Halbleitervorrichtung zu verbessern, was einen niedrigen EIN-Widerstand bewirkt.
  • 3 zeigt Daten einer Beziehung zwischen der Sourcebereichsbreite L und dem EIN-Widerstand der Halbleitervorrichtung. Dabei stellen eine Horizontalachse und eine Vertikalachse von 2 jeweils die Sourcebereichsbreite L (μm) und einen EIN-Widerstandswert (in beliebiger Einheit) der Transistorzelle dar.
  • Wie in 3 gezeigt, wird ein niedriger EIN-Widerstand erzielt, wenn die Sourcebereichsbreite L gleich 0,36 μm oder mehr ist, während der EIN-Widerstand steil auf etwa das Zehnfache ansteigt, wenn die Sourcebereichsbreite L kleiner als 0,36 μm ist. Der Grund, warum der EIN-Widerstand steil ansteigt, wenn die Sourcebereichsbreite L kleiner als 0,36 μm ist, liegt darin, dass eine Zufuhrmenge von Elektronen von der Sourceschicht 4 zu der Basisschicht 3 sinkt, wenn die Sourcebereichsbreite L verringert wird. Anders ausgedrückt ist die Zufuhr von Elektronen von der Sourceschicht 4 zu der Basisschicht 3 sichergestellt, wenn die Sourcebereichsbreite L 0,36 μm oder mehr ist.
  • Die Daten aus 3 zeigen, dass innerhalb eines erlaubten Größenbereichs für den EIN-Widerstand die Sourcebereichsbreite L, die es ermöglicht, dass die Sourcebereichsbreite L so klein wie möglich ist, 0,4 μm oder mehr und 0,43 μm oder weniger ist. In diesem Bereich ist ein Anstieg des EIN-Widerstands wie in 3 gezeigt, innerhalb eines erlaubten Bereichs, auch wenn der EIN-Widerstand leicht ansteigt. Es sei angemerkt, dass ein niedriger EIN-Widerstand auch dann erhalten bleibt, wenn eine Sourcebereichsbreite L verwendet wird, die größer als 0,43 μm ist, was jedoch der Anforderung zum Miniaturisieren einer Vorrichtung widerspricht.
  • Wenn die Sourcebereichsbreite in den in 1 und 2 gezeigten Aufbauten auf 0,36 μm gesetzt wird, ist es möglich, eine Halbleitervorrichtung mit einer minimalen Transistorzelle bereitzustellen, während ein niedriger EIN-Widerstand erhalten bleibt.
  • 4 ist eine Draufsicht, die einen Aufbau einer Halbleitervorrichtung gemäß einer zweiten Ausführungsform zeigt. Insbesondere ist 4 eine Ansicht der in 1 gezeigten Halbleitervorrichtung von oben. Zum Vereinfachen der Ansicht sind die Sourceelektrode 9, die Isolierschicht 5 und die Leitabschnitte 8 nicht gezeigt. Es sei angemerkt, dass ein Schnitt entlang einer Linie B-B von 4 der Schnittansicht von 1 entspricht. Daher wird für die Beschreibung der Schnittansicht von 1 auf die erste Ausführungsform verwiesen.
  • Wie aus einem Vergleich zwischen 2 und 4 ersichtlich ist, gibt es einen Unterschied in der Draufsichtsstruktur zwischen der Halbleitervorrichtung gemäß der ersten Ausführungsform und der Halbleitervorrichtung gemäß der zweiten Ausführungsform. Diese Ausführungsformen unterscheiden sich in dem Abschnitt, in dem der Leitabschnitt 8 und die Basisschicht 3 miteinander verbunden sind.
  • Bei dem in 4 gezeigten Aufbau sind die Grabengatestrukturen GT in der Draufsicht in einer Streifenform gebildet. Aus 4 ist klar, dass die Grabengatestrukturen GT sich in 1 in einer Richtung von vorne nach hinten erstrecken.
  • Weiter sind in der Draufsicht, wie sie in 4 gezeigt ist, die Abschnitte (Kontaktbereiche 11), in denen der Leitabschnitt 8 und die Basisschicht 3 miteinander verbunden sind, in Form von getrennten Inseln gebildet. Dabei ist der Abschnitt (Kontaktabschnitt 11), in dem der Leitabschnitt 8 und die Basisschicht 3 miteinander verbunden sind, so gebildet, dass er von der Grabengatestruktur GT in der Links-Rechts-Richtung in 4 um einen vorbestimmten Abstand entfernt ist. Außerdem sind die Abschnitte (Kontaktabschnitte 11), in denen der Leitabschnitt 8 und die Basisschicht 3 miteinander verbunden sind, nebeneinander so gebildet, dass sie entlang der Streifenrichtung der Grabengatestrukturen GT um einen bestimmten Abstand voneinander entfernt sind. Das heißt, dass es in der Links-Rechts-Richtung von 4 zwischen den Grabengatestrukturen GT eine Mehrzahl von Abschnitten (Kontaktabschnitten 11) gibt, in denen der Leitabschnitt 8 und die Basisschicht 3 miteinander verbunden sind und die entlang der Streifenrichtung angeordnet sind.
  • Demzufolge sind in der Draufsicht die streifenförmige Grabengatestruktur GT, die Sourceschicht 4, der Abschnitt (Kontaktbereich 11), in dem der Leitabschnitt 8 und die Basisschicht 3 miteinander verbunden sind, die Sourceschicht 4 und die streifenförmige Grabengatestruktur GT in periodisch in der angegebenen Reihenfolge entlang dem Schnitt B-B in 4 angeordnet. Andererseits sind in der Draufsicht die streifenförmige Grabengatestruktur GT, die Sourceschicht 4 und die streifenförmige Grabengatestruktur GT periodisch in der genannten Reihenfolge entlang der Linie C-C in 4 angeordnet.
  • In 4 sind die Abschnitte, in denen der Kontaktbereich 11 gezeigt ist, Abschnitte der Basisschicht, die nicht in Kontakt mit der Sourceschicht 4 sind, d. h. Abschnitte der Basisschicht 3, die in Kontakt mit dem Leitabschnitt 8 sind. Im Gegensatz dazu sind in 4 die Abschnitte, in denen die Sourceschicht 4 gezeigt ist, Abschnitte, in denen die Sourceschicht 4 und die Basisschicht 3 in Kontakt miteinander sind.
  • Es sei angemerkt, dass die Abschnitte, in denen der Leitabschnitt 8 und die Basisschicht 3 miteinander verbunden sind, in der vorliegenden Ausführungsform in der Draufsicht eine Recheckform aufweisen. Hierbei zeigt 4 ein Beispiel für eine Rechteckform in der Draufsicht.
  • Wie aus dem Obigen klar ist, gibt es in der Halbleitervorrichtung gemäß dieser Ausführungsform zwei Arten von Sourcebereichsbreiten L1 und L2. Dabei ist beim Betrachten einer Sourceschicht 4 in der Links-Rechts-Richtung von 4 die Sourcebereichsbreite L1 eine Abmessung eines Abschnitts, in dem die Sourceschicht 4 und die Basisschicht 3 in Kontakt miteinander sind und die zwischen der Grabengatestruktur GT und dem Leitabschnitt 8 (Kontaktbereich 11) liegt. Andererseits stellt beim Betrachten einer Sourceschicht 4 in der Links-Rechts-Richtung von 4 die Sourcebereichsbreite L2 die Breite der Sourceschicht 4 zwischen den Grabengatestrukturen GT dar. Das heißt, dass die Sourcebereichsbreite L2 eine Abmessung des Abschnitts darstellt, in dem die Sourceschicht 4 und die Basisschicht 3 in Kontakt miteinander sind und die zwischen den Grabengatestrukturen GT in dem Bereich liegt, in dem der Leitabschnitt 8 nicht mit der Basisschicht 3 verbunden ist.
  • Bei der Halbleitervorrichtung gemäß dieser Ausführungsform ist die Abmessung der Sourcebereichsbreite L2 gleich 0,36 μm oder mehr.
  • Wie oben beschrieben ist die Abmessung der Sourcebereichsbreite L2 in dieser Ausführungsform gleich 0,36 μm oder mehr. Daher behält die Sourcebereichsbreite L2 0,36 μm oder mehr auch dann, wenn die Sourcebereichsbreite L1 kleiner als 0,36 μm ist. Demzufolge ist es möglich, die Kanaldichte durch Miniaturisieren von Zellen der Halbleitervorrichtung zu erhöhen, was einen niedrigen EIN-Widerstand ermöglicht. Anders ausgedrückt behält die Sourcebereichsbreite L2 auch dann 0,36 μm oder mehr, wenn die Kanalbereichsbreite L1 kleiner als 0,36 μm ist, wodurch ein steiler Anstieg des EIN-Widerstands, wie er in 3 gezeigt ist, verhindert werden kann.
  • 5 zeigt Daten der Beziehung zwischen der Sourcebereichsbreite L1 und dem EIN-Widerstand der Halbleitervorrichtung. Dabei stellen eine Horizontalachse und eine Vertikalachse in 5 jeweils die Sourcebereichsbreite L1 (μm) und den EIN-Widerstandswert (in einer beliebigen Einheit) der Transistorzelle dar. Entsprechend den Daten von 5 ist die Sourcebereichsbreite L2 0,36 μm oder mehr.
  • Wie in 5 gezeigt, wird ein niedriger EIN-Widerstand erzielt, solange die Sourcebereichsbreite L2 bei 0,36 μm oder mehr gehalten wird, auch wenn die Sourcebereichsbreite L1 kleiner als 0,36 μm wird, was verhindert, dass der EIN-Widerstand steil ansteigt. Es sei angemerkt, dass auch wenn in 5 die Daten gezeigt sind, bei denen die Sourcebereichsbreite L1 von 0,3 μm bis 1,1 μm beträgt, ein niedriger EIN-Widerstand auch dann beibehalten wird, wenn die Sourcebereichsbreite L1 kleiner als 0,3 μm wird.
  • Wie oben beschrieben ist der Grund, warum ein niedriger EIN-Widerstand auch dann beibehalten wird, wenn die Sourcebereichsbreite L1 kleiner als 0,36 μm ist, dass die Zufuhr von Elektronen von der Sourceschicht 4 zu der Baissschicht 3 sichergestellt werden kann, weil die Sourcebereichsbreite L2 0,36 μm oder mehr beträgt.
  • Durch Einstellen der Sourcebereichsbreite L2 auf 0,36 μm in den in 1 und 4 gezeigten Aufbauten ist es möglich, eine Halbleitervorrichtung bereitzustellen, deren Transistorzelle eine minimale Größe hat, während ein niedriger EIN-Widerstand beibehalten wird.
  • 6 ist eine Draufsicht, die einen Aufbau einer Halbleitervorrichtung gemäß einer dritten Ausführungsform zeigt. Insbesondere ist 6 eine Draufsicht auf die in 1 gezeigte Halbleitervorrichtung von oben. Zur Vereinfachung der Ansicht sind die Sourceelektrode 9, die Isolierschicht 5 und der Leitabschnitt 8 nicht gezeigt. Es sei angemerkt, dass ein Schnitt entlang einer Linie D-D in 6 der Schnittansicht von 1 entspricht. Es sei angemerkt, dass zum Beschreiben des Schnittaufbaus von 1 auf die erste Ausführungsform verwiesen wird.
  • Wie aus einem Vergleich zwischen 4 und 6 hervorgeht, unterscheiden sich die Halbleitervorrichtung gemäß der zweiten Ausführungsform und die Halbleitervorrichtung gemäß der dritten Ausführungsform voneinander in der Draufsichtsform jedes Abschnitts, in dem der Leitabschnitt 8 und die Basisschicht 3 miteinander verbunden sind, wobei jeder Abschnitt in einer Inselform existiert.
  • Insbesondere hat in der zweiten Ausführungsform jeder Abschnitt, in dem der Leitabschnitt 8 und die Basisschicht 3 miteinander verbunden sind, in der Draufsicht eine Rechteckform (eine Rechteckform ist in 4 gezeigt). Im Gegensatz dazu hat bei der dritten Ausführungsform jeder Abschnitt, in dem der Leitabschnitt 8 und die Basisschicht 3 miteinander verbunden sind, eine kreisförmige oder ovale Form (in 6 ist eine ovale Form gezeigt).
  • In dem in 6 gezeigten Aufbau sind die Grabengatestrukturen GT in der Draufsicht in einer Streifenform gebildet. Es ist aus 6 klar, dass sich die Grabengatestrukturen GT in 1 in einer Richtung von vorne nach hinten erstrecken.
  • Weiter sind die Abschnitte (Kontaktbereiche 11), in denen der Leitabschnitt 8 und die Basisschicht 3 miteinander verbunden sind, in der Draufsicht wie in 6 gezeigt in der Form getrennter Inseln gebildet. Dabei ist der Abschnitt (Kontaktbereich 11), in dem der Leitabschnitt 8 und die Basisschicht 3 miteinander verbunden sind, so gebildet, dass er in der Links-Rechts-Richtung von 6 um einen vorbestimmten Abstand von der Grabengatestruktur GT entfernt ist. Außerdem sind die Abschnitte (Kontaktbereiche 11), in denen der Leitabschnitt 8 und die Basisschicht 3 miteinander verbunden sind, nebeneinander so gebildet, dass sie in der Streifenrichtung der Grabengatestrukturen GT um einen bestimmten Abstand voneinander entfernt sind. Das heißt, dass es in der Links-Rechts-Richtung von 6 zwischen den Grabengatestrukturen GT eine Mehrzahl von Abschnitten (Kontaktbereichen 11) gibt, in denen der Leitabschnitt 8 und die Basisschicht 3 miteinander verbunden sind und die entlang der Streifenrichtung angeordnet sind.
  • Dementsprechend sind in der Draufsicht die streifenförmige Grabengatestruktur GT, die Sourceschicht 4, der Abschnitt (Kontaktbereich 11), in dem der Leitabschnitt 8 und die Basisschicht 3 miteinander verbunden sind, die Sourceschicht 4 und die streifenförmige Grabengatestruktur GT in der genannten Reihenfolge entlang der Schnittlinie D-D in 6 periodisch gebildet. Im Gegensatz dazu sind in der Draufsicht die streifenförmige Grabengatestruktur GT, die Sourceschicht 4 und die streifenförmige Grabengatestruktur GT in der genannten Reihenfolge entlang der Linie E-E von 6 periodisch gebildet.
  • In 6 sind die Abschnitte, in denen der Kontaktbereich 11 gezeigt ist, Abschnitte der Basisschicht 3, die nicht in Kontakt mit der Sourceschicht 4 sind, d. h. Abschnitte der Basisschicht 3, die in Kontakt mit dem Leitabschnitt 8 sind. Im Gegensatz sind in 6 die Abschnitte, in denen die Sourceschicht 4 gezeigt ist, Abschnitte, in denen die Sourceschicht 4 und die Basisschicht 3 in Kontakt miteinander sind.
  • Es sei angemerkt, dass der Abschnitt, in dem der Leitabschnitt 8 und die Basisschicht 3 miteinander verbunden sind, in der Draufsicht eine Kreis- oder Ovalform hat. Hierbei zeigt 6 ein Beispiel einer ovalen Form in der Draufsicht.
  • Wie aus dem obigen klar ist, gibt es zumindest zwei Arten von Sourcebereichsbreiten L11 und L12 in der Halbleitervorrichtung gemäß dieser Ausführungsform. Wenn eine Sourceschicht 4 in der Links-Rechts-Richtung von 6 betrachtet wird, stellt die Sourcebereichsbreite L11 eine Minimalabmessung des Abschnitts dar, in dem die Sourceschicht 4 und die Basisschicht 3 zwischen der Grabengatestruktur GT und dem Leitabschnitt 8 (Kontaktbereich 11) miteinander in Kontakt sind. Beim Betrachten einer Sourceschicht 4 in der Links-Rechts-Richtung von 6 stellt dagegen die Sourcebereichsbreite L12 die Breite der Sourceschicht 4 zwischen den Grabengatestrukturen GT dar. Das heißt, dass die Sourcebereichsbreite L12 eine Abmessung des Abschnitts darstellt, in dem die Sourceschicht 4 und die Basisschicht 3 miteinander in Kontakt sind und der zwischen den Grabengatestrukturen GT in dem Bereich liegt, in dem der Leitabschnitt 8 nicht mit der Basisschicht 3 verbunden ist.
  • In der Halbleitervorrichtung gemäß dieser Ausführungsform beträgt die Abmessung der Sourcebereichsbreite L12 0,36 μm oder mehr.
  • Wie oben beschrieben beträgt die Abmessung der Sourcebereichsbreite L12 in dieser Ausführungsform 0,36 μm oder mehr. Daher können ähnliche Wirkungen wie die bei der zweiten Ausführungsform beschriebenen erzielt werden. Das heißt, dass auch dann, wenn die Sourcebereichsbreite L11 kleiner als 0,36 μm ist, die Sourcebereichsbreite L12 0,36 μm oder mehr behält. Demzufolge ist es möglich, die Kanaldichte durch Miniaturisieren der Zellen der Halbleitervorrichtung zu verringern, was einen niedrigen EIN-Widerstand ermöglicht. Anders ausgedrückt bleibt die Sourcebereichsbreite L12 auch dann 0,36 μm oder mehr, wenn die Sourcebereichsbreite L11 kleiner als 0,36 μm ist, wobei ein in 3 gezeigter steiler Anstieg des EIN-Widerstands verhindert werden kann.
  • Wie oben beschrieben ist der Grund, warum ein niedriger EIN-Widerstand auch dann beibehalten wird, wenn die Sourcebereichsbreite L11 kleiner als 0,36 μm ist, darin, dass die Zufuhr von Elektronen von der Sourceschicht 4 zu der Basisschicht 3 sichergestellt werden kann, weil die Sourcebereichsbreite L12 0,36 μm oder mehr beträgt.
  • Es sei angemerkt, dass es durch Einstellen der Sourcebereichsbreite L12 auf 0,36 μm in den in 1 und 6 gezeigten Aufbauten möglich ist, eine Halbleitervorrichtung bereitzustellen, deren Transistorzelle eine minimale Größe hat, während ein niedriger EIN-Widerstand erhalten bleibt.
  • Im übrigen wird beim Bilden des Leitabschnitts 8 ein Kontaktloch gebildet, in das ein leitendes Material, das den Leitabschnitt 8 bildet, gefüllt wird. Fotolithographie und Ätzen werden beim Bilden des Kontaktlochs durchgeführt.
  • Wie in dieser Ausführungsform beschrieben wird bewirkt, dass der Kontakt zwischen dem Leitabschnitt und der Basisschicht 3 in der Draufsicht eine Kreis- oder Ovalform aufweist. Demzufolge ist es auch dann, wenn ein Muster miniaturisiert wird, möglich, einen Prozessspielraum bei der Fotolithographie und dem Ätzen zu verbessern.
  • 7 ist eine vergrößerte Schnittansicht einer Halbleitervorrichtung gemäß einer vierten Ausführungsform. 7 ist eine vergrößerte Schnittansicht, die einen Aufbau in der Nähe des Leitabschnitts 8 von 1 zeigt. Der Schnittaufbau von 1 ist wie bei der ersten Ausführungsform beschrieben. Das heißt, dass auch die Halbleitervorrichtung gemäß dieser Ausführungsform den Grabengateaufbau und den Grabenkontaktaufbau aufweist, wie sie in 1 gezeigt sind.
  • Mit Bezug auf 7 sei angemerkt, dass eine Richtung, die sich von einer Grabengatestruktur zu einer anderen Grabengatestruktur erstreckt, in dieser Ausführungsform als ”horizontale Richtung” bezeichnet wird. Das heißt, dass in dieser Ausführungsform die Links-Rechts-Richtung in 7 als ”Horizontalrichtung” bezeichnet wird.
  • Wie in 7 gezeigt ist der Leitabschnitt 8 so gebildet, dass er die Isolierschicht 5 und die Sourceschicht 4 durchdringt. Dabei ist der Leitabschnitt 8 ein Element zum elektrischen Verbinden der Sourceelektrode 9, der Sourceschicht 4 und der Basisschicht 3, wie es in der ersten Ausführungsform beschrieben ist. In dieser Ausführungsform hat der Leitabschnitt 8 in der Horizontalrichtung zwei Arten von Breiten Da und Db. Die Breite Db des Leitabschnitts 8 in der Horizontalrichtung, der innerhalb der Sourceschicht 4 angeordnet ist, ist kleiner als die Breite Da des Leitabschnitts 8 in der Horizontalrichtung, der in der Isolierschicht 5 angeordnet ist (Db < Da).
  • Dementsprechend ist der Leitabschnitt 8 wie in 7 gezeigt in Kontakt mit der oberen Oberfläche der Sourceschicht 4. Das heißt, dass der Abschnitt des Leitabschnitts 8, der durch Subtrahieren der Breite Db von der Breite Da erzielt wird, in Kontakt mit der oberen Oberfläche der Sourceschicht 4 ist.
  • Dabei hat in dieser Ausführungsform der Abschnitt, in dem die obere Oberfläche der Sourceschicht 4 und der Leitabschnitt 8 in Kontakt miteinander sind, eine Abmessung von 10 nm oder mehr. Das heißt, dass die in 7 gezeigten Abmessungen d1 10 nm oder mehr sind.
  • Der Aufbau von 7 kann durch die folgenden Schritte erzielt werden. Zunächst wird in der Isolierschicht 5 und der Sourceschicht 4 ein Durchgangsloch gebildet. Dann wird zum Erhöhen der Breite des Durchgangslochs in der Isolierschicht 5 in einer Horizontalrichtung ein Ätzen nur an der Isolierschicht 5 durchgeführt, beispielsweise durch Verwendung von Flusssäure. Als Ergebnis wird in der Isolierschicht 5 und der Sourceschicht 4 ein Durchgangsloch gebildet, das zwei Arten von Breiten aufweist. Dabei hat das Durchgangsloch in der Isolierschicht 5 eine größere Breite als das Durchgangsloch in der Sourceschicht 4. Danach wird ein leitendes Material in das Durchgangsloch mit den zwei Arten von Breiten gefüllt. Auf diese Weise wird der Leitabschnitt 8 mit zwei Arten von Breiten Da und Db so gebildet, dass er die Isolierschicht 5 und die Sourceschicht 4 durchdringt.
  • Wie oben beschrieben ist in dieser Ausführungsform ein Abschnitt des Leitabschnitts 8 in Kontakt mit der oberen Oberfläche der Sourceschicht 4, und die Abmessung d1 des Kontaktabschnitts ist 10 nm oder mehr. Das heißt, dass die Kontaktbreite zwischen der Sourceschicht 4 und dem Leitabschnitt 8 für 10 nm oder mehr sichergestellt ist.
  • Demzufolge wird die Spannung, die beim Drahtbonden der Sourceelektrode 9 erzeugt wird, durch die obere Oberfläche der Sourceschicht 4 absorbiert, die in Kontakt mit dem Leitabschnitt 8 ist. Daher ist es möglich, einen Kurzschluss zwischen einem Gate und einer Source zu verhindern.
  • Die oben genannten Wirkungen werden mit Bezug auf 8 besonders beschrieben.
  • 8 ist ein Diagramm, das die Abmessung (Kontaktbereite d1) des Abschnitts, in dem die obere Oberfläche der Sourceschicht 4 und der Leitabschnitt 8 in Kontakt miteinander sind, und eine Defektrate eines Kurzschlusses zwischen einem Gate und einer Source während des Drahtbondens zeigt. Eine Horizontalachse der 8 stellt die Abmessung (Kontaktbreite) d1 in nm dar. Andererseits stellt eine Vertikalachse der 8 eine Defektrate in aufgrund eines Kurzschlusses zwischen einem Gate und einer Source dar, der während des Drahtbondens der Sourceelektrode 9 auftritt.
  • Wie aus 8 hervorgeht, ist in einem Fall, in dem die Abmessung (Kontaktbreite) d1 10 nm oder mehr ist, die Defektrate gering, 5% oder weniger, während die Defektrate steil ansteigt, wenn die Abmessung (Kontaktbreite) d1 kleiner als 10 nm wird. In einem Fall, in dem die obere Oberfläche der Sourceschicht 4 und der Leitabschnitt 8 überhaupt nicht in Kontakt miteinander sind, d. h. in einem Fall, in dem die Breite in der Horizontalrichtung des Kontaktabschnitts 8 innerhalb der Sourceschicht 4 dieselbe ist wie die Breite in der Horizontalrichtung des Leitabschnitts 8 innerhalb der Isolierschicht 5 (in einem Fall, in dem d1 = 0 ist), erreicht die Defektrate 60%.
  • Der Grund, warum die Defektrate wie oben beschrieben steil ansteigt, liegt darin, dass in dem Fall, in dem die Abmessung (Kontaktbreite) d1 weniger als 10 nm beträgt, die Spannung, die beim Drahtbonden der Sourceelektrode 9 erzeugt wird, dazu neigt, auf der Basisschicht 3 (insbesondere dem Kontaktbereich 11) konzentriert zu sein, die den Grund des Leitabschnitts 8 bildet. Die Konzentration der Spannung bewirkt eine Verformung des Aufbaus in der Nähe des Kontaktabschnitts zwischen der Basisschicht 3 und dem Leitabschnitt 8, und die Verformung bewirkt einen elektrischen Kurzschluss zwischen der Sourceelektrode 9 und der Gateelektrode 6 über den Leitabschnitt 8 und dergleichen.
  • Andererseits wird in einem Fall, in dem die Abmessung (Kontaktbreite) d1 10 nm oder mehr beträgt, die Spannung, die beim Drahtbonden erzeugt wird, auch auf die obere Fläche der Sourceschicht 4 verteilt, und die auf die Basisschicht 3 (Kontaktbereich) 11 ausgeübte Spannung wird verringert. Die auf die Basisschicht ausgeübte Spannung wird verringert, was die Verformung unterdrückt. Demzufolge kann wie in 8 gezeigt die Defektrate aufgrund eines Kurzschlusses zwischen einem Gate und einer Source beträchtlich verringert werden.
  • Die Daten von 8 offenbaren, dass die Abmessung (Kontaktbreite) d1 zum Halten der Abmessung (Kontaktbreite) d1 so klein wie möglich innerhalb einer erlaubten Defektrate aufgrund eines Kurzschlusses zwischen einem Gate und einer Source 10 nm oder mehr und 40 nm oder weniger ist. Auch wenn die Defektrate aufgrund eines Kurzschlusses zwischen einem Gate und einer Source wie in 8 gezeigt leicht innerhalb dieses Bereiches ansteigt, liegt ein Ansteigen der Defektrate in einem erlaubten Bereich. Es sei angemerkt, dass auch dann, wenn die Abmessung (Kontaktbreite) d1 von mehr als 40 nm verwendet wird, die Defektrate aufgrund eines Kurzschlusses zwischen einem Gate und einer Source zu 0% gemacht wird, was aber der Anforderung zum Miniaturisieren einer Vorrichtung widerspricht.
  • Es sei angemerkt, dass es, wenn die Abmessung (Kontaktbreite) in den in 1 und 7 gezeigten Aufbauten auf 10 nm eingestellt ist, möglich ist, eine Halbleitervorrichtung bereitzustellen, deren Transistorzelle eine minimale Größe hat während die Defektrate eines Kurzschlusses zwischen einem Gate und einer Source unterdrückt ist.
  • Weiter können der Aufbau, bei dem die Abmessung d1 10 nm oder mehr ist und der in dieser Ausführungsform beschrieben ist, und die Aufbauten, bei denen die Sourcebereichsbreiten L, L2 und L12 0,36 μm oder mehr sind und die in der ersten, zweiten und dritten Ausführungsform beschrieben sind, miteinander kombiniert werden. Alternativ kann nur der Aufbau gemäß dieser Ausführungsform auf die in 1 und 7 gezeigten Strukturen angewendet werden.
  • Dabei beziehen sich die in 1 und 7 gezeigten Strukturen auf die Strukturen, bei denen die Basisschicht 3, die Sourceschicht 4, die Isolierschicht 5 und die Sourceelektrode 9 in der genannten Reihenfolge geschichtet sind, wobei der Leitabschnitt 8 so gebildet ist, dass er die Isolierschicht 5 und die Sourceschicht 4 durchdringt. Es sei angemerkt, dass der Leitabschnitt 8 elektrisch die Basisschicht 3 und die Sourceschicht 4 mit der Sourceelektrode 9 verbindet. In der Horizontalrichtung ist der Leitabschnitt 8 zwischen einer Grabengatestruktur GT und einer anderen Grabengatestruktur GT angeordnet. Das heißt, dass die in 1 und 7 gezeigten Figuren sich auf den Aufbau beziehen, der die Grabengatestruktur und die Grabenkontaktstruktur aufweist, wobei die Sourcebereichsbreiten nicht besonders eingeschränkt sind.
  • In der oben beschriebenen ersten bis vierten Ausführungsform ist der Leitungstyp des Halbleitersubstrats 1, der epitaktischen Schicht 2 und der Sourceschicht 4 ein n-Typ, während der Leitungstyp der Basisschicht 3 und des Kontaktbereichs 11 ein p-Typ ist. Es kann aber auch der Leitungstyp des Halbleitersubstrats 1, der epitaktischen Schicht 2 und der Sourceschicht 4 ein p-Typ sein, während der Leitungstyp der Basisschicht 3 und des Kontaktbereichs 11 ein n-Typ sein kann. Es sei angemerkt, dass in einem solchen Fall der Leitungstyp des Halbleitersubstrats 1 ein p+-Typ ist, der Leitungstyp der epitaktischen Schicht 2 ein p–-Typ ist, der Leitungstyp der Sourceschicht 4 ein p+-Typ ist, der Leitungstyp der Basisschicht 3 ein n-Typ ist und der Leitungstyp des Kontaktbereichs 11 ein n+-Typ ist.
  • Weiter sind in der oben beschriebenen ersten bis vierten Ausführungsform das Halbleitersubstrat 1, die epitaktische Schicht 2, die Basisschicht 3 (einschließlich des Kontaktbereichs 11) und die Sourceschicht 4 aus Halbleitermaterialien gebildet, insbesondere Silizium oder Siliziumcarbid.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2001-15743 A [0007, 0008]
    • JP 2009-81323 A [0009]

Claims (6)

  1. Halbleitervorrichtung mit einer Basisschicht (3) eines ersten Leitungstyps, einer Sourceschicht (4) eines zweiten Leitungstyps, die auf der Basisschicht gebildet ist, einer Isolierschicht (5), die auf der Sourceschicht gebildet ist, einer Mehrzahl von Gatestrukturen (GT), die die Basisschicht durchdringen einer Mehrzahl von Leitabschnitten (8), die die Isolierschicht und die Sourceschicht durchdringen und elektrisch mit der Sourceschicht und der Basisschicht verbunden sind, und einer Sourceelektrode (9), die auf der Isolierschicht gebildet und elektrisch mit den Leitabschnitten verbunden ist, wobei die Gatestrukturen in einer Draufsicht in einer Streifenform gebildet sind, Abschnitte, in denen der Leitabschnitt mit der Basisschicht verbunden ist, in einer Draufsicht in einem Abstand von den Gatestrukturen zwischen den Gatestrukturen so gebildet sind, dass sie parallel zu einer Richtung der Streifenform der Gatestrukturen sind, und eine Abmessung (L) eines Abschnitts, in dem die Sourceschicht und die Basisschicht zwischen der Gatestruktur und dem Leitabschnitt miteinander in Kontakt sind, 0,36 μm oder mehr und 0,43 μm oder weniger beträgt.
  2. Halbleitervorrichtung mit einer Basisschicht (3) eines ersten Leitungstyps, einer Sourceschicht (4) eines zweiten Leitungstyps, die auf der Basisschicht gebildet ist, einer Isolierschicht (5), die auf der Sourceschicht gebildet ist, einer Mehrzahl von Gatestrukturen (GT), die die Basisschicht durchdringen einer Mehrzahl von Leitabschnitten (8), die die Isolierschicht und die Sourceschicht durchdringen und elektrisch mit der Sourceschicht und der Basisschicht verbunden sind, und einer Sourceelektrode (9), die auf der Isolierschicht gebildet und elektrisch mit den Leitabschnitten verbunden ist, wobei die Gatestrukturen in einer Draufsicht in einer Streifenform gebildet sind, Abschnitte, in denen der Leitabschnitt mit der Basisschicht verbunden ist, in einer Draufsicht in einer Richtung der Streifenform der Gatestrukturen nebeneinander in Form von Inseln in einem Abstand von den Gatestrukturen zwischen den Gatestrukturen gebildet sind und eine Abmessung (L2, L12) eines Abschnitts, in dem die Sourceschicht und die Basisschicht zwischen den Gatestrukturen in einem Bereich, in dem der Leitabschnitt nicht mit der Basisschicht verbunden ist, miteinander in Kontakt sind, 0,36 μm oder mehr beträgt.
  3. Halbleitervorrichtung gemäß Anspruch 2, bei der der Abschnitt, in dem der Leitabschnitt mit der Basisschicht verbunden ist, in einer Draufsicht eine Kreisform oder Ovalform hat.
  4. Halbleitervorrichtung gemäß einem der Ansprüche 1 bis 3, bei der der Leitabschnitt die Isolierschicht und die Sourceschicht durchdringt, während er in Kontakt mit einer oberen Oberfläche der Sourceschicht ist, und eine Abmessung (d1) eines Abschnitts, in dem die obere Oberfläche des Sourceschicht und der Leitabschnitt miteinander in Kontakt sind, 10 nm oder mehr und 40 nm oder weniger beträgt.
  5. Halbleitervorrichtung mit einer Basisschicht (3) eines ersten Leitungstyps, einer Sourceschicht (4) eines zweiten Leitungstyps, die auf der Basisschicht gebildet ist, einer Isolierschicht (5), die auf der Sourceschicht gebildet ist, einer Mehrzahl von Gatestrukturen (GT), die die Basisschicht durchdringen einem Leitabschnitt (8), der die Isolierschicht und die Sourceschicht durchdringt, in Kontakt mit einer oberen Oberfläche der Sourceschicht ist und elektrisch mit der Sourceschicht und der Basisschicht verbunden ist, und einer Sourceelektrode (9), die auf der Isolierschicht gebildet und elektrisch mit dem Leitabschnitt verbunden ist, wobei eine Abmessung (d1) eines Abschnitts, in dem die obere Oberfläche des Sourceschicht und der Leitabschnitt miteinander in Kontakt sind, 10 nm oder mehr und 40 nm oder weniger beträgt.
  6. Halbleitervorrichtung gemäß einem der Ansprüche 1 bis 5, bei der die Sourceschicht und die Basisschicht Silizium oder Siliziumcarbid enthalten.
DE102010042691A 2009-10-20 2010-10-20 Halbleitervorrichtung Pending DE102010042691A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009241266A JP2011091086A (ja) 2009-10-20 2009-10-20 半導体装置
JP2009-241266 2009-10-20

Publications (1)

Publication Number Publication Date
DE102010042691A1 true DE102010042691A1 (de) 2011-04-28

Family

ID=43796966

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102010042691A Pending DE102010042691A1 (de) 2009-10-20 2010-10-20 Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US8247867B2 (de)
JP (1) JP2011091086A (de)
KR (1) KR101231077B1 (de)
CN (1) CN102044565A (de)
DE (1) DE102010042691A1 (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101763420B1 (ko) 2010-09-16 2017-08-01 삼성전자주식회사 3차원 반도체 기억 소자 및 그 제조 방법
KR101841445B1 (ko) 2011-12-06 2018-03-23 삼성전자주식회사 저항성 메모리 소자 및 그 제조 방법
US9559198B2 (en) 2013-08-27 2017-01-31 Nxp Usa, Inc. Semiconductor device and method of manufacture therefor
US9653598B2 (en) * 2013-11-15 2017-05-16 Infineon Technologies Austria Ag Transistor component
US9837526B2 (en) 2014-12-08 2017-12-05 Nxp Usa, Inc. Semiconductor device wtih an interconnecting semiconductor electrode between first and second semiconductor electrodes and method of manufacture therefor
US9472662B2 (en) * 2015-02-23 2016-10-18 Freescale Semiconductor, Inc. Bidirectional power transistor with shallow body trench
US10348295B2 (en) 2015-11-19 2019-07-09 Nxp Usa, Inc. Packaged unidirectional power transistor and control circuit therefore
JP6526591B2 (ja) * 2016-03-16 2019-06-05 株式会社東芝 半導体装置
JP6632513B2 (ja) * 2016-12-07 2020-01-22 株式会社東芝 半導体装置及びその製造方法
US10861931B2 (en) * 2016-12-08 2020-12-08 Cree, Inc. Power semiconductor devices having gate trenches and buried edge terminations and related methods
JP6871747B2 (ja) * 2017-01-30 2021-05-12 株式会社東芝 半導体装置及びその製造方法
US10340352B2 (en) * 2017-03-14 2019-07-02 Globalfoundries Inc. Field-effect transistors with a T-shaped gate electrode
CN110729342A (zh) * 2018-07-17 2020-01-24 上海宝芯源功率半导体有限公司 一种半导体开关器件及其制作方法
JP7458257B2 (ja) * 2020-07-09 2024-03-29 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001015743A (ja) 1999-06-30 2001-01-19 Toshiba Corp 半導体装置及びその製造方法
JP2009081323A (ja) 2007-09-27 2009-04-16 Fuji Electric Device Technology Co Ltd Ｍｏｓ型半導体装置およびその製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2590863B2 (ja) * 1987-03-12 1997-03-12 日本電装株式会社 導電変調型ｍｏｓｆｅｔ
JP3161767B2 (ja) * 1991-08-13 2001-04-25 沖電気工業株式会社 半導体素子の製造方法
US6204533B1 (en) * 1995-06-02 2001-03-20 Siliconix Incorporated Vertical trench-gated power MOSFET having stripe geometry and high cell density
US5719409A (en) * 1996-06-06 1998-02-17 Cree Research, Inc. Silicon carbide metal-insulator semiconductor field effect transistor
JP3356162B2 (ja) * 1999-10-19 2002-12-09 株式会社デンソー 半導体装置及びその製造方法
JP3524850B2 (ja) 2000-08-03 2004-05-10 三洋電機株式会社 絶縁ゲート型電界効果半導体装置
JP4024503B2 (ja) * 2001-09-19 2007-12-19 株式会社東芝 半導体装置及びその製造方法
JP2004055803A (ja) * 2002-07-19 2004-02-19 Renesas Technology Corp 半導体装置
JP3640945B2 (ja) 2002-09-02 2005-04-20 株式会社東芝 トレンチゲート型半導体装置及びその製造方法
US6867083B2 (en) * 2003-05-01 2005-03-15 Semiconductor Components Industries, Llc Method of forming a body contact of a transistor and structure therefor
KR100541139B1 (ko) 2003-10-02 2006-01-11 주식회사 케이이씨 트렌치 모스 및 그 제조 방법
JP2006059940A (ja) * 2004-08-19 2006-03-02 Fuji Electric Device Technology Co Ltd 半導体装置
JP5031996B2 (ja) * 2005-03-28 2012-09-26 ラピスセミコンダクタ株式会社 半導体装置及びその製造方法
US7812409B2 (en) * 2006-12-04 2010-10-12 Force-Mos Technology Corp. Trench MOSFET with cell layout, ruggedness, truncated corners
JP2009043966A (ja) * 2007-08-09 2009-02-26 Toshiba Corp 半導体装置及びその製造方法
JP5098630B2 (ja) * 2007-12-20 2012-12-12 サンケン電気株式会社 半導体装置及びその製造方法
JP2009135360A (ja) * 2007-12-03 2009-06-18 Renesas Technology Corp 半導体装置およびその製造方法
JP4964797B2 (ja) 2008-02-12 2012-07-04 ルネサスエレクトロニクス株式会社 半導体装置
JP5013436B2 (ja) * 2009-06-04 2012-08-29 三菱電機株式会社 電力用半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001015743A (ja) 1999-06-30 2001-01-19 Toshiba Corp 半導体装置及びその製造方法
JP2009081323A (ja) 2007-09-27 2009-04-16 Fuji Electric Device Technology Co Ltd Ｍｏｓ型半導体装置およびその製造方法

Also Published As

Publication number Publication date
US8247867B2 (en) 2012-08-21
US20110089487A1 (en) 2011-04-21
JP2011091086A (ja) 2011-05-06
KR20110043449A (ko) 2011-04-27
KR101231077B1 (ko) 2013-02-07
CN102044565A (zh) 2011-05-04

Similar Documents

Publication Publication Date Title
DE102010042691A1 (de) Halbleitervorrichtung
DE10220810B4 (de) Halbleiterbauteil
DE112014000679B4 (de) Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
DE112013007576B4 (de) Halbleitereinrichtung
DE69530232T2 (de) Halbleiteranordnung mit isoliertem Gate und Verfahren zur Herstellung derselben
DE112004001163B4 (de) Halbleiteranordnung eines vertikalen Typs
DE102015204636B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE112015005000B4 (de) Halbleitervorrichtung
DE102010042971B4 (de) Transistorbauelement mit einer Feldelektrode
DE112013007363B4 (de) Halbleitervorrichtung
DE102015212564A1 (de) Halbleitervorrichtung mit isoliertem Gate, aufweisend eine Schirmungselektrode und Verfahren
DE112012000755T5 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zu deren Fertigung
EP1051756A1 (de) Mos-feldeffekttransistor mit hilfselektrode
DE102008000660A1 (de) Siliziumkarbid-Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE112012000748T5 (de) Siliziumcarbid-Halbleitervorrichtung und Verfahren zu deren Fertigung
DE112011101442T5 (de) Halbleitervorrichtung
DE2852621C3 (de) Isolierschicht-Feldeffekttransistor mit einer Drif tstrecke zwischen Gate-Elektrode und Drain-Zone
DE102005008354A1 (de) Halbleiterbauteil sowie Verfahren zu dessen Herstellung
DE102008044408A1 (de) Halbleiterbauelementanordnung mit niedrigem Einschaltwiderstand
DE1764164B1 (de) Sperrschicht feldeffektransistor
DE102014111279B4 (de) Halbleiterchip mit integrierten Serienwiderständen und Verfahren zur Herstellung desselben
DE102018116843B4 (de) Selbstsperrender III-Nitrid-Transistor mit hoher Elektronenbeweglichkeit
DE10229146A1 (de) Laterales Superjunction-Halbleiterbauteil
DE102007053104A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102015110737A1 (de) Halbleitervorrichtung mit einer direkt an einen Mesaabschnitt und eine Feldelektrode angrenzenden Kontaktstruktur

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R084 Declaration of willingness to licence
R016 Response to examination communication
R082 Change of representative

Representative=s name: PETERREINS SCHLEY PATENT- UND RECHTSANWAELTE P, DE

R081 Change of applicant/patentee

Owner name: ARIGNA TECHNOLOGY LTD., IE

Free format text: FORMER OWNER: MITSUBISHI ELECTRIC CO., TOKYO, JP

Owner name: ARIGNA TECHNOLOGY LTD., IE

Free format text: FORMER OWNER: MITSUBISHI ELECTRIC CORP., TOKYO, JP

R082 Change of representative

Representative=s name: PETERREINS SCHLEY PATENT- UND RECHTSANWAELTE P, DE

R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R006 Appeal filed
R130 Divisional application to

Ref document number: 102010064750

Country of ref document: DE

R008 Case pending at federal patent court