DE102007053104A1 - Halbleitervorrichtung und Verfahren zur Herstellung derselben - Google Patents

Halbleitervorrichtung und Verfahren zur Herstellung derselben Download PDF

Info

Publication number
DE102007053104A1
DE102007053104A1 DE102007053104A DE102007053104A DE102007053104A1 DE 102007053104 A1 DE102007053104 A1 DE 102007053104A1 DE 102007053104 A DE102007053104 A DE 102007053104A DE 102007053104 A DE102007053104 A DE 102007053104A DE 102007053104 A1 DE102007053104 A1 DE 102007053104A1
Authority
DE
Germany
Prior art keywords
region
trench
conductivity type
dielectric constant
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102007053104A
Other languages
English (en)
Inventor
Akio Sugi
Tatsuji Nagaoka
Hong-fei LU
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Holdings Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Holdings Ltd filed Critical Fuji Electric Holdings Ltd
Publication of DE102007053104A1 publication Critical patent/DE102007053104A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/512—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being parallel to the channel plane

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

In einer MIS-Halbleitervorrichtung mit einer Trench-Gate-Struktur wird eine Stehspannung sichergestellt, ohne die Dicke einer Driftschicht zu ändern, und kann ein Durchlasswiderstand verringert werden, ohne eine hohe Gate-Steuerspannung anzulegen. Die untere Hälfte eines sich durch ein p-Basisgebiet (22) in ein n-Driftgebiet (21) erstreckenden Trench (28) ist mit einem Dielektrikum (35) mit hoher Dielektrizitätskonstante, dessen relative Dielektrizitätskonstante höher als diejenige eines Siliziumoxidfilms ist, vorzugsweise eines Siliziumnitridfilms, gefüllt, und eine einen Gate-Isolator (26) und eine Gate-Elektrode (27) enthaltende Struktur eines isolierten Gate ist auf dem Dielektrikum (35) mit hoher Dielektrizitätskonstante angeordnet. Die Tiefe d<SUB>2</SUB> des tiefsten Teils des Dielektrikums mit hoher Dielektrizitätskonstante ist so bemessen, dass sie tiefer als die Tiefe d<SUB>1</SUB> einer Verarmungsschicht im vom Dielektrikum (35) mit hoher Dielektrizitätskonstante entfernten Halbleitergebiet ist.

Description

  • Die vorliegende Erfindung betrifft eine MIS-(Metal-Insulator-Semiconductor)Halbleitervorrichtung mit einer Trench-Gate-Struktur.
  • 48 ist eine Schnittansicht, welche eine Konfiguration eines MIS-Feldeffekttransistors (-FET) mit einer herkömmlichen Trench-Gate-Struktur zeigt. Wie in 48 gezeigt, sind im herkömmlichen vertikalen Trench-Gate-n-Kanal-MISFET ein p-Basisgebiet 2, ein n+-Source-Gebiet 3 und ein p+-Kontaktgebiet 4 auf der Seite einer ersten Hauptoberfläche über einem n-Driftgebiet 1 gebildet, während ein n+-Drain-Gebiet 5 auf der Seite einer zweiten Hauptoberfläche über dem n-Driftgebiet 1 gebildet ist. Ein Gate-Isolator 6 und eine Gate-Elektrode 7 sind in einem Trench 8 gebildet, welcher sich von der ersten Hauptoberfläche durch das p-Basisgebiet 2 in das n-Driftgebiet 1 erstreckt.
  • Eine Source-Elektrode 9 ist mit dem n+-Source-Gebiet 3 und dem p+-Kontaktgebiet 4 elektrisch verbunden und durch einen Zwischenschicht-Isolator 10 von der Gate-Elektrode 7 isoliert. Eine Drain-Elektrode 11 ist mit dem n+-Drain-Gebiet 5 elektrisch verbunden. In 48 stellen die durch das Bezugszeichen 12 bezeichnete gestrichelte Linie im p-Basisgebiet 2 und die durch das Bezugszeichen 13 bezeichnete gestrichelte Linie im n-Driftgebiet 1 Ränder einer Verarmungsschicht bei im Sperrzustand befindlichem MISFET dar.
  • 49 ist ein Kennlinien-Diagramm, welches die Verteilung der elektrischen Feldstärke entlang der in 48 gezeigten Strecke A-A' schematisch zeigt. Die Bezugszeichen B1, B2 und B3 auf der Ordinate in 49 entsprechen dem Rand 12 (B1) der Verarmungsschicht im p-Basisgebiet 2, einem pn-Übergang 14 (B2) zwischen dem p-Basisgebiet 2 und dem n-Driftgebiet 1 beziehungsweise dem Rand 13 (B3) der Verarmungsschicht im n-Driftgebiet 1 entlang der in 48 gezeigten Strecke A-A'. Die Stehspannung des MISFET entspricht der Fläche der Verteilung des elektrischen Felds, wenn im in 49 gezeigten Kennlinien-Diagramm die maximale elektrische Feldstärke eine kritische elektrische Feldstärke erreicht.
  • Es ist bekannt, zur Verringerung der Gate-Drain-Kapazität dickes SiO2 auf dem Boden des Trench der MISFET-Halbleitervorrichtung anzubringen (siehe zum Beispiel US-Patentanmeldung Veröffentlichungsnr. 2004/0166636, 3). Außerdem ist bekannt, zur Verringerung der Gate-Drain-Kapazität einen Oxidfilm unter der Gate-Elektrode im MISFET mit einer Super-Junction-Struktur, worin eine p-dotierte Schicht angrenzend an das n-Drain-/Driftgebiet angeordnet ist, anzubringen (siehe zum Beispiel US-Patent Nr. 5,981,996 , 1). Es gibt auch eine bekannte Halbleitervorrichtung, die ein aus SiO2, Si3N4, Ta2O5, SrTiO3 oder BaTiO3 bestehendes Feldbildungsgebiet über dem n-Drain-/Driftgebiet und dem p-Rumpf, welche einen pn-Übergang bilden, enthält (siehe zum Beispiel WO 2004/102670 , 7).
  • Es gibt auch eine bekannte Halbleitervorrichtung mit einer Struktur, worin der untere Teil des Trench mit SiO2 gefüllt ist, während die obere Hälfte des Trench mit der Gate-Elektrode versehen ist (siehe zum Beispiel JP-A-2005-302925 , 1). Es gibt auch einen bekannten Transistor mit einer Struktur, worin eine dielektrische Schicht aus SiO2 oder Si3N4 unter der Gate-Elektrode angeordnet ist und eine Feldplatte angrenzend an das Dielektrikum angeordnet ist (siehe zum Beispiel JP-A-2003-204064 , 4 und 5K).
    Patentdokument 1: US-Patentanmeldung Veröffentlichungsnr. 2004/0166636 (3)
    Patentdokument 2: US-Patent Nr. 5,981,996 (1)
    Patentdokument 3: WO 2004/102670 (7)
    Patentdokument 4: JP-A-2005-302925 (1)
    Patentdokument 5: JP-A-2003-204064 (4 und 5K)
  • Es besteht eine Notwendigkeit, den Durchlasswiderstand in MIS-Leistungshalbleitervorrichtungen wie Leistungs-MOSFETs (Metall-Oxid-Halbleiter-Feldeffekttransistoren) und IGBTs (Isolierschicht-Bipolartransistoren) zu verringern. Jedoch geht bei der in der US-Patentanmeldung Veröffentlichungsnr. 2004/0166636 offenbarten Halbleitervorrichtung aus dem Dokument hervor, dass das dicke SiO2 auf dem Boden des Trench nicht zur Verringerung des Durchlasswiderstands beiträgt. Deshalb erhöht das Erweitern der N-Epitaxialschicht (des Driftgebiets), obwohl es ihre (beziehungsweise seine) Dichte verringern kann, den Anteil des Widerstands der N-Epitaxialschicht (des Driftgebiets) am Gesamt-Durchlasswiderstand, so dass eine erhöhte Anzahl von Gate-Elektroden durch Verwenden der Trench-Gate-Struktur leider keinen hinreichend verringerten Durchlasswiderstand der Gesamtvorrichtung erreichen kann.
  • In der in U.S.-Patent Nr. 5,981,996 offenbarten Halbleitervorrichtung wird das Verringern des Durchlasswiderstands durch Anordnen der p-dotierten Schicht angrenzend an das n-Drain-/Driftgebiet erwogen, aber der Oxidfilm unter der Gate-Elektrode trägt nicht zu einer Verringerung des Durchlasswiderstands bei. Wenn die Anzahlen von Trägern im n-Drain-/Driftgebiet und in der p-dotierten Schicht nicht im Gleichgewicht sind, dehnt sich die Verarmungsschicht wegen übriggebliebener Träger im Sperrzustand nicht aus, was eine geringere Stehspannung zur Folge hat. Um die erwünschte vollständige Verarmung zu erreichen, ist es erforderlich, die Störstellendichten im n-Drain-/Driftgebiet und in der p-dotierten Schicht genau zu steuern.
  • In der in WO 2004/102670 offenbarten Halbleitervorrichtung erhöht die Schaffung des Feldbildungs gebiets, da das Feldbildungsgebiet ein stromloses Gebiet ist, wo kein Durchlassstrom fließt, die Breite eines Einheitselements, was ungünstigerweise einen niedrigeren Integrationsgrad zur Folge hat. Ferner ist es, um diese Halbleitervorrichtung herzustellen, erforderlich, einen Trench für die Gate-Elektrode sowie einen Trench für das Feldbildungsgebiet, der tiefer als der Gate-Elektroden-Trench ist, zu bilden, wobei diese Trenchs eng beieinander liegen, und diese Trenchs separat zu füllen, was leider eine sehr schwierige Herstellung zur Folge hat.
  • In WO 2004/102670 sind außerdem Simulationsergebnisse zu einer Diodenstruktur offenbart ( WO 2004/102670 , 4). Jedoch wurde laut einer von den Erfindern durchgeführten Untersuchung festgestellt, dass die in 7 in WO 2004/102670 gezeigte Struktur kaum den Simulationsergebnissen vergleichbare Effekte erbringen würde. Es folgen die Gründe hierfür:
    In der in 3A in WO 2004/102670 gezeigten Struktur besteht der pn-Übergang aus einem p-Gebiet und einem n-Gebiet mit der gleichen Dichte, so dass die Verarmungsschicht sich im Sperrzustand sowohl in das p-Gebiet als auch in das n-Gebiet hinreichend ausdehnt. Im Gegensatz dazu besteht in der in 7 in WO 2004/102670 gezeigten Struktur der pn-Übergang aus dem p-Rumpf hoher Dichte und dem n-Drain-/Driftgebiet niedriger Dichte, so dass die Verarmungsschicht sich nur in das n-Drain-/Driftgebiet ausdehnt.
  • Selbst wenn die Verarmungsschicht gezwungen wird, sich in den p-Rumpf auszudehnen, erreicht die Verarmungsschicht das Source-Gebiet, was einen Durchgriff zur Folge hat. Um dies zu vermeiden, wird selbst bei zur Sicherstellung eines ausreichenden Ausdehnungsbereichs für die Verarmungsschicht erweitertem p-Rumpf die Äquipotentialfläche im Bereich um die Gate-Elektrode, welche sich auf der Oberfläche gegenüber dem Feldbildungsgebiet auf dem pn-Übergang befindet, in das n-Drain-/Driftgebiet gedrückt, so dass eine erwünschte Ausdehnung der Verarmungsschicht, welche der Erweiterung des p-Rumpfs vergleichbar ist, nicht erreicht werden kann. Umgekehrt entsteht ein unerwünschter Teil um die Gate-Elektrode, wo sich das elektrische Feld konzentriert, was ungünstigerweise eine geringere Stehspannung zur Folge hat. Ferner vergrößert der erweiterte p-Rumpf die Länge des Kanals, was ungünstigerweise einen erhöhten Durchlasswiderstand zur Folge hat.
  • In der in JP-A-2005-302925 offenbarten Halbleitervorrichtung ist es erforderlich, die Dicke der Driftschicht zu erhöhen, um die Source-Drain-Stehspannung zu erhöhen. Um den Durchlasswiderstand selbst bei dickerer Driftschicht aufrechtzuerhalten oder zu verringern, ist es erforderlich, die Gate-Steuerspannung so zu erhöhen, dass sie der Source-Drain-Stehspannung vergleichbar oder noch höher ist. In der in JP-A-2003-204064 offenbarten Halbleitervorrichtung verhindert die Schaffung der Feldplatte ungünstigerweise einen höheren Integrationsgrad.
  • Um die obigen, mit dem Stand der Technik verbundenen Probleme zu lösen, besteht die Aufgabe der Erfindung darin, eine Halbleitervorrichtung zu schaffen, welche fähig ist, die Stehspannung sicherzustellen, ohne die Dicke der Driftschicht zu ändern, und den Durchlasswiderstand zu verringern, ohne eine hohe Gate-Steuerspannung anzulegen. Des weiteren ist es Aufgabe der Erfindung, ein Verfahren zur einfachen Herstellung einer solche Eigenschaften aufweisenden Halbleitervorrichtung zu schaffen.
  • Die Lösung der Aufgabe ergibt sich aus den Patentansprüchen. Unteransprüche beziehen sich auf bevorzugte Ausführungsformen der Erfindung, wobei auch andere Kombinationen von Merkmalen als die beanspruchten möglich sind.
  • Um die obigen Probleme zu lösen und die Aufgabe zu erfüllen, enthält die Halbleitervorrichtung nach Anspruch 1 der Erfindung: ein Driftgebiet eines ersten Leitfähigkeitstyps; ein Basisgebiet eines zweiten Leitfähigkeitstyps, gebildet auf der Seite einer ersten Hauptoberfläche, wobei das Driftgebiet zwischen einer zweiten Hauptoberfläche und dem Basisgebiet liegt; ein Source-Gebiet des ersten Leitfähigkeitstyps, gebildet auf einer Oberflächenschicht des Basisgebiets des zweiten Leitfähigkeitstyps; ein Drain-Gebiet des ersten Leitfähigkeitstyps, gebildet auf der Seite der zweiten Hauptoberfläche, wobei das Driftgebiet zwischen der ersten Hauptoberfläche und dem Drain-Gebiet liegt; einen Trench, gebildet angrenzend an das Source-Gebiet, welcher sich von der ersten Hauptoberfläche durch das Basisgebiet in das Driftgebiet erstreckt; eine einen Gate-Isolator und eine Gate-Elektrode enthaltende Struktur eines isolierten Gate, gebildet in der oberen Hälfte des Trench; und ein in der unteren Hälfte des Trench vergrabenes Dielektrikum mit hoher Dielektrizitätskonstante, wobei die relative Dielektrizitätskonstante des Dielektrikums mit hoher Dielektrizitätskonstante größer als diejenige eines Siliziumoxidfilms ist.
  • Die Halbleitervorrichtung nach Anspruch 2 der Erfindung enthält: ein Driftgebiet eines ersten Leitfähigkeitstyps; ein Basisgebiet eines zweiten Leitfähigkeitstyps, gebildet auf der Seite einer ersten Hauptoberfläche, wobei das Driftgebiet zwischen einer zweiten Hauptoberfläche und dem Basisgebiet liegt; ein Source-Gebiet des ersten Leitfähigkeitstyps, gebildet auf einer Oberflächenschicht des Basisgebiets des zweiten Leitfähigkeitstyps; ein Drain-Gebiet des ersten Leitfähigkeitstyps, gebildet auf der Seite der zweiten Hauptoberfläche, wobei das Driftgebiet zwischen der ersten Hauptoberfläche und dem Drain-Gebiet liegt; einen Trench, gebildet angrenzend an das Source-Gebiet, welcher sich von der ersten Hauptoberfläche durch das Basisgebiet in das Driftgebiet erstreckt; eine einen Gate-Isolator und eine Gate-Elektrode enthaltende Struktur eines isolierten Gate, gebildet in der oberen Hälfte des Trench; und ein in der unteren Hälfte des Trench vergrabenes Dielektrikum mit hoher Dielektrizitätskonstante, wobei die relative Dielektrizitätskonstante des Dielektrikums mit hoher Dielektrizitätskonstante größer als diejenige eines Siliziumnitridfilms ist.
  • Die Halbleitervorrichtung nach Anspruch 3 der Erfindung enthält: ein Driftgebiet eines ersten Leitfähigkeitstyps; ein Basisgebiet eines zweiten Leitfähigkeitstyps, gebildet auf der Seite einer ersten Hauptoberfläche, wobei das Driftgebiet zwischen einer zweiten Hauptoberfläche und dem Basisgebiet liegt; ein Emittergebiet des ersten Leitfähigkeitstyps, gebildet auf einer Oberflächenschicht des Basisgebiets des zweiten Leitfähigkeitstyps; ein Kollektorgebiet des zweiten Leitfähigkeitstyps, gebildet auf der Seite der zweiten Hauptoberfläche, wobei das Driftgebiet zwischen der ersten Hauptoberfläche und dem Kollektorgebiet liegt; einen Trench, gebildet angrenzend an das Emittergebiet, welcher sich von der ersten Hauptoberfläche durch das Basisgebiet in das Driftgebiet erstreckt; eine einen Gate-Isolator und eine Gate-Elektrode enthaltende Struktur eines isolierten Gate, gebildet in der oberen Hälfte des Trench; und ein in der unteren Hälfte des Trench vergrabenes Dielektrikum mit hoher Dielektrizitäts konstante, wobei die relative Dielektrizitätskonstante des Dielektrikums mit hoher Dielektrizitätskonstante größer als diejenige eines Siliziumoxidfilms ist.
  • Die Halbleitervorrichtung nach Anspruch 4 der Erfindung enthält: ein Driftgebiet eines ersten Leitfähigkeitstyps; ein Basisgebiet eines zweiten Leitfähigkeitstyps, gebildet auf der Seite einer ersten Hauptoberfläche, wobei das Driftgebiet zwischen einer zweiten Hauptoberfläche und dem Basisgebiet liegt; ein Emittergebiet des ersten Leitfähigkeitstyps, gebildet auf einer Oberflächenschicht des Basisgebiets des zweiten Leitfähigkeitstyps; ein Kollektorgebiet des zweiten Leitfähigkeitstyps, gebildet auf der Seite der zweiten Hauptoberfläche, wobei das Driftgebiet zwischen der ersten Hauptoberfläche und dem Kollektorgebiet liegt; einen Trench, gebildet angrenzend an das Emittergebiet, welcher sich von der ersten Hauptoberfläche durch das Basisgebiet in das Driftgebiet erstreckt; eine einen Gate-Isolator und eine Gate-Elektrode enthaltende Struktur eines isolierten Gate, gebildet in der oberen Hälfte des Trench; und ein in der unteren Hälfte des Trench vergrabenes Dielektrikum mit hoher Dielektrizitätskonstante, wobei die relative Dielektrizitätskonstante des Dielektrikums mit hoher Dielektrizitätskonstante größer als diejenige eines Siliziumnitridfilms ist.
  • In der Halbleitervorrichtung nach Anspruch 5 der Erfindung ist die Halbleitervorrichtung nach Anspruch 1 oder 2 der Erfindung so konfiguriert, dass das Dielektrikum mit hoher Dielektrizitätskonstante mit dem Drain-Gebiet in Kontakt steht. In der Halbleitervorrichtung nach Anspruch 6 der Erfindung ist die Halbleitervorrichtung nach Anspruch 3 oder 4 der Erfindung so konfiguriert, dass das Dielektrikum mit hoher Dielektrizitätskonstante mit dem Kollektorgebiet in Kontakt steht. In der Halbleitervorrichtung nach Anspruch 7 der Erfindung ist die Halbleitervorrichtung nach einem beliebigen der Ansprüche 1 bis 6 der Erfindung so konfiguriert, dass der tiefste Teil des Dielektrikums mit hoher Dielektrizitätskonstante im Sperrzustand tiefer als der Rand einer sich in das Driftgebiet erstreckenden Verarmungsschicht ist. In der Halbleitervorrichtung nach Anspruch 8 der Erfindung ist die Halbleitervorrichtung nach einem beliebigen der Ansprüche 1 bis 7 der Erfindung so konfiguriert, dass das Dielektrikum mit hoher Dielektrizitätskonstante mit der Gate-Elektrode in Kontakt steht.
  • Die Halbleitervorrichtung nach Anspruch 9 der Erfindung enthält: ein Driftgebiet eines ersten Leitfähigkeitstyps; ein Basisgebiet eines zweiten Leitfähigkeitstyps, gebildet auf der Seite einer ersten Hauptoberfläche, wobei das Driftgebiet zwischen einer zweiten Hauptoberfläche und dem Basisgebiet liegt; ein Source-Gebiet des ersten Leitfähigkeitstyps, gebildet auf einer Oberflächenschicht des Basisgebiets des zweiten Leitfähigkeitstyps; ein Drain-Gebiet des ersten Leitfähigkeitstyps, gebildet auf der Seite der zweiten Hauptoberfläche, wobei das Driftgebiet zwischen der ersten Hauptoberfläche und dem Drain-Gebiet liegt; einen Trench, gebildet angrenzend an das Source-Gebiet, welcher sich von der ersten Hauptoberfläche durch das Basisgebiet in das Driftgebiet erstreckt; eine einen Gate-Isolator und eine Gate-Elektrode enthaltende Struktur eines isolierten Gate, gebildet in der oberen Hälfte des Trench; und eine Vielzahl von in der unteren Hälfte des Trench vergrabenen Dielektrika mit hoher Dielektrizitätskonstante, wobei die relative Dielektrizitätskonstante von mindestens einem aus der Vielzahl von Dielektrika mit hoher Dielektrizitätskonstante größer als diejenige eines Siliziumoxidfilms ist.
  • Die Halbleitervorrichtung nach Anspruch 10 der Erfindung enthält: ein Driftgebiet eines ersten Leitfähigkeitstyps; ein Basisgebiet eines zweiten Leitfähigkeitstyps, gebildet auf der Seite einer ersten Hauptoberfläche, wobei das Driftgebiet zwischen einer zweiten Hauptoberfläche und dem Basisgebiet liegt; ein Source-Gebiet des ersten Leitfähigkeitstyps, gebildet auf einer Oberflächenschicht des Basisgebiets des zweiten Leitfähigkeitstyps; ein Drain-Gebiet des ersten Leitfähigkeitstyps, gebildet auf der Seite der zweiten Hauptoberfläche, wobei das Driftgebiet zwischen der ersten Hauptoberfläche und dem Drain-Gebiet liegt; einen Trench, gebildet angrenzend an das Source-Gebiet, welcher sich von der ersten Hauptoberfläche durch das Basisgebiet in das Driftgebiet erstreckt; eine einen Gate-Isolator und eine Gate-Elektrode enthaltende Struktur eines isolierten Gate, gebildet in der oberen Hälfte des Trench; und eine Vielzahl von in der unteren Hälfte des Trench vergrabenen Dielektrika mit hoher Dielektrizitätskonstante, wobei die relative Dielektrizitätskonstante von mindestens einem aus der Vielzahl von Dielektrika mit hoher Dielektrizitätskonstante größer als diejenige eines Siliziumnitridfilms ist.
  • Die Halbleitervorrichtung nach Anspruch 11 der Erfindung enthält: ein Driftgebiet eines ersten Leitfähigkeitstyps; ein Basisgebiet eines zweiten Leitfähigkeitstyps, gebildet auf der Seite einer ersten Hauptoberfläche, wobei das Driftgebiet zwischen einer zweiten Hauptoberfläche und dem Basisgebiet liegt; ein Emittergebiet des ersten Leitfähigkeitstyps, gebildet auf einer Oberflächenschicht des Basisgebiets des zweiten Leitfähigkeitstyps; ein Kollektorgebiet des zweiten Leitfähigkeitstyps, gebildet auf der Seite der zweiten Hauptoberfläche, wobei das Driftgebiet zwischen der ersten Hauptoberfläche und dem Kollektorgebiet liegt; einen Trench, gebildet angrenzend an das Emittergebiet, welcher sich von der ersten Hauptoberfläche durch das Basisgebiet in das Driftgebiet erstreckt; eine einen Gate-Isolator und eine Gate-Elektrode enthaltende Struktur eines isolierten Gate, gebildet in der oberen Hälfte des Trench; und eine Vielzahl von in der unteren Hälfte des Trench vergrabenen Dielektrika mit hoher Dielektrizitätskonstante, wobei die relative Dielektrizitätskonstante von mindestens einem aus der Vielzahl von Dielektrika mit hoher Dielektrizitätskonstante größer als diejenige eines Siliziumoxidfilms ist.
  • Die Halbleitervorrichtung nach Anspruch 12 der Erfindung enthält: ein Driftgebiet eines ersten Leitfähigkeitstyps; ein Basisgebiet eines zweiten Leitfähigkeitstyps, gebildet auf der Seite einer ersten Hauptoberfläche, wobei das Driftgebiet zwischen einer zweiten Hauptoberfläche und dem Basisgebiet liegt; ein Emittergebiet des ersten Leitfähigkeitstyps, gebildet auf einer Oberflächenschicht des Basisgebiets des zweiten Leitfähigkeitstyps; ein Kollektorgebiet des zweiten Leitfähigkeitstyps, gebildet auf der Seite der zweiten Hauptoberfläche, wobei das Driftgebiet zwischen der ersten Hauptoberfläche und dem Kollektorgebiet liegt; einen Trench, gebildet angrenzend an das Emittergebiet, welcher sich von der ersten Hauptoberfläche durch das Basisgebiet in das Driftgebiet erstreckt; eine einen Gate-Isolator und eine Gate-Elektrode enthaltende Struktur eines isolierten Gate, gebildet in der oberen Hälfte des Trench; und eine Vielzahl von in der unteren Hälfte des Trench vergrabenen Dielektrika mit hoher Dielektrizitätskonstante, wobei die relative Dielektrizitätskonstante von mindestens einem aus der Vielzahl von Dielektrika mit hoher Dielektrizitätskonstante größer als diejenige eines Siliziumnitridfilms ist.
  • In der Halbleitervorrichtung nach Anspruch 13 der Erfindung ist die Halbleitervorrichtung nach Anspruch 9 oder 10 der Erfindung so konfiguriert, dass eines aus der Vielzahl von Dielektrika mit hoher Dielektrizitätskonstante mit dem Drain-Gebiet in Kontakt steht. In der Halbleitervorrichtung nach Anspruch 14 der Erfindung ist die Halbleitervorrichtung nach Anspruch 11 oder 12 der Erfindung so konfiguriert, dass eines aus der Vielzahl von Dielektrika mit hoher Dielektrizitätskonstante mit dem Kollektorgebiet in Kontakt steht. In der Halbleitervorrichtung nach Anspruch 15 der Erfindung ist die Halbleitervorrichtung nach einem beliebigen der Ansprüche 9 bis 14 der Erfindung so konfiguriert, dass eines aus der Vielzahl von Dielektrika mit hoher Dielektrizitätskonstante mit der Gate-Elektrode in Kontakt steht. In der Halbleitervorrichtung nach Anspruch 16 der Erfindung ist die Halbleitervorrichtung nach einem beliebigen der Ansprüche 9 bis 15 der Erfindung so konfiguriert, dass eines aus der Vielzahl von Dielektrika mit hoher Dielektrizitätskonstante ein Siliziumoxidfilm ist.
  • In der Halbleitervorrichtung nach Anspruch 17 der Erfindung ist die Halbleitervorrichtung nach einem beliebigen der Ansprüche 9 bis 16 der Erfindung so konfiguriert, dass der tiefste Teil des Dielektrikums mit hoher Dielektrizitätskonstante, welches an der tiefsten Stelle der Vielzahl der Dielektrika mit hoher Dielektrizitätskonstante angeordnet ist, im Sperrzustand tiefer als der Rand einer sich in das Driftgebiet erstreckenden Verarmungsschicht ist.
  • Ein Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 18 der Erfindung ist ein Verfahren zur Herstellung der Halbleitervorrichtung nach einem beliebigen der Ansprüche 1 bis 17, welches Verfahren umfasst: den Schritt zur Bildung eines Trench, bestehend aus dem Schaffen einer zweiten Halbleiterschicht des zweiten Leitfähigkeitstyps, welche das Basisgebiet des zweiten Leitfähigkeitstyps sein wird, auf einer ersten Halbleiterschicht des ersten Leitfähigkeitstyps, welche das Driftgebiet des ersten Leitfähigkeitstyps sein wird, und dem Bilden des Trench von der Oberfläche der zweiten Halbleiterschicht durch die zweite Halbleiterschicht in die erste Halbleiterschicht; den Schritt zur Bildung eines Dielektrikums mit hoher Dielektrizitätskonstante, bestehend aus dem Füllen des Trench mit einem Dielektrikum mit hoher Dielektrizitätskonstante; den Entfernungsschritt, bestehend aus dem Entfernen der oberen Hälfte des Dielektrikums mit hoher Dielektrizitätskonstante im Trench; den Schritt zur Bildung eines Gate-Isolators, bestehend aus dem Bilden des Gate-Isolators in dem Teil, im Trench, wo das Dielektrikum mit hoher Dielektrizitätskonstante entfernt wurde; und den Schritt zur Bildung einer Gate-Elektrode, bestehend aus dem Füllen des Teils des Trench, welcher innerhalb des Gate-Isolators liegt, mit der Gate-Elektrode.
  • Ein Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 19 der Erfindung ist ein Verfahren zur Herstellung der Halbleitervorrichtung nach einem beliebigen der Ansprüche 1 bis 17, welches Verfahren umfasst: den Schritt zur Bildung eines Trench, bestehend aus dem Schaffen einer zweiten Halbleiterschicht des zweiten Leitfähigkeitstyps, welche das Basisgebiet des zweiten Leitfähigkeitstyps sein wird, auf einer ersten Halbleiterschicht des ersten Leitfähigkeitstyps, welche das Driftgebiet des ersten Leitfähigkeitstyps sein wird, und dem Bilden des Trench von der Oberfläche der zweiten Halbleiterschicht durch die zweite Halbleiterschicht in die erste Halbleiterschicht; den Schritt zur Bildung eines ersten Dielektrikums mit hoher Dielektrizitätskonstante, bestehend aus dem Bilden des ersten Dielektrikums mit hoher Dielektrizitätskonstante, um mindestens die Seitenwand-Oberfläche des Trench zu bedecken; den Schritt zur Bildung eines zweiten Dielektrikums mit hoher Dielektrizitätskonstante, bestehend aus dem Füllen der unteren Hälfte des Teils, im Trench, der sich innerhalb des ersten Dielektrikums mit hoher Dielektrizitätskonstante befindet, mit dem zweiten Dielektrikum mit hoher Dielektrizitätskonstante; und den Schritt zur Bildung einer Gate-Elektrode, bestehend aus dem Füllen der oberen Hälfte des Teils, im Trench, der sich innerhalb des ersten Dielektrikums mit hoher Dielektrizitätskonstante befindet, mit der Gate-Elektrode.
  • Im Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 20 der Erfindung ist der Schritt zur Bildung einer Gate-Elektrode in Anspruch 19 so konfiguriert, dass die Gate-Elektrode durch Füllen der oberen Hälfte des Teils, im Trench, der sich innerhalb des ersten Dielektrikums mit hoher Dielektrizitätskonstante befindet, mit dem zweiten Dielektrikums mit hoher Dielektrizitätskonstante und gleichzeitiges Dotieren des zweiten Dielektrikums mit hoher Dielektrizitätskonstante mit Fremdatomen gebildet wird.
  • Nach den Ansprüchen 1 bis 17 der Erfindung nähert sich die Form der Verteilung des elektrischen Felds, ausgehend von einer Dreieckform (siehe 49), einer Rechteckform (siehe 2) an, wenn die maximale elektrische Feldstärke im Sperrzustand unter dem Einfluss polarisierter Ladungen im dielektrischen Gebiet mit hoher Dielektrizitätskonstante unter der Gate-Elektrode die kritische elektrische Feldstärke erreicht. Die Fläche der Verteilung des elektrischen Felds nimmt folglich zu, und diese Fläche entspricht der Stehspannung, was eine höhere Stehspannung zur Folge hat. Deshalb wird eine höhere Stehspannung erreicht, selbst wenn die Störstellendichte im Driftgebiet dem herkömmlichen Wert entspricht. Das heißt, wenn die Stehspannungsklasse dem herkömmlichen Wert entspricht, nimmt der Durchlasswiderstand ab. Ferner wird, obwohl es herkömmlicherweise nicht leicht war, den Teil des Trench unter der Gate-Elektrode mit einem Dielektrikum mit hoher Dielektrizitätskonstante, welches eine höhere relative Dielektrizitätskonstante als diejenige eines Siliziumnitridfilms aufwies, aufzufüllen, wird nach den Ansprüchen 18 bis 20 der Erfindung die untere Hälfte des Trench mit einem Dielektrikum mit hoher Dielektrizitätskonstante gefüllt, während die Gate-Elektrode in der oberen Hälfte desselben Trench gebildet wird.
  • Mit der Halbleitervorrichtung und dem Verfahren zur Herstellung derselben gemäß der Erfindung kann die Stehspannung sichergestellt werden, ohne die Dicke der Driftschicht zu ändern, und kann der Durchlasswiderstand verringert werden, ohne eine hohe Gate-Steuerspannung anzulegen. Mit dem Verfahren zur Herstellung einer Halbleitervorrichtung gemäß der Erfindung kann eine solche Eigenschaften aufweisende Halbleitervorrichtung leicht hergestellt werden.
  • Bevorzugte Ausführungsformen der Halbleitervorrichtung und des Verfahren zur Herstellung derselben gemäß der Erfindung werden nachfolgend anhand der beigefügten Zeichnungen ausführlich beschrieben. Im Text und in den beigefügten Zeichnungen bedeuten Schichten und Gebieten vorangestellte Buchstaben "n" oder "p", dass diese Schichten und Gebiete Elektronen beziehungsweise Löcher als Majoritätsträger enthalten. Das an die Buchstaben "n" oder "p" angehängte Zeichen "+" bedeutet, dass Schichten und Gebiete mit dem Zeichen "+" eine höhere Störstellendichte haben als solche ohne dieses Zeichen. In der folgenden Beschreibung der Ausführungsformen und der beigefügten Zeichnun gen haben annähernd gleiche Konfigurationen auch gleiche Bezugszeichen und wird auf eine erneute Beschreibung derselben verzichtet.
  • 1 ist eine Schnittansicht, welche die Konfiguration des Trench-Gate-MISFET gemäß einer ersten Ausführungsform der Erfindung zeigt.
  • 2 ist ein Kennlinien-Diagramm, welches die Verteilung der elektrischen Feldstärke entlang der in 1 gezeigten Strecke C-C' schematisch zeigt.
  • 3 ist eine Schnittansicht, welche die Konfiguration des in der Simulation zur Analyse des Verhaltens des MISFET aus 1 verwendeten MISFET zeigt.
  • 4 ist ein Kennlinien-Diagramm, welches Simulationsergebnisse zur Beziehung zwischen der relativen Dielektrizitätskonstante εr des Dielektrikums mit hoher Dielektrizitätskonstante und dem Durchlasswiderstand RonA im MISFET aus 3 zeigt.
  • 5 ist ein Kennlinien-Diagramm, welches Simulationsergebnisse zur Beziehung zwischen der relativen Dielektrizitätskonstante εr des Dielektrikums mit hoher Dielektrizitatskonstante, dem Durchlasswiderstand RonA und der Stehspannung BV im MISFET aus 3 zeigt.
  • 6 ist ein Kennlinien-Diagramm, welches Simulationsergebnisse zur Beziehung zwischen der relativen Dielektrizitätskonstante εr des Dielektrikums mit hoher Dielektrizitatskonstante und der Verteilung des elektrischen Felds im MISFET aus 3 zeigt.
  • 7 ist eine Schnittansicht, welche Simulationsergebnisse zum Potential bei auf 1 gesetzter relativer Dielektrizitätskonstante εr im MISFET aus 3 zeigt.
  • 8 ist eine Schnittansicht, welche Simulationsergebnisse zum Potential bei auf 3,9 gesetzter relativer Dielektrizitätskonstante εr im MISFET aus 3 zeigt.
  • 9 ist eine Schnittansicht, welche Simulationsergebnisse zum Potential bei auf 7 gesetzter relativer Dielektrizitätskonstante εr im MISFET aus 3 zeigt.
  • 10 ist eine Schnittansicht, welche Simulationsergebnisse zum Potential bei auf 12 gesetzter relativer Dielektrizitätskonstante εr im MISFET aus 3 zeigt.
  • 11 ist eine Schnittansicht, welche Simulationsergebnisse zum Potential bei auf 40 gesetzter relativer Dielektrizitätskonstante εr im MISFET aus 3 zeigt.
  • 12 ist eine Schnittansicht, welche Simulationsergebnisse zum Potential bei auf 100 gesetzter relativer Dielektrizitätskonstante εr im MISFET aus 3 zeigt.
  • 13 ist eine Schnittansicht, welche Simulationsergebnisse zum Potential bei auf 300 gesetzter relativer Dielektrizitätskonstante εr im MISFET aus 3 zeigt.
  • 14 ist eine Schnittansicht, welche die Konfiguration des Trench-Gate-MISFET gemäß einer zweiten Ausführungsform der Erfindung zeigt.
  • 15 ist eine Schnittansicht, welche die Konfiguration des in der Simulation zur Analyse des Verhaltens des MISFET aus 14 verwendeten MISFET zeigt.
  • 16 ist eine vergrößerte Teil-Schnittansicht zur Erläuterung des Grunds, aus welchem der Trench im in 15 gezeigten MISFET tiefer ist.
  • 17 ist eine vergrößerte Teil-Schnittansicht zur Erläuterung des Grunds, aus welchem der Trench im in 15 gezeigten MISFET tiefer ist.
  • 18 ist ein Kennlinien-Diagramm, welches Simulationsergebnisse zur Beziehung zwischen der relativen Dielektrizitätskonstante εr des Dielektrikums mit hoher Dielektrizitätskonstante und dem Durchlasswiderstand RonA im MISFET aus 15 zeigt.
  • 19 ist ein Kennlinien-Diagramm, welches Simulationsergebnisse zur Beziehung zwischen der relativen Dielektrizitätskonstante εr des Dielektrikums mit hoher Dielektrizitätskonstante, dem Durchlasswiderstand RonA und der Stehspannung BV im MISFET aus 15 zeigt.
  • 20 ist ein Kennlinien-Diagramm, welches Simulationsergebnisse zur Beziehung zwischen der relativen Dielektrizitätskonstante εr des Dielektrikums mit hoher Dielektrizitätskonstante und der Verteilung des elektrischen Felds im MISFET aus 15 zeigt.
  • 21 ist eine Schnittansicht, welche Simulationsergebnisse zum Potential bei auf 1 gesetzter relativer Dielektrizitätskonstante εr im MISFET aus 15 zeigt.
  • 22 ist eine Schnittansicht, welche Simulationsergebnisse zum Potential bei auf 3,9 gesetzter relativer Dielektrizitätskonstante εr im MISFET aus 15 zeigt.
  • 23 ist eine Schnittansicht, welche Simulationsergebnisse zum Potential bei auf 7 gesetzter relativer Dielektrizitätskonstante εr im MISFET aus 15 zeigt.
  • 24 ist eine Schnittansicht, welche Simulationsergebnisse zum Potential bei auf 12 gesetzter relativer Dielektrizitätskonstante εr im MISFET aus 15 zeigt.
  • 25 ist eine Schnittansicht, welche Simulationsergebnisse zum Potential bei auf 40 gesetzter relativer Dielektrizitätskonstante εr im MISFET aus 15 zeigt.
  • 26 ist eine Schnittansicht, welche Simulationsergebnisse zum Potential bei auf 100 gesetzter relativer Dielektrizitätskonstante εr im MISFET aus 15 zeigt.
  • 27 ist eine Schnittansicht, welche Simulationsergebnisse zum Potential bei auf 300 gesetzter relativer Dielektrizitätskonstante εr im MISFET aus 15 zeigt.
  • 28 ist ein Kennlinien-Diagramm, welches Simulationsergebnisse zur Beziehung zwischen der Driftdichte und der Stehspannung BV im MISFET aus 15 zeigt.
  • 29 ist ein Kennlinien-Diagramm, welches Simulationsergebnisse zur Beziehung zwischen der Driftdichte und dem Durchlasswiderstand RonA im MISFET aus 15 zeigt.
  • 30 ist ein Kennlinien-Diagramm, welches Simulationsergebnisse zur Beziehung zwischen der Driftdichte und der Verteilung des elektrischen Felds bei auf 3,9 gesetzter relativer Dielektrizitätskonstante εr des Dielektrikums mit hoher Dielektrizitätskonstante 37 im inneren Teil im MISFET aus 15 zeigt.
  • 31 ist ein Kennlinien-Diagramm, welches Simulationsergebnisse zur Beziehung zwischen der Driftdichte und der Verteilung des elektrischen Felds bei auf 12 gesetzter relativer Dielektrizitätskonstante εr des Dielektrikums mit hoher Dielektrizitätskonstante 37 im inneren Teil im MISFET aus 15 zeigt.
  • 32 ist ein Kennlinien-Diagramm, welches Simulationsergebnisse zur Beziehung zwischen der Driftdichte und der Verteilung des elektrischen Felds bei auf 40 gesetzter relativer Dielektrizitätskonstante εr des Dielektrikums mit hoher Dielektrizitätskonstante 37 im inneren Teil im MISFET aus 15 zeigt.
  • 33 ist ein Kennlinien-Diagramm, welches Simulationsergebnisse zur Beziehung zwischen der Driftdichte und der Verteilung des elektrischen Felds bei auf 100 gesetzter relativer Dielektrizitätskonstante εr des Dielektrikums mit hoher Dielektrizitätskonstante 37 im inneren Teil im MISFET aus 15 zeigt.
  • 34 ist ein Kennlinien-Diagramm, welches Simulationsergebnisse zur Beziehung zwischen der Driftdichte und der Verteilung des elektrischen Felds bei auf 300 gesetzter relativer Dielektrizitätskonstante εr des Dielektrikums mit hoher Dielektrizitätskonstante 37 im inneren Teil im MISFET aus 15 zeigt.
  • 35 ist eine vergrößerte Schnittansicht, welche den in 22 durch die gestrichelte Linie eingekreisten Teil schematisch zeigt.
  • 36 ist eine vergrößerte Schnittansicht, welche den in 27 durch die gestrichelte Linie eingekreisten Teil schematisch zeigt.
  • 37 ist eine Schnittansicht, welche das Verfahren zur Herstellung des Trench-Gate-MISFET gemäß einer dritten Ausführungsform der Erfindung zeigt.
  • 38 ist eine Schnittansicht, welche das Verfahren zur Herstellung des Trench-Gate-MISFET gemäß einer dritten Ausführungsform der Erfindung zeigt.
  • 39 ist eine Schnittansicht, welche das Verfahren zur Herstellung des Trench-Gate-MISFET gemäß einer dritten Ausführungsform der Erfindung zeigt.
  • 40 ist eine Schnittansicht, welche das Verfahren zur Herstellung des Trench-Gate-MISFET gemäß einer dritten Ausführungsform der Erfindung zeigt.
  • 41 ist eine Schnittansicht, welche das Verfahren zur Herstellung des Trench-Gate-MISFET gemäß einer dritten Ausführungsform der Erfindung zeigt.
  • 42 ist eine Schnittansicht, welche das Verfahren zur Herstellung des Trench-Gate-MISFET gemäß einer dritten Ausführungsform der Erfindung zeigt.
  • 43 ist eine Schnittansicht, welche das Verfahren zur Herstellung des Trench-Gate-MISFET gemäß einer dritten Ausführungsform der Erfindung zeigt.
  • 44 ist eine Schnittansicht, welche das Verfahren zur Herstellung des Trench-Gate-MISFET gemäß einer dritten Ausführungsform der Erfindung zeigt.
  • 45 ist eine Schnittansicht, welche das Verfahren zur Herstellung des Trench-Gate-MISFET gemäß einer vierten Ausführungsform der Erfindung zeigt.
  • 46 ist eine Schnittansicht, welche das Verfahren zur Herstellung des Trench-Gate-MISFET gemäß einer vierten Ausführungsform der Erfindung zeigt.
  • 47 ist eine Schnittansicht, welche das Verfahren zur Herstellung des Trench-Gate-MISFET gemäß einer vierten Ausführungsform der Erfindung zeigt.
  • 48 ist eine Schnittansicht, welche die Konfiguration eines herkömmlichen Trench-Gate-MISFET zeigt.
  • 49 ist ein Kennlinien-Diagramm, welches die Verteilung der elektrischen Feldstärke entlang der in 48 gezeigten Strecke A-A' schematisch zeigt.
  • Erste Ausführungsform
  • 1 ist eine Schnittansicht, welche die Konfiguration des Trench-Gate-MISFET gemäß einer ersten Ausführungsform der Erfindung zeigt. 1 zeigt eine den Hauptteil der Halbleitervorrichtung enthaltende Halbzelle. Die Gesamtkonfiguration der eigentlichen Halbleitervorrichtung umfasst die in 1 gezeigten Halbzellen-Konfigurationen nacheinander auf beiden Seiten, so dass angrenzende Konfigurationen symmetrisch bezüglich der dazwischenliegenden Randlinie sind (dasselbe gilt für 14).
  • Wie in 1 gezeigt, ist im vertikalen Trench-Gate-n-Kanal-MISFET gemäß der ersten Ausführungsform ein p-Basisgebiet 22 auf der Seite einer ersten Hauptoberfläche über einem n-Driftgebiet 21 gebildet, während ein n+-Drain-Gebiet 25 auf der Seite einer zweiten Hauptoberfläche über dem n-Driftgebiet 21 gebildet ist. Ein n+-Source-Gebiet 23 und ein p+-Kontaktgebiet 24 sind aneinander angrenzend auf der Oberflächenschicht des p-Basisgebiets 22 gebildet.
  • Ein angrenzend an das n+-Source-Gebiet 23 gebildeter Trench 28 erstreckt sich von der ersten Hauptoberfläche durch das p-Basisgebiet 22 und das n-Driftgebiet 21 in das n+-Drain-Gebiet 25. Die untere Hälfte des Trench 28, präzise der Teil unter einem durch das p-Basisgebiet 22 und das n-Driftgebiet 21 gebildeten pn-Übergang 34, ist mit einem Dielektrikum 35 mit hoher Dielektrizitätskonstante gefüllt. Die relative Dielektrizitätskonstante des Dielektrikums 35 mit hoher Dielektrizitätskonstante ist höher als diejenige eines Siliziumoxidfilms (SiO2, relative Dielektrizitätskonstante: 3,9).
  • Beispiele des Dielektrikums 35 mit hoher Dielektrizitätskonstante umfassen einen Siliziumnitridfilm (Si3N4, relative Dielektrizitätskonstante: bis 7), Al2O3 (relative Dielektrizitätskonstante: 8,5 bis 10), Silikat (ZrAlxOy, relative Dielektrizitätskonstante: 10 bis 20), Aluminat (HfAlxOy, relative Dielektrizitätskonstante: 10 bis 20), ZrO2 (relative Dielektrizitätskonstante: 11 bis 18,5), HfO2 (relative Dielektrizitätskonstante: 24), Ta2O5 (relative Dielektrizitätskonstante: bis 25), La2O3 (relative Dielektrizitätskonstante: 27), CoTiO3 (relative Dielektrizitätskonstante: 40), SrTiO3 (relative Dielektrizitätskonstante: 300) oder BaTiO3 (relative Dielektrizitätskonstante: bis 5000), ohne jedoch darauf beschränkt zu sein. Das Dielektrikum 35 mit hoher Dielektrizitätskonstante besteht vorzugsweise aus Werkstoffen mit einer höheren relativen Dielektrizitätskonstante als derjenigen eines Siliziumnitridfilms.
  • Ein Gate-Isolator 26 ist entlang eines Teils einer Seitenwand-Oberfläche des Trench 28, welcher mit dem p-Basisgebiet 22 in Kontakt steht, angeordnet. Der innerhalb des Gate-Isolators 26 befindliche Teil des Trench 28 ist mit einer Gate-Elektrode 27 gefüllt. Die Gate-Elektrode 27 steht mit dem Dielektrikum 35 mit hoher Dielektrizitätskonstante in Kontakt. Das Dielektrikum 35 mit hoher Dielektrizitätskonstante darf nicht mit der Gate-Elektrode 27 oder dem n+-Drain-Gebiet 25 in Kontakt stehen. Jedoch ist, wenn das Dielektrikum 35 mit hoher Dielektrizitätskonstante mit der Gate-Elektrode 27 oder mit dem n+-Drain-Gebiet 25 oder mit beiden in Kontakt steht, das elektrische Potential des damit in Kontakt stehenden Teils festgelegt, so dass die Verteilung des elektrischen Potentials oder die Verteilung des elektrischen Felds im Dielektrikum 35 mit hoher Dielektrizitätskonstante und folglich im n-Driftgebiet 21 günstigerweise stabilisiert ist.
  • Eine Source-Elektrode 29 ist mit dem n+-Source-Gebiet 23 und dem p+-Kontaktgebiet 24 elektrisch verbunden. Andererseits ist die Source-Elektrode 29 durch einen Zwischenschicht-Isolator 30 von der Gate-Elektrode 27 isoliert. Eine Drain-Elektrode 31 ist mit dem n+-Drain-Gebiet 25 elektrisch verbunden. In 1 stellen die durch das Bezugszeichen 32 bezeichnete gestrichelte Linie im p-Basisgebiet 22 und die durch das Bezugszeichen 33 bezeichnete gestrichelte Linie im n-Driftgebiet 21 Ränder einer Verarmungsschicht bei in einem Sperrzustand befindlichem MISFET dar.
  • Das Vorhandensein des Dielektrikums 35 mit hoher Dielektrizitätskonstante bewirkt eine Situation, in welcher polarisierte Ladungen die Verteilung des elektrischen Felds im Sperrzustand bestimmend festlegen, so dass sich, wie in 1 gezeigt, die Verarmungsschicht in der Nähe des Dielektrikums 35 mit hoher Dielektrizitätskonstante so ausdehnt, dass sie nach unten, das heißt zum unteren Ende des Dielektrikums 35 mit hoher Dielektrizitätskonstante hin gezogen wird. Vergleicht man die Tiefe (d1) der Verarmungsschicht im vom Dielektrikum 35 mit hoher Dielektrizitätskonstante entfernten Halbleitergebiet mit der Tiefe (d2) des tiefsten Teils des Dielektrikums 35 mit hoher Dielektrizitätskonstante, ist d2 somit tiefer als d1 angelegt.
  • Solange ein solcher Aufbau verwendet wird, kann d2 so tief sein, dass der tiefste Teil des Dielektrikums 35 mit hoher Dielektrizitätskonstante im n-Driftgebiet 21 endet. Jedoch erreicht, da ein kürzeres Driftgebiet den Durchlasswiderstand wirksam verringert, der tiefste Teil des Dielektrikums 35 mit hoher Dielektrizitätskonstante vorzugsweise das n+-Drain-Gebiet 25 wie in 1 gezeigt.
  • Alternativ kann d2 kürzer als d1 angelegt sein. In diesem Fall ist, da die Länge des Teils des n-Driftgebiets 21, welcher der Seitenwand des Dielektrikums 35 mit hoher Dielektrizitätskonstante gegenüberliegt, kürzer wird, eine Verbesserung des Gate-Ladeverhaltens infolge verringerter Parasitärkapazität zu erwarten, sofern dieselbe Stehspannung (dasselbe d1) beibehalten wird. Im Fall, dass (d1 – d2)/d1 ≤ 0,1 ist, wird, da der (d1 – d2) dicke Teil des n-Driftgebiets 21, welcher dem Dielektrikum 35 mit hoher Dielektrizitätskonstante nicht gegenüberliegt, als eine Pufferschicht dient, die Stehspannung höher als im Fall, in welchem d2 tiefer als d1 ist. Ferner nimmt, da die Breite des n-Driftgebiets 21 um die Dicke (d1 – d2) zunimmt, RonA (Ωcm2) leicht ab, wodurch der Kompromiss zwischen der Stehspannung und RonA günstiger wird. Jedoch tritt im Fall, dass (d1 – d2)/d1 > 0,1 ist, eine Konzentration des elektrischen Felds an der Grenzfläche zwischen dem n-Driftgebiet 21 und dem Dielektrikum 35 mit hoher Dielektrizitätskonstante an der Ecke des Trench 28 auf, so dass die Stehspannung ungünstigerweise proportional zur Verringerung des Verhältnisses (d2/d1) sinkt.
  • 2 ist ein Kennlinien-Diagramm, welches die Verteilung der elektrischen Feldstärke entlang der in 1 gezeigten Strecke C-C' schematisch zeigt. Die Bezugszeichen E1, E2 und E3 auf der Ordinate in 2 entsprechen dem Rand 32 (E1) der Verarmungsschicht im p-Basisgebiet 22, dem pn-Übergang 34 (E2) zwischen dem p-Basisgebiet 22 und dem n-Driftgebiet 21 beziehungsweise dem Rand 33 (E3) der Verarmungsschicht im n-Driftgebiet 21 entlang der in 1 gezeigten Strecke C-C'. Wie in 2 gezeigt, nähert sich die Form der Verteilung des elektrischen Felds einer Rechteckform an, wenn die maximale elektrische Feldstärke eine kritische elektrische Feldstärke erreicht. Folglich steigt, da die Fläche der Verteilung des elektrischen Felds, wenn die maximale elektrische Feldstärke die (der Stehspannung entsprechende) kritische elektrische Feldstärke erreicht, größer als der herkömmliche Wert wird (siehe 49), die Stehspannung über den herkömmlichen Wert.
  • Laut M. Bhatnagar et al., "Analysis of silicon carbide power device performance", (Proc. ISPSD (1991), S. 176–180) ist die sogenannte Siliziumgrenze für den Durchlasswiderstand durch die folgende Gleichung gegeben: RonA = 5,93 × 10–9 × Vb2,5 [Ωcm2]wobei Vb [V] die Stehspannung ist, Ron [Ω] der Durchlasswiderstand ist und A [cm2] die Größe der Chip-Oberfläche ist.
  • Wenn ein Werkstoff mit einer hohen relativen Dielektrizitätskonstante als das Dielektrikum 35 mit hoher Dielektrizitätskonstante verwendet wird, kann der Durchlasswiderstand niedriger als die Siliziumgrenze werden. Wenn der Durchlasswiderstand niedriger als die Siliziumgrenze ist, wird die in der in JP-A-2003-204064 offenbarten Halbleitervorrichtung verwendete Feldplatte nicht benötigt, was eine kleinere Halbleitervorrichtung ermöglicht. Ferner braucht, anders als bei der in JP-A-2005-302925 offenbarten Halbleitervorrichtung, keine hohe Gate-Steuerspannung angelegt zu werden.
  • Nun werden Simulationsergebnisse zum Verhalten des wie in 1 gezeigt konfigurierten MISFET beschrieben. 3 ist eine Schnittansicht, welche die Halbzelle des in der Simulation verwendeten MISFET zeigt. In 3 bestehen, obwohl das Dielektrikum 35 mit hoher Dielektrizitätskonstante eine Doppelschicht-Struktur, enthaltend einen äußeren Teil entlang der Seitenwand-Oberfläche und der Bodenoberfläche des Trench 28 und einen in den äußeren Teil gefüllten inneren Teil aufweist, der äußere und der innere Teil beide aus dem gleichen Werkstoff, so dass sie sich effektiv integrieren lassen. Das heißt, die in 3 gezeigte Konfiguration ist die gleiche wie die in 1 gezeigte.
  • Die Stehspannungsklasse ist 60 V. Wie in 3 gezeigt, betragen die Tiefe Xj1 von der ersten Hauptoberfläche zum pn-Übergang 34, die Tiefe Xj2 vom pn-Übergang 34 zur Grenzfläche zwischen dem n-Driftgebiet 21 und dem n+-Drain-Gebiet 25 und die Tiefe XjN von der Grenzfläche zwischen dem n-Driftgebiet 21 und dem n+-Drain-Gebiet 25 zur zweiten Hauptoberfläche, das heißt, die Dicke des n+-Drain-Gebiets 25, 0,8 μm, 3,1 μm beziehungsweise 0,1 μm. Die Tiefe Dt von der ersten Hauptoberfläche zum Boden des Trench 28 (dem tiefsten Teil des Dielektrikums 35 mit hoher Dielektrizitätskonstante) beträgt 3,9 μm. Die Dicke des Gate-Isolators 26 beträgt 500 Ångström. Die Gate-Elektrode 27 besteht aus dotiertem Polysilizium. Die Störstellendichte im p-Basisgebiet 22 beträgt 2 × 1017 cm–3.
  • 4 ist ein Kennlinien-Diagramm, welches Simulationsergebnisse zur Beziehung zwischen der relativen Dielektrizitätskonstante εr des Dielektrikums mit hoher Dielektrizitätskonstante und dem Durchlasswiderstand RonA zeigt. In 4 stellt die fette gestrichelte Linie durch das Kennlinien-Diagramm die Siliziumgrenze dar, während die im Bereich, wo die relative Dielektrizitätskonstante εr größer als 1000 ist, eingezeichnete feine gestrichelte Linie den aus der Kurve im Bereich unter oder gleich 1000 extrapolierten Teil darstellt. Die in 4 gezeigten Simulationsergebnisse wurden erzielt, während die Dichte im n-Driftgebiet 21 so eingestellt war, dass die Stehspannung auf 60 V gesetzt war. Aus 4 geht hervor, dass, wenn die Stehspannungsklasse 60 V ist und die relative Dielektrizitätskonstante des Dielektrikums 35 mit hoher Dielektrizitätskonstante mindestens ungefähr 40 ist, der Durchlasswiderstand niedriger wird als die Siliziumgrenze. Deshalb beträgt in dieser Stehspannungsklasse die relative Dielektrizitätskonstante des Dielektrikums 35 mit hoher Dielektrizitätskonstante vorzugsweise mindestens 40. Zum Beispiel sind CoTiO3, SrTiO3 und BaTiO3 Werkstoffe, die sich für das Dielektrikum 35 mit hoher Dielektrizitätskonstante eignen.
  • 5 ist ein Kennlinien-Diagramm, welches Simulationsergebnisse zur Beziehung zwischen der relativen Dielektrizitätskonstante εr des Dielektrikums mit hoher Dielektrizitätskonstante, dem Durchlasswiderstand RonA und der Stehspannung BV zeigt. Die in 5 gezeigten Simulationsergebnisse wurden bei einer Dichte im n-Driftgebiet 21 von 2 × 1016 cm–3, einer Gate-Source-Spannung von 10 V und einer Drain-Source-Spannung von 0,1 V erzielt (die gleichen Bedingungen gelten für die in 6 bis 13 gezeigten Simulationsergebnisse). Aus 5 ist ersichtlich, dass durch Erhöhen der relativen Dielektrizitätskonstante εr des Dielektrikums 35 mit hoher Dielektrizitätskonstante die Stehspannung erhöht werden kann, während gleichzeitig der Durchlasswiderstand RonA verringert werden kann. Folglich kann eine höhere Stehspannung und ein niedrigerer Durchlasswiderstand RonA erreicht werden, selbst wenn die Dicke, die Dichte und die Gate-Steuerspannung des n-Driftgebiets 21 den herkömmlicherweise verwendeten Werten entsprechen.
  • 6 ist ein Kennlinien-Diagramm, welches Simulationsergebnisse zur Beziehung zwischen der relativen Dielektrizitätskonstante εr des Dielektrikums mit hoher Dielektrizitätskonstante und der Verteilung des elektrischen Felds zeigt. In 6 entsprechen die Bezugszeichen E4, E2 und E5 der ersten Hauptoberfläche (E4), dem pn-Übergang 34 (E2) zwischen dem p-Basisgebiet 22 und dem n-Driftgebiet 21 beziehungsweise der zweiten Hauptoberfläche (E5) in 3. Im folgenden werden die erste und die zweite Hauptoberfläche als eine vorderseitige Substratoberfläche beziehungsweise eine rückseitige Substratoberfläche bezeichnet. Aus 6 ist ersichtlich, dass durch Erhöhen der relativen Dielektrizitätskonstante εr des Dielektrikums 35 mit hoher Dielektrizitätskonstante das elektrische Feld im Teil H, welcher in der Nähe des pn-Übergangs 34 (E2) liegt, abgeschwächt wird und die Verteilung der elektrischen Feldstärke sich einem entlang der Tiefenrichtung des Trench gleichbleibenden Wert annähert. Das heißt, wie anhand von 2 beschrieben, bewirkt eine erhöhte relative Dielektrizitätskonstante εr, dass sich die Form der Verteilung des elektrischen Felds an eine Rechteckform annähert und daher die Fläche der Verteilung des elektrischen Felds zunimmt, so dass die Stehspannung über den herkömmlichen Wert steigt. Außerdem schwächt im Durchlasszustand aus demselben Grund eine erhöhte relative Dielektrizitätskonstante εr den Drain-Source-Gradienten des elektrischen Potentials ab, was einen niedrigeren Durchlasswiderstand RonA zur Folge hat.
  • 7, 8, 9, 10, 11, 12 und 13 sind Schnittansichten, welche Simulationsergebnisse zum Potential im MISFET bei auf 1, 3,9, 7, 12, 40, 100 beziehungsweise 300 gesetzter relativer Dielektrizitätskonstante εr zeigen. Jede ihrer Zeichnungen zeigt eine Potentialverteilung bei zwischen der Source-Elektrode und der Drain-Elektrode angelegter Stehspannung BV, und im n-Driftgebiet 21 und im p-Basisgebiet 22 entsprechen die beiden äußersten der Äquipotentiallienien 40 ("40" ist nur in 7 eingetragen) den beiden Ränder der Verarmungsschicht. Aus 7 bis 13 geht hervor, dass die Verarmungsschicht sich bei zunehmender relativer Dielektrizitätskonstante εr des Dielektrikums 35 mit hoher Dielektrizitätskonstante tiefer in der Tiefenrichtung des Trench 28 ausdehnt. Folglich steigt die Stehspannung, selbst wenn die Dicke und die Dichte des n-Driftgebiets 21 herkömmlichen Werten entsprechen. Außerdem ist ersichtlich, dass im Durchlasszustand der Drain-Source-Gradient des elektrischen Potentials abgeschwächt wird, was einen niedrigeren Durchlasswiderstand RonA zur Folge hat.
  • Zweite Ausführungsform
  • 14 ist eine Schnittansicht, welche die Konfiguration einer Halbzelle des Trench-Gate-MISFET gemäß einer zweiten Ausführungsform der Erfindung zeigt. Wie in 14 gezeigt, unterscheidet sich der MISFET gemäß der zweiten Ausführungsform von der ersten Ausführungsform dadurch, dass das unter der Gate-Elektrode 27 vergrabene Dielektrikum 35 mit hoher Dielektrizitätskonstante eine Doppelschicht-Struktur, welche ein Dielektrikum 36 mit hoher Dielektrizitätskonstante in einem äußeren Teil und ein Dielektrikum 37 mit hoher Dielektrizitätskonstante in einem inneren Teil enthält, aufweist. Soweit andere Strukturen denjenigen der ersten Ausführungsform gleichen, haben sie die gleichen Bezugszeichen und wird auf ihre Beschreibung verzichtet.
  • Die relative Dielektrizitätskonstante der Dielektrika mit hoher Dielektrizitätskonstante 36 und 37 im äußeren und inneren Teil ist günstigerweise so gewählt, dass sie höher als diejenige eines Siliziumoxidfilms (SiO2) und vorzugsweise höher als diejenige eines Siliziumnitridfilms (Si3N4) ist. Beispiele dieser Dielektrika mit hoher Dielektrizitätskonstante 36 und 37 umfassen die verschiedenen in der ersten Ausführungsform als Beispiele angeführten Werkstoffe, ohne jedoch darauf beschränkt zu sein. Eines der Dielektrika mit hoher Dielektrizitätskonstante 36 und 37 im äußeren und inneren Teil kann ein Siliziumoxidfilm (SiO2) sein. Die erste Ausführungsform ist ein Sonderfall, in welchem die Dielektrika mit hoher Dielektrizitätskonstante 36 und 37 im äußeren und inneren Teil aus einem gleichen Dielektrikum mit hoher Dielektrizitätskonstante bestehen.
  • Die Verteilung der elektrischen Feldstärke bei J-J' in 14 gleicht der im Kennlinien-Diagramm in 2 schematisch dargestellten Verteilung. Wiederum kann in der zweiten Ausführungsform, wenn ein Werkstoff mit einer hohen relativen Dielektrizitätskonstante für mindestens eines der Dielektrika mit hoher Dielektrizitätskonstante 36 und 37 verwendet wird, der Durchlasswiderstand niedriger als die Siliziumgrenze werden. In diesem Fall kann auf die in der in JP-A-2003-204064 offenbarten Halbleitervorrichtung verwendete Feldplatte verzichtet werden, was eine kleinere Halbleitervorrichtung ermöglicht. Ferner braucht, anders als bei der in JP-A-2005-302925 offenbarten Halbleitervorrichtung, keine hohe Gate-Steuerspannung angelegt zu werden.
  • Nun werden Simulationsergebnisse zum Verhalten des wie in 14 gezeigt konfigurierten MISFET beschrieben. 15 ist eine Schnittansicht, welche eine Halbzelle des in der Simulation verwendeten MISFET zeigt. Die Stehspannungsklasse ist 60 V.
  • Wie in 15 gezeigt, betragen die Tiefe Xj1 von der vorderseitigen Substratoberfläche (der ersten Hauptoberfläche) zum pn-Übergang 34, die Tiefe Xj2 vom pn-Übergang 34 zur Grenzfläche zwischen dem n-Driftgebiet 21 und dem n+-Drain-Gebiet 25 und die Tiefe XjN von der Grenzfläche zwischen dem n-Driftgebiet 21 und dem n+-Drain-Gebiet 25 zur rückseitigen Substratoberfläche (der zweiten Hauptoberfläche), das heißt, die Dicke des n+-Drain-Gebiets 25, 0,8 μm, 3,1 μm beziehungsweise 6,4 μm. Die Tiefe Dt von der ersten Hauptoberfläche zum Boden des Trench 28 (dem tiefsten Teil des Dielektrikums mit hoher Dielektrizitätskonstante 36 im äußeren Teil) beträgt 10,2 μm. Die Dicke des Gate-Isolators 26 beträgt 500 Ångström. Die Gate-Elektrode 27 besteht aus dotiertem Polysilizium. Die Störstellendichte im p-Basisgebiet 22 beträgt 2 × 1017 cm–3. Das Dielektrikum 36 mit hoher Dielektrizitätskonstante im äußeren Teil ist ein Siliziumoxidfilm (SiO2).
  • Der Grund, aus welchem der Trench 28 tiefer ist, ist der folgende: Wie in 16 gezeigt, sind, wenn der Trench 28 flacher ist, von den Äquipotentiallinien 41, 42, 43, 44 und 45 die Äquipotentiallinien 41, 42 und 43, welche näher am Rand der Verarmungsschicht liegen, am Boden des Trench 28 zusammengezogen, was eine Konzentration des elektrischen Felds und daher eine geringere Stehspannung zur Folge hat. Im Gegensatz dazu erreichen, wie in 17 gezeigt, die Äquipotentiallinien 41, 42 und 43, welche näher am Rand der Verarmungsschicht liegen, bei hinreichendem Vertiefen des Trench 28, so dass er sich in das n+-Drain-Gebiet 25 erstreckt, nicht den Boden des Trench 28, welcher das Dielektrikum 36 mit hoher Dielektrizitätskonstante im äußeren Teil ist, wodurch die Konzentration des elektrischen Felds verhindert wird und eine hohe Stehspannung aufrechterhalten werden kann. Die in 16 und 17 gezeigten Simulationsergebnisse wurden mit aus SrTiO3 bestehendem Dielektrikum 37 mit hoher Dielektrizitätskonstante im inneren Teil erzielt.
  • 18 ist ein Kennlinien-Diagramm, welches Simulationsergebnisse zur Beziehung zwischen der relativen Dielektrizitätskonstante εr des Dielektrikums mit hoher Dielektrizitätskonstante im inneren Teil und dem Durchlasswiderstand RonA zeigt. In 18 stellt die fette gestrichelte Linie durch das Kennlinien-Diagramm die Siliziumgrenze dar, während die im Bereich, wo die relative Dielektrizitätskonstante εr größer als 300 ist, eingezeichnete feine gestrichelte Linie den aus der Kurve im Bereich unter oder gleich 300 extrapolierten Teil darstellt. Die in 18 gezeigten Simulationsergebnisse wurden erzielt, während die Dichte im n-Driftgebiet 21 so eingestellt war, dass die Stehspannung auf 60 V gesetzt war. Aus einem Vergleich zwischen 18 und 4 geht hervor, dass, wenn die Stehspannungsklasse 60 V ist, die Tendenz der Abhängigkeit des Durchlasswiderstands RonA von der relativen Dielektrizitätskonstante εr derjenigen in der ersten Ausführungsform gleicht.
  • In der zweiten Ausführungsform wird ersichtlich, dass, wenn die relative Dielektrizitätskonstante des Dielektrikums mit hoher Dielektrizitätskonstante 37 im inneren Teil mindestens ungefähr 40 beträgt, der Durchlasswiderstand niedriger als die Siliziumgrenze wird. Deshalb beträgt in dieser Stehspannungsklasse die relative Dielektrizitätskonstante des Dielektrikums mit hoher Dielektrizitätskonstante 37 im inneren Teil vorzugsweise mindestens 40. Zum Beispiel sind CoTiO3, SrPiO3 und BaTiO3 Werkstoffe, die sich für das Dielektrikum 37 mit hoher Dielektrizitätskonstante im inneren Teil eignen.
  • 19 ist ein Kennlinien-Diagramm, welches Simulationsergebnisse zur Beziehung zwischen der relativen Dielektrizitätskonstante εr des Dielektrikums mit hoher Dielektrizitätskonstante im inneren Teil, dem Durchlasswiderstand RonA und der Stehspannung BV zeigt. Die in 19 gezeigten Simulationsergebnisse wurden bei einer Dichte im n-Driftgebiet 21 von 2 × 1016 cm–3, einer Gate-Source-Spannung von 10 V und einer Drain-Source-Spannung von 0,1 V erzielt (die gleichen Bedingungen gelten für die in 20 bis 27 gezeigten Simulationsergebnisse). Aus einem Vergleich zwischen 19 und 5 geht hervor, dass die Tendenz der Abhängigkeit des Durchlasswiderstands RonA und der Stehspannung BV von der relativen Dielektrizitätskonstante εr derjenigen in der ersten Ausführungsform gleicht.
  • 20 ist ein Kennlinien-Diagramm, welches Simulationsergebnisse zur Beziehung zwischen der relativen Dielektrizitätskonstante εr des Dielektrikums mit hoher Dielektrizitätskonstante im inneren Teil und der Verteilung des elektrischen Felds zeigt. In 20 entsprechen die Bezugszeichen K1, K2 und K3 der vorderseitigen Substratoberfläche (K1), dem pn-Übergang 34 (K2) zwischen dem p-Basisgebiet 22 und dem n-Driftgebiet 21 beziehungsweise der Grenzfläche (K3) zwischen dem n-Driftgebiet 21 und dem n+-Drain-Gebiet 25 in 15. Aus einem Vergleich zwischen 20 und 6 geht hervor, dass die Tendenz der Beziehung zwischen der relativen Dielektrizitätskonstante εr des Dielektrikums mit hoher Dielektrizitätskonstante 37 im inneren Teil und der Verteilung des elektrischen Felds derjenigen in der ersten Ausführungsform gleicht.
  • 21, 22, 23, 24, 25, 26 und 27 sind Schnittansichten, welche Simulationsergebnisse zum Potential im MISFET bei auf 1, 3,9, 7, 12, 40, 100 beziehungsweise 300 gesetzter relativer Dielektrizitätskonstante εr des Dielektrikums mit hoher Dielektrizitätskonstante 37 im inneren Teil zeigen. Jede ihrer Zeichnungen zeigt eine Potentialverteilung bei zwischen der Source-Elektrode und der Drain-Elektrode angelegter Stehspannung BV, und im n-Driftgebiet 21 und im p-Basisgebiet 22 entsprechen die beiden äußersten der Äquipotentiallinien 40 (s. 7) den beiden Rändern der Verarmungsschicht. Aus 21 bis 27 geht hervor, dass die Verarmungsschicht sich bei zunehmender relativer Dielektrizitätskonstante εr des Dielektrikums mit hoher Dielektrizitätskonstante 37 im inneren Teil tiefer in der Tiefenrichtung des Trench 28 ausdehnt. Folglich steigt die Stehspannung, selbst wenn die Dicke und die Dichte des n-Driftgebiets 21 herkömmlichen Werten entsprechen. Außerdem ist ersichtlich, dass im Durchlasszustand der Drain-Source-Gradient des elektrischen Potentials abgeschwächt wird, was einen niedrigeren Durchlasswiderstand RonA zur Folge hat.
  • 28 ist ein Kennlinien-Diagramm, welches Simulationsergebnisse zur Beziehung zwischen der Störstellendichte im n-Driftgebiet und der Stehspannung BV zeigt. Aus 28 geht hervor, dass die Störstellendichte im n-Driftgebiet 21, bei welcher die Stehspannung BV einen Spitzenwert hat, sich bei zunehmender relativer Dielektrizitätskonstante εr des Dielektrikums mit hoher Dielektrizitätskonstante 37 im inneren Teil zur Seite der höheren Dichte hin verlagert. Zum Beispiel wenn die relative Dielektrizitätskonstante εr des Dielektrikums mit hoher Dielektrizitätskonstante 37 im inneren Teil 100 ist, hat die Stehspannung BV einen Spitzenwert, wenn die Störstellendichte im n-Driftgebiet 21 (im folgenden als eine Driftdichte bezeichnet) 0,5 × 1016 cm–3 beträgt. Im Gegensatz dazu hat, wenn die relative Dielektrizitätskonstante εr des Dielektrikums mit hoher Dielektrizitätskonstante 37 im inneren Teil 300 ist, die Stehspannung BV einen Spitzenwert, wenn die Driftdichte 2 × 1018 cm–3 beträgt, was gegenüber dem Fall, in welchem die relative Dielektrizitätskonstante εr 100 ist, eine Verlagerung der Driftdichte zur Seite der höheren Dichte hin darstellt. 29 ist ein Kennlinien-Diagramm, welches Simulationsergebnisse zur Beziehung zwischen der Driftdichte und dem Durchlasswiderstand RonA zeigt.
  • Nun wird der Mechanismus, durch welchen die Stehspannung BV einen Spitzenwert hat, beschrieben. 30, 31, 32, 33 und 34 sind Kennlinien-Diagramme, welche Simulationsergebnisse zur Beziehung zwischen der Driftdichte und der Verteilung des elektrischen Felds bei auf 3,9, 12, 40, 100 beziehungsweise 300 gesetzter relativer Dielektrizitätskonstante εr des Dielektrikums mit hoher Dielektrizitätskonstante 37 im inneren Teil zeigen. Die Driftdichte, bei welcher die Stehspannung einen Spitzenwert hat, wird im folgenden als die Dichte beim Stehspannungs-Spitzenwert bezeichnet.
  • Wenn bei einer Driftdichte, die niedriger als die Dichte beim Stehspannungs-Spitzenwert ist, die Driftdichte erhöht wird wie in 30 bis 34 gezeigt, bleibt die elektrische Feldstärke im Teil L auf dem kritischen Wert. Jedoch nimmt die elektrische Feldstärke im Teil M zu. Dies wirkt sich so aus, dass die Stehspannung erhöht wird. Dann übersteigt die Zunahme der Fläche der Verteilung des elektrischen Felds aufgrund der Zunahme der elektrischen Feldstärke im Teil M die Abnahme der Fläche der Verteilung des elektrischen Felds aufgrund der Abnahme der elektrischen Feldstärke im Teil L, so dass die Stehspannung mit zunehmender Driftdichte steigt. Wenn die Driftdichte höher als die Dichte beim Stehspannungs-Spitzenwert ist, sinkt die Stehspannung, da die Abnahme der Fläche der Verteilung des elektrischen Felds aufgrund der Abnahme der elektrischen Feldstärke im Teil L die Zunahme der Fläche der Verteilung des elektrischen Felds aufgrund der Zunahme der elektrischen Feldstärke im Teil M übersteigt. Bei weiterer Erhöhung der Driftdichte erreicht die elektrische Feldstärke im Teil M den kritischen Wert und endet die Verarmungsschicht bei einer flachen Höhe im Trench 28, was eine noch geringere Stehspannung zur Folge hat.
  • Nun wird die Tendenz der elektrischen Feldstärke in den Teilen L und M beschrieben. Wie in 30 bis 34 gezeigt, gilt bei gleicher relativer Dielektrizitätskonstante εr des Dielektrikums mit hoher Dielektrizitätskonstante 37 im inneren Teil, dass, je niedriger die Driftdichte ist, desto höher die elektrische Feldstärke im Teil L ist. Bei gleicher Driftdichte gilt, dass, je höher die relative Dielektrizitätskonstante εr des Dielektrikums mit hoher Dielektrizitätskonstante 37 im inneren Teil ist, desto höher die elektrische Feldstärke im Teil L ist (der Grund hierfür wird später beschrieben), so dass die Grenze der Driftdichte, bei welcher die elektrische Feldstärke im Teil L auf dem kritischen Wert gehalten wird, sich zur Seite der höheren Dichte hin verlagert. Im Teil M gilt bei gleicher Driftdichte, dass, je höher die relative Dielektrizitätskonstante εr des Dielektrikums mit hoher Dielektrizitätskonstante 37 im inneren Teil ist, desto niedriger die elektrische Feldstärke ist, weil das Dielektrikum 37 mit hoher Dielektrizitätskonstante das elektrische Feld abschwächt.
  • Aus der obigen Beschreibung wird ersichtlich, dass bei zunehmender relativer Dielektrizitätskonstante εr des Dielektrikums mit hoher Dielektrizitätskonstante 37 im inneren Teil sich der Spitzenwert der Stehspannung BV zur Seite der höheren Driftdichte hin verlagert. Wenn die Driftdichte niedriger als die Dichte beim Stehspannungs-Spitzenwert ist, gilt, dass, je höher die relative Dielektrizitätskonstante εr des Dielektrikums mit hoher Dielektrizitätskonstante 37 im inneren Teil ist, desto signifikant höher die Stehspannung ist. Der Grund hierfür ist, wie oben beschrieben, dass, je höher die relative Dielektrizitätskonstante εr ist, desto niedriger die elektrische Feldstärke im Teil M ist, so dass die Stehspannung auf die kritische elektrische Feldstärke erhöht werden kann.
  • Nun wird beschrieben, warum die elektrische Feldstärke im Teil L höher wird, wenn die relative Dielektrizitätskonstante εr des Dielektrikums mit hoher Dielektrizitätskonstante 37 im inneren Teil bei gleicher Driftdichte höher wird. Zum Zweck der Erläuterung soll in 22 und 27 a1 die maximale Tiefe der Äquipotentiallinie am Rand der Verarmungsschicht im Dielektrikum 37 mit hoher Dielektrizitätskonstante im inneren Teil und a2 der Abstand zwischen der vorderseitigen Substratoberfläche und dem Rand der Verarmungsschicht im n-Driftgebiet 21 sein. Aus einem Vergleich zwischen 22 und 27 geht hervor, dass die Differenz zwischen a1 und a2 bei höherer relativer Dielektrizitätskonstante εr des Dielektrikums mit hoher Dielektrizitätskonstante 37 im inneren Teil (27, relative Dielektrizitätskonstante εr: 300) größer als bei niedrigerer relativer Dielektrizitätskonstante εr des Dielektrikums mit hoher Dielektrizitätskonstante 37 im inneren Teil (22, relative Dielektrizitätskonstante εr: 3,9) ist.
  • 35 und 36 sind vergrößerte Schnittansichten, welche die in 22 und 27 durch die gestrichelten Linien eingekreisten Teile schematisch zeigen. Aus einem Vergleich zwischen 35 und 36 geht hervor, dass die Krümmung der Äquipotentiallinien 46, 47 und 48 an der Grenzfläche zwischen dem n-Driftgebiet 21 und dem Dielektrikum 36 mit hoher Dielektrizitätskonstante im äußeren Teil bei höherer relativer Dielektrizitätskonstante εr des Dielektrikums mit hoher Dielektrizitätskonstante 37 im inneren Teil (36, relative Dielektrizitätskonstante εr: 300) größer als bei niedrigerer relativer Dielektrizitätskonstante εr des Dielektrikums mit hoher Dielektrizitätskonstante 37 im inneren Teil (35, relative Dielektrizitätskonstante εr: 3,9) ist. Wie in 36 gezeigt, werden, wenn die relative Dielektrizitätskonstante εr des Dielektrikums mit hoher Dielektrizitätskonstante 37 im inneren Teil hoch ist, die Äquipotentiallinien 46, 47 und 48 im Dielektrikum 36 mit hoher Dielektrizitätskonstante im äußeren Teil parallel zur Seitenwand des Trench, so dass sich das elektrische Feld wahrscheinlich konzentriert, was eine höhere elektrische Feldstärke im Teil L zur Folge hat.
  • Dritte Ausführungsform
  • 37 bis 44 sind Schnittansichten, welche ein Verfahren zur Herstellung des Trench-Gate-MISFET gemäß einer dritten Ausführungsform der Erfindung zeigen. Zuerst wird eine n-Halbleiterschicht, welche das n-Driftgebiet 21 sein wird, auf einem n+-Substrat, welches das n+-Drain-Gebiet 25 sein wird, epitaktisch gezogen. Anschließend werden p-Störstellen wie Borionen in die Oberfläche der epitaktisch gezogenen Schicht implantiert, woraufhin mittels Thermodiffusion eine p-Halbleiterschicht, welche das p-Basisgebiet 22 sein wird, geschaffen wird (37).
  • Danach wird mittels reaktiven Ionenätzens der sich von der Oberfläche der p-Halbleiterschicht in das n+-Substrat erstreckende Trench 28 gebildet (38). Dann wird Thermooxidation angewendet, um die innere Oberfläche des Trench 28 mit einem Siliziumoxidfilm (SiO2) zu bedecken (39). Der Siliziumoxidfilm ist das Dielektrikum 36 mit hoher Dielektrizitätskonstante im äußeren Teil im MISFET gemäß der zweiten Ausführungsform. Durch Bedecken der inneren Oberfläche des Trench 28 mit dem Siliziumoxidfilm wird die Seitenwand des Trench chemisch stabilisiert. Dies verringert auch die Gate-Drain-Kapazität, wenn der MISFET fertiggestellt ist.
  • Danach wird ein dielektrischer Werkstoff mit hoher Dielektrizitätskonstante abgeschieden, um den inneren Teil des Trench 28 mit dem Dielektrikum 37 mit hoher Dielektrizitätskonstante zu füllen (40). Anschließend wird mittels Trockenätzen die obere Hälfte des Dielektrikums mit hoher Dielektrizitätskonstante 36 im äußeren Teil und das Dielektrikum 37 mit hoher Dielektrizitätskonstante im inneren Teil entfernt (41). Dann wird mittels Thermooxidation der Gate-Isolator 26 auf der Seitenwand-Oberfläche in der oberen Hälfte des Trench 28 gebildet (42). Der innere Teil des Gate-Isolators 26 im Trench 28 wird erneut mit mit Fremdatomen hochdotiertem Polysilizium gefüllt, um die Gate-Elektrode 27 zu bilden (43).
  • Schließlich werden n- und p-Störstellen wie Arsen- und Borionen implantiert, woraufhin mittels Thermodiffusion das n+-Source-Gebiet 23 und das p+-Kontaktgebiet 24 geschaffen werden. Danach werden mittels eines Prozesses, welcher demjenigen in einem typischen Verfahren zur Herstellung einer Halbleitervorrichtung gleicht, die Source-Elektrode 29, der Zwischenschicht-Isolator 30 und die Drain-Elektrode 31 gebildet (44), und dann wird der in 14 gezeigte MISFET gemäß der zweiten Ausführungsform fertiggestellt. Als ein Sonderfall wird, wenn im in 39 gezeigten Prozess der gleiche Werkstoff wie das Dielektrikum 37 mit hoher Dielektrizitätskonstante im inneren Teil als das Dielektrikum 36 mit hoher Dielektrizitätskonstante im äußeren Teil verwendet wird, der in 1 gezeigte MISFET gemäß der ersten Ausführungsform fertiggestellt.
  • Vierte Ausführungsform
  • 45 bis 47 sind Schnittansichten, welche ein Verfahren zur Herstellung des Trench-Gate-MISFET gemäß einer vierten Ausführungsform der Erfindung zeigen. Zuerst werden, wie in der dritten Ausführungsform, die in 37 bis 39 gezeigten Prozesse durchgeführt, um die innere Oberfläche des Trench 28 mit einem Siliziumoxidfilm (SiO2) zu bedecken (39). Danach wird ein dielektrischer Werkstoff mit hoher Dielektrizitätskonstante abgeschieden, um die untere Hälfte des Trench 28 im inneren Teil mit dem Dielektrikum 37 mit hoher Dielektrizitätskonstante zu füllen. In diesem Prozess wird die Abscheidung des Dielektrikums mit hoher Dielektrizitätskonstante 37 beendet, bevor sie abgeschlossen ist, um sicherzustellen, dass das Gebiet, wo die Gate-Elektrode gebildet werden soll, nicht aufgefüllt wird. Auf der Seitenwand des Trench in der oberen Hälfte des Trench 28, das heißt, in dem Gebiet, wo die Gate-Elektrode gebildet werden soll, verbleibt der Siliziumoxidfilm, das heißt das Dielektrikum 36 mit hoher Dielektrizitätskonstante im äußeren Teil, welches dann wieder der Gate-Isolator 26 wird (45).
  • Danach wird der innere Teil des Gate-Isolators 26 im Trench 28 mit dem gleichen Werkstoff wie das Dielektrikum 37 mit hoher Dielektrizitätskonstante im inneren Teil gefüllt, um die obere Hälfte des Trench 28 aufzufüllen. In diesem Prozess wird das in die obere Hälfte des Trench 28 gefüllte Dielektrikum 37 mit hoher Dielektrizitätskonstante stark mit Fremdatomen dotiert, um ihm Leitfähigkeit zu verleihen, damit es als die Gate-Elektrode 27 dient (46). Auf diese Weise können das Dielektrikum 37 mit hoher Dielektrizitätskonstante im inneren Teil und die Gate-Elektrode 27 günstigerweise in aufeinanderfolgenden Prozessen hergestellt werden. Dies ist auch günstig insofern, als die Gate-Elektrode 27 und das Dielektrikum 37 mit hoher Dielektrizitätskonstante im inneren Teil integriert werden, so dass die mechanische Spannung an der Grenzfläche dazwischen verringert wird.
  • Schließlich werden, wie in der dritten Ausführungsform, das n+-Source-Gebiet 23, das p+-Kontaktgebiet 24, die Source-Elektrode 29, der Zwischenschicht-Isolator 30 und die Drain-Elektrode 31 gebildet (47), und dann wird der in 14 gezeigte MISFET gemäß der zweiten Ausführungsform fertiggestellt. Als ein Sonderfall wird, wenn im in 39 gezeigten Prozess der gleiche Werkstoff wie das Dielektrikum 37 mit hoher Dielektrizitätskonstante im inneren Teil als das Dielektrikum 36 mit hoher Dielektrizitätskonstante im äußeren Teil verwendet wird, der in 1 gezeigte MISFET gemäß der ersten Ausführungsform fertiggestellt.
  • Zum Beispiel wenn SrTiO3 verwendet wird, um das Dielektrikum 37 mit hoher Dielektrizitätskonstante im inneren Teil zu bilden, kann mit Niob (Nb) dotiertes SrTiO3 als die Gate-Elektrode 27 gebildet werden.
  • Die oben beschriebene Erfindung ist nicht auf die obigen Ausführungsformen beschränkt, sondern es können verschiedene Änderungen daran vorgenommen werden. Zum Beispiel sind die in den Ausführungsformen dargelegten Maße und Dichten nur als Beispiele angeführt und ist die Erfindung nicht auf diese Werte beschränkt. Obwohl in den Ausführungsformen der erste Leitfähigkeitstyp "n" und der zweite Leitfähigkeitstyp "p" ist, kann die Erfindung gleichermaßen ausgeführt werden, wenn der erste Leitfähigkeitstyp "p" und der zweite Leitfähigkeitstyp "n" ist. Das dielektrische Gebiet mit hoher Dielektrizitätskonstante unter der Gate-Elektrode kann aus einer Vielzahl von Werkstoffen gebildet werden. In diesem Fall kann ein Werkstoff mit relativ hoher relativer Dielektrizitätskonstante zusammen mit einem Werkstoff mit relativ niedriger relativer Dielektrizitätskonstante wie einem Siliziumoxidfilm um den Werkstoff mit höherer Dielektrizitätskonstante herum oder innerhalb des Werkstoffs mit höherer Dielektrizitätskonstante verwendet werden. Die Erfindung lässt sich nicht nur auf einen MISFET, sondern auch auf einen IGBT anwenden. Bei Anwendung der Erfindung auf einen IGBT können das n+-Source-Gebiet 23 und das n+-Drain-Gebiet 25 in der obigen Beschreibung durch ein n+-Emittergebiet beziehungsweise ein p+-Kollektorgebiet ersetzt werden. Ferner kann ein n+-Puffergebiet zwischen dem Driftgebiet und dem p+-Kollektorgebiet gebildet sein.
  • Wie oben beschrieben sind die Halbleitervorrichtung und das Verfahren zur Herstellung derselben gemäß der Erfindung nützlich für eine MIS-Halbleitervorrichtung mit einer Trench-Gate-Struktur und besonders geeignet für eine Leistungshalbleitervorrichtung wie einen MISFET und einen IGBT, welche eine hohe Stehspannung und eine hohe Strombelastbarkeit erfordern.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • - US 5981996 [0005, 0006, 0008]
    • - WO 2004/102670 [0005, 0006, 0009, 0010, 0010, 0010, 0010, 0010]
    • - JP 2005-302925 A [0006, 0006, 0012, 0092, 0101]
    • - JP 2003-204064 A [0006, 0006, 0012, 0092, 0101]
  • Zitierte Nicht-Patentliteratur
    • - Laut M. Bhatnagar et al., "Analysis of silicon carbide power device performance", (Proc. ISPSD (1991), S. 176–180 [0091]

Claims (20)

  1. Halbleitervorrichtung, enthaltend: ein Driftgebiet (21) eines ersten Leitfähigkeitstyps; ein auf der Seite einer ersten Hauptoberfläche gebildetes Basisgebiet (22) eines zweiten Leitfähigkeitstyps, wobei das Driftgebiet (21) zwischen einer zweiten Hauptoberfläche und dem Basisgebiet (22) liegt; ein in einer Oberflächenschicht des Basisgebiets des zweiten Leitfähigkeitstyps gebildetes Source-Gebiet (23) des ersten Leitfähigkeitstyps; ein auf der Seite der zweiten Hauptoberfläche gebildetes Drain-Gebiet (25) des ersten Leitfähigkeitstyps, wobei das Driftgebiet (21) zwischen der ersten Hauptoberfläche und dem Drain-Gebiet (25) liegt; einen angrenzend an das Source-Gebiet (23) gebildeten Trench (28), welcher sich von der ersten Hauptoberfläche durch das Basisgebiet (22) in das Driftgebiet (21) erstreckt; eine in der oberen Hälfte des Trench (28) gebildete einen Gate-Isolator (26) und eine Gate-Elektrode (27) enthaltende Struktur eines isolierten Gate; und ein die untere Hälfte des Trench (28) auffüllendes Dielektrikum (35) mit hoher Dielektrizitätskonstante, wobei die relative Dielektrizitätskonstante des Dielektrikums (35) größer als diejenige eines Siliziumoxidfilms ist.
  2. Halbleitervorrichtung, enthaltend: ein Driftgebiet (21) eines ersten Leitfähigkeitstyps; ein auf der Seite einer ersten Hauptoberfläche gebildetes Basisgebiet (22) eines zweiten Leitfähigkeitstyps, wobei das Driftgebiet (21) zwischen einer zweiten Hauptoberfläche und dem Basisgebiet (22) liegt; ein in einer Oberflächenschicht des Basisgebiets des zweiten Leitfähigkeitstyps gebildetes Source-Gebiet (23) des ersten Leitfähigkeitstyps; ein auf der Seite der zweiten Hauptoberfläche gebildetes Drain-Gebiet (25) des ersten Leitfähigkeitstyps, wobei das Driftgebiet (21) zwischen der ersten Hauptoberfläche und dem Drain-Gebiet (25) liegt; einen angrenzend an das Source-Gebiet (23) gebildeten Trench (28), welcher sich von der ersten Hauptoberfläche durch das Basisgebiet (22) in das Driftgebiet (21) erstreckt; eine in der oberen Hälfte des Trench (28) gebildete einen Gate-Isolator (26) und eine Gate-Elektrode (27) enthaltende Struktur eines isolierten Gate; und ein die untere Hälfte des Trench (28) auffüllendes Dielektrikum (35) mit hoher Dielektrizitätskonstante, wobei die relative Dielektrizitätskonstante des Dielektrikums (35) mit hoher Dielektrizitätskonstante größer als diejenige eines Siliziumnitridfilms ist.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, bei welcher das Dielektrikum (35) mit dem Drain-Gebiet (25) in Kontakt steht.
  4. Halbleitervorrichtung, enthaltend: ein Driftgebiet (21) eines ersten Leitfähigkeitstyps; ein auf der Seite einer ersten Hauptoberfläche gebildetes Basisgebiet (22) eines zweiten Leitfähigkeitstyps, wobei das Driftgebiet (21) zwischen einer zweiten Hauptoberfläche und dem Basisgebiet (22) liegt; ein in einer Oberflächenschicht des Basisgebiets des zweiten Leitfähigkeitstyps gebildetes Emitter-Gebiet des ersten Leitfähigkeitstyps; ein auf der Seite der zweiten Hauptoberfläche gebildetes Kollektor-Gebiet des ersten Leitfähigkeitstyps, wobei das Driftgebiet (21) zwischen der ersten Hauptoberfläche und dem Kollektor-Gebiet liegt; einen angrenzend an das Emitter-Gebiet gebildeten Trench (28), welcher sich von der ersten Hauptoberfläche durch das Basisgebiet (22) in das Driftgebiet (21) erstreckt; eine in der oberen Hälfte des Trench (28) gebildete einen Gate-Isolator (26) und eine Gate-Elektrode (27) enthaltende Struktur eines isolierten Gate; und ein die untere Hälfte des Trench (28) auffüllendes Dielektrikum (35) mit hoher Dielektrizitätskonstante, wobei die relative Dielektrizitätskonstante des Dielektrikums (35) größer als diejenige eines Siliziumoxidfilms ist.
  5. Halbleitervorrichtung, enthaltend: ein Driftgebiet (21) eines ersten Leitfähigkeitstyps; ein auf der Seite einer ersten Hauptoberfläche gebildetes Basisgebiet (22) eines zweiten Leitfähigkeitstyps, wobei das Driftgebiet (21) zwischen einer zweiten Hauptoberfläche und dem Basisgebiet (22) liegt; ein in einer Oberflächenschicht des Basisgebiets des zweiten Leitfähigkeitstyps gebildetes Emitter-Gebiet des ersten Leitfähigkeitstyps; ein auf der Seite der zweiten Hauptoberfläche gebildetes Kollektor-Gebiet des ersten Leitfähigkeitstyps, wobei das Driftgebiet (21) zwischen der ersten Hauptoberfläche und dem Kollektor-Gebiet liegt; einen angrenzend an das Emitter-Gebiet gebildeten Trench (28), welcher sich von der ersten Hauptoberfläche durch das Basisgebiet (22) in das Driftgebiet (21) erstreckt; eine in der oberen Hälfte des Trench (28) gebildete einen Gate-Isolator (26) und eine Gate-Elektrode (27) enthaltende Struktur eines isolierten Gate; und ein die untere Hälfte des Trench (28) auffüllendes Dielektrikum (35) mit hoher Dielektrizitätskonstante, wobei die relative Dielektrizitätskonstante des Dielektrikums (35) mit hoher Dielektrizitätskonstante größer als diejenige eines Siliziumnitridfilms ist.
  6. Halbleitervorrichtung nach Anspruch 4 oder 5, bei welcher das Dielektrikum (35) mit dem Kollektorgebiet in Kontakt steht.
  7. Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, bei welcher der tiefste Teil des Dielektrikums (35) im Sperrzustand tiefer als der Rand einer sich in das Driftgebiet (21) erstreckenden Verarmungsschicht ist.
  8. Halbleitervorrichtung nach einem der Ansprüche 1 bis 7, bei welcher das Dielektrikum (35) mit der Gate-Elektrode (27) in Kontakt steht.
  9. Halbleitervorrichtung, enthaltend: ein Driftgebiet (21) eines ersten Leitfähigkeitstyps; ein auf der Seite einer ersten Hauptoberfläche gebildetes Basisgebiet (22) eines zweiten Leitfähigkeitstyps, wobei das Driftgebiet (21) zwischen einer zweiten Hauptoberfläche und dem Basisgebiet (22) liegt; ein in einer Oberflächenschicht des Basisgebiets des zweiten Leitfähigkeitstyps gebildetes Source-Gebiet (23) des ersten Leitfähigkeitstyps; ein auf der Seite der zweiten Hauptoberfläche gebildetes Drain-Gebiet (25) des ersten Leitfähigkeitstyps, wobei das Driftgebiet (21) zwischen der ersten Hauptoberfläche und dem Drain-Gebiet (25) liegt; einen angrenzend an das Source-Gebiet (23) gebildeten Trench (28), welcher sich von der ersten Hauptoberfläche durch das Basisgebiet (22) in das Driftgebiet (21) erstreckt; eine in der oberen Hälfte des Trench (28) gebildete einen Gate-Isolator (26) und eine Gate-Elektrode (27) enthaltende Struktur eines isolierten Gate; und eine Vielzahl von die untere Hälfte des Trench (28) auffüllender Dielektrika mit hoher Dielektrizitätskonstante, wobei die relative Dielektrizitätskonstante von mindestens einem aus der Vielzahl von Dielektrika größer als diejenige eines Siliziumoxidfilms ist.
  10. Halbleitervorrichtung, enthaltend: ein Driftgebiet (21) eines ersten Leitfähigkeitstyps; ein auf der Seite einer ersten Hauptoberfläche gebildetes Basisgebiet (22) eines zweiten Leitfähigkeitstyps, wobei das Driftgebiet (21) zwischen einer zweiten Hauptoberfläche und dem Basisgebiet (22) liegt; ein in einer Oberflächenschicht des Basisgebiets des zweiten Leitfähigkeitstyps gebildetes Source-Gebiet (23) des ersten Leitfähigkeitstyps; ein auf der Seite der zweiten Hauptoberfläche gebildetes Drain-Gebiet (25) des ersten Leitfähigkeitstyps, wobei das Driftgebiet (21) zwischen der ersten Hauptoberfläche und dem Drain-Gebiet (25) liegt; einen angrenzend an das Source-Gebiet (23) gebildeten Trench (28), welcher sich von der ersten Hauptoberfläche durch das Basisgebiet (22) in das Driftgebiet (21) erstreckt; eine in der oberen Hälfte des Trench (28) gebildete einen Gate-Isolator (26) und eine Gate- Elektrode (27) enthaltende Struktur eines isolierten Gate; und eine Vielzahl von die untere Hälfte des Trench (28) auffüllender Dielektrika mit hoher Dielektrizitätskonstante, wobei die relative Dielektrizitätskonstante von mindestens einem aus der Vielzahl von Dielektrika größer als diejenige eines Siliziumnitridfilms ist.
  11. Halbleitervorrichtung nach Anspruch 9 oder 10, bei welcher eines aus der Vielzahl von Dielektrika mit dem Drain-Gebiet (25) in Kontakt steht.
  12. Halbleitervorrichtung, enthaltend: ein Driftgebiet (21) eines ersten Leitfähigkeitstyps; ein auf der Seite einer ersten Hauptoberfläche gebildetes Basisgebiet (22) eines zweiten Leitfähigkeitstyps, wobei das Driftgebiet (21) zwischen einer zweiten Hauptoberfläche und dem Basisgebiet (22) liegt; ein in einer Oberflächenschicht des Basisgebiets des zweiten Leitfähigkeitstyps gebildetes Emitter-Gebiet des ersten Leitfähigkeitstyps; ein auf der Seite der zweiten Hauptoberfläche gebildetes Kollektor-Gebiet des ersten Leitfähigkeitstyps, wobei das Driftgebiet (21) zwischen der ersten Hauptoberfläche und dem Kollektor-Gebiet liegt; einen angrenzend an das Emitter-Gebiet gebildeten Trench (28), welcher sich von der ersten Hauptoberfläche durch das Basisgebiet (22) in das Driftgebiet (21) erstreckt; eine in der oberen Hälfte des Trench (28) gebildete einen Gate-Isolator (26) und eine Gate-Elektrode (27) enthaltende Struktur eines isolierten Gate; und eine Vielzahl von die untere Hälfte des Trench (28) auffüllender Dielektrika mit hoher Dielektrizitätskonstante, wobei die relative Dielektrizitätskonstante von mindestens einem aus der Vielzahl von Dielektrika größer als diejenige eines Siliziumoxidfilms ist.
  13. Halbleitervorrichtung, enthaltend: ein Driftgebiet (21) eines ersten Leitfähigkeitstyps; ein auf der Seite einer ersten Hauptoberfläche gebildetes Basisgebiet (22) eines zweiten Leitfähigkeitstyps, wobei das Driftgebiet (21) zwischen einer zweiten Hauptoberfläche und dem Basisgebiet (22) liegt; ein in einer Oberflächenschicht des Basisgebiets des zweiten Leitfähigkeitstyps gebildetes Emitter-Gebiet des ersten Leitfähigkeitstyps; ein auf der Seite der zweiten Hauptoberfläche gebildetes Kollektor-Gebiet des ersten Leitfähigkeitstyps, wobei das Driftgebiet (21) zwischen der ersten Hauptoberfläche und dem Kollektor-Gebiet liegt; einen angrenzend an das Emitter-Gebiet gebildeten Trench (28), welcher sich von der ersten Hauptoberfläche durch das Basisgebiet (22) in das Driftgebiet (21) erstreckt; eine in der oberen Hälfte des Trench (28) gebildete einen Gate-Isolator (26) und eine Gate-Elektrode (27) enthaltende Struktur eines isolierten Gate; und eine Vielzahl von die untere Hälfte des Trench (28) auffüllender Dielektrika mit hoher Dielektrizitätskonstante, wobei die relative Dielektrizitätskonstante von mindestens einem aus der Vielzahl von Dielektrika größer als diejenige eines Siliziumnitridfilms ist.
  14. Halbleitervorrichtung nach Anspruch 12 oder 13, bei welcher eines aus der Vielzahl von Dielektrika mit dem Kollektorgebiet in Kontakt steht.
  15. Halbleitervorrichtung nach einem der Ansprüche 9 bis 14, bei welcher eines aus der Vielzahl von Dielektrika mit der Gate-Elektrode (27) in Kontakt steht.
  16. Halbleitervorrichtung nach einem der Ansprüche 9 bis 15, bei welcher eines aus der Vielzahl von Dielektrika ein Siliziumoxidfilm ist.
  17. Halbleitervorrichtung nach einem der Ansprüche 9 bis 16, bei welcher der tiefste Teil des Dielektrikums (35) mit hoher Dielektrizitätskonstante, welcher an der tiefsten Stelle der Vielzahl der Dielektrika mit hoher Dielektrizitätskonstante angeordnet ist, im Sperrzustand tiefer als der Rand einer sich in das Driftgebiet (21) erstreckenden Verarmungsschicht ist.
  18. Verfahren zur Herstellung der Halbleitervorrichtung nach einem der Ansprüche 1 bis 17, welches Verfahren umfasst: einen Schritt zur Bildung eines Trench (28), bestehend aus dem Schaffen einer zweiten Halbleiterschicht des zweiten Leitfähigkeitstyps, welche das Basisgebiet (22) des zweiten Leitfähigkeitstyps sein wird, auf einer ersten Halbleiterschicht des ersten Leitfähigkeitstyps, welche das Driftgebiet (21) des ersten Leitfähigkeitstyps sein wird, und dem Bilden des Trench (28) von der Oberfläche der zweiten Halbleiterschicht durch die zweite Halbleiterschicht in die erste Halbleiterschicht; einen Schritt zur Bildung eines Dielektrikums (35) mit hoher Dielektrizitätskonstante, bestehend aus dem Füllen des Trench (28) mit einem Dielektrikum (35) mit hoher Dielektrizitätskonstante; einen Entfernungsschritt, bestehend aus dem Entfernen der oberen Hälfte des Dielektrikums (35) im Trench (28); einen Schritt zur Bildung eines Gate-Isolators (26), bestehend aus dem Bilden des Gate-Isolators (26) in dem Teil, im Trench (28), wo das Dielektrikum (35) entfernt wurde; und einen Schritt zur Bildung einer Gate-Elektrode (27), bestehend aus dem Füllen des Teils des Trench (28), welcher innerhalb des Gate-Isolators (26) liegt, mit der Gate-Elektrode (27).
  19. Verfahren zur Herstellung der Halbleitervorrichtung nach einem der Ansprüche 1 bis 17, welches Verfahren umfasst: einen Schritt zur Bildung eines Trench (28), bestehend aus dem Schaffen einer zweiten Halbleiterschicht des zweiten Leitfähigkeitstyps, welche das Basisgebiet (22) des zweiten Leitfähigkeitstyps sein wird, auf einer ersten Halbleiterschicht des ersten Leitfähigkeitstyps, welche das Driftgebiet (21) des ersten Leitfähigkeitstyps sein wird, und dem Bilden des Trench (28) von der Oberfläche der zweiten Halbleiterschicht durch die zweite Halbleiterschicht in die erste Halbleiterschicht; einen Schritt zur Bildung eines ersten Dielektrikums (36) mit hoher Dielektrizitätskonstante, bestehend aus dem Bilden des ersten Dielektrikums (36) mit hoher Dielektrizitätskonstante, um mindestens die Seitenwand-Oberfläche des Trench (28) zu bedecken; einen Schritt zur Bildung eines zweiten Dielektrikums (37) mit hoher Dielektrizitätskonstante, bestehend aus dem Füllen der unteren Hälfte des Teils, im Trench (28), der sich innerhalb des ersten Dielektrikums (36) befindet, mit dem zweiten Dielektrikum; und einen Schritt zur Bildung einer Gate-Elektrode (27), bestehend aus dem Füllen der oberen Hälfte des Teils, im Trench (28), der sich innerhalb des ersten Dielektrikums (36) befindet, mit der Gate-Elektrode (27).
  20. Verfahren zur Herstellung der Halbleitervorrichtung nach Anspruch 19, bei welchem im Schritt zur Bildung einer Gate-Elektrode (27) die Gate-Elektrode (27) durch Füllen der oberen Hälfte des Teils, im Trench (28), der sich innerhalb des ersten Dielektrikums (36) befindet, mit dem zweiten Dielektrikums (37) und gleichzeitiges Dotieren des zweiten Dielektrikums (37) mit Fremdatomen gebildet wird.
DE102007053104A 2007-01-31 2007-11-07 Halbleitervorrichtung und Verfahren zur Herstellung derselben Withdrawn DE102007053104A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007-021828 2007-01-31
JP2007021828A JP5298432B2 (ja) 2007-01-31 2007-01-31 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
DE102007053104A1 true DE102007053104A1 (de) 2008-08-07

Family

ID=39587458

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007053104A Withdrawn DE102007053104A1 (de) 2007-01-31 2007-11-07 Halbleitervorrichtung und Verfahren zur Herstellung derselben

Country Status (4)

Country Link
US (1) US7898024B2 (de)
JP (1) JP5298432B2 (de)
CN (1) CN101236991B (de)
DE (1) DE102007053104A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013107758B4 (de) * 2012-07-24 2020-03-19 Infineon Technologies Ag Halbleitervorrichtung mit einer dielektrischen Struktur in einem Trench

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7871882B2 (en) * 2008-12-20 2011-01-18 Power Integrations, Inc. Method of fabricating a deep trench insulated gate bipolar transistor
JP5616665B2 (ja) 2010-03-30 2014-10-29 ローム株式会社 半導体装置
JP2011233701A (ja) * 2010-04-27 2011-11-17 Toshiba Corp 電力用半導体素子
JP5542646B2 (ja) * 2010-12-24 2014-07-09 日立オートモティブシステムズ株式会社 パワーモジュールの製造方法、パワーモジュールの設計方法
JP5818099B2 (ja) * 2012-04-27 2015-11-18 国立研究開発法人産業技術総合研究所 半導体装置
US9231091B2 (en) * 2014-05-12 2016-01-05 Infineon Technologies Ag Semiconductor device and reverse conducting insulated gate bipolar transistor with isolated source zones
JP2016171268A (ja) 2015-03-16 2016-09-23 株式会社東芝 半導体装置
JP6701789B2 (ja) 2016-02-19 2020-05-27 富士電機株式会社 Ｒｂ‐ｉｇｂｔ
EP3474314A1 (de) * 2017-10-20 2019-04-24 Infineon Technologies Austria AG Halbleiterbauelement und verfahren zur herstellung eines halbleiterverfahrens
CN111341832B (zh) * 2018-12-19 2023-10-27 无锡华润华晶微电子有限公司 结终端结构及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5981996A (en) 1995-02-17 1999-11-09 Fuji Electric Co., Ltd. Vertical trench misfet and method of manufacturing the same
JP2003204064A (ja) 2001-09-07 2003-07-18 Power Integrations Inc 多層拡張ドレイン構造を有する高電圧トランジスタを作製する方法
WO2004102670A2 (en) 2003-05-13 2004-11-25 Koninklijke Philips Electronics N.V. Semiconductor device with a field shaping region
JP2005302925A (ja) 2004-04-09 2005-10-27 Toshiba Corp 半導体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01309380A (ja) * 1988-06-08 1989-12-13 Hitachi Ltd 絶縁ゲート形半導体装置
US6710403B2 (en) * 2002-07-30 2004-03-23 Fairchild Semiconductor Corporation Dual trench power MOSFET
WO2002089195A2 (en) * 2001-04-28 2002-11-07 Koninklijke Philips Electronics N.V. Method of manufacturing a trench-gate semiconductor device
EP1261036A3 (de) * 2001-05-25 2004-07-28 Kabushiki Kaisha Toshiba Leistungs-MOSFET-Halbleiteranordnung und Verfahren zu deren Herstellung
JP2003017695A (ja) * 2001-07-03 2003-01-17 Mitsubishi Electric Corp 半導体装置
US7009247B2 (en) * 2001-07-03 2006-03-07 Siliconix Incorporated Trench MIS device with thick oxide layer in bottom of gate contact trench
JP4538211B2 (ja) * 2003-10-08 2010-09-08 トヨタ自動車株式会社 絶縁ゲート型半導体装置およびその製造方法
JP4085051B2 (ja) * 2003-12-26 2008-04-30 株式会社東芝 半導体装置およびその製造方法
GB0405325D0 (en) * 2004-03-10 2004-04-21 Koninkl Philips Electronics Nv Trench-gate transistors and their manufacture
JP2005340626A (ja) * 2004-05-28 2005-12-08 Toshiba Corp 半導体装置
KR100614806B1 (ko) * 2004-10-27 2006-08-22 삼성전자주식회사 고내압 트랜지스터 및 이의 제조 방법
KR100699843B1 (ko) * 2005-06-09 2007-03-27 삼성전자주식회사 트렌치 분리영역을 갖는 모스 전계효과 트랜지스터 및 그제조방법
US7319256B1 (en) * 2006-06-19 2008-01-15 Fairchild Semiconductor Corporation Shielded gate trench FET with the shield and gate electrodes being connected together

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5981996A (en) 1995-02-17 1999-11-09 Fuji Electric Co., Ltd. Vertical trench misfet and method of manufacturing the same
JP2003204064A (ja) 2001-09-07 2003-07-18 Power Integrations Inc 多層拡張ドレイン構造を有する高電圧トランジスタを作製する方法
WO2004102670A2 (en) 2003-05-13 2004-11-25 Koninklijke Philips Electronics N.V. Semiconductor device with a field shaping region
JP2005302925A (ja) 2004-04-09 2005-10-27 Toshiba Corp 半導体装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Laut M. Bhatnagar et al., "Analysis of silicon carbide power device performance", (Proc. ISPSD (1991), S. 176-180

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013107758B4 (de) * 2012-07-24 2020-03-19 Infineon Technologies Ag Halbleitervorrichtung mit einer dielektrischen Struktur in einem Trench

Also Published As

Publication number Publication date
JP2008187147A (ja) 2008-08-14
JP5298432B2 (ja) 2013-09-25
US7898024B2 (en) 2011-03-01
CN101236991A (zh) 2008-08-06
US20080258211A1 (en) 2008-10-23
CN101236991B (zh) 2011-04-06

Similar Documents

Publication Publication Date Title
DE102007053104A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE112014000679B4 (de) Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
DE19848828C2 (de) Halbleiterbauelement mit kleiner Durchlaßspannung und hoher Sperrfähigkeit
DE102004007197B4 (de) Hochsperrendes Halbleiterbauelement mit niedriger Durchlassspannung
DE102005041285B4 (de) Grabenstrukturhalbleitereinrichtung und Verfahren zu deren Herstellung
DE10220810B4 (de) Halbleiterbauteil
DE102011081589B4 (de) Depletion-transistor und integrierte schaltung mit depletion-transistor
DE102004022455B4 (de) Bipolartransistor mit isolierter Steuerelektrode
DE102011079747A1 (de) Halbleitervorrichtung mit Schaltelement und Freilaufdiode, sowie Steuerverfahren hierfür
DE102012204420A1 (de) Halbleitervorrichtung
EP2267785A2 (de) Halbleiterbauelement mit einer Driftzone und einer Driftsteuerzone
DE102006055131A1 (de) Halbleiterbauteil und Verfahren zu seiner Herstellung
DE102014114100B4 (de) Igbt mit reduzierter rückwirkungskapazität
DE112009005299T5 (de) Halbleitervorrichtung
DE102014107833B4 (de) Halbleiterbauelement mit selbstladenden Feldelektroden
DE102010042691A1 (de) Halbleitervorrichtung
DE102015121100A1 (de) Halbleiterbauelement mit grabenrandabschluss
DE102014110648A1 (de) Halbleitervorrichtung mit randabschluss
DE102014107721B4 (de) Leistungshalbleiter und zugehöriges Herstellungsverfahren
DE102005035153A1 (de) Halbleiterbauelement mit hoher Durchbruchsspannung und niedrigem Durchlasswiderstand
DE102015120747A1 (de) Transistorbauelement mit erhöhter gate-drain-kapazität
DE102013216011B4 (de) Halbleitervorrichtungen
DE112007003230T5 (de) Hybrid-RESURF-Transistor mit PN-Übergang und MOS-Kondensator
DE102020128891A1 (de) Halbleitervorrichtung
DE102016114229B3 (de) Transistorbauelement mit einer zwei schichten umfassenden feldelektrodeund sein herstellverfahren

Legal Events

Date Code Title Description
8127 New person/name/address of the applicant

Owner name: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP

8110 Request for examination paragraph 44
R082 Change of representative

Representative=s name: MERH-IP MATIAS ERNY REICHL HOFFMANN, DE

Representative=s name: MERH-IP MATIAS ERNY REICHL HOFFMANN, 80336 MUENCHE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R002 Refusal decision in examination/registration proceedings