JP4538211B2 - 絶縁ゲート型半導体装置およびその製造方法 - Google Patents
絶縁ゲート型半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP4538211B2 JP4538211B2 JP2003349806A JP2003349806A JP4538211B2 JP 4538211 B2 JP4538211 B2 JP 4538211B2 JP 2003349806 A JP2003349806 A JP 2003349806A JP 2003349806 A JP2003349806 A JP 2003349806A JP 4538211 B2 JP4538211 B2 JP 4538211B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- floating
- trench
- insulator
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 156
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 210000000746 body region Anatomy 0.000 claims description 64
- 239000012212 insulator Substances 0.000 claims description 50
- 230000005684 electric field Effects 0.000 claims description 35
- 239000000758 substrate Substances 0.000 claims description 34
- 238000000034 method Methods 0.000 claims description 24
- 238000000151 deposition Methods 0.000 claims description 16
- 239000012535 impurity Substances 0.000 claims description 12
- 238000009826 distribution Methods 0.000 claims description 11
- 230000002093 peripheral effect Effects 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 239000011810 insulating material Substances 0.000 claims description 4
- 238000005137 deposition process Methods 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 description 23
- 230000008569 process Effects 0.000 description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 238000005468 ion implantation Methods 0.000 description 8
- 239000008186 active pharmaceutical agent Substances 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 6
- 238000004088 simulation Methods 0.000 description 6
- 239000004020 conductor Substances 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 230000006866 deterioration Effects 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000005429 filling process Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
Images
Description
第1の形態に係る絶縁ゲート型半導体装置100(以下,「半導体装置100」とする)は,図1の断面図に示す構造を有している。なお,図1中,図20で示した従来の半導体装置と同一記号の構成要素は,その構成要素と同一機能を有するものである。また,本明細書においては,出発基板と,出発基板上にエピタキシャル成長により形成した単結晶シリコンの部分とを合わせた全体を半導体基板と呼ぶこととする。
Ron=8.33×10-9(Vb)2.5 (1)
例えば,耐圧72Vの場合は,オン抵抗36.6mΩ・mm2 がユニポーラリミットである。ここで本形態の,例えばゲート電圧Vg=15Vの時のオン抵抗は,図4のVg=15Vのグラフの傾きより34.0mΩ・mm2 であった。従って,本形態の絶縁ゲート型半導体装置は,ユニポーラリミットを超えて,さらに低オン抵抗化が図られたことがわかる。図5は,電圧Vdsを固定したときの,ゲート電圧Vgと電流Idsとの関係を示すグラフである。図5に示すようにゲート電圧Vgが2.8V以上で電流Idsが流れることがわかる。すなわち,ゲート電圧Vgの閾値は,2.8Vであった。
第2の形態に係る絶縁ゲート型半導体装置200(以下,「半導体装置200」とする)は,図15の断面図に示す構造を有している。すなわち,半導体装置200は,従来の半導体装置と異なる終端構造を有するものである。本形態の半導体装置200には,第1の形態の半導体装置100と同様に,N+ ソース領域31と,N+ ドレイン領域11と,P- ボディ領域41と,N- ドリフト領域12と,ゲート電極22を内蔵するトレンチ21とが設けられている。そして,ゲート電極22への電圧印加により,N+ ソース領域31とN+ ドレイン領域11との間の導通をコントロールしている。なお,半導体装置200では,セル領域(セルエリア)の周辺であって終端として作用する領域を「終端エリア」とする。
12 N- ドリフト領域(ドリフト領域)
21 トレンチ(トレンチ部)
22 ゲート電極
23 堆積絶縁層
24 ゲート絶縁膜
31 N+ ソース領域
41 P- ボディ領域(ボディ領域)
51 Pフローティング領域(フローティング領域)
52 Pフローティング領域(補助フローティング領域)
61 P終端拡散領域
62 外堀トレンチ(補助トレンチ部)
Claims (5)
- 半導体基板内の上面側に位置し第1導電型半導体であるボディ領域と,前記ボディ領域の下方に接し第2導電型半導体であるドリフト領域と,半導体基板の上面から前記ボディ領域を貫通しその底部が前記ボディ領域より下方に位置するトレンチ部とを有する絶縁ゲート型半導体装置において,
前記ドリフト領域に囲まれるとともに第1導電型半導体であるフローティング領域を有し,
前記トレンチ部の底部は,前記フローティング領域内に位置し,
前記トレンチ部内には,
前記フローティング領域と接し,絶縁物を堆積してなり,その厚さが厚さ方向において電界のピークが2箇所に形成される厚さである堆積絶縁層と,
前記堆積絶縁層上に位置し,前記ボディ領域と対面するゲート電極とが形成されており,
前記堆積絶縁層の上端は,前記フローティング領域の上端よりも上方に位置し,
互いに隣接するフローティング領域の間隔は,両フローティング領域を結ぶ方向において,両フローティング領域の中間で,ゲートオフ時に正の電界強度分布曲線が繋がる間隔であることを特徴とする絶縁ゲート型半導体装置。 - 請求項1に記載する絶縁ゲート型半導体装置において,
前記ボディ領域の下面と前記フローティング領域の上端との間隔は,前記堆積絶縁層の下端と前記フローティング領域の下端との間隔よりも広く,
前記ゲート電極の下端と前記堆積絶縁層の下端との間隔は,前記ボディ領域の下面と前記フローティング領域の上端との間隔よりも広いことを特徴とする絶縁ゲート型半導体装置。 - 請求項1または請求項2に記載する絶縁ゲート型半導体装置において,
セル領域の周辺の領域には,
内側が絶縁物で充填された補助トレンチ部と,
前記ドリフト領域に囲まれるとともに第1導電型半導体である補助フローティング領域とが設けられており,
前記補助トレンチ部の底部は,前記補助フローティング領域内に位置していることを特徴とする絶縁ゲート型半導体装置。 - 半導体基板内の上面側に位置し第1導電型半導体であるボディ領域と,前記ボディ領域の下方に接し第2導電型半導体であるドリフト領域と,前記ドリフト領域に囲まれるとともに第1導電型半導体であるフローティング領域と,半導体基板の上面から前記ボディ領域を貫通しその底部が前記ボディ領域より下方であって前記フローティング領域内に位置するトレンチ部と,前記トレンチ部の内側に位置し,前記フローティング領域と接し,絶縁物を堆積してなる堆積絶縁層と,前記トレンチ部の内側に位置し前記ボディ領域と対面するゲート電極とを有し,前記堆積絶縁層の上端は,前記フローティング領域の上端よりも上方に位置し,互いに隣接するフローティング領域の間隔は,両フローティング領域を結ぶ方向において,両フローティング領域の中間で,ゲートオフ時に正の電界強度分布曲線が繋がる間隔である絶縁ゲート型半導体装置の製造方法において,
前記ドリフト領域および前記ボディ領域が形成された半導体基板内に前記トレンチ部を形成するトレンチ部形成工程と,
前記トレンチ部形成工程にて形成されたトレンチ部の底部から不純物を注入することにより,第1導電型半導体であるフローティング領域を形成するフローティング領域形成工程と,
前記フローティング領域形成工程にてフローティング領域を形成した後に,前記トレンチ部形成工程にて形成したトレンチ部の中に,前記フローティング領域の上端よりも上方の位置まで絶縁物を堆積させる絶縁物堆積工程と,
前記絶縁物堆積工程にて堆積させた堆積絶縁層上にゲート電極を形成するゲート電極形成工程を含み,
前記トレンチ部形成工程では,前記トレンチ部をセル領域および周辺領域に形成し,
絶縁物堆積工程では,
前記トレンチ部形成工程にて形成したトレンチ部の中を絶縁物で充填する絶縁物充填工程と,
前記絶縁物充填工程にて絶縁物が充填されたトレンチ部のうち,セル領域のトレンチ部に対して,トレンチ部の中の絶縁物の一部を除去することで堆積絶縁層の高さを調節する堆積物調節工程とを含み,
前記ゲート電極形成工程では,前記堆積物調節工程にて高さ調節が行われた堆積絶縁層上にゲート電極を形成することを特徴とする絶縁ゲート型半導体装置の製造方法。 - 半導体基板内の上面側に位置し第1導電型半導体であるボディ領域と,前記ボディ領域の下方に接し第2導電型半導体であるドリフト領域と,半導体基板の上面から前記ボディ領域を貫通しその底部が前記ボディ領域より下方に位置するトレンチ部と,前記トレンチ部の内側に位置し前記ボディ領域と対面するゲート電極とを有する絶縁ゲート型半導体装置の製造方法において,
前記ドリフト領域および前記ボディ領域が形成された半導体基板内であってセル領域および周辺領域に前記トレンチ部を形成するトレンチ部形成工程と,
前記トレンチ部形成工程にて形成されたトレンチ部の底部から不純物を注入することにより,第1導電型半導体であるフローティング領域を形成するフローティング領域形成工程と,
前記フローティング領域形成工程にてフローティング領域を形成した後に,前記トレンチ部形成工程にて形成したトレンチ部の中に,前記フローティング領域の上端よりも上方の位置まで絶縁物を堆積させる絶縁物堆積工程と,
前記絶縁物堆積工程にて堆積させた堆積絶縁層上にゲート電極を形成するゲート電極形成工程を含み,
絶縁物堆積工程では,
前記トレンチ部形成工程にて形成したトレンチ部の中を絶縁物で充填する絶縁物充填工程と,
前記絶縁物充填工程にて絶縁物が充填されたトレンチ部のうち,セル領域のトレンチ部に対して,トレンチ部の中の絶縁物の一部を除去することで堆積絶縁層の高さを調節する堆積物調節工程とを含み,
前記ゲート電極形成工程では,前記堆積物調節工程にて高さ調節が行われた堆積絶縁層上にゲート電極を形成することを特徴とする絶縁ゲート型半導体装置の製造方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003349806A JP4538211B2 (ja) | 2003-10-08 | 2003-10-08 | 絶縁ゲート型半導体装置およびその製造方法 |
PCT/JP2004/015179 WO2005036650A2 (en) | 2003-10-08 | 2004-10-06 | Insulated gate type semiconductor device and manufacturing method thereof |
US10/573,793 US7470953B2 (en) | 2003-10-08 | 2004-10-06 | Insulated gate type semiconductor device and manufacturing method thereof |
KR1020067006685A KR100767078B1 (ko) | 2003-10-08 | 2004-10-06 | 절연 게이트형 반도체 장치 및 그 제조 방법 |
CNB2004800295286A CN100557819C (zh) | 2003-10-08 | 2004-10-06 | 绝缘栅型半导体器件及其制造方法 |
EP04792407.1A EP1671374B1 (en) | 2003-10-08 | 2004-10-06 | Insulated gate type semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003349806A JP4538211B2 (ja) | 2003-10-08 | 2003-10-08 | 絶縁ゲート型半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005116822A JP2005116822A (ja) | 2005-04-28 |
JP4538211B2 true JP4538211B2 (ja) | 2010-09-08 |
Family
ID=34541578
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003349806A Expired - Fee Related JP4538211B2 (ja) | 2003-10-08 | 2003-10-08 | 絶縁ゲート型半導体装置およびその製造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP4538211B2 (ja) |
CN (1) | CN100557819C (ja) |
Families Citing this family (48)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4721653B2 (ja) | 2004-05-12 | 2011-07-13 | トヨタ自動車株式会社 | 絶縁ゲート型半導体装置 |
KR100830389B1 (ko) | 2004-05-12 | 2008-05-20 | 도요다 지도샤 가부시끼가이샤 | 절연 게이트형 반도체 장치 |
JP4414863B2 (ja) | 2004-10-29 | 2010-02-10 | トヨタ自動車株式会社 | 絶縁ゲート型半導体装置およびその製造方法 |
JP4815885B2 (ja) * | 2005-06-09 | 2011-11-16 | トヨタ自動車株式会社 | 半導体装置の制御方法 |
JP2007005657A (ja) * | 2005-06-24 | 2007-01-11 | Nec Electronics Corp | 半導体装置及び半導体装置の製造方法 |
US20070034941A1 (en) * | 2005-08-15 | 2007-02-15 | International Rectifier Corp. | Deep N diffusion for trench IGBT |
JP4453671B2 (ja) | 2006-03-08 | 2010-04-21 | トヨタ自動車株式会社 | 絶縁ゲート型半導体装置およびその製造方法 |
JP4735414B2 (ja) * | 2006-05-24 | 2011-07-27 | トヨタ自動車株式会社 | 絶縁ゲート型半導体装置 |
JP4830732B2 (ja) * | 2006-09-06 | 2011-12-07 | トヨタ自動車株式会社 | 半導体装置 |
JP5298432B2 (ja) * | 2007-01-31 | 2013-09-25 | 富士電機株式会社 | 半導体装置およびその製造方法 |
JP2008270365A (ja) * | 2007-04-17 | 2008-11-06 | Toyota Motor Corp | 半導体装置とその製造方法 |
KR100910815B1 (ko) | 2007-08-31 | 2009-08-04 | 주식회사 동부하이텍 | 반도체 소자 및 그 제조 방법 |
DE112009000253B8 (de) | 2008-01-29 | 2020-06-10 | Denso Corporation | Halbleitervorrichtung |
JP5303965B2 (ja) * | 2008-03-03 | 2013-10-02 | 富士電機株式会社 | 半導体装置の製造方法 |
JP2009267029A (ja) * | 2008-04-24 | 2009-11-12 | Rohm Co Ltd | 窒化物半導体素子および窒化物半導体素子の製造方法 |
WO2011039888A1 (ja) * | 2009-10-01 | 2011-04-07 | トヨタ自動車株式会社 | 半導体装置 |
JP5694119B2 (ja) | 2010-11-25 | 2015-04-01 | 三菱電機株式会社 | 炭化珪素半導体装置 |
JP5710644B2 (ja) | 2010-12-10 | 2015-04-30 | 三菱電機株式会社 | 炭化珪素半導体装置およびその製造方法 |
GB2502477B (en) * | 2011-02-23 | 2014-12-17 | Abb Technology Ag | Power semiconductor device and method for manufacturing such a power semiconductor device |
JP5747891B2 (ja) | 2012-10-09 | 2015-07-15 | トヨタ自動車株式会社 | 半導体装置 |
KR101439310B1 (ko) * | 2012-11-21 | 2014-09-11 | 도요타 지도샤(주) | 반도체 장치 |
CN103872125A (zh) * | 2012-12-18 | 2014-06-18 | 硕颉科技股份有限公司 | 沟道式栅极金属氧化物半导体场效晶体管及其制造方法 |
US9640655B2 (en) | 2013-01-24 | 2017-05-02 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device and manufacturing method of semiconductor device |
JP5772842B2 (ja) * | 2013-01-31 | 2015-09-02 | 株式会社デンソー | 炭化珪素半導体装置 |
JP5807653B2 (ja) | 2013-03-26 | 2015-11-10 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
US9349856B2 (en) | 2013-03-26 | 2016-05-24 | Toyoda Gosei Co., Ltd. | Semiconductor device including first interface and second interface as an upper surface of a convex protruded from first interface and manufacturing device thereof |
US20160211334A1 (en) * | 2013-10-04 | 2016-07-21 | Mitsubishi Electric Corporation | Silicon carbide semiconductor device and method for manufacturing same |
JP6215647B2 (ja) * | 2013-10-22 | 2017-10-18 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
JP5842896B2 (ja) | 2013-11-12 | 2016-01-13 | トヨタ自動車株式会社 | 半導体装置 |
JP6219704B2 (ja) | 2013-12-17 | 2017-10-25 | トヨタ自動車株式会社 | 半導体装置 |
JP6208579B2 (ja) | 2013-12-26 | 2017-10-04 | トヨタ自動車株式会社 | 半導体装置 |
JP6231396B2 (ja) * | 2014-02-10 | 2017-11-15 | トヨタ自動車株式会社 | 半導体装置及び半導体装置の製造方法 |
CN104952731A (zh) * | 2014-03-31 | 2015-09-30 | 桂林斯壮微电子有限责任公司 | 具有积累效应的场效应晶体管及其生产方法 |
JP6208612B2 (ja) * | 2014-04-09 | 2017-10-04 | トヨタ自動車株式会社 | 絶縁ゲート型半導体装置、及び、絶縁ゲート型半導体装置の製造方法 |
US9698221B2 (en) | 2014-05-01 | 2017-07-04 | Mitsubishi Electric Corporation | Semiconductor device |
JP2016025177A (ja) * | 2014-07-18 | 2016-02-08 | トヨタ自動車株式会社 | スイッチング素子 |
US9443973B2 (en) * | 2014-11-26 | 2016-09-13 | Infineon Technologies Austria Ag | Semiconductor device with charge compensation region underneath gate trench |
CN107251198B (zh) * | 2015-01-27 | 2020-08-14 | Abb电网瑞士股份公司 | 绝缘栅功率半导体装置以及用于制造这种装置的方法 |
US9935628B2 (en) * | 2015-11-10 | 2018-04-03 | Analog Devices Global | FET—bipolar transistor combination, and a switch comprising such a FET—bipolar transistor combination |
CN105428408A (zh) * | 2015-12-22 | 2016-03-23 | 电子科技大学 | 一种场截止型沟槽栅igbt器件 |
JP2018113421A (ja) | 2017-01-13 | 2018-07-19 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
JP6811118B2 (ja) | 2017-02-27 | 2021-01-13 | 株式会社豊田中央研究所 | Mosfet |
JP7210956B2 (ja) * | 2017-12-14 | 2023-01-24 | 富士電機株式会社 | 半導体装置 |
US10847617B2 (en) * | 2017-12-14 | 2020-11-24 | Fuji Electric Co., Ltd. | Semiconductor device |
CN109346516A (zh) * | 2018-09-17 | 2019-02-15 | 西安理工大学 | 沟槽结隔离放大门极结构及含该结构的SiC光触发晶闸管 |
CN113270471A (zh) * | 2020-02-14 | 2021-08-17 | 苏州华太电子技术有限公司 | Vdmosfet器件的终端结构及其制作方法 |
CN113270495A (zh) * | 2020-02-14 | 2021-08-17 | 苏州华太电子技术有限公司 | Vdmosfet器件结构及其制作方法 |
CN115172322A (zh) * | 2022-09-08 | 2022-10-11 | 深圳芯能半导体技术有限公司 | Mosfet的结构、制造方法及功率器件、电子设备 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08167711A (ja) * | 1994-12-13 | 1996-06-25 | Mitsubishi Electric Corp | 絶縁ゲート型半導体装置およびその製造方法 |
JPH1098188A (ja) * | 1996-08-01 | 1998-04-14 | Kansai Electric Power Co Inc:The | 絶縁ゲート半導体装置 |
JPH1187698A (ja) * | 1997-09-02 | 1999-03-30 | Kansai Electric Power Co Inc:The | 高耐圧半導体装置及びこの装置を用いた電力変換器 |
US6194741B1 (en) * | 1998-11-03 | 2001-02-27 | International Rectifier Corp. | MOSgated trench type power semiconductor with silicon carbide substrate and increased gate breakdown voltage and reduced on-resistance |
JP2001267570A (ja) * | 2000-03-15 | 2001-09-28 | Mitsubishi Electric Corp | 半導体装置及び半導体装置製造方法 |
-
2003
- 2003-10-08 JP JP2003349806A patent/JP4538211B2/ja not_active Expired - Fee Related
-
2004
- 2004-10-06 CN CNB2004800295286A patent/CN100557819C/zh not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08167711A (ja) * | 1994-12-13 | 1996-06-25 | Mitsubishi Electric Corp | 絶縁ゲート型半導体装置およびその製造方法 |
JPH1098188A (ja) * | 1996-08-01 | 1998-04-14 | Kansai Electric Power Co Inc:The | 絶縁ゲート半導体装置 |
JPH1187698A (ja) * | 1997-09-02 | 1999-03-30 | Kansai Electric Power Co Inc:The | 高耐圧半導体装置及びこの装置を用いた電力変換器 |
US6194741B1 (en) * | 1998-11-03 | 2001-02-27 | International Rectifier Corp. | MOSgated trench type power semiconductor with silicon carbide substrate and increased gate breakdown voltage and reduced on-resistance |
JP2001267570A (ja) * | 2000-03-15 | 2001-09-28 | Mitsubishi Electric Corp | 半導体装置及び半導体装置製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2005116822A (ja) | 2005-04-28 |
CN1864270A (zh) | 2006-11-15 |
CN100557819C (zh) | 2009-11-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4538211B2 (ja) | 絶縁ゲート型半導体装置およびその製造方法 | |
JP4414863B2 (ja) | 絶縁ゲート型半導体装置およびその製造方法 | |
KR100767078B1 (ko) | 절연 게이트형 반도체 장치 및 그 제조 방법 | |
JP4453671B2 (ja) | 絶縁ゲート型半導体装置およびその製造方法 | |
JP4500530B2 (ja) | 絶縁ゲート型半導体装置およびその製造方法 | |
JP4735224B2 (ja) | 絶縁ゲート型半導体装置およびその製造方法 | |
US20080296673A1 (en) | Double gate manufactured with locos techniques | |
JP4735235B2 (ja) | 絶縁ゲート型半導体装置およびその製造方法 | |
US9859414B2 (en) | Semiconductor device | |
US9929259B2 (en) | Semiconductor device and manufacturing method for semiconductor device | |
JP2022523960A (ja) | トレンチ型電界効果トランジスタの構造及びその製造方法 | |
US8017494B2 (en) | Termination trench structure for mosgated device and process for its manufacture | |
JP4447474B2 (ja) | 半導体装置およびその製造方法 | |
JP2018056463A (ja) | 半導体装置及びその製造方法 | |
JP2015201615A (ja) | 半導体装置及びその製造方法 | |
JP2006093459A (ja) | トレンチゲート型半導体装置およびその製造方法 | |
US20190221644A1 (en) | Top Structure of Super Junction MOSFETS and Methods of Fabrication | |
US20220285549A1 (en) | Semiconductor device comprising mutually separated trench structures | |
KR102572223B1 (ko) | 전력 반도체 소자 및 그 제조 방법 | |
US7507630B2 (en) | Method of fabricating a semiconductor device | |
JP2006245358A (ja) | 絶縁ゲート型半導体装置 | |
JP2005252203A (ja) | 絶縁ゲート型半導体装置およびその製造方法 | |
KR102627999B1 (ko) | 전력 반도체 소자 제조 방법 | |
JP7111061B2 (ja) | スイッチング素子 | |
US20220130969A1 (en) | Power device with a contact hole on a sloped ild region |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060202 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091110 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091223 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100413 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100528 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100615 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100621 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130625 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4538211 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |