CN109346516A - 沟槽结隔离放大门极结构及含该结构的SiC光触发晶闸管 - Google Patents
沟槽结隔离放大门极结构及含该结构的SiC光触发晶闸管 Download PDFInfo
- Publication number
- CN109346516A CN109346516A CN201811080782.9A CN201811080782A CN109346516A CN 109346516 A CN109346516 A CN 109346516A CN 201811080782 A CN201811080782 A CN 201811080782A CN 109346516 A CN109346516 A CN 109346516A
- Authority
- CN
- China
- Prior art keywords
- epitaxial layer
- sic
- thickness
- groove
- boss
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002955 isolation Methods 0.000 title claims abstract description 74
- 230000001960 triggered effect Effects 0.000 title claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 claims abstract description 21
- 239000000945 filler Substances 0.000 claims abstract description 11
- 239000000463 material Substances 0.000 claims description 64
- 239000000758 substrate Substances 0.000 claims description 36
- 238000003466 welding Methods 0.000 claims description 23
- 239000002184 metal Substances 0.000 claims description 19
- 229910052751 metal Inorganic materials 0.000 claims description 19
- 230000005684 electric field Effects 0.000 abstract description 14
- 229910010271 silicon carbide Inorganic materials 0.000 description 124
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 74
- 230000015556 catabolic process Effects 0.000 description 10
- 238000000151 deposition Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 3
- 239000002131 composite material Substances 0.000 description 3
- 238000010276 construction Methods 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 229910003925 SiC 1 Inorganic materials 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000003471 anti-radiation Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 150000001875 compounds Chemical group 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66363—Thyristors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thyristors (AREA)
Abstract
本发明公开了一种沟槽结隔离放大门极结构，包括在第三外延层之上依次制作有第四外延层、第五外延层；在主晶闸管区域的第四外延层上表面内嵌有n+门极接触；还包括沟槽结隔离，沟槽结隔离包括沟槽、结及沟槽中的填充物质；还包括绝缘介质薄膜，绝缘介质薄膜覆盖在第五外延层的各个凸台侧壁、各个凸台之间的第四外延层的上表面，位于各个凸台之间的绝缘介质薄膜的高度低于凸台的上端面；在辅助晶闸管的第五外延层凸台上端面和主晶闸管的n+门极接触上端面分别覆盖有放大门极。本发明还公开了一种含有沟槽结隔离放大门极结构的SiC光触发晶闸管。本发明的结构，提高面积利用率，降低结处的峰值电场。
Description
技术领域
本发明属于半导体器件技术领域，涉及一种沟槽结隔离放大门极结构，本发明还涉及一种含有沟槽结隔离放大门极结构的SiC光触发晶闸管。
背景技术
由于碳化硅(SiC)材料具有击穿电场大、禁带宽、热导率高、电子饱和漂移速度高及体积小等优点，SiC器件有着3倍于Si器件的工作温度，10倍的工作速度和1/100的功耗，在高温、高频、大功率、光电子及抗辐射器件等方面具有巨大的潜力。
尽管在许多应用中绝缘栅双极型晶体管(IGBT)取代了高开关速度和简化的绝缘栅控制，晶闸管仍然是提高高压直流输电系统、智能电网电能传输系统的功率密度与效率的先进解决方案。近年来，随着SiC材料和器件制造工艺的迅速发展，SiC晶闸管已经从相对较低的电压器件发展到耐压高达22kV的超高压器件。此外，相比于SiC电控晶闸管(SiCETT)，SiC光触发晶闸管(SiC LTT)还可在简化驱动电路与抗电磁干扰方面实现更多优势。
M.E.Levinshtein等2002年在Electronics Letters发表文章《Optical switch-on of silicon carbide thyristor》，文中利用337nm波长的紫外激光器的光脉冲触发，在最大电流为Imax＝11A的情况下，能使晶闸管开启的光脉冲阈值能量Jth约为0.75μJ。M.E.Levinshtein等的工作首次实现了SiC LTT的UV激光器触发，但紫外激光源通常体积大而显得比较笨重，且效率低下。
N.Dheilly等2011年在Electronics Letters发表文章《Optical triggering ofSiC thyristors using UV LEDs》，其中利用330nm波长的UV LED对SiC LTT进行了触发，光脉冲宽度为20μs，SiC LTT经2.6μs的延迟后电压才开始下降。N.Dheilly等的工作首次实现了SiC LTT的UV LEDs触发，但UV LED的发光强度较低而不能快速触发SiC LTT，导致其开通延迟时间较大，仍需改进。
S.L.Rumyantsev等2013年在Semiconductor Science and Technology发表文章《Optical triggering of high-voltage(18kV-class)4H-SiC thyristors》，文中首次在SiC LTT中引入了放大门极结构，通过引入放大门极，触发光功率密度得到降低。但辅助晶闸管较长的开通延迟问题，对于快速触发整个器件来说仍是一个障碍；且其面积利用率不高、接触的峰值电场比较接近临界击穿电场。
因此，针对上述问题，有必要研制一种高性能、高可行性的创新结构，用于提高带有放大门极的SiC LTT的开通延迟特性、面积利用率，且降低结处的峰值击穿电场。
发明内容
本发明的目的是提供一种沟槽结隔离放大门极结构，解决了现有技术中具有放大门极的SiC LTT，存在面积利用率低、峰值击穿电场高、开通延迟时间长的问题。
本发明的另一目的是提供一种含有沟槽结隔离放大门极结构的SiC光触发晶闸管。
本发明采用的技术方案是，一种沟槽结隔离放大门极结构，包括第三外延层，在第三外延层之上制作有第四外延层，在第四外延层之上制作有第五外延层，分为尺寸相同的多个凸台，每个凸台的侧壁为平面；
在主晶闸管区域的第四外延层上表面内嵌有n+门极接触，n+门极接触均位于主晶闸管中第四外延层与第五外延层相接部分之外的一段区域；
还包括沟槽结隔离，沟槽结隔离包括沟槽、结及沟槽中的填充物质；沟槽将第四外延层隔离为辅助晶闸管和主晶闸管；结内嵌于辅助晶闸管与主晶闸管之间的第三外延层上部，并且位于第三外延层上表面与第四外延层下表面相接的位置；
还包括绝缘介质薄膜，绝缘介质薄膜覆盖在第五外延层的各个凸台侧壁、各个凸台之间的第四外延层的上表面，位于各个凸台之间的绝缘介质薄膜的高度低于凸台的上端面；
在辅助晶闸管的第五外延层凸台上端面和主晶闸管的n+门极接触上端面分别覆盖有放大门极。
本发明所采用的另一技术方案是，一种含有沟槽结隔离放大门极结构的SiC光触发晶闸管，包括SiC衬底，在SiC衬底之上制作有第一外延层，即n+缓冲层，
在第一外延层之上制作有第二外延层，即p+缓冲层，
在第二外延层之上制作有第三外延层，即p-长基区，
在第三外延层之上制作有第四外延层，即n短基区，
在第四外延层之上制作有第五外延层，即p+发射区，分为尺寸相同的多个凸台，每个凸台的侧壁为平面；
在第四外延层上表面内嵌有n+门极接触，即主晶闸管中第四外延层与第五外延层相接部分之外的一段区域；
在第三外延层和第四外延层交界处设置有沟槽结隔离，包括沟槽、结及沟槽中的填充物质；沟槽是将第四外延层中的辅助晶闸管和主晶闸管隔离开；结内嵌于辅助晶闸管与主晶闸管之间的第三外延层上部分，位于第三外延层上表面与第四外延层下表面相接的位置；
还包括绝缘介质薄膜，绝缘介质薄膜覆盖在第五外延层的各个凸台侧壁、各个凸台之间的第四外延层的上表面，位于各个凸台之间的绝缘介质薄膜的高度低于凸台的上端面；
在辅助晶闸管的第五外延层凸台上端面和主晶闸管的各个n+门极接触上端面分别覆盖有放大门极；
在主晶闸管的第五外延层的各个凸台上端面覆盖有阳极；
在SiC衬底下端面覆盖有阴极。
本发明的有益效果是，该沟槽结隔离放大门极结构，提高了面积利用率，并有效降低了结处的峰值电场；同时含有该沟槽结隔离放大门极结构的SiC LTT相比于传统的电阻隔离及沟槽隔离方式的LTT来说，本发明辅助晶闸管和主晶闸管之间采用沟槽结隔离的方式，有效的提高了SiC LTT的面积利用率，降低了隔离结附近的峰值击穿电场。
附图说明
图1中矩形虚线框内是本发明的沟槽结隔离放大门极结构，图1整体是本发明含有该结构的SiC光触发晶闸管结构示意图，即应用于实施例1的具有沟槽结隔离放大门极的SiC光触发晶闸管结构(SiC LTT)示意图；
图2是本发明应用于实施例2的具有沟槽结隔离放大门极的SiC双层短基区LTT结构示意图；
图3是本发明应用于实施例3的具有沟槽结隔离放大门极的SiC变掺杂短基区LTT结构示意图；
图4是本发明应用于实施例4的具有沟槽结隔离放大门极的SiC LTT复合结构示意图，其中SiC LTT短基区为双层与变掺杂相结合的复合结构；
图5是本发明实施例2中的SiC LTT，在外加偏压8500V电压下纯电阻负载电路上开通过程的电流电压波形；
图6是本发明实施例2中的SiC LTT的正向击穿曲线。
图中，1.SiC衬底，2.第一外延层，3.第二外延层，4.第三外延层，5.第四外延层，6.第五外延层，7.n+门极接触，8.沟槽结隔离，9.绝缘介质薄膜，10.放大门极，11.阳极，12.阴极。
具体实施方式
下面结合附图和具体实施方式对本发明进行详细说明。
参照图1中的矩形虚线框内的图形部分，本发明的沟槽结隔离放大门极结构是，包括第三外延层4，即p-长基区，该第三外延层4的材料为p型4H-SiC，该第三外延层4的厚度为1μm-500μm，该第三外延层4的上端表面积为1μm2-2000cm2，其掺杂浓度为1×1014-5×1016cm-3；
在第三外延层4之上制作有第四外延层5，即n短基区，该第四外延层5的材料为n型4H-SiC，该第四外延层5的厚度为0.1μm-4μm，该第四外延层5的上端表面积为1μm2-2000cm2，其掺杂浓度为1×1014-1×1022cm-3；
在第四外延层5之上制作有第五外延层6，即p+发射区，分为尺寸相同的多个凸台，每个凸台的侧壁为平面，该第五外延层6的材料为p型4H-SiC，该第五外延层6的厚度为0.1μm-6μm，单个凸台的上端表面积为1μm2-2000cm2，其掺杂浓度为1×1018-1×1022cm-3；
在主晶闸管区域的第四外延层5上表面内嵌有n+门极接触7，n+门极接触7均位于主晶闸管中第四外延层5与第五外延层6相接部分之外的一段区域；该n+门极接触7的材料为n型4H-SiC，该n+门极接触7的厚度为0.1μm-3μm，其掺杂浓度为5×1017-1×1022cm-3；
还包括沟槽结隔离8，即图1中的椭圆虚线圈起来的部分，其中包括沟槽(即图1中第四外延层5之间的凹槽)、结及沟槽中的填充物质；其中的沟槽是将第四外延层5中间刻出一个凹槽，用于将第四外延层5(n-SiC短基区)隔离为辅助晶闸管和主晶闸管；其中的结内嵌于辅助晶闸管与主晶闸管之间的第三外延层4(p-SiC长基区)上部，并且位于第三外延层4上表面与第四外延层5下表面相接的位置；其中的沟槽和结的形状选用矩形、梯形、U形或V形；结的材料为n型4H-SiC，其掺杂浓度为1×1015-5×1018cm-3，深度h1为0.3μm-3μm；沟槽的厚度h2为0.5μm-5μm，宽度h3为0.5μm-5μm；
还包括绝缘介质薄膜9，绝缘介质薄膜9覆盖在第五外延层6的各个凸台侧壁、各个凸台之间的第四外延层5的上表面，位于各个凸台之间的绝缘介质薄膜9的高度低于凸台的上端面，绝缘介质薄膜9的厚度为0.1μm-2μm；
在辅助晶闸管的第五外延层6凸台上端面和主晶闸管的n+门极接触7上端面分别覆盖有放大门极10，每个放大门极10采用放大门极金属与放大门极压焊块组合而成，放大门极压焊块覆盖在放大门极金属上表面，放大门极压焊块厚度为0.1μm-100μm。
参照图1，本发明含有沟槽结隔离放大门极结构的SiC光触发晶闸管(或简称为TJI-AG的SiC LTT主器件)的结构是，包括SiC衬底1，SiC衬底1的材料为n型4H-SiC材料，该SiC衬底1的厚度为1μm-500μm，该SiC衬底1的上端表面积为1μm2-2000cm2，其掺杂浓度为1×1014-2×1022cm-3；
在SiC衬底1之上制作有第一外延层2，即n+缓冲层，该第一外延层2的材料为n型4H-SiC，该第一外延层2的厚度为0.1μm-3μm，该第一外延层2的上端表面积为1μm2-2000cm2，其掺杂浓度为5×1017-1×1022cm-3；
在第一外延层2之上制作有第二外延层3，即p+缓冲层，该第二外延层3的材料为p型4H-SiC，该第二外延层3的厚度为0.1μm-3μm，该第二外延层3的上端表面积为1μm2-2000cm2，其掺杂浓度为5×1016-1×1022cm-3；
在第二外延层3之上制作有第三外延层4，即p-长基区，该第三外延层4的材料为p型4H-SiC，该第三外延层4的厚度为1μm-500μm，该第三外延层4的上端表面积为1μm2-2000cm2，其掺杂浓度为1×1014-5×1016cm-3；
在第三外延层4之上制作有第四外延层5，即n短基区，该第四外延层5的材料为n型4H-SiC，该第四外延层5的厚度为0.1μm-4μm，该第四外延层5的上端表面积为1μm2-2000cm2，其掺杂浓度为1×1014-1×1022cm-3；
在第四外延层5之上制作有第五外延层6，即p+发射区，分为尺寸相同的多个凸台，每个凸台的侧壁为平面，该第五外延层6的材料为p型4H-SiC，该第五外延层6的厚度为0.1μm-6μm，单个凸台的上端表面积为1μm2-2000cm2，其掺杂浓度为1×1018-1×1022cm-3；
在第四外延层5上表面内嵌有n+门极接触7，即主晶闸管中第四外延层5与第五外延层6相接部分之外的一段区域；该n+门极接触7的材料为n型4H-SiC，该n+门极接触7的厚度为0.1μm-3μm，其掺杂浓度为5×1017-1×1022cm-3；
在第三外延层4和第四外延层5交界处设置有沟槽结隔离8，即图1中椭圆虚线圈起来的部分，其中包括沟槽、结及沟槽中的填充物质。该结构中的沟槽和结的形状为矩形、梯形、U形或V形，该结构中的沟槽是将第四外延层5中间刻出一个凹槽，用于将辅助晶闸管和主晶闸管第四外延层5隔离开，该结构中的结内嵌于辅助晶闸管与主晶闸管之间的第三外延层4上部分，位于第三外延层4上表面与第四外延层5下表面相接的位置；该结构中结的材料为n型4H-SiC，其掺杂浓度为1×1015-5×1018cm-3，其深度h1为0.3μm-3μm；该结构中沟槽的厚度h2为0.5μm-5μm，宽度h3为0.5μm-5μm；
还包括绝缘介质薄膜9，绝缘介质薄膜9覆盖在第五外延层6的各个凸台侧壁、各个凸台之间的第四外延层5的上表面，位于各个凸台之间的绝缘介质薄膜9的高度低于凸台的上端面，绝缘介质薄膜9的厚度为0.1μm-2μm；
在辅助晶闸管的第五外延层6凸台上端面和主晶闸管的各个n+门极接触7上端面分别覆盖有放大门极10，每个放大门极10采用放大门极金属与放大门极压焊块组合而成，放大门极压焊块覆盖在放大门极金属上表面，厚度为0.1μm-100μm；
在主晶闸管的第五外延层6的各个凸台上端面覆盖有阳极11，阳极11采用阳极金属与阳极压焊块组合而成，阳极压焊块覆盖在阳极金属的上表面，厚度为0.1μm-100μm；
在SiC衬底1下端面(背面)覆盖有阴极12，阴极12采用阴极金属与阴极压焊块组合而成，阴极压焊块覆盖在阴极金属的背面，厚度为0.1μm-100μm。
上述的放大门极金属、阳极金属、阴极金属、放大门极压焊块、阳极压焊块及阴极压焊块的材料为Ti、Ni、W、Ta、Al、Ag或Au之一，或Ti、Ni、W、Ta、Al、Ag、Au中任意两种或多种的组合。
第五外延层6的各个凸台为平行长条状、叉指结构、圆环形、正方形及渐开线形台面之一，或其组合形状；各凸台的间距为0.1μm-1cm，各凸台的高度为0.1μm-6.1μm，各凸台的高度不小于p+发射区的厚度。
基于上述的沟槽结隔离放大门极结构，且将此结构应用于SiC光触发晶闸管，本申请的器件结构才称为沟槽结隔离放大门极结构及含该结构的SiC光触发晶闸管。
实施例1
参照图1，实施例1是应用了具有沟槽结隔离放大门极的SiC LTT，其主器件元胞结构是，包括SiC衬底1，衬底1为n型4H-SiC材料，掺杂浓度为1×1018cm-3，厚度为300μm；在SiC衬底1上表面向上依次沉积有第一外延层2、第二外延层3、第三外延层4、第四外延层5、第五外延层6；主晶闸管第四外延层5上表面部分区域内嵌有n+门极接触7、辅助晶闸管与主晶闸管之间的第三外延层4上表面镶嵌有沟槽结隔离8、覆盖在第四外延层5上表面与第五外延层6侧壁的绝缘介质薄膜9、位于辅助晶闸管第五外延层6上表面及主晶闸管n+门极接触域7上表面的放大门极10、位于主晶闸管第五外延层6上表面的阳极11；SiC衬底1背面设置有阴极12。
第一外延层2的材料为n型4H-SiC，掺杂浓度为5×1018cm-3，厚度为3.0μm；第二外延层3的材料为p型4H-SiC，掺杂浓度为5×1017cm-3，厚度为2.0μm；第三外延层4的材料为p型4H-SiC，掺杂浓度为2×1014cm-3，厚度为80μm；第四外延层5的材料为n型4H-SiC，掺杂浓度为1×1017cm-3，厚度为2μm；第五外延层6的材料为p型4H-SiC，掺杂浓度为2×1019cm-3，厚度为2.5μm；
n+门极接触7，即主晶闸管中第四外延层5上部分内嵌的区域，其材料为n型4H-SiC，掺杂浓度为5×1018cm-3，厚度为0.5μm；
沟槽结隔离8包括沟槽、结及沟槽中的填充物质。该结构中的矩形沟槽用于将辅助晶闸管和主晶闸管第四外延层5隔离开，该结构中的结内嵌于辅助晶闸管与主晶闸管之间的第三外延层4上部分。该结构中结的材料为n型4H-SiC，该结构中结的深度h1为0.7μm，掺杂浓度为6×1016cm-3；该结构中沟槽的厚度h2为2.1μm，宽度h3为2.0μm；
绝缘介质薄膜9的厚度为0.5μm，辅助晶闸管第五外延层6上表面的放大门极10和与之用金属相连的主晶闸管n+门极接触7上表面的放大门极10的厚度为0.5μm，主晶闸管第五外延层6上表面的阳极11的厚度为0.5μm，SiC衬底下表面的阴极12的厚度为0.5μm。
本实施例1所示的具有沟槽结隔离放大门极的SiC LTT的有益效果是，提高了器件的面积利用率，降低了沟槽结隔离中结处的峰值电场。
实施例2
参照图2，实施例2应用于具有沟槽结隔离放大门极的SiC双层短基区LTT，其主器件元胞结构是，包括SiC衬底1，衬底1为n型4H-SiC材料，浓度为1×1018cm-3，厚度为300μm；在SiC衬底1上表面向上依次沉积有第一外延层2、第二外延层3、第三外延层4、第四外延层5、第五外延层6、内嵌于主晶闸管第五外延层6上表面部分区域的n+门极接触7、辅助晶闸管与主晶闸管之间的第三外延层4上表面镶嵌的沟槽结隔离8、覆盖在第四外延层5上表面与第五外延层6侧壁的绝缘介质薄膜9、位于辅助晶闸管第五外延层6上表面及主晶闸管n+门极接触7上表面的放大门极10、位于主晶闸管第五外延层6上表面的阳极11、位于SiC衬底1背面的阴极12。
第一外延层2的材料为n型4H-SiC，掺杂浓度为5×1018cm-3，厚度为3.0μm；第二外延层3的材料为p型4H-SiC，掺杂浓度为5×1017cm-3，厚度为2.0μm；第三外延层4的材料为p型4H-SiC，掺杂浓度为2×1014cm-3，厚度为80μm；
相比于实施例1中的第四外延层来说，实施例2的第四外延层5在此处分为两层，且上下两层都为均匀掺杂分布，其材料为n型4H-SiC，厚度为2.0μm。其中下部分，即与第三外延层4相接的部分，其掺杂为均匀分布，掺杂浓度为1×1017cm-3，厚度为1.7μm；短基区上部分，即与第五外延层6相接的部分，其掺杂为均匀分布，掺杂浓度为2×1015cm-3，厚度为0.3μm(短基区总厚度为2.0μm，此处把短基区分为上下两个部分，上下两个部分的厚度分别为1.0μm)；
第五外延层6的材料为p型4H-SiC，掺杂浓度为2×1019cm-3，厚度为2.5μm；
n+门极接触7，即主晶闸管中第四外延层5上部分内嵌的区域，其材料为n型4H-SiC，掺杂浓度为5×1018cm-3，厚度为0.5μm；
沟槽结隔离8包括沟槽、结及沟槽中的填充物质。该结构中的矩形沟槽用于将辅助晶闸管和主晶闸管第四外延层5隔离开，该结构中的结内嵌于辅助晶闸管与主晶闸管之间的第三外延层4上部分。该结构中结的材料为n型4H-SiC，该结构中结的深度h1为0.7μm，掺杂浓度为6×1016cm-3；该结构中沟槽的厚度h2为2.1μm，宽度h3为2.0μm；
绝缘介质薄膜9的厚度为0.5μm，辅助晶闸管第五外延层6上表面的放大门极10和与之用金属相连的主晶闸管n+门极接触7上表面的放大门极10的厚度为0.5μm；
主晶闸管第五外延层6上表面的阳极11的厚度为0.5μm，SiC衬底下表面的阴极12的厚度为0.5μm。
本实施例2具有沟槽结隔离放大门极的4H-SiC双层短基区光触发晶闸管的性能，通过以下数值模拟进行验证。
使用数值模拟软件对实施例2中具有沟槽结隔离放大门极的4H-SiC双层短基区光触发晶闸管的开通特性进行了数值模拟，模拟中采用的器件元胞结构如图2。实施例2的SiCLTT在外加偏压8500V电压下，在纯电阻负载电路上开通过程的电流电压波形见图5所示，从图5中可以看出，本发明实施例2的开通延迟时间为451ns。实施例2的SiC LTT正向击穿曲线见图6所示，从图6中可以看出，本发明实施例2仍有高于10KV的击穿电压。且相对于常规的带有放大门极的SiC LTT来说，本发明实施例2具有带有沟槽结隔离放大门极的SiC双层短基区LTT由于其短基区为双层结构，空穴的注入效率高，晶闸管开通延迟时间有所下降；且由于其具有沟槽结隔离的结构，所以其结处的峰值电场较低(1.7MV/cm)，低于结处的临界击穿电场，不易被击穿；且具有较高的面积利用率。
实施例3
参照图3，实施例3应用于具有沟槽结隔离放大门极的SiC变掺杂短基区LTT，其主器件元胞结构是，包括SiC衬底1，衬底1为n型4H-SiC材料，浓度为1×1018cm-3，厚度为300μm；在SiC衬底1上表面向上依次沉积有第一外延层2、第二外延层3、第三外延层4、第四外延层5、第五外延层6，内嵌于主晶闸管第四外延层5上表面部分区域的n+门极接触域7、辅助晶闸管与主晶闸管之间的第三外延层4上表面镶嵌的沟槽结隔离8、覆盖在第四外延层5上表面与第五外延层6侧壁的绝缘介质薄膜9、位于辅助晶闸管第五外延层6上表面及主晶闸管n+门极接触域7上表面的放大门极10、位于主晶闸管第五外延层6上表面的阳极11、位于SiC衬底1背面的阴极12。
第一外延层2的材料为n型4H-SiC，掺杂浓度为5×1018cm-3，厚度为3.0μm；第二外延层3的材料为p型4H-SiC，掺杂浓度为5×1017cm-3，厚度为2.0μm；第三外延层4的材料为p型4H-SiC，掺杂浓度为2×1014cm-3，厚度为80μm；
相比于实施例1和实施例2中的第四外延层5，此处的第四外延层5在竖直方向分为两层，且下层为变掺杂分布。其材料为n型4H-SiC，厚度为2.0μm。其中下部分，即与第三外延层4上表面相接的部分，其掺杂浓度在垂直方向自下而上呈线性递增分布，且线性区的掺杂浓度范围为1×1015～1×1017cm-3，厚度为1.0μm；上半部分即与第五外延层6相接的部分，其掺杂浓度为均匀分布，掺杂浓度为1×1017cm-3，厚度为1.0μm(短基区总厚度为2.0μm，此处把短基区分为上下两个部分，上下两个部分的厚度分别为1.0μm)；
第五外延层6的材料为p型4H-SiC，掺杂浓度为2×1019cm-3，厚度为2.5μm；
n+门极接触7，即主晶闸管中第四外延层5上部分内嵌的区域，其材料为n型4H-SiC，掺杂浓度为5×1018cm-3，厚度为0.5μm；
沟槽结隔离8包括沟槽、结及沟槽中的填充物质。该结构中的矩形沟槽用于将辅助晶闸管和主晶闸管第四外延层5隔离开，该结构中的结内嵌于辅助晶闸管与主晶闸管之间的第三外延层4上部分。该结构中结的材料为n型4H-SiC，该结构中结的深度h1为0.7μm，掺杂浓度为6×1016cm-3；该结构中沟槽的厚度h2为2.1μm，宽度h3为2.0μm；
绝缘介质薄膜9的厚度为0.5μm，辅助晶闸管第五外延层6上表面的放大门极10和与之用金属相连的主晶闸管n+门极接触7上表面的放大门极10的厚度为0.5μm；主晶闸管第五外延层6上表面的阳极11的厚度为0.5μm，SiC衬底下表面的阴极12的厚度为0.5μm。
本实施例3所示的具有沟槽结隔离放大门极的SiC变掺杂短基区LTT的有益效果是，减少了器件的开通延迟时间，提高了器件的面积利用率，降低了沟槽结隔离中结处的峰值电场。
实施例4
参照图4，实施例4应用于具有沟槽结隔离放大门极的双层与变掺杂相结合短基区的SiC LTT，其主器件元胞结构是，包括SiC衬底1，衬底1为n型4H-SiC材料，浓度为1×1018cm-3，厚度为300μm；在SiC衬底1上表面向上依次沉积有第一外延层2、第二外延层3、第三外延层4、第四外延层5、第五外延层6，内嵌于主晶闸管第四外延层5上表面部分区域的n+门极接触域7、辅助晶闸管与主晶闸管之间的第三外延层4上表面镶嵌的沟槽结隔离8、覆盖在第四外延层5上表面与第五外延层6侧壁的绝缘介质薄膜9、位于辅助晶闸管第四外延层5上表面及主晶闸管n+门极接触域7上表面的放大门极10、位于主晶闸管第五外延层6上表面的阳极11、位于SiC衬底1背面的阴极12。
第一外延层2的材料为n型4H-SiC，掺杂浓度为5×1018cm-3，厚度为3.0μm；第二外延层3的材料为p型4H-SiC，掺杂浓度为5×1017cm-3，厚度为2.0μm；第三外延层4的材料为p型4H-SiC，掺杂浓度为2×1014cm-3，厚度为80μm；
相比于实施例1、实施例2、实施例3中的第四外延层5，此处把第四外延层5在竖直方向分为三个部分，即为实施例1、实施例2、实施例3中第四外延层5复合的结构，其材料为n型4H-SiC，厚度为2.0μm；其中的下部分，即与第三外延层4上表面相接的部分，其掺杂浓度在垂直方向自下而上呈线性递增分布，且线性区的掺杂浓度范围为1×1015～1×1017cm-3，厚度为1.0μm；其中的中间部分，其掺杂为均匀分布，掺杂浓度为1×1017cm-3，厚度为0.5μm；其中的上部分即与第五外延层6相接的部分，其掺杂为均匀分布，掺杂浓度为2×1014cm-3，厚度为0.5μm(短基区总厚度为2.0μm，此处把短基区分为上中下三个部分，上中下三个部分的厚度分别为0.5μm、0.5μm、1.0μm)；
第五外延层6的材料为p型4H-SiC，掺杂浓度为2×1019cm-3，厚度为2.5μm；
n+门极接触7，即主晶闸管中第四外延层5上部分内嵌的区域，其材料为n型4H-SiC，掺杂浓度为5×1018cm-3，厚度为0.5μm；
沟槽结隔离8包括沟槽、结及沟槽中的填充物质。该结构中的矩形沟槽用于将辅助晶闸管和主晶闸管第四外延层5隔离开，该结构中的结内嵌于辅助晶闸管与主晶闸管之间的第三外延层4上部分。该结构中结的材料为n型4H-SiC，该结构中结的深度h1为0.7μm，掺杂浓度为6×1016cm-3；该结构中沟槽的厚度h2为2.1μm，宽度h3为2.0μm；
绝缘介质薄膜9的厚度为0.5μm，辅助晶闸管第五外延层6上表面的放大门极10和与之用金属相连的主晶闸管n+门极接触7上表面的放大门极10的厚度为0.5μm；主晶闸管第五外延层6上表面的阳极11的厚度为0.5μm，SiC衬底下表面的阴极12的厚度为0.5μm。
本实施例4所示的具有沟槽结隔离放大门极的SiC复合结构LTT的有益效果是，缩短了器件的开通时间，提高了器件的面积利用率，降低了沟槽结隔离中结处的峰值电场。
本发明一种沟槽结隔离放大门极结构和含有该结构的SiC光触发晶闸管，由于其沟槽结隔离的结构，减小了结处的峰值电场，且本发明所示的结构相比于常规的SiC LTT结构，具有较高的面积利用率。
Claims (10)
1.一种沟槽结隔离放大门极结构，其特征在于：包括第三外延层(4)，在第三外延层(4)之上制作有第四外延层(5)，在第四外延层(5)之上制作有第五外延层(6)，分为尺寸相同的多个凸台，每个凸台的侧壁为平面；
在主晶闸管区域的第四外延层(5)上表面内嵌有n+门极接触(7)，n+门极接触(7)均位于主晶闸管中第四外延层(5)与第五外延层(6)相接部分之外的一段区域；
还包括沟槽结隔离(8)，沟槽结隔离(8)包括沟槽、结及沟槽中的填充物质；沟槽将第四外延层(5)隔离为辅助晶闸管和主晶闸管；结内嵌于辅助晶闸管与主晶闸管之间的第三外延层(4)上部，并且位于第三外延层(4)上表面与第四外延层(5)下表面相接的位置；
还包括绝缘介质薄膜(9)，绝缘介质薄膜(9)覆盖在第五外延层(6)的各个凸台侧壁、各个凸台之间的第四外延层(5)的上表面，位于各个凸台之间的绝缘介质薄膜(9)的高度低于凸台的上端面；
在辅助晶闸管的第五外延层(6)凸台上端面和主晶闸管的n+门极接触(7)上端面分别覆盖有放大门极(10)。
2.根据权利要求1所述的沟槽结隔离放大门极结构，其特征在于：所述的第三外延层(4)的材料为p型4H-SiC，该第三外延层(4)的厚度为1μm-500μm，该第三外延层(4)的上端表面积为1μm2-2000cm2，其掺杂浓度为1×1014-5×1016cm-3；
第四外延层(5)的材料为n型4H-SiC，该第四外延层(5)的厚度为0.1μm-4μm，该第四外延层(5)的上端表面积为1μm2-2000cm2，其掺杂浓度为1×1014-1×1022cm-3；
第五外延层(6)的材料为p型4H-SiC，该第五外延层(6)的厚度为0.1μm-6μm，单个凸台的上端表面积为1μm2-2000cm2，其掺杂浓度为1×1018-1×1022cm-3；
n+门极接触(7)的材料为n型4H-SiC，该n+门极接触(7)的厚度为0.1μm-3μm，其掺杂浓度为5×1017-1×1022cm-3。
3.根据权利要求1所述的沟槽结隔离放大门极结构，其特征在于：所述的沟槽结隔离(8)沟槽和结的形状选用矩形、梯形、U形或V形；结的材料为n型4H-SiC，其掺杂浓度为1×1015-5×1018cm-3，深度h1为0.3μm-3μm；沟槽的厚度h2为0.5μm-5μm，宽度h3为0.5μm-5μm。
4.根据权利要求1所述的沟槽结隔离放大门极结构，其特征在于：所述的绝缘介质薄膜(9)的厚度为0.1μm-2μm。
5.根据权利要求1所述的沟槽结隔离放大门极结构，其特征在于：所述的每个放大门极(10)采用放大门极金属与放大门极压焊块组合而成，放大门极压焊块覆盖在放大门极金属上表面，放大门极压焊块厚度为0.1μm-100μm。
6.一种含有沟槽结隔离放大门极结构的SiC光触发晶闸管，其特征在于：包括SiC衬底(1)，在SiC衬底(1)之上制作有第一外延层(2)，即n+缓冲层，
在第一外延层(2)之上制作有第二外延层(3)，即p+缓冲层，
在第二外延层(3)之上制作有第三外延层(4)，即p-长基区，
在第三外延层(4)之上制作有第四外延层(5)，即n短基区，
在第四外延层(5)之上制作有第五外延层(6)，即p+发射区，分为尺寸相同的多个凸台，每个凸台的侧壁为平面；
在第四外延层(5)上表面内嵌有n+门极接触(7)，即主晶闸管中第四外延层(5)与第五外延层(6)相接部分之外的一段区域；
在第三外延层(4)和第四外延层(5)交界处设置有沟槽结隔离(8)，沟槽结隔离(8)包括沟槽、结及沟槽中的填充物质；沟槽是将第四外延层(5)中的辅助晶闸管和主晶闸管隔离开；结内嵌于辅助晶闸管与主晶闸管之间的第三外延层(4)上部分，位于第三外延层(4)上表面与第四外延层(5)下表面相接的位置；
还包括绝缘介质薄膜(9)，绝缘介质薄膜(9)覆盖在第五外延层(6)的各个凸台侧壁、各个凸台之间的第四外延层(5)的上表面，位于各个凸台之间的绝缘介质薄膜(9)的高度低于凸台的上端面；
在辅助晶闸管的第五外延层(6)凸台上端面和主晶闸管的各个n+门极接触(7)上端面分别覆盖有放大门极(10)；
在主晶闸管的第五外延层(6)的各个凸台上端面覆盖有阳极(11)；
在SiC衬底(1)下端面覆盖有阴极(12)。
7.根据权利要求6所述的含有沟槽结隔离放大门极结构的SiC光触发晶闸管，其特征在于：所述的SiC衬底(1)的材料为n型4H-SiC材料，该SiC衬底(1)的厚度为1μm-500μm，该SiC衬底(1)的上端表面积为1μm2-2000cm2，其掺杂浓度为1×1014-2×1022cm-3；
第一外延层(2)的材料为n型4H-SiC，该第一外延层(2)的厚度为0.1μm-3μm，该第一外延层(2)的上端表面积为1μm2-2000cm2，其掺杂浓度为5×1017-1×1022cm-3；
第二外延层(3)的材料为p型4H-SiC，该第二外延层(3)的厚度为0.1μm-3μm，该第二外延层(3)的上端表面积为1μm2-2000cm2，其掺杂浓度为5×1016-1×1022cm-3；
第三外延层(4)的材料为p型4H-SiC，该第三外延层(4)的厚度为1μm-500μm，该第三外延层(4)的上端表面积为1μm2-2000cm2，其掺杂浓度为1×1014-5×1016cm-3；
第四外延层(5)的材料为n型4H-SiC，该第四外延层(5)的厚度为0.1μm-4μm，该第四外延层(5)的上端表面积为1μm2-2000cm2，其掺杂浓度为1×1014-1×1022cm-3；
第五外延层(6)的材料为p型4H-SiC，该第五外延层(6)的厚度为0.1μm-6μm，单个凸台的上端表面积为1μm2-2000cm2，其掺杂浓度为1×1018-1×1022cm-3；
n+门极接触(7)的材料为n型4H-SiC，该n+门极接触(7)的厚度为0.1μm-3μm，其掺杂浓度为5×1017-1×1022cm-3。
8.根据权利要求6所述的含有沟槽结隔离放大门极结构的SiC光触发晶闸管，其特征在于：所述的沟槽结隔离(8)中，沟槽和结的形状为矩形、梯形、U形或V形，结的材料为n型4H-SiC，其掺杂浓度为1×1015-5×1018cm-3，其深度h1为0.3μm-3μm；沟槽的厚度h2为0.5μm-5μm，宽度h3为0.5μm-5μm。
9.根据权利要求6所述的含有沟槽结隔离放大门极结构的SiC光触发晶闸管，其特征在于：所述的绝缘介质薄膜(9)的厚度为0.1μm-2μm；
每个放大门极(10)采用放大门极金属与放大门极压焊块组合而成，放大门极压焊块覆盖在放大门极金属上表面，厚度为0.1μm-100μm；
阳极(11)采用阳极金属与阳极压焊块组合而成，阳极压焊块覆盖在阳极金属的上表面，阳极压焊块厚度为0.1μm-100μm；
阴极(12)采用阴极金属与阴极压焊块组合而成，阴极压焊块覆盖在阴极金属的背面，阴极压焊块厚度为0.1μm-100μm。
10.根据权利要求6所述的含有沟槽结隔离放大门极结构的SiC光触发晶闸管，其特征在于：所述的第五外延层(6)的各个凸台为平行长条状、叉指结构、圆环形、正方形及渐开线形台面之一，或其组合形状；各凸台的间距为0.1μm-1cm，各凸台的高度为0.1μm-6.1μm，各凸台的高度不小于p+发射区的厚度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811080782.9A CN109346516A (zh) | 2018-09-17 | 2018-09-17 | 沟槽结隔离放大门极结构及含该结构的SiC光触发晶闸管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811080782.9A CN109346516A (zh) | 2018-09-17 | 2018-09-17 | 沟槽结隔离放大门极结构及含该结构的SiC光触发晶闸管 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109346516A true CN109346516A (zh) | 2019-02-15 |
Family
ID=65305172
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811080782.9A Pending CN109346516A (zh) | 2018-09-17 | 2018-09-17 | 沟槽结隔离放大门极结构及含该结构的SiC光触发晶闸管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109346516A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113488560A (zh) * | 2021-06-21 | 2021-10-08 | 西安理工大学 | 一种全光控SiC高压器件及其制造方法 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0173275A2 (de) * | 1984-08-30 | 1986-03-05 | SEMIKRON Elektronik GmbH | Lichtzündbarer Thyristor |
| CN1864270A (zh) * | 2003-10-08 | 2006-11-15 | 丰田自动车株式会社 | 绝缘栅型半导体器件及其制造方法 |
| CN101132000A (zh) * | 2007-10-12 | 2008-02-27 | 株洲南车时代电气股份有限公司 | 集成门极换流晶闸管及其制造方法 |
| CN102318045A (zh) * | 2008-02-14 | 2012-01-11 | 马克斯半导体股份有限公司 | 改良式击穿电压的边缘端点 |
| US20130026493A1 (en) * | 2011-05-16 | 2013-01-31 | Cree, Inc. | Sic devices with high blocking voltage terminated by a negative bevel |
| CN104701357A (zh) * | 2011-08-25 | 2015-06-10 | 万国半导体股份有限公司 | 金属带保护环沟槽短接本体区以缩小端接区的结构 |
| CN107256884A (zh) * | 2017-06-09 | 2017-10-17 | 电子科技大学 | 一种碳化硅功率二极管器件及其制作方法 |
| CN107863384A (zh) * | 2017-10-20 | 2018-03-30 | 西安理工大学 | 注入增强缓冲层结构和含该结构的SiC光触发晶闸管 |
| CN108493243A (zh) * | 2018-03-23 | 2018-09-04 | 西安理工大学 | 一种具有变掺杂短基区的碳化硅光触发晶闸管 |
-
2018
- 2018-09-17 CN CN201811080782.9A patent/CN109346516A/zh active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0173275A2 (de) * | 1984-08-30 | 1986-03-05 | SEMIKRON Elektronik GmbH | Lichtzündbarer Thyristor |
| CN1864270A (zh) * | 2003-10-08 | 2006-11-15 | 丰田自动车株式会社 | 绝缘栅型半导体器件及其制造方法 |
| CN101132000A (zh) * | 2007-10-12 | 2008-02-27 | 株洲南车时代电气股份有限公司 | 集成门极换流晶闸管及其制造方法 |
| CN102318045A (zh) * | 2008-02-14 | 2012-01-11 | 马克斯半导体股份有限公司 | 改良式击穿电压的边缘端点 |
| US20130026493A1 (en) * | 2011-05-16 | 2013-01-31 | Cree, Inc. | Sic devices with high blocking voltage terminated by a negative bevel |
| CN104701357A (zh) * | 2011-08-25 | 2015-06-10 | 万国半导体股份有限公司 | 金属带保护环沟槽短接本体区以缩小端接区的结构 |
| CN107256884A (zh) * | 2017-06-09 | 2017-10-17 | 电子科技大学 | 一种碳化硅功率二极管器件及其制作方法 |
| CN107863384A (zh) * | 2017-10-20 | 2018-03-30 | 西安理工大学 | 注入增强缓冲层结构和含该结构的SiC光触发晶闸管 |
| CN108493243A (zh) * | 2018-03-23 | 2018-09-04 | 西安理工大学 | 一种具有变掺杂短基区的碳化硅光触发晶闸管 |
Non-Patent Citations (2)
| Title |
|---|
| S. RUMYANTSEV等: "Optical Triggering of High Current (1300 A), High-Voltage (12 kV) 4H-SiC Thyristor", 《MATERIALS SCIENCE FORUM》 * |
| XI WANG等: "4H-SiC double-layer thin n-base light triggered thyristor with a trenched-junction isolated amplifying gate", 《SUPERLATTICES AND MICROSTRUCTURES》 * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113488560A (zh) * | 2021-06-21 | 2021-10-08 | 西安理工大学 | 一种全光控SiC高压器件及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10672896B2 (en) | GaN-based bidirectional switch device | |
| CN104617160B (zh) | 肖特基二极管及其制造方法 | |
| KR101780890B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| CN105428412A (zh) | AlGaN/GaN异质结场效应晶体管及其制备方法 | |
| CN105140281A (zh) | 一种半导体器件及其制造方法 | |
| Zhang et al. | Design and characterization of high-voltage 4H-SiC p-IGBTs | |
| Yonezawa et al. | Device performance and switching characteristics of 16 kV ultrahigh-voltage SiC flip-type n-channel IE-IGBTs | |
| CN108493243B (zh) | 一种具有变掺杂短基区的碳化硅光触发晶闸管 | |
| CN108717945B (zh) | 一种具有NiO/SiC异质发射结的SiC光触发晶闸管 | |
| CN109346516A (zh) | 沟槽结隔离放大门极结构及含该结构的SiC光触发晶闸管 | |
| CN101414622B (zh) | 基于源场板和漏场板的复合场板异质结场效应晶体管 | |
| CN107579115A (zh) | 一种具有双层薄n基区的碳化硅光触发晶闸管及制作方法 | |
| Nela et al. | Intrinsic polarization super junctions: Design of single and multichannel GaN structures | |
| CN110534567B (zh) | 一种碳化硅门极可关断晶闸管 | |
| CN103337517B (zh) | 基于iii族氮化物材料含多层背势垒的器件结构 | |
| CN107516670A (zh) | 一种具有高电流上升率的栅控晶闸管 | |
| CN109346517B (zh) | 一种碳化硅mos栅控晶闸管 | |
| CN107154435B (zh) | 阶梯电流阻挡层垂直型功率器件 | |
| JP2014150211A (ja) | 半導体素子の製造方法、絶縁ゲート型電界効果トランジスタ、絶縁ゲート型電界効果トランジスタの製造方法、半導体発光素子の製造方法および太陽電池の製造方法 | |
| JP6469795B2 (ja) | 絶縁ゲート型電界効果トランジスタ | |
| CN107527952B (zh) | 一种Nano-Fin栅结构的混合阳极二极管 | |
| JP3885616B2 (ja) | 半導体装置 | |
| CN107863384A (zh) | 注入增强缓冲层结构和含该结构的SiC光触发晶闸管 | |
| CN108735823A (zh) | 一种二极管及其制作方法 | |
| CN208157416U (zh) | 可降低导通电阻提高运行可靠性的GaN HEMT器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190215 |