CN108493243B - 一种具有变掺杂短基区的碳化硅光触发晶闸管 - Google Patents

一种具有变掺杂短基区的碳化硅光触发晶闸管 Download PDF

Info

Publication number
CN108493243B
CN108493243B CN201810246811.8A CN201810246811A CN108493243B CN 108493243 B CN108493243 B CN 108493243B CN 201810246811 A CN201810246811 A CN 201810246811A CN 108493243 B CN108493243 B CN 108493243B
Authority
CN
China
Prior art keywords
epitaxial layer
sic
base region
thickness
short base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810246811.8A
Other languages
English (en)
Other versions
CN108493243A (zh
Inventor
蒲红斌
安丽琪
王曦
胡丹丹
刘青
王雅芳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian University of Technology
Original Assignee
Xian University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian University of Technology filed Critical Xian University of Technology
Priority to CN201810246811.8A priority Critical patent/CN108493243B/zh
Publication of CN108493243A publication Critical patent/CN108493243A/zh
Application granted granted Critical
Publication of CN108493243B publication Critical patent/CN108493243B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66053Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/74Thyristor-type devices, e.g. having four-zone regenerative action

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thyristors (AREA)

Abstract

本发明具有变掺杂短基区的碳化硅光触发晶闸管,包括SiC衬底,在SiC衬底之上依次制作有第一外延层、第二外延层、第三外延层、第四外延层、第五外延层,其中第四外延层杂质浓度在垂直方向存在由上至下降低的分布趋势,第五外延层分为尺寸相同的多个凸台,每个凸台的侧壁为平面;还包括绝缘介质薄膜,绝缘介质薄膜覆盖在第五外延层的各个凸台侧壁、各个凸台之间的第四外延层的上表面,位于各个凸台之间的绝缘介质薄膜的高度低于凸台的上端面;在第五外延层的各个凸台上端面覆盖有阳极;在SiC衬底下端面覆盖有阴极。本发明的结构,独特新颖,可使SiC LTT的开通特性得到更好的改善。

Description

一种具有变掺杂短基区的碳化硅光触发晶闸管
技术领域
本发明属于半导体器件技术领域,涉及一种具有变掺杂短基区的碳化硅光触发晶闸管。
背景技术
由于碳化硅(SiC)材料具有击穿电场大、禁带宽、热导率高、电子饱和漂移速度高及体积小等优点,SiC器件有着3倍于Si器件的工作温度,10倍的工作速度和1/100的功耗,在高温、高频、大功率、光电子及抗辐射器件等方面具有巨大的潜力。
SiC晶闸管作为SiC高压器件中的一种,具有阻断电压高、通态压降低、安全工作区(SOA)大以及无栅氧化层可靠性问题等优点,能突破硅晶闸管的物理极限,有效提升高压直流输电系统(HVDC)与智能电网电能传输系统的功率密度与效率。相比于SiC电控晶闸管(SiC ETT),SiC光触发晶闸管(SiC LTT)在简化驱动电路与抗电磁干扰方面具有更多优势。
因铝受主在SiC中的电离能较高(0.19eV),p型SiC材料具有较高的电阻率。为了避免使用电阻率较高的p型衬底,耐压10kV及以下的SiC晶闸管一般需采用p型长基区结构。采用p型长基区结构的SiC晶闸管,p+发射区空穴浓度较低,影响上pnp晶体管的电流增益,导致SiC LTT存在开通延迟时间大的问题。为了缩短开通延迟时间,一般使用紫外激光脉冲对SiC LTT进行触发,而激光源存在体积大、效率低的问题。鉴于此,紫外发光二极管(UV LED)被用于触发SiC LTT。但UV LED光功率密度较小,难以满足高压SiC LTT的触发需求。
N.Dheilly等2011年在Electronics Letters发表文章《Optical triggering ofSiC thyristors using UV LEDs》,文中利用330nm波长的UV LED对SiC LTT进行了触发,光脉冲宽度为20μs,SiC LTT经2.6μs的延迟后电压才开始下降。N.Dheilly等的工作首次实现了SiC LTT的UV LEDs触发,但SiC LTT开通延迟时间较大,仍需改进。
Xi Wang等2017年在“Chinese Physics B”发表文章《Injection modulation ofp+-n emitter junction in 4H-SiC light triggered thyristor by double-deck thinn-base》,文中使用了双层薄n基区结构,有效改善了4H-SiC LTT阳极注入效率低的问题,降低了触发光功率密度,缩短了开通延迟时间。但文中所报道的新型双层薄n基区结构对短基区少子输运具有阻挡作用,具有一定的局限性。
因此,针对上述问题,有必要提供一种高性能、高可行性的技术方案,用于提高SiCLTT短基区少子输运能力、改善SiC LTT开通性能。
发明内容
本发明的目的是提供一种具有变掺杂短基区的碳化硅光触发晶闸管,解决了现有SiC LTT短基区少子传输效率低,开通延迟时间长,所需触发光功率高的问题。
本发明采用的技术方案是,一种具有变掺杂短基区的碳化硅光触发晶闸管,包括SiC衬底,在SiC衬底之上制作有第一外延层,即n+缓冲层;
在第一外延层之上制作有第二外延层,即p+缓冲层;
在第二外延层之上制作有第三外延层,即p-长基区;
在第三外延层之上制作有第四外延层,即变掺杂n短基区;
在第四外延层之上制作有第五外延层,即p+发射区,分为尺寸相同的多个凸台,每个凸台的侧壁为平面;
还包括绝缘介质薄膜,绝缘介质薄膜覆盖在第五外延层的各个凸台侧壁、各个凸台之间的第四外延层的上表面,位于各个凸台之间的绝缘介质薄膜的高度低于凸台的上端面;
在第五外延层的各个凸台上端面覆盖有阳极;
在SiC衬底下端面覆盖有阴极。
本发明的具有变掺杂短基区的碳化硅光触发晶闸管,其特征还在于:
所述的SiC衬底的材料为n型4H-SiC,该SiC衬底的厚度为1μm-500μm,该SiC衬底的上端表面积为1μm2-2000cm2,掺杂浓度为1×1014-2×1022cm-3
所述的第一外延层的材料为n型4H-SiC,该第一外延层的厚度为0.1μm-3μm,该第一外延层的上端表面积为1μm2-2000cm2,掺杂浓度为5×1017-1×1022cm-3
所述的第二外延层的材料为p型4H-SiC,该第二外延层的厚度为0.1μm-3μm,该第二外延层的上端表面积为1μm2-2000cm2,掺杂浓度为5×1016-1×1022cm-3
所述的第三外延层的材料为p型4H-SiC,该第三外延层的厚度为1μm-500μm,该第三外延层的上端表面积为1μm2-2000cm2,掺杂浓度为1×1014-5×1016cm-3
所述的第四外延层的材料为n型4H-SiC,该第四外延层的厚度为0.2μm-4μm,该第四外延层的上端表面积为1μm2-2000cm2
第四外延层分为两个区域,其中在第四外延层下部分区域中,即与第三外延层相接的部分,杂质浓度自第三外延层与第四外延层相接的位置在竖直方向向上呈连续增长趋势分布,掺杂浓度范围为1×1014-1×1018cm-3,厚度范围为0.1μm-3.9μm;在第四外延层上部分区域中,即与上方的第五外延层相接的部分,杂质浓度在此区域中呈均匀趋势分布,掺杂浓度为1×1015-1×1018cm-3且掺杂浓度不低于第四外延层下部分区域的最高浓度,厚度范围为0.1μm-3.9μm。
所述的第五外延层的材料为p型4H-SiC,该第五外延层的厚度为0.1μm-6μm,单个凸台的上端表面积为1μm2-2000cm2,掺杂浓度为1×1018-1×1022cm-3
绝缘介质薄膜的厚度为0.1μm-2μm。
所述的阳极由阳极金属与阳极压焊块组成,阳极压焊块覆盖在阳极金属的上表面,厚度为0.1μm-100μm;
所述的阴极由阴极金属与阴极压焊块组成,阴极压焊块覆盖在阴极金属的背面,厚度为0.1μm-100μm。
所述的第五外延层的各个凸台为平行长条状,叉指结构、圆环形、正方形及渐开线形台面之一,或其组合形状;各凸台的间距为0.1μm-1cm,各凸台的高度为0.1μm-6.1μm,各凸台的高度不小于p+发射区的厚度。
本发明的有益效果是,该SiC LTT短基区下部分在垂直方向具有变掺杂的结构特点,由于施主杂质浓度梯度的存在,其在垂直方向引入由高浓度指向低浓度方向的感生电场,即在垂直方向由上向下方向的感生电场,感生电场的出现引入少子漂移机制,加速p+发射区注入的空穴传输到p-长基区,有效的减少了空穴的扩散距离,增强了短基区的少子传输效率,缩短了SiC LTT的开通延迟时间,为UV LED触发SiC LTT提供可行的技术方案。
附图说明
图1是本发明具有变掺杂短基区的SiC LTT的一个元胞结构示意图;
图2是本发明具有变掺杂短基区的SiC LTT的剖面及一个元胞剖面图;
图3是本发明具有变掺杂短基区的SiC LTT的俯视及一个元胞俯视图;
图4是本发明实施例1的短基区掺杂浓度分布示意图;
图5是本发明实施例2的短基区掺杂浓度分布示意图;
图6是本发明实施例1中,SiC LTT在纯电阻负载电路中开通过程的电流电压波形;
图7是本发明实施例2中,SiC LTT在纯电阻负载电路中开通过程的电流电压波形。
图中,1.SiC衬底,2.第一外延层,3.第二外延层,4.第三外延层,5.第四外延层,6.第五外延层,7.绝缘介质薄膜,8.阳极,9.阴极。
具体实施方式
下面结合附图和具体实施方式对本发明进行详细说明。
参照图1,本发明碳化硅光触发晶闸管(或简称为SiC LTT主器件)结构是,包括SiC衬底1,该SiC衬底1的材料为n型4H-SiC,该SiC衬底1的厚度为1μm-500μm,该SiC衬底1的上端表面积为1μm2-2000cm2,其掺杂浓度为1×1014-2×1022cm-3
在SiC衬底1之上制作有第一外延层2,即n+缓冲层,该第一外延层2的材料为n型4H-SiC,该第一外延层2的厚度为0.1μm-3μm,该第一外延层2的上端表面积为1μm2-2000cm2,其掺杂浓度为5×1017-1×1022cm-3
在第一外延层2之上制作有第二外延层3,即p+缓冲层,该第二外延层3的材料为p型4H-SiC,该第二外延层3的厚度为0.1μm-3μm,该第二外延层3的上端表面积为1μm2-2000cm2,其掺杂浓度为5×1016-1×1022cm-3
在第二外延层3之上制作有第三外延层4,即p-长基区,该第三外延层4的材料为p型4H-SiC,该第三外延层4的厚度为1μm-500μm,该第三外延层4的上端表面积为1μm2-2000cm2,其掺杂浓度为1×1014-5×1016cm-3
在第三外延层4之上制作有第四外延层5,即变掺杂n短基区,该第四外延层5的材料为n型4H-SiC,该第四外延层5的厚度为0.2μm-4μm,该第四外延层5的上端表面积为1μm2-2000cm2。第四外延层5分为两个区域,其中在第四外延层5下部分区域中,即与第三外延层4相接的部分,杂质浓度自第三外延层4与第四外延层5相接的位置在竖直方向向上呈连续增长趋势分布,掺杂浓度范围为1×1014-1×1018cm-3,厚度范围为0.1μm-3.9μm;在第四外延层5上部分区域中,即与上方的第五外延层6相接的部分,杂质浓度在此区域中呈均匀趋势分布,其掺杂浓度为1×1015-1×1018cm-3且掺杂浓度不低于(即大于或等于)第四外延层5下部分区域的最高浓度,厚度范围为0.1μm-3.9μm;
图2是SiC LTT的剖面主视图,图2中长方形框出来的地方即图1,图1是SiC LTT的一个基本单元(一个元胞)结构。一个完整的SiC LTT由数个甚至成百成千个元胞组成,在半导体器件领域,一般用单个元胞结构来说明器件;图3的左图是SiC LTT的俯视图,图3中长条框起来的位置即为图1(一个元胞)的俯视图;
参照图2、图3,在第四外延层5之上制作有第五外延层6,即p+发射区,分为尺寸相同的多个凸台,每个凸台的侧壁为平面,该第五外延层6的材料为p型4H-SiC,该第五外延层6的厚度为0.1μm-6μm,单个凸台的上端表面积为1μm2-2000cm2,其掺杂浓度为1×1018-1×1022cm-3
还包括绝缘介质薄膜7,绝缘介质薄膜7覆盖在第五外延层6的各个凸台侧壁、各个凸台之间的第四外延层5的上表面,位于各个凸台之间的绝缘介质薄膜7的高度低于凸台的上端面,绝缘介质薄膜7的厚度为0.1μm-2μm;
在第五外延层6的各个凸台上端面覆盖有阳极8,阳极8由阳极金属与阳极压焊块组成,阳极压焊块覆盖在阳极金属的上表面,厚度为0.1μm-100μm;
在SiC衬底1下端面(背面)覆盖有阴极9,阴极9由阴极金属与阴极压焊块组成,阴极压焊块覆盖在阴极金属的背面,厚度为0.1μm-100μm。
上述的阳极金属、阴极金属、阳极压焊块及阴极压焊块的材料为Ti、Ni、W、Ta、Al、Ag或Au之一,或Ti、Ni、W、Ta、Al、Ag、Au中任意两种或多种的组合。
第五外延层6的各个凸台为平行长条状,叉指结构、圆环形、正方形及渐开线形台面之一,或其组合形状;各凸台的间距为0.1μm-1cm,各凸台的高度为0.1μm-6.1μm,各凸台的高度不小于p+发射区的厚度。
由于上述SiC LTT的短基区杂质浓度在垂直方向自上向下具有降低的变化趋势,本申请的器件结构才称为具有变掺杂短基区的SiC LTT。
实施例1
如图1所示,本实施例1应用于SiC LTT,其主器件元胞结构是,该主器件包括SiC衬底1,衬底1为n型4H-SiC衬底,浓度为2×1018cm-3,厚度为200μm;以及依次沉积在SiC衬底1上的第一外延层2、第二外延层3、第三外延层4、第四外延层5、第五外延层6、覆盖在第四外延层5上表面与第五外延层6侧壁的绝缘介质薄膜7、位于第五外延层6上表面的阳极8、位于SiC衬底1背面的阴极9。
第一外延层2n+缓冲层的材料为n型4H-SiC,掺杂浓度为5×1018cm-3,厚度为2.0μm;第二外延层3p+缓冲层的材料为p型4H-SiC,掺杂浓度为5×1017cm-3,厚度为2.0μm;第三外延层4p-长基区的材料为p型4H-SiC,掺杂浓度为2×1014cm-3,厚度为80μm;
第四外延层5短n基区的材料为n型4H-SiC,厚度为2.0μm,其掺杂浓度分布图如图4所示。其中下半部分,即与第三外延层4上表面相接的部分,其掺杂浓度在垂直方向自下而上呈线性递增分布,且线性区的掺杂浓度范围为1×1015~1×1017cm-3,厚度为1.0μm;上半部分即与第五外延层6相接的部分,其掺杂浓度为均匀分布,掺杂浓度为1×1017cm-3,厚度为1.0μm(短基区总厚度为2.0μm,此处把短基区分为上下两个部分,上下两个部分的厚度分别为1.0μm);
第五外延层6p+发射区的材料为p型4H-SiC,掺杂浓度为2×1019cm-3,厚度为2.5μm;
绝缘介质薄膜7的厚度为0.5μm,阳极8和阴极9的厚度为0.5μm。
实施例2
如图1所示,本实施例2应用于SiC LTT,其主器件元胞结构是,该主器件包括SiC衬底1,衬底1为n型4H-SiC衬底,浓度为2×1018cm-3,厚度为200μm;以及依次沉积在SiC衬底1上的第一外延层2、第二外延层3、第三外延层4、第四外延层5、第五外延层6、覆盖在第四外延层5上表面与第五外延层6侧壁的绝缘介质薄膜7、位于第五外延层6表面的阳极8、位于SiC衬底1背面的阴极9。
第一外延层2n+缓冲层的材料为n型4H-SiC,掺杂浓度为5×1018cm-3,厚度为2.0μm;第二外延层3p+缓冲层的材料为p型4H-SiC,掺杂浓度为5×1017cm-3,厚度为2.0μm;第三外延层4p-长基区的材料为p型4H-SiC,掺杂浓度为2×1014cm-3,厚度为80μm;
第四外延层5短n基区的材料为n型4H-SiC,厚度为2.0μm,其掺杂浓度分布图如图5所示。其中下部分,即与第三外延层4上表面相接的部分,其掺杂浓度在垂直方向自下而上呈线性递增分布,且线性区的掺杂浓度范围为1×1016~1×1017cm-3,厚度为0.5μm;上部分即与第五外延层6相接的部分,其掺杂浓度为均匀分布,掺杂浓度为1×1017cm-3,厚度为1.5μm;(此处厚度分布与实施例1原理相同)。
第五外延层6p+发射区的材料为p型4H-SiC,掺杂浓度为2×1019cm-3,厚度为2.5μm;
绝缘介质薄膜7的厚度为0.5μm,阳极8和阴极9的厚度为0.5μm。
本发明具有变掺杂短基区SiC LTT的性能,通过以下数值模拟进行验证。
使用Sentaurus TCAD软件对上述具有变掺杂短基区的SiC LTT的开通特性进行了数值模拟,模拟中采用的器件元胞结构如图1所示。实施例1的SiC LTT短基区掺杂浓度分布如图4所示,其在纯电阻负载电路上开通过程的电流电压波形见图6,从图6中可以看出,本发明实施例1的开通延迟时间为192.3ns;实施例2的SiC LTT短基区掺杂浓度分布如图5所示,其在纯电阻负载电路上开通过程中的电流电压波形见图7,从图7中可以看出,本发明实施例2的开通延迟时间为214.6ns。两者相对于常规的SiC LTT来说,开通延迟时间得到有效缩短。这是因为变掺杂短基区结构的掺杂浓度在垂直方向自上向下存在下降变化的趋势而引入了感生电场,缩短了空穴的扩散距离,引入漂移输运机制,增强了少子的输运效率,使SiC LTT在波长为330nm的UV LED光触发下的开通延迟时间得到有效缩短。
本发明具有变掺杂短基区的SiC光触发晶闸管,增强了短基区的少子输运效率,有效的缩短了碳化硅光触发晶闸管的开通延迟时间,提高了SiC LTT的光响应强度,为UV LED触发碳化硅光触发晶闸管提供可行的技术方案。

Claims (9)

1.一种具有变掺杂短基区的碳化硅光触发晶闸管,其特征在于:包括SiC衬底(1),在SiC衬底(1)之上制作有第一外延层(2),即n+缓冲层;
在第一外延层(2)之上制作有第二外延层(3),即p+缓冲层;
在第二外延层(3)之上制作有第三外延层(4),即p-长基区;
在第三外延层(4)之上制作有第四外延层(5),即变掺杂n短基区;
在第四外延层(5)之上制作有第五外延层(6),即p+发射区,分为尺寸相同的多个凸台,每个凸台的侧壁为平面;
还包括绝缘介质薄膜(7),绝缘介质薄膜(7)覆盖在第五外延层(6)的各个凸台侧壁、各个凸台之间的第四外延层(5)的上表面,位于各个凸台之间的绝缘介质薄膜(7)的高度低于凸台的上端面;
所述的第四外延层(5)的材料为n型4H-SiC,该第四外延层(5)的厚度为0.2μm-4μm,该第四外延层(5)的上端表面积为1μm2-2000cm2
第四外延层(5)分为两个区域,其中在第四外延层(5)下部分区域中,即与第三外延层(4)相接的部分,杂质浓度自第三外延层(4)与第四外延层(5)相接的位置在竖直方向向上呈连续增长趋势分布,掺杂浓度范围为1×1014-1×1018cm-3,厚度范围为0.1μm-3.9μm;在第四外延层(5)上部分区域中,即与上方的第五外延层(6)相接的部分,杂质浓度在此区域中呈均匀趋势分布,掺杂浓度为1×1015-1×1018cm-3且掺杂浓度不低于第四外延层(5)下部分区域的最高浓度,厚度范围为0.1μm-3.9μm;
在第五外延层(6)的各个凸台上端面覆盖有阳极(8);
在SiC衬底(1)下端面覆盖有阴极(9)。
2.根据权利要求1所述的具有变掺杂短基区的碳化硅光触发晶闸管,其特征在于:所述的SiC衬底(1)的材料为n型4H-SiC,该SiC衬底(1)的厚度为1μm-500μm,该SiC衬底(1)的上端表面积为1μm2-2000cm2,掺杂浓度为1×1014-2×1022cm-3
3.根据权利要求1所述的具有变掺杂短基区的碳化硅光触发晶闸管,其特征在于:所述的第一外延层(2)的材料为n型4H-SiC,该第一外延层(2)的厚度为0.1μm-3μm,该第一外延层(2)的上端表面积为1μm2-2000cm2,掺杂浓度为5×1017-1×1022cm-3
4.根据权利要求1所述的具有变掺杂短基区的碳化硅光触发晶闸管,其特征在于:所述的第二外延层(3)的材料为p型4H-SiC,该第二外延层(3)的厚度为0.1μm-3μm,该第二外延层(3)的上端表面积为1μm2-2000cm2,掺杂浓度为5×1016-1×1022cm-3
5.根据权利要求1所述的具有变掺杂短基区的碳化硅光触发晶闸管,其特征在于:所述的第三外延层(4)的材料为p型4H-SiC,该第三外延层(4)的厚度为1μm-500μm,该第三外延层(4)的上端表面积为1μm2-2000cm2,掺杂浓度为1×1014-5×1016cm-3
6.根据权利要求1所述的具有变掺杂短基区的碳化硅光触发晶闸管,其特征在于:所述的第五外延层(6)的材料为p型4H-SiC,该第五外延层(6)的厚度为0.1μm-6μm,单个凸台的上端表面积为1μm2-2000cm2,掺杂浓度为1×1018-1×1022cm-3
7.根据权利要求1所述的具有变掺杂短基区的碳化硅光触发晶闸管,其特征在于:绝缘介质薄膜(7)的厚度为0.1μm-2μm。
8.根据权利要求1所述的具有变掺杂短基区的碳化硅光触发晶闸管,其特征在于:所述的阳极(8)由阳极金属与阳极压焊块组成,阳极压焊块覆盖在阳极金属的上表面,厚度为0.1μm-100μm;
所述的阴极(9)由阴极金属与阴极压焊块组成,阴极压焊块覆盖在阴极金属的背面,厚度为0.1μm-100μm。
9.根据权利要求1所述的具有变掺杂短基区的碳化硅光触发晶闸管,其特征在于:所述的第五外延层(6)的各个凸台为平行长条状,叉指结构、圆环形、正方形及渐开线形台面之一,或其组合形状;各凸台的间距为0.1μm-1cm,各凸台的高度为0.1μm-6.1μm,各凸台的高度不小于p+发射区的厚度。
CN201810246811.8A 2018-03-23 2018-03-23 一种具有变掺杂短基区的碳化硅光触发晶闸管 Active CN108493243B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810246811.8A CN108493243B (zh) 2018-03-23 2018-03-23 一种具有变掺杂短基区的碳化硅光触发晶闸管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810246811.8A CN108493243B (zh) 2018-03-23 2018-03-23 一种具有变掺杂短基区的碳化硅光触发晶闸管

Publications (2)

Publication Number Publication Date
CN108493243A CN108493243A (zh) 2018-09-04
CN108493243B true CN108493243B (zh) 2021-04-06

Family

ID=63319541

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810246811.8A Active CN108493243B (zh) 2018-03-23 2018-03-23 一种具有变掺杂短基区的碳化硅光触发晶闸管

Country Status (1)

Country Link
CN (1) CN108493243B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109346516A (zh) * 2018-09-17 2019-02-15 西安理工大学 沟槽结隔离放大门极结构及含该结构的SiC光触发晶闸管
CN110783416A (zh) * 2019-11-04 2020-02-11 深圳基本半导体有限公司 基于表面等离激元的光控晶闸管、制作方法及电子设备
CN114361288A (zh) * 2022-01-04 2022-04-15 中国工程物理研究院流体物理研究所 一种大功率碳化硅基光触发多门极半导体开关芯片

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5378912A (en) * 1993-11-10 1995-01-03 Philips Electronics North America Corporation Lateral semiconductor-on-insulator (SOI) semiconductor device having a lateral drift region
CN101228635A (zh) * 2005-07-22 2008-07-23 Abb技术有限公司 功率半导体器件
CN105097908A (zh) * 2014-05-20 2015-11-25 湖北台基半导体股份有限公司 一种超高速脉冲晶闸管及其制造方法
US9349797B2 (en) * 2011-05-16 2016-05-24 Cree, Inc. SiC devices with high blocking voltage terminated by a negative bevel

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8809904B2 (en) * 2010-07-26 2014-08-19 Cree, Inc. Electronic device structure with a semiconductor ledge layer for surface passivation

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5378912A (en) * 1993-11-10 1995-01-03 Philips Electronics North America Corporation Lateral semiconductor-on-insulator (SOI) semiconductor device having a lateral drift region
CN101228635A (zh) * 2005-07-22 2008-07-23 Abb技术有限公司 功率半导体器件
US9349797B2 (en) * 2011-05-16 2016-05-24 Cree, Inc. SiC devices with high blocking voltage terminated by a negative bevel
CN105097908A (zh) * 2014-05-20 2015-11-25 湖北台基半导体股份有限公司 一种超高速脉冲晶闸管及其制造方法

Also Published As

Publication number Publication date
CN108493243A (zh) 2018-09-04

Similar Documents

Publication Publication Date Title
CN110797403B (zh) 一种rc-igbt半导体装置
US7932583B2 (en) Reduced free-charge carrier lifetime device
CN108493243B (zh) 一种具有变掺杂短基区的碳化硅光触发晶闸管
CN109427869B (zh) 一种半导体器件
US20150187678A1 (en) Power semiconductor device
CN103383957B (zh) 一种逆导型igbt器件
CN111146274B (zh) 一种碳化硅沟槽igbt结构及其制造方法
CN107579115B (zh) 一种具有双层薄n基区的碳化硅光触发晶闸管及制作方法
CN108717945B (zh) 一种具有NiO/SiC异质发射结的SiC光触发晶闸管
CN108574016A (zh) 一种超结结构的碳化硅dsrd器件及脉冲功率发生器
CN107516670B (zh) 一种具有高电流上升率的栅控晶闸管
CN117219665A (zh) 一种门极换流晶闸管芯片及晶闸管
CN113054012B (zh) 绝缘栅双极晶体管及其制造方法
CN103872108A (zh) 一种igbt结构及其制备方法
CN107516669B (zh) 一种igbt器件
JP3885616B2 (ja) 半導体装置
CN116093152A (zh) 半导体器件
CN112216746B (zh) 碳化硅半导体器件
Rahimo et al. An assessment of modern IGBT and anti-parallel diode behaviour in hard-switching applications
Long et al. The next generation 1200V Trench Clustered IGBT technology with improved trade-off relationship
CN112736134A (zh) 碳化硅pnpn晶闸管注入型igbt器件
CN215418187U (zh) 一种反馈控制极结构的晶闸管
CN114242771B (zh) 一种光增强碳化硅功率器件导通特性的结构
CN110854208B (zh) 一种含埋层结构的碳化硅PiN二极管
CN110797404B (zh) 一种rc-igbt半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant