CN108574016A - 一种超结结构的碳化硅dsrd器件及脉冲功率发生器 - Google Patents
一种超结结构的碳化硅dsrd器件及脉冲功率发生器 Download PDFInfo
- Publication number
- CN108574016A CN108574016A CN201810330360.6A CN201810330360A CN108574016A CN 108574016 A CN108574016 A CN 108574016A CN 201810330360 A CN201810330360 A CN 201810330360A CN 108574016 A CN108574016 A CN 108574016A
- Authority
- CN
- China
- Prior art keywords
- doped
- region
- dsrd
- energy storage
- silicon carbide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 70
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 68
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 238000001465 metallisation Methods 0.000 claims abstract description 17
- 238000004146 energy storage Methods 0.000 claims description 57
- 239000003990 capacitor Substances 0.000 claims description 33
- 230000001965 increasing effect Effects 0.000 claims description 19
- 238000009826 distribution Methods 0.000 claims description 17
- 230000005684 electric field Effects 0.000 claims description 16
- 230000015556 catabolic process Effects 0.000 claims description 15
- 239000012535 impurity Substances 0.000 claims description 6
- 230000009471 action Effects 0.000 claims description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 3
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- 239000002019 doping agent Substances 0.000 claims 1
- 230000002459 sustained effect Effects 0.000 claims 1
- 239000000463 material Substances 0.000 description 26
- 238000011084 recovery Methods 0.000 description 13
- 239000004065 semiconductor Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000005086 pumping Methods 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005685 electric field effect Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000000746 purification Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000000581 reactive spray deposition Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 239000010865 sewage Substances 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8613—Mesa PN junction diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Composite Materials (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明公开一种超结结构的碳化硅DSRD器件及脉冲功率发生器，包括：金属化阳极、高掺杂P+区、Pbase区、多个柱形高掺杂P区、多个柱形高掺杂N区、N+型衬底以及金属化阴极；金属化阴极位于N+型衬底下表面；多个柱形高掺杂P区和多个柱形高掺杂N区位于N+型衬底上表面，且柱形高掺杂P区和柱形高掺杂N区交替排布，柱形高掺杂P区位于柱形高掺杂N区的两侧，并与柱形高掺杂N区形成超结结构；Pbase区位于多个柱形高掺杂P区和多个柱形高掺杂N区的上表面，高掺杂P+区位于Pbase区的正上方，并与Pbase区接触，高掺杂P+区的上表面与金属化阳极接触。本发明提供的脉冲功率发生器的输出效率更高、输出电压更大、重复工作频率更高。
Description
技术领域
本发明涉及半导体技术领域，更具体地，涉及一种超结结构的碳化硅SiC漂移阶跃恢复二极管(Drift Step Recovery Diode，DSRD)器件及脉冲功率发生器。
背景技术
脉冲功率技术是指能量在相对较长的时间内存储起来，然后通过快速开关将此能量在很短的时间释放到负载上，产生高功率电脉冲的电物理技术，在电磁炮、高功率微波、核物理技术、污水净化等领域有广泛应用；现有技术中的脉冲功率发生器的储能方式多以电容储能和电感储能为主，传统的多采用火花隙开关，赝火花开关和触发真空开关作为放电开关。在开关连续关断的过程中，开关必须具有很高的关断频率，和极短的反向恢复时间，同时能承受较高的dV/dt。
随着近些年来半导体脉冲功率开关发展迅速，越来越多的半导体开关被应用到脉冲功率应用上，如晶闸管、绝缘栅双极性晶体管(IGBT)、反向开关晶体管(RSD)。传统气体开关的耐压高，通流大，但开关重复频率低；晶闸管器件功率容量大，但是很难承受过高的电流上升率，为此很少用于主开关；IGBT可承受高频率开关，耐压高，通流能力强，但是价格相对昂贵。RSD能耐高压，通流能力强，但是开关工作频率低，制作工艺复杂，成本高。
低功耗和耐高压是脉冲功率器件的两个基本特性。提高功率二极管性能通常有三种思路：控制少子寿命；改善器件结构；采用新型的半导体材料。通常利用金和铂的扩散采用高能电子辐照等引入复合中心的方法减少载流子寿命，进而减少器件正向导通时储存的电荷量，从而获得较快的开关速度，但这样会造成器件的硬恢复特性，漏电流增大。因此采用新结构和新材料成为提高器件性能的主要途径。
在新材料方面，硅(Si)基功率器件的性能已经十分接近硅材料的极限，所以很难再提高。碳化硅(SiC)材料作为典型的第三代宽禁带半导体材料，具有高热导率、高电子饱和速度和高临界击穿电场，能满足高温、大电流、高频及强辐射工况下的应用。所以SiC是功率半导体领域继Si材料之后的首选材料。
在新结构方面，增大器件的耐压通常的方法是增加漂移区厚度和减小漂移区掺杂浓度，但这样也会增大器件的正向导通电阻，增大功耗。如果要保持低功耗就需要提高掺杂浓度，这样又会降低耐压。这本身就是一个矛盾。陈星弼教授提出了一种超结结构(SuperJunction，SJ)，即用交替的高掺杂的pn结替换原来低掺杂的漂移区，横向电场的引入使纵向电场因二维电场效应由三角形或梯形分布变为矩形分布，从而打破了硅极限，改善了导通电阻RON和击穿电压VB之间的关系：RON∝BV 1.32。
功率半导体器件作为开关来讲，其基本要求是高耐压，低导通电阻和高开关速度。因此，现在如今的器件朝着两个重要的发展那方向：一是遵循传统功率半导体器件的发展轨迹，器件既耐高压，又具有较低导通电阻。二是向低导通电阻并具有优良开关特性的方向发展。这导致器件都具有一定的局限性，往往很难同时满足高耐压、低导通电阻和高开关速度。
综上，现有脉冲功率发生器很难同时兼顾高电压、高dv/dt、高重复频率以及低损耗等重要特性。
发明内容
针对现有技术的缺陷，本发明的目的在于解决现有脉冲功率发生器很难同时兼顾高电压、高dv/dt、高重复频率以及低损耗等重要特性的技术问题。
为实现上述目的，第一方面，本发明提供一种超结结构的碳化硅DSRD器件，包括：金属化阳极、高掺杂P+区、Pbase区、多个柱形高掺杂P区、多个柱形高掺杂N区、N+型衬底以及金属化阴极；
所述金属化阴极位于N+型衬底下表面；多个柱形高掺杂P区和多个柱形高掺杂N区位于N+型衬底上表面，且柱形高掺杂P区和柱形高掺杂N区交替排布，柱形高掺杂P区位于柱形高掺杂N区的两侧，并与柱形高掺杂N区形成超结结构；所述Pbase区位于多个柱形高掺杂P区和多个柱形高掺杂N区的上表面，所述高掺杂P+区位于Pbase区的正上方，并与Pbase区接触，高掺杂P+区的上表面与金属化阳极接触。
其中，该器件结构均由SiC材料制成。
可选地，所述柱形高掺杂P区的厚度与柱形高掺杂N区的厚度相等，其厚度主要决定整个碳化硅DSRD器件能承受的最大耐压值。
可选地，所述柱形高掺杂P区和柱形高掺杂N区在横向形成了pn结；当金属化阳极接正电位，金属化阴极接零电位时，正向导通电阻随掺杂浓度的增加而减小。柱形高掺杂P区和柱形高掺杂N区形成的横向pn结耗尽区的宽窄和掺杂浓度有关，浓度越高，耗尽区越窄，浓度越低，耗尽区越宽，但当掺杂过高时，继续增加浓度值，耗尽区宽度基本不变，其对正向导通电阻的影响较小。随着正向电压不断增大，p柱和n柱之间形成的pn结正偏，耗尽区变窄，有效电流导通区域变大，为电流提供良好通路，减小导通电阻。当金属化阳极接负电位，金属化阴极接零电位时，柱形高掺杂N区的正电荷沿横向产生终止于柱形高掺杂P区的电场，在该电场作用下，空穴从柱形高掺杂P区扩散到柱形高掺杂N区，电子从柱形高掺杂N区漂移到柱形高掺杂P区，当高掺杂柱形P区和高掺杂柱形N区相互作用，达到电荷平衡时，漂移层完全耗尽，超结结构的电场从传统的三角形分布或梯形分布变成矩形分布，分布均匀，使击穿电压近似正比于柱形高掺杂P区和柱形高掺杂N区的掺杂浓度，提高柱形高掺杂P区和柱形高掺杂N区的厚度可进一步提高击穿电压。
可选地，所述的高掺杂P+区和Pbase区可掺入的杂质为正三价的硼。
可选地，所述柱形高掺杂N区掺入的杂质为正五价的磷。
第二方面，本发明提供一种基于上述第一方面所述的碳化硅DSRD器件的脉冲功率发生器，包括：第一供电电源Vee、第二供电电源Vff、MOS控制开关管Q1、第一储能电感L1、第二储能电感L2、第三储能电感L3、肖特基二极管D、第一电阻R1、第二电阻R2、超结结构碳化硅DSRD、第一储能电容C1以及第二储能电容C2；所述MOS控制开关管Q1的栅极G接驱动信号，源极S接地，漏极D分别与第一储能电感L1的一端、第一储能电容C1的一端、第二电阻R2的一端以及肖基特二极管D的阳极相连；第一储能电感L1的另一端与第一供电电源Vee相连，第一储能电容C1的另一端接地，第二电阻R2的另一端和肖基特二极管D的阴极均与第二储能电感L2的一端相连，第二储能电感L2的另一端与分别与第三储能电感L3的一端和超结结构碳化硅DSRD的阴极相连，超结结构碳化硅DSRD的阳极与第二供电电源Vff相连；第三储能电感L3的另一端与第二储能电容C2的一端相连，第二储能电容C2的另一端与第一电阻R1的一端相连，第一电阻R1的另一端接地。
可选地，脉冲功率发生器的工作过程为：第一阶段，驱动信号为低电平时，MOS控制开关管Q1是断开的，第一储能电容C1和第二储能电容C2分别被充电到Vee和Vff；第二阶段，驱动信号为高电平时，MOS控制开关管Q1是闭合的，第一供电电源Vee给第一储能电感L1充电，导致通过第一储能电感L1的电流增加，第一储能电感L1的电流由MOS控制开关管Q1导通的持续时间确定；此时，第二供电电源Vff、超结结构碳化硅DSRD、第二储能电感L2、第二电阻R2到地组成回路，超结结构碳化硅DSRD正向导通，若超结结构碳化硅DSRD的正向电阻是可以忽略的，第二电阻R2的正向开通电流为：
其中，表示MOS开关管闭合时，漏源极之间的导通电阻，T2代表时间常数，
第三阶段，驱动信号为低电平，MOS控制开关管Q1是断开的，导致第一储能电感L1被放电到第一储能电容C1，然后通过肖基特二极管D和第二储能电感L2来反向超结结构碳化硅DSRD，慢慢去除先前在超结结构碳化硅DSRD中积累的正向电荷，当累计的正向电荷被完全去除时，超结结构碳化硅DSRD迅速断开电流；当超结结构碳化硅DSRD断开后，产生的脉冲电压迅速转换在负载R1上；
此后将驱动信号持续变换为高低电平，以此来控制MOS控制开关管Q1的断开和闭合，从而触发超结结构碳化硅DSRD的开通和关断，为此在负载上不断产生脉冲电压。
可选地，所述MOS控制开关管Q1的关断频率，决定整个脉功率发生器的工作频率和功率。
可选地，第三储能电感L3和第二储能电容C2用于对负载R1进行阻抗匹配，保证输出的脉冲信号全部转换到负载R1上，所述负载R1还可以由其他需要接受脉冲信号的负载替代。
总体而言，通过本发明所构思的以上技术方案与现有技术相比，具有以下有益效果：
1、本发明提供的超结结构的SiC DSRD器件及脉冲功率发生器，由于柱形高掺杂P区和柱形高掺杂N区为电流提供良好通路，减小导通电阻，从而减小DSRD器件开关损耗，所以基于超结结构的SiC DSRD的脉冲功率发生器的输出效率更高。
2、本发明提供的超结结构的SiC DSRD器件及脉冲功率发生器，由于提高柱型高掺杂P区和柱形高掺杂N漂移区的厚度可进一步提高超结结构的SiC DSRD器件的击穿电压，所以基于超结结构的SiC DSRD的脉冲功率发生器的输出电压更大。
3、本发明提供的超结结构的SiC DSRD器件及脉冲功率发生器，由于采用SiC材料能使器件导热性更好、击穿电压更高，开关工作速度更快，所以基于超结结构的SiC DSRD的脉冲功率发生器的重复工作频率更高。
附图说明
图1为本发明提供的超结结构的碳化硅DSRD器件的结构示意图；
图2为本发明提供的一种脉冲功率发生器电路结构示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
图1为本发明提供的超结结构的碳化硅DSRD器件的结构示意图，如图1所示，包括：金属化阳极1、高掺杂P+区2、Pbase区3、柱形高掺杂P区4、柱形高掺杂N区5、N+型衬底6和金属化阴极7。
其中，金属化阴极7位于N+型衬底6下表面；柱形高掺杂P区4和柱形高掺杂N区5位于N+型衬底6上表面；柱形高掺杂P区4位于柱形高掺杂N区5两侧，并与柱形高掺杂N区5形成超结结构。Pbase区3位于柱形高掺杂P区4和柱形高掺杂N区5的上表面，所述高掺杂P+区2位于Pbase区3的正上方，并与Pbase区3接触，高掺杂P+区2的上表面与金属化阳极1接触。
具体地，N+型衬底6的厚度一般为350um；柱形高掺杂P区4的厚度与柱形高掺杂N区5的厚度相等，该层厚度主要决定整个碳化硅DSRD器件能承受的最大耐压值。
与现有技术中的SiC DSRD相比，原来低掺杂的N漂移区由柱形高掺杂P区4和柱形高掺杂N区5交替形成超结结构替换而成。
可选地，金属化阳极1采用的材料为金属铝Al。
可选地，高掺杂P+区2和Pbase区3可掺入的杂质为正三价的硼。
可选地，柱形高掺杂N区5掺入的杂质为正五价的磷。
可选地，金属化阴极7所采用的材料是金属银Ag。
本发明所提供的超结结构的碳化硅DSRD器件，属于一种断路型开关，工作原理是基于高反压下的等离子体离化波理论，可以实现纳秒级时间内关断。
开始，金属化阳极1接正电位，金属化阴极7接零电位，几百纳秒之后，在Pbase区3与柱形高掺杂N区5的界面附近形成一个很薄但密度很高的等离子层，在远离Pbase区3与柱形高掺杂N区5的界面区域，由于存在双极漂移波，也会产生等离子体。互换金属化阳极1和金属化阴极7的电位，电子空穴对向与前一阶段相反方向运动，短时间后，反向电流中断，Pbase区3与柱形高掺杂N区5的界面附近形成空间电荷区，且向N+型衬底6方向移动。与此同时，在N+型衬底6与柱形高掺杂N区5边界也会形成双极漂移波，移动方向与空间电荷区相反。当N+型衬底6柱形与高掺杂N区5边界形成的双极漂移波与Pbase区3与柱形高掺杂N区5的界面附近形成的空间电荷区相遇时，等离子体层被耗尽，之后，空间电荷区的运动速度完全由多子决定，器件快速关断，如果在器件两端并联上负载电阻，在负载上可以形成一个快速的高压脉冲。
除此之外，本发明的特别之处在于，还包含柱形高掺杂P区4和柱形高掺杂N区5形成的超结结构，该结构在器件工作时的原理如下：柱形高掺杂P区4和柱形高掺杂N区5在横向形成了pn结，当金属化阳极1接正电位，金属化阴极7接零电位时，正向导通电阻随掺杂浓度的增加而减小。柱形高掺杂P区4和柱形高掺杂N区5形成的横向pn结耗尽区的宽窄和掺杂浓度有关，浓度越高，耗尽区越窄，浓度越低，耗尽区越宽，但当掺杂过高时，继续增加浓度值，耗尽区宽度基本不变，其对正向导通电阻的影响较小。随着正向电压不断增大，p柱和n柱之间形成的pn结正偏，耗尽区变窄，有效电流导通区域变大，为电流提供良好通路，减小导通电阻。当金属化阳极1接负电位，金属化阴极7接零电位时，柱形高掺杂N区5的正电荷沿横向产生终止于柱形高掺杂P区4的电场，在该电场作用下，空穴从柱形高掺杂P区4扩散到柱形高掺杂N区5，电子从柱形高掺杂N区5漂移到柱形高掺杂P区4，当高掺杂柱形P区4和高掺杂柱形N区相互作用，达到电荷平衡时，漂移层完全耗尽，超结结构的电场从传统的三角形分布或梯形分布变成矩形分布，分布均匀，使击穿电压近似正比于柱形高掺杂P区4和柱形高掺杂N区5的掺杂浓度。提高柱形高掺杂P区4和柱形高掺杂N区5的厚度可进一步提高击穿电压。其中，柱形高掺杂P区4和柱形高掺杂N区5也可称为漂移区。
在一个更具体的示例中，上述超结结构的碳化硅DSRD器件的主要制备工艺步骤如下：
1、单晶硅准备，采用N型重掺杂单晶硅作为N+型衬底6。
2、外延生长一定厚度和掺杂浓度的柱形高掺杂N区5。
3、光刻，进行P柱刻蚀，填充P型外延，进行CMP，形成柱形高掺杂P区4。
4、P型杂质注入与推阱，形成Pbase区3；P型重掺杂注入，形成高掺杂P+区2。
5、阳极金属化。在整个器件表面溅射一层金属铝，形成金属化阳极1。
6、N+型衬底6下表面金属化，形成金属化阴极7。
需要说明的是，就材料上的改进而言：本发明采用SiC材料，相比Si材料的优势如下：
1、提高DSRD器件的反向耐压：器件的反向耐压值与器件材料有关，SiC作为一种宽禁带半导体材料，在相同反压下，其击穿电场强度比Si高10倍。
2、提高DSRD器件的工作温度：SiC材料的热稳定性好，热导率高，SiC器件的工作温度可以达到600℃，而一般的Si材料器件在250℃左右。
3、降低开关损耗、提高开关频率：采用Si材料的DSRD在提高器件阻断电压时，必须增加器件的漂移区宽度，这会使其内阻迅速增大，压降增高，损耗增大；在高频场合中，当开关频率增加时，开关损耗亦随之增大。SiC材料的内阻仅是Si片的百分之一，内阻越更，通态压降更小，损耗更小，所以SiC材料能有效降低DSRD的开关损耗并提高开关频率。
4、提高器件耐流能力，使器件更加适用于大电流高功率领域：对DSRD器件而言，其反向电流Ir＝qvnsNd，其中，Nd指掺杂浓度，vns指饱和漂移速度，SiC的饱和漂移电子速率为2.0*107cm/s，大于Si的饱和电子速率1.0*107cm/s，所以采用SiC材料的DSRD的反向电流峰值比Si更大。
5、减小电流截止时间toff，增大开关频率：DSRD的电流截止时间toff＝WSCR/vns，其中，WSCR为空间电荷区SCR的宽度，vns为空间电荷区SCR移动的饱和速度。SiC的饱和漂移电子速率为2.0*107cm/s，Si的饱和电子速率为1.0*107cm/s，所以采用SiC材料可以减小电流电流截止时间toff，加快开关速度，增大开关频率。
6、使恢复特性更硬：Sr＝tf/td称为恢复特性的软度，Sr越大，恢复特性越软。其中td叫做延迟时间，指反向电流从0增大到反向峰值的时间；tf叫做电流下降时间，指反向电流从反向峰值减小到反向电流变化率接近于0(有的标准定为降至25％峰值)的时间。对于DSRD而言，电流下降时间tf就是电流截止时间toff，通过前面我们已经知道，采用SiC材料的DSRD的电流电流截止时间toff更小，所以，SiC材料的Sr更小，恢复特性更硬。
需要说明的是，本发明提出的超结结构的SiC DSRD器件，相比现有技术引入了一种新的结构—超结，当金属化阳极1接负电位，金属化阴极7接零电位时，柱形高掺杂N区5的正电荷沿横向产生终止于柱形高掺杂P区4的电场，在该电场作用下，空穴从柱形高掺杂P区4扩散到柱形高掺杂N区5，电子从柱形高掺杂N区5漂移到柱形高掺杂P区4，当高掺杂柱形P区4和高掺杂柱形N区相互作用，达到电荷平衡时，漂移层完全耗尽，超结结构的电场从传统的三角形分布或梯形分布变成矩形分布，分布均匀，使击穿电压近似正比于掺杂浓度。从外部看，超结结构的等效电荷密度就被降低，所以即使漂移区掺杂较重，也能做到与轻掺杂的单一漂移区相同的电压，即可提高击穿电压VB。提高漂移区的厚度可进一步提高击穿电压。当金属化阳极1接正电位，金属化阴极7接零电位时，器件导通，柱形高掺杂P区4和柱形高掺杂N区5为电流提供良好通路，减小导通电阻，从而减小开关损耗。
另外，本发明提出的超结结构的SiC DSRD器件在脉冲功率领域的应用中，比如脉冲发生器，由于比常规的Si DSRD具有更高的耐压，所以可以减少开关的使用数目从而减少装置的体积、降低装置成本，同时也有利于器件的微型化发展。
超结结构的SiC DSRD器件又可称为超结二极管，其本身也是半导体开关，所以，超结二极管同样也具有脉冲功率开关的特性。相比其它的软恢复二极管，超结二极管为硬恢复二极管，其PN结经过特殊的掺杂设计，使其断路时能承受较高的电压，因而功率容量较大；同时由于超结二极管的偏置以及恢复速度均较快，原则上只要在开关能够承受的功耗内，它可以工作在很高的重频状态，反向恢复时间极短(纳秒级)，同时能够承受较高的dV/dt特性。为此，根据其特性，可以设计出一款脉冲功率发生器。
图2为本发明提供的一种脉冲功率发生器电路结构示意图，如图2所示，包括：驱动单元(Drive circuit)、主电路单元(Main circuit)和输出负载(Load)单元。
驱动单元由FPGA作为控制系统，TX-KB303作为驱动芯片，用来驱动MOS管。
主电路单元包括：MOS控制开关，通过开关状态的切换来控制主电路的工作模式，从而实现对超结二极管的关断；超结二极管元正向开通电路由电源电感和电阻构成；超结二极管断开电路由电源、电感、电容、普通二极管构成，普通二极管是实现超结二极管的快速放电；输出负载单元中的电容、电感是实现阻抗匹配，以促使电路输出全部转化到负载上。依据此本发明便能设计出一款基于一种基于超结结构的漂移阶跃超快恢复二极管的脉冲功率发生器。
具体地，如图2所示，主电路由供电电源Vee和Vff，MOS控制开关管Q1，储能电感L1、L2、L3，肖基特二极管D，电阻R1、R2，储能电容C1、C2以及超结二极管组成。其中电感L3、电容C2、电阻R1共同构成负载输出端。
MOS控制开关管为该信号发生器的核心器件，该MOS为三端器件，栅极G接到驱动电路的信号输出端，源极S接地，漏极D与电感L1、电容C1、电阻R2和二极管D的阳极相连。电感L1另一端与主供电电源Vee相连；电感L2一端与电阻R2、二极管D的阴极相连，另一端与电感L3、超结二极管的阴极相连；超结二极管另一端则与其开通电源Vff相连。电容C2一端与L2相连，另一端与电阻R1相连；电阻R1的另一端接地。电容C1、C2均为无极性电解电容。
可选地，MOS控制开关管可以为N沟道MOS型号为C2M0160120D的开关管，最大栅源电压为1200V，开关延迟时间为16ns。
其中，R2的作用是平衡超结二极管在正向方向上的充电，与反向方向相比。二极管D提供了在MOS关断后电容C1快速放电的装置。
初始条件下，驱动电路输出为低电平，MOS开关Q1是断开的，整个电路没有电流流过。电容C1和C2分别被充电到Vee和Vff。
接下来，驱动电路输出高电平，MOS开关Q1是闭合的，电源Vee给L1充电，导致通过L1的电流增加，线圈L1将被充电电流由MOS导通的持续时间确定。
此时便有回路Vff、超结二极管、L2、R2到地，此时超结二极管正向导通，若超结二极管的正向电阻是可以忽略的，我们通过R2获得正向开通电流：
其中，表示MOS开关管闭合时，漏源极之间的导通电阻，T2代表时间常数，
在下一个阶段，驱动电路输出低电平，MOS开关Q1是断开的，导致L1被放电到C1，然后通过二极管D和电感L2来反向超结二极管，因此去除先前在超结二极管中积累的正向电荷，当累计的正向电荷被完全去除时，超结二极管迅速断开电流。当超结二极管断开后，产生的脉冲电压迅速转换在负载上。此后驱动电路持续不断的输出高低电平，以此来控制开关MOS管Q1的光断，从而触发超结二极管的开通和关断，为此在负载上不断产生脉冲电压。
超结二极管在电路中的作用：在第一阶段，MOS管断开，整个电路不工作；第二个阶段，MOS管导通，超结二极管正向导通，并产生正向电流脉冲偏置，由于载流子的扩散运动，在pn附近出现一个很薄且密度很高的等离子层，从而实现了电子抽运过程。第三个阶段，MOS管断开，由于上个阶段抽运电荷的存在，此时超结二极管反向导通，C1通过二极管D、电感L2和超结二极管放电，此时负载无电流流过。当反向电流达到峰值时，抽运电荷刚好被耗尽，此时超结二极管断路，电流转向负载R1。而超结二极管断路的时间也就是负载上脉冲电压上升时间，为此脉冲电压的陡度由超结二极管决定，同时输出脉冲频率等级也由超结二极管决定。
峰值负载电压为：U＝R1*I超结二极管。
开关MOS管Q1的关断频率，也就直接决定整个基于超快结构的漂移阶跃超快恢复二极管的脉功率发生器的工作频率和功率。
可选地，电感L1的电感值可以为75nH、电感L2的电感值可以为65nH、电感L3的电感值可以为45nH；电容C1的容值可以为0.1uF、电容C2的容值可以为1uF，两个电容的耐受电压均为1200V；电阻R1的阻值可以为50Ω、电阻R2的阻值可以为20Ω。二极管D的型号可以为IXYS DSEI12-10A的开关二极管，峰值反向重复电压为1000V，最大正向压降为2.7V，峰值反向恢复时间为60ns，最大连续正向电流为12V。
本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (9)
1.一种超结结构的碳化硅DSRD器件，其特征在于，包括：金属化阳极、高掺杂P+区、Pbase区、多个柱形高掺杂P区、多个柱形高掺杂N区、N+型衬底以及金属化阴极；
所述金属化阴极位于N+型衬底下表面；多个柱形高掺杂P区和多个柱形高掺杂N区位于N+型衬底上表面，且柱形高掺杂P区和柱形高掺杂N区交替排布，柱形高掺杂P区位于柱形高掺杂N区的两侧，并与柱形高掺杂N区形成超结结构；
所述Pbase区位于多个柱形高掺杂P区和多个柱形高掺杂N区的上表面，所述高掺杂P+区位于Pbase区的正上方，并与Pbase区接触，高掺杂P+区的上表面与金属化阳极接触。
2.根据权利要求1所述的碳化硅DSRD器件，其特征在于，所述柱形高掺杂P区的厚度与柱形高掺杂N区的厚度相等，其厚度主要决定整个碳化硅DSRD器件能承受的最大耐压值。
3.根据权利要求2所述的碳化硅DSRD器件，其特征在于，所述柱形高掺杂P区和柱形高掺杂N区在横向形成了pn结；
当金属化阳极接正电位，金属化阴极接零电位时，碳化硅DSRD器件导通，柱形高掺杂P区和柱形高掺杂N区为电流提供良好通路，减小导通电阻；
当金属化阳极接负电位，金属化阴极接零电位时，柱形高掺杂N区的正电荷沿横向产生终止于柱形高掺杂P区的电场，在该电场作用下，空穴从柱形高掺杂P区扩散到柱形高掺杂N区，电子从柱形高掺杂N区漂移到柱形高掺杂P区，当高掺杂柱形P区和高掺杂柱形N区相互作用，达到电荷平衡时，漂移层完全耗尽，超结结构的电场从传统的三角形分布或梯形分布变成矩形分布，分布均匀，使击穿电压近似正比于柱形高掺杂P区和柱形高掺杂N区的掺杂浓度，提高柱形高掺杂P区和柱形高掺杂N区的厚度可进一步提高击穿电压。
4.根据权利要求1所述的碳化硅DSRD器件，其特征在于，所述的高掺杂P+区和Pbase区可掺入的杂质为正三价的硼。
5.根据权利要求1所述的碳化硅DSRD器件，其特征在于，所述柱形高掺杂N区掺入的杂质为正五价的磷。
6.一种基于权利要求1至5所述的碳化硅DSRD器件的脉冲功率发生器，其特征在于，包括：第一供电电源Vee、第二供电电源Vff、MOS控制开关管Q1、第一储能电感L1、第二储能电感L2、第三储能电感L3、肖特基二极管D、第一电阻R1、第二电阻R2、超结结构碳化硅DSRD、第一储能电容C1以及第二储能电容C2；
所述MOS控制开关管Q1的栅极G接驱动信号，源极S接地，漏极D分别与第一储能电感L1的一端、第一储能电容C1的一端、第二电阻R2的一端以及肖基特二极管D的阳极相连；
第一储能电感L1的另一端与第一供电电源Vee相连，第一储能电容C1的另一端接地，第二电阻R2的另一端和肖基特二极管D的阴极均与第二储能电感L2的一端相连，第二储能电感L2的另一端与分别与第三储能电感L3的一端和超结结构碳化硅DSRD的阴极相连，超结结构碳化硅DSRD的阳极与第二供电电源Vff相连；
第三储能电感L3的另一端与第二储能电容C2的一端相连，第二储能电容C2的另一端与第一电阻R1的一端相连，第一电阻R1的另一端接地。
7.根据权利要求6所述的脉冲功率发生器，其特征在于，所述脉冲功率发生器的工作过程为：第一阶段，驱动信号为低电平时，MOS控制开关管Q1是断开的，第一储能电容C1和第二储能电容C2分别被充电到Vee和Vff；
第二阶段，驱动信号为高电平时，MOS控制开关管Q1是闭合的，第一供电电源Vee给第一储能电感L1充电，导致通过第一储能电感L1的电流增加，第一储能电感L1的电流由MOS控制开关管Q1导通的持续时间确定；
此时，第二供电电源Vff、超结结构碳化硅DSRD、第二储能电感L2、第二电阻R2到地组成回路，超结结构碳化硅DSRD正向导通，若超结结构碳化硅DSRD的正向电阻是可以忽略的，第二电阻R2的正向开通电流为：
其中，表示MOS开关管闭合时，漏源极之间的导通电阻，T2代表时间常数，
第三阶段，驱动信号为低电平，MOS控制开关管Q1是断开的，导致第一储能电感L1被放电到第一储能电容C1，然后通过肖基特二极管D和第二储能电感L2来反向超结结构碳化硅DSRD，慢慢去除先前在超结结构碳化硅DSRD中积累的正向电荷，当累计的正向电荷被完全去除时，超结结构碳化硅DSRD迅速断开电流；当超结结构碳化硅DSRD断开后，产生的脉冲电压迅速转换在负载R1上；
此后将驱动信号持续变换为高低电平，以此来控制MOS控制开关管Q1的断开和闭合，从而触发超结结构碳化硅DSRD的开通和关断，为此在负载上不断产生脉冲电压。
8.根据权利要求7所述的脉冲功率发生器，其特征在于，所述MOS控制开关管Q1的关断频率，决定整个脉功率发生器的工作频率和功率。
9.根据权利要求7所述的脉冲功率发生器，其特征在于，第三储能电感L3和第二储能电容C2用于对负载R1进行阻抗匹配，保证输出的脉冲信号全部转换到负载R1上，所述负载R1还可以由其他需要接受脉冲信号的负载替代。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810330360.6A CN108574016A (zh) | 2018-04-13 | 2018-04-13 | 一种超结结构的碳化硅dsrd器件及脉冲功率发生器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810330360.6A CN108574016A (zh) | 2018-04-13 | 2018-04-13 | 一种超结结构的碳化硅dsrd器件及脉冲功率发生器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108574016A true CN108574016A (zh) | 2018-09-25 |
Family
ID=63574716
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810330360.6A Pending CN108574016A (zh) | 2018-04-13 | 2018-04-13 | 一种超结结构的碳化硅dsrd器件及脉冲功率发生器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108574016A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109065636A (zh) * | 2018-08-22 | 2018-12-21 | 电子科技大学 | 一种漂移阶跃恢复二极管 |
| CN109411346A (zh) * | 2018-12-10 | 2019-03-01 | 泉州臻美智能科技有限公司 | 肖特基二极管及其制造方法 |
| CN110112209A (zh) * | 2019-06-10 | 2019-08-09 | 洛阳鸿泰半导体有限公司 | 一种基于三维半导体晶圆的快恢复二极管结构 |
| CN112071898A (zh) * | 2020-09-03 | 2020-12-11 | 华中科技大学 | 一种快速离化器件及其制备方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6673679B1 (en) * | 1999-01-11 | 2004-01-06 | Fuji Electric Co., Ltd. | Semiconductor device with alternating conductivity type layer and method of manufacturing the same |
| CN103489927A (zh) * | 2013-09-10 | 2014-01-01 | 西安理工大学 | 一种快速软恢复功率开关二极管及其制备方法 |
-
2018
- 2018-04-13 CN CN201810330360.6A patent/CN108574016A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6673679B1 (en) * | 1999-01-11 | 2004-01-06 | Fuji Electric Co., Ltd. | Semiconductor device with alternating conductivity type layer and method of manufacturing the same |
| CN103489927A (zh) * | 2013-09-10 | 2014-01-01 | 西安理工大学 | 一种快速软恢复功率开关二极管及其制备方法 |
Non-Patent Citations (2)
| Title |
|---|
| LEV M. MERENSKY ETL: "A Low-Jitter 1.8-kV 100-ps Rise-Time 50-kHz Repetition-Rate Pulsed-Power Generator", 《IEEE TRANSACTIONS ON PLASMA SCIENCE》 * |
| PAVEL IVANOV ETL: "Electrical Performance of 4H-SiC Based Drift Step Recovery Diodes", 《MATERIALS SCIENCE FORUM》 * |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109065636A (zh) * | 2018-08-22 | 2018-12-21 | 电子科技大学 | 一种漂移阶跃恢复二极管 |
| CN109411346A (zh) * | 2018-12-10 | 2019-03-01 | 泉州臻美智能科技有限公司 | 肖特基二极管及其制造方法 |
| CN110112209A (zh) * | 2019-06-10 | 2019-08-09 | 洛阳鸿泰半导体有限公司 | 一种基于三维半导体晶圆的快恢复二极管结构 |
| CN112071898A (zh) * | 2020-09-03 | 2020-12-11 | 华中科技大学 | 一种快速离化器件及其制备方法 |
| CN112071898B (zh) * | 2020-09-03 | 2022-08-30 | 华中科技大学 | 一种快速离化器件及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108574016A (zh) | 一种超结结构的碳化硅dsrd器件及脉冲功率发生器 | |
| US7332749B2 (en) | Junction-gate type static induction thyristor and high-voltage pulse generator using such junction-gate type static induction thyristor | |
| CN109427869B (zh) | 一种半导体器件 | |
| CN103208531B (zh) | 一种快恢复二极管frd芯片及其制作方法 | |
| CN109065621B (zh) | 一种绝缘栅双极晶体管及其制备方法 | |
| CN102169892B (zh) | 一种增强型平面绝缘栅双极型晶体管 | |
| CN111048594B (zh) | 一种集成快恢复二极管的SiC功率器件 | |
| CN111146274B (zh) | 一种碳化硅沟槽igbt结构及其制造方法 | |
| CN105826399A (zh) | 一种多混合结构的软快恢复二极管及其制备方法 | |
| CN102723363A (zh) | 一种vdmos器件及其制作方法 | |
| CN112038401A (zh) | 一种绝缘栅双极性晶体管结构及其制备方法 | |
| CN111834449A (zh) | 一种具有背面双mos结构的快速关断rc-igbt器件 | |
| CN110400834B (zh) | 一种无Snapback效应逆导IGBT及其制造方法 | |
| CN109087946B (zh) | 一种沟槽栅mos控制晶闸管及其制作方法 | |
| CN110416295B (zh) | 一种沟槽型绝缘栅双极晶体管及其制备方法 | |
| CN110534567B (zh) | 一种碳化硅门极可关断晶闸管 | |
| CN116435353A (zh) | 一种逆导绝缘栅双极型晶体管结构及其制备方法 | |
| CN109920840A (zh) | 一种具有L型SiO2隔离层的复合型RC-LIGBT器件 | |
| CN109065614A (zh) | 一种碳化硅门极可关断晶闸管 | |
| CN110061048B (zh) | 一种基于肖特基二极管的mos场控晶闸管及其制作方法 | |
| CN210325811U (zh) | 一种碳化硅异质结二极管功率器件 | |
| CN108899364B (zh) | 一种集成肖特基二极管的mos栅控晶闸管及其制备方法 | |
| CN111524971A (zh) | 4H-SiC沟槽绝缘栅双极型晶体管 | |
| US20150187869A1 (en) | Power semiconductor device | |
| CN110379861A (zh) | 一种碳化硅异质结二极管功率器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180925 |