CN116093152A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN116093152A
CN116093152A CN202211392448.3A CN202211392448A CN116093152A CN 116093152 A CN116093152 A CN 116093152A CN 202211392448 A CN202211392448 A CN 202211392448A CN 116093152 A CN116093152 A CN 116093152A
Authority
CN
China
Prior art keywords
cathode
layer
base region
underlayer
dopant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211392448.3A
Other languages
English (en)
Inventor
穆纳福·T·A·拉希莫
尤利安·尼斯托尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mq Semiconductor Co ltd
Original Assignee
Mq Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mq Semiconductor Co ltd filed Critical Mq Semiconductor Co ltd
Publication of CN116093152A publication Critical patent/CN116093152A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/744—Gate-turn-off devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0839—Cathode regions of thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1012—Base regions of thyristors
    • H01L29/102—Cathode base regions of thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41716—Cathode or anode electrodes for thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66363—Thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thyristors (AREA)

Abstract

具有五层结构的功率半导体器件包括与阴极区和栅极电极相邻的具有高掺杂物浓度的第一基层。安排在第一底层和漂移层之间的第二底层具有与第一底层相同的掺杂剂类型和较低的掺杂剂浓度。第一底层包括相邻排列的阴极基区和栅极基区，从而使阴极基区与阴极区接触。阴极基区的掺杂物浓度比栅极基区低，和/或栅极基区的深度比阴极基区大，以实现阻断状态下场的优化分布，并提高在动态雪崩条件下工作时的最大关断电流能力。

Description

半导体器件
技术领域
本发明涉及功率半导体器件领域。更具体地说，它涉及包括具有不同导电类型的多个层的功率半导体器件。
背景技术
集成栅极换向晶闸管(IGCT)包括四层pnpn结构，其中包括(n+)掺杂的阴极层，而与(p)掺杂的底层相邻的阴极金属化被布置在该阴极层之上，该底层与栅极电极接触，然后是(n-)掺杂的漂移层和(p+)掺杂的阳极层。阳极层被阳极金属化所覆盖。当这种IGCT从传导状态切换到阻断状态时，在所谓的“关断阶段”，空穴在(p-)基层内有效地横向地流向栅极电极。仍然到达了(n+)阴极层的空穴，可能重新触发晶闸管，使得半导体无法关断。
大多数IGCT应用没有使用阻容缓冲电路(snubber，即与半导体器件并联的电阻器—电容器)来限制关断阶段的电压上升。因此，这样的器件可以进入动态雪崩工作模式，在关断期间产生新的载波对。如果IGCT被驱动到这种模式，则在关断时产生的空穴也可能到达(n+)阴极层，重新触发器件，从而限制了最大关断电流(被称为SOA或半导体器件的“安全工作区”)。
基本的IGCT器件概念如图1所示，其是一种穿通结构(即使用一个额外的(n)掺杂缓冲层)。(p)底层通常由两个区域组成：
·浅的(<80μm)和高掺杂的第一基区(最大掺杂浓度>1e17/cm3)；
·深的(>80μm)和轻度掺杂的第二底层(最大掺杂物浓度<1e16/cm3)。
第一底层需要确保与栅极的良好欧姆接触，并在关断阶段为空穴的流动提供低电阻路径。第二底层是为了确保器件的适当电压阻断能力。第一底层和第二底层形成均匀的(P+)/(P-)半导体结，与半导体器件的主侧面平行延伸。同样地，第二底层和漂移层形成均匀的(P-)/N半导体结，与半导体器件的主侧面平行延伸。
对于这样的标准IGCT半导体器件而言，在极端的动态雪崩条件下关断时，峰值电场在第二底层和漂移层之间的主PN结上是均匀的。电场的这种配置允许额外的空穴向栅极回流，但是是横向移动到靠近(n+)阴极层和第一基层之间的次级PN结处的。在大电流下，这种空穴的横向流动可以发展成电压降，降低次级PN结的势垒，导致电子流动和晶闸管闭锁。在这种条件下，该器件将失效，其最大关断电流能力将大大降低。
通过(a)控制主PN结的电场峰值位置，以及(b)进一步保护(n+)阴极层，可以改善半导体器件的SOA。美国专利第7,816,706号提供了一种替代设计，通过控制主PN结处的峰值电场位置来提高最大关断电流能力。这是通过形成具有阴极基区和栅极基区的第二底层来实现的，在第一维度上具有不同的深度，导致了图2所示“波纹状”的第二底层。图3中展示的进一步改进是通过引入额外的(p++)掺杂区域来保护(n+)阴极层的侧边，就如美国专利第8,823,052号中描述的一样。然而，这两种方法都只能提供上述两种改进(a)或(b)中的一种。
因此，还希望找出最佳的方法，通过使用一种容易制造的方法，同时实现上述(a)和(b)两项改进，并且不产生损害半导体器件性能的其他影响。
发明内容
公开了一种五层功率半导体器件，其具有更大的最大关断电流，易于制造。
公开了一种功率半导体器件，它具有半导体衬底和阴极金属化，该阴极金属化形成于与阴极侧相对的阳极侧。这样一个示例性的半导体衬底包括具有不同导电类型的层的五层结构。该五层结构定义了可控硅的内部结构，而内部结构可通过栅极电极关闭。该五层结构包括与阴极金属化接触的第一导电类型的阴极层；
在与阴极金属化相对的一侧，有第二导电类型的第一底层与阴极层接触。
在与阴极金属化相对的一侧与第一底层接触的、属于第二导电类型的第二底层；
在与阴极金属化相对的一侧与第二基层接触的、属于第一导电类型的第四层或漂移层；以及
与阳极金属化接触的第五层或第二导电类型的阳极层；
所述栅极电极位于阴极侧，并与第一底层电接触。
第一底层包括阴极基区和至少一个栅极基区，该阴极基区在与阴极金属化相对的一侧与阴极层相邻布置，并至少与阴极层的中心区域接触，至少一个栅极基区与第二底层相邻布置并与阴极基区接壤。在被定义为与阴极层侧面出发的垂直距离的第一维度上，该阴极层与阴极金属化相对，所述至少一个栅极基区与栅极电极电接触，并具有以下至少一个特征：
在至少一个深度上比所述阴极基区的掺杂密度更高的掺杂密度，以及
比所述阴极基区的深度更大的深度。
公开了一种制造半导体器件的方法，具有半导体衬底，在阴极侧形成阴极金属化，在阴极侧对面的阳极侧形成阳极金属化，该方法包括以下步骤：
在第一导电类型的衬底上，通过依靠图案化的氧化物或光刻胶层的注入，产生具有第二导电类型的第一掺杂物的结构层，在阴极侧用第二导电类型的第二掺杂物产生连续层。在阴极侧用第二导电类型的第三掺杂物产生另一个连续层，其中第一掺杂物是慢速扩散剂，第三种掺杂物是快速扩散剂，第二掺杂物可以与第一掺杂物相同；
掺杂物同时扩散到形成最终层的衬底中，其中第一和第二掺杂物被热扩散的区域形成第一层的至少一个栅极基区部分，仅第二掺杂物被扩散的区域形成第一层的至少一个阴极基区部分，第三掺杂物被扩散的区域形成在漂移层中延伸的深度大于第一层的第二层；
为了生产阴极，阴极侧的分段结构、栅极电极、阴极金属化、阳极层和阳极金属化是通过标准工艺形成的。
本发明的一个目的是提供一种具有改进的关断电流特性的功率半导体器件。
本发明的另一个目的是提供一种具有改进的电气特性的集成栅极可关断晶闸管。
该功率半导体可以是一种反向导电型器件，其第五层由相邻的p和n掺杂区域形成。该功率半导体也可以是一个反向阻断型器件，其中漂移层和第五层形成为具有需要阻断两个极性上阴阳电极之间施加的电压的特性。
新的设计可以应用于基于硅或宽带隙材料(如碳化硅SiC、氮化镓)的晶闸管，甚至包括由“超级结”或“电荷补偿区”组成的漂移层。
可以理解的是，第一维度对应于阴极和阳极电极的分离方向，而第二维度在半导体装置的横截面上垂直于第一方向。可以进一步理解，该装置可以在与第一和第二维度正交的第三维度上延伸。如图所示，第一、第二和第三维度通常分别与X、Y和Z维度对齐。
这些目标可以通过独立权利要求的主题来实现。具本发明的具体实施方案根据从属权利要求而描述。
附图说明
本发明的实施方案将在下文中参照附图进行更详细的解释，其中：
图1显示了一种IGCT的横截面(现有技术)。
图2显示了带有波纹状第二底层的IGCT的横截面(现有技术)。
图3显示了具有保护阴极层的IGCT的横截面(现有技术)。
图4显示了根据本发明的第一个示例性实施方案的IGCT的横截面。
图5显示了根据本发明的第二个示例性实施例的IGCT的横截面。
图6显示了根据本发明的第三个示例性实施方案的IGCT的横截面。
图7显示了根据本发明的第四个示例性实施例的IGCT的横截面。
图8显示了根据本发明的第五个示例性实施例的IGCT的横截面。
图9显示了根据本发明的第六个示例性实施例的IGCT的横截面。
图10显示了根据本发明的第七个示例性实施例的IGCT的横截面。
附图中使用的参考符号及其含义在参考符号列表中进行了总结。图纸只是示意性的，没有按比例绘制。一般来说，相同的或功能相同的部件被赋予相同的参考符号。所描述的实施方案是作为例子，不应限制本发明。
具体实施方式
图4显示了第一示例性实施方案中的半导体器件1的横截面，其形式为穿通型集成栅极换向晶闸管(IGCT)，包括至少五个掺杂的半导体层。这些层布置在阴极侧31上的阴极电极3和阳极侧21上的阳极电极2之间，阳极侧21在第一维度X上与阴极侧31相对布置。IGCT半导体器件1包括n型掺杂的漂移层4；布置在阴极侧31并与阴极电极3接触的n型掺杂的阴极层7，其具有比漂移层4高的掺杂浓度。半导体器件1进一步包括在与阴极电极3相对的一侧与阴极层3接触的p型掺杂的第一底层8、以及在与阴极电极3相对的一侧与第一底层(8)接触的p型掺杂的第二底层9。
此外，在与第一底层8接触的阴极侧31上形成多个栅极电极10。当以顶面视图观察时，第一栅极电极10可以在第三维度上纵向延伸。
嵌入第一底层8的有阴极基区8a和至少一个栅极基区8b。阴极基区8a在与阴极电极3相对的一侧与阴极层7相邻，且至少与阴极层7的中心区域接触。至少一个栅极基区8b与栅极电极10电接触，并与所述阴极基区8a接壤。当参考与阴极电极3的主面时，栅极基区8b在第二底层9中延伸的深度大于阴极基区8a在第二底层9中延伸的深度。
阴极层7、第一底层8、第二底层9、漂移层4以及电极2、3和10可以在第三维度的顶面视图中延伸(未显示)。
额外的绝缘层可以安排在阴极侧31，其保护第一底层8和阴极层7的表面不受外部影响(未显示)。
根据第一示例性实施方案的功率半导体器件进一步包括布置在缓冲层5和阳极电极2之间的p型掺杂阳极层6，该阳极层6与阳极电极2直接电接触。一个n型掺杂的缓冲层5位于阳极层6和漂移层4之间。缓冲层5具有比漂移层4更高的掺杂物浓度，用于阻止电场向阳极层6的发展，当晶闸管在关闭状态下阻断电压时。n型掺杂缓冲层5的掺杂密度在1015/cm3到5*1017/cm3的范围内，和/或深度在10μm到100μm的范围内。p型掺杂阳极层6的掺杂密度可以是1016/cm3到1019/cm3，和/或深度在1μm到150μm的范围内；小的深度属于透明阳极，适合于穿通型晶闸管；大的深度属于扩散阳极，适合于非穿通型晶闸管。
为了更好地理解根据本发明第一示例性实施方案的半导体器件的功能，当在栅极电极10上施加触发电流时，空穴电荷载流子从栅极电极10通过栅极基区8b注入第一底层8。这就接通了在阴极层7、第一底层8和第二底层9、以及漂移层4之间形成的npn晶体管。电子电荷载流子现在进入漂移层4，并开启了形成于第一底层8和第二底层9、漂移层4、和阳极层6之间的pnp晶体管。晶闸管结构因此被锁定，半导体器件处于导通状态，并在漂移层4中建立了空穴电荷载流子的等离子体，以调节其导电性并使导通状态下的损失最小。
在关断状态下，在栅极电极10上施加一个负电压，这样在很短的时间内，在微秒范围内，大量的空穴电荷载流子从漂移层4中的传导等离子体通过栅极基区8b向栅极电极10建立。与现有技术的半导体设计不同，动态雪崩发生的区域被移向栅极电极10，进一步远离阴极层7的中心。由动态雪崩条件产生的空穴电荷载流子可以更容易地到达栅极电极10，而没有重新触发阴极层7的风险。深的第二底层9和漂移层4之间的主PN结，与半导体器件的主表面21和31平行，而这与现有技术不同，在现有技术中由于存在不同深度和掺杂物浓度的不同基区，主PN结的深度被调制了。尽管如此，发明人在模拟中观察到，由于形成较浅的第一底层8的阴极基区8a和栅极基区8b的深度不同，同时保持较深的第二底层9的深度不变，导致主PN结处的电场强度出现局部调制效应。
在第一示例性实施例中，阴极基区8a在Y方向的长度小于阴极层7在Y方向的长度。在如图5所示的第二示例性实施例中，阴极基区8a的长度与阴极层7在Y方向的长度基本相同。此外，在图6所示的第三个示例性实施方案中，阴极基区8a的长度基本上大于阴极层7在Y方向的长度。
在图7所示的第四个示例性实施方案中，第一底层8包括阴极基区8a及其相应的栅极基区8b，而第二底层9包括浅基区9a和至少一个深基区9b。浅基区9a与第一底层8的阴极基区8a在Y方向上基本居中。此外，深基区9b具有以下至少一个特征：
至少在一个深度上其掺杂密度比浅基区9a的掺杂密度高，或
深度比浅底区域9a的深度更大。
图8所示的第五个示例性实施方案，包括多个浅基区9a和深基区9b，这样在Y方向上，一些浅基区9a基本上与栅极电极10居中。
如果半导体不是穿通型的，例如图9中描述的第六个示例性实施例的反向阻断型晶闸管，则缓冲层5也可以完全省略。在这种情况下，必须选择漂移层4在X方向的范围和漂移层4的掺杂物浓度，以确保即使在击穿的最高阻断电压下，电场也不会到达阳极层6。同样，必须选择阳极层6在X方向的范围和阳极层6的掺杂物浓度，以确保电场在反向阻断电压条件下不会到达阳极电极2。
一个全功能的半导体器件由多个晶闸管单元结构1组成，在半导体晶片的表面上彼此相邻排列。第七个示例性实施方案，即反导型晶闸管如图10所示，其中，半导体晶圆的一些区域被构造成晶闸管单元结构，而同一功能半导体晶圆的其他区域被构造成自由旋转模式的二极管。在这样的器件中，二极管单元结构将包括二极管阳极电极3'，该电极使用与阴极电极3相同的金属层，以及二极管阳极区域，该区域包括p型掺杂区域8'和9'(可以分别与晶闸管结构的第一基层8和第二基层9基本相同)。此外，阳极层6使用定位在阳极层6中的n型掺杂层12进行电短路，基本上与相应的二极管阳极电极3'对中。该层12必须是高度掺杂的，以过度补偿阳极层6的掺杂物浓度。该层12为电子电荷载流子提供了一条从阳极电极2(作为二极管部分的阴极金属化)流经漂移层4和缓冲层5的路径。此外，层8'和9'可以做得与相应的第一底层8和第二底层9基本不同，其中例如层8'和9'的深度或掺杂物浓度将在考虑到二极管部件的性能要求(即传导和反向回收损失)的情况下进行优化。例如，为了减少二极管部分的反向回收损失，层9'的深度可以大大小于相应的第二底层9的深度。
在下文中，将解释本发明的半导体器件的制造方法。该制造方法从半导体材料的晶圆开始，该半导体材料具有代表漂移层4的第一导电类型，并包括阴极侧31和与阴极侧21相对的阳极侧21。使用沉积在阴极侧31上的氧化物或光刻胶的图案层注入第二导电类型的第一掺杂物，该掺杂物是一种慢速扩散器。在存在图案层的区域中，没有注入第一掺杂物。随后将图案层从阴极侧移除，并在阴极侧31注入第二导电类型的掺杂物，它也是一种慢速扩散器。随后，在阴极31上注入第三种第二导电类型的掺杂物，它是一种快速扩散器。所有掺杂物的热扩散是在高温下进行的。随后，在第二掺杂物扩散的区域形成阴极基区8a，在第一和第二掺杂物扩散的区域形成至少一个栅极基区8b。这样就形成了由阴极基区8a和至少一个栅极基区8b组成的第一底层8。因为在第一和第二掺杂物都被注入的区域中，阴极侧31表面的掺杂物浓度较大，所以当参考从阴极侧31向阳极侧21的方向时，至少一个栅极基区8b的深度大于阴极基区8a的深度。由于第三掺杂物是一个快速扩散器，在第三掺杂物被扩散的区域形成了第二底层9，其深度大于阴极底层8a和栅极底层8b的深度。
制造第一底层8和第二底层9之后的步骤是本领域已知的，包括形成阴极层7、阳极层6、阳极金属电极2、阴极金属电极3和栅电极10。
用这种方法生产的本发明的半导体器件包括第一底层8和第二底层9，该底层由双重或多重掺杂物曲线制成，曲线中深度最小的部分以上述方式形成，其中深度是相对于阴极主面31而言的。阴极层7下面的p型掺杂区域的掺杂物浓度被降低，同时在栅极电极10下面的区域保持高掺杂物浓度。
制造本发明半导体器件的其他制造方法是可能的。例如，在阴极侧31上均匀地注入第二导电类型的第三掺杂物，它是一种快速扩散剂。第三掺杂物的热扩散是在高温下进行的。随后，通过在阴极侧31上形成的氧化物或光刻胶的图案层注入第二导电类型的第一种掺杂物，该掺杂物是一种缓慢扩散器。在存在图案层的区域，没有注入第一掺杂物。移除图案层，在阴极侧31上注入第二导电类型的掺杂物，并在高温下对所有三种掺杂物进行热扩散。随后，在第二掺杂物扩散的区域形成阴极基区8a，在第一和第二掺杂物扩散的区域形成至少一个栅基区8b。这样就形成了由阴极基区8a和至少一个栅极基区8b组成的第一底层8。当参考从阴极侧31向阳极侧21的方向时，至少一个栅极基区8b的深度大于阴极基区8a的深度。由于第三掺杂物是一种快速扩散器，在第三掺杂物被扩散的区域中形成了第二底层9，其深度大于阴极底层8a和栅极底层8b的深度。
在其他实施方案中，漂移层4的材料可以与硅不同，例如，它可以由碳化硅、氮化镓、氧化镓、氧化锌或类似材料制成。在这种情况下，可以适用上述相同的实施方案，但是具体的尺寸和掺杂物的分布必须通过本领域专家已知的方式进行相应的调整。
此外，在其他实施方案中，漂移层4可以由多个交替的区域形成，形状为在第一维度上延伸的柱，每个区域包括掺有第一导电类型(例如p型掺杂)的柱和相邻的掺有第二导电类型(与第一导电类型相反)的柱，例如n型。必须仔细选择各自的掺杂物浓度和柱的宽度，以确保在每个柱的空间范围内整合掺杂物的价值时有完美的电荷补偿。这种结构大多被称为超结或电荷补偿半导体。
此外，在其他实施例中，可能的情况是，功率半导体由众多不同的晶闸管单元组成，但并非所有单元都是相同的设计。例如，功率半导体装置可以用一些具有第一示例性实施例的晶闸管单元，和一些具有前述实施例或现有技术中涉及的不同设计的其他晶闸管单元组成。
也可以将本发明应用于功率半导体器件，其中所有层的导电类型是相反的，即具有轻度p型掺杂的漂移层等。
附图标记列表
1:发明的半导体器件
3：晶闸管单元的阴极金属化(电极)
3'：集成二极管部分的阳极金属化(电极)
31:阴极侧
2：晶闸管单元的阳极金属化(电极)
21:阳极侧
4:(n-)漂移层、衬底
5:(n)缓冲层
6:(p+)阳极层
7:(n+)阴极层
8:(p)第一基层
8a:(p)第一底层的阴极基区
8b：第一底层的(p)栅极基区
8'：集成二极管部分的(p+)阳极层
9:(p-)第二基层
9a:(p)第二底层的阴极基区
9b:(p)第二底层的栅极基区
9'：集成二极管部分的(p-)阳极层
10:栅极电极
11：额外的(p++)掺杂区域
12:阳极层的(n+)短线(6)
100：标准IGCT(现有技术)
101:带波纹的第二底层的IGCT(现有技术)102:具有保护阴极层角落的IGCT(现有技术)

Claims (13)

1.一种半导体器件，具有半导体衬底、形成于阴极侧的阴极金属化、以及形成于在第一维度上与所述阴极侧相对的阳极侧的阳极金属化；
所述半导体衬底包括具有不同导电类型的层的五层结构；
所述五层结构定义了可控硅的内部结构，该内部结构可通过栅极电极关闭，以及
所述五层结构包括：
与所述阴极金属化接触的、属于第一导电类型的外阴极层；
在与所述阴极金属化相对的一侧与所述外阴极层接触的、属于第二导电类型的第一底层；
在与所述外阴极层相对的一侧与第一底层接触的、属于所述第二导电类型的第二底层；
属于所述第一导电类型的漂移层，其在与所述外阴极层相对的一侧与所述第二底层接触，以及
与所述漂移层和所述阳极金属化接触的、属于所述第二导电类型的外阳极层；
所述栅极电极靠近所述阴极侧，并与所述第一底层电接触；
所述第一底层包括阴极基区和至少一个栅极基区；
所述阴极基区在与所述阴极金属化相对的一侧与所述外阴极层相邻排列，并至少与所述阴极层的中心区域接触；
所述至少一个栅极基区与所述阴极基区和所述第二底层相邻配置；
所述至少一个栅极基区与所述栅极电极电接触，并且所述至少一个栅极基区具有以下至少一个特征：
在至少一个深度上比所述阴极基区的掺杂密度更高的掺杂密度，以及比所述阴极基区的深度更大的深度。
2.根据权利要求1所述的半导体器件，其中所述第一底层的所述阴极基区在垂直于所述第一维度的第二维度上，具有比所述外阴极层的范围更大的范围。
3.根据权利要求1所述的半导体器件，其中所述第一底层的所述阴极基区在第二维度上具有与所述外阴极层的范围大体相同的范围。
4.根据权利要求1所述的半导体器件，其中所述第二底层包括至少一个浅基区和至少一个深基区；
所述至少一个深基区具有以下至少一个特征：
在至少一个深度内，高于所述浅基区的掺杂密度的掺杂密度，以及比所述浅基区的深度更大的深度。
5.根据权利要求4所述的半导体器件，其中所述第二底层包括至少两个所述浅基区，并且至少一个所述浅基区在第二维度上与所述栅极电极大体居中。
6.根据前述任一条权利要求所述的半导体器件，进一步包括以下至少一项：
位于所述阳极侧的所述漂移层和所述阳极金属化之间的、属于所述第一导电类型的缓冲层，其中该缓冲层的掺杂浓度大于所述漂移层的掺杂浓度；以及
位于所述阳极侧的所述缓冲层和所述阳极金属化之间的、并直接与它们接触的、属于所述第二导电类型的阳极层。
7.根据权利要求1-5中任一条所述的半导体器件，包括多个晶闸管单元的半导体装置，其中所述外阳极层包括相反的所述第一和第二电导类型的交替区域，其特征在于，所述多个晶闸管单元中的一些中所述第一底层或所述第二底层至少其中之一与所述阴极金属化直接接触。
8.根据权利要求1-5中任一条所述的半导体器件，其中至少所述漂移层是由宽带隙材料形成。
9.根据权利要求1-5中任一条所述的半导体器件，其中所述漂移层由相反的所述第一和第二导电类型的交替区域形成。
10.一种半导体器件，包括多个晶闸管单元，其中至少一个晶闸管单元是根据前述任何一条权利要求所述的。
11.一种制造根据权利要求1所述的半导体器件的方法，包括以下步骤：
从具有第一导电类型的半导体材料的晶圆开始，该晶圆具有阴极面和相反的阳极面；
通过氧化物或光刻胶的图案层，在阴极侧注入第二导电类型的第一掺杂物；
从所述阴极侧去除所述图案层。
在所述阴极侧注入所述第二导电类型的第二掺杂物；
在所述阴极侧注入所述第二导电类型的第三掺杂物；
在高温下进行所有掺杂物的热扩散；
其中，随后。
在扩散了所述第二掺杂物的区域中形成阴极基区；
在扩散了所述第一掺杂物和所述第二掺杂物的区域内形成至少一个栅极基区；
在扩散了所述第三掺杂物的区域形成第二基层。
12.根据权利要求11所述的方法，包括使用具有与所述第二掺杂物不同的离子种类的所述第一掺杂物。
13.根据权利要求11所述的方法，包括使用扩散率高于所述第一掺杂物和所述第二掺杂物的所述第三掺杂物。
CN202211392448.3A 2021-11-08 2022-11-08 半导体器件 Pending CN116093152A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB2115998.3 2021-11-08
GB2115998.3A GB2612636A (en) 2021-11-08 2021-11-08 Semiconductor device

Publications (1)

Publication Number Publication Date
CN116093152A true CN116093152A (zh) 2023-05-09

Family

ID=85986979

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211392448.3A Pending CN116093152A (zh) 2021-11-08 2022-11-08 半导体器件

Country Status (2)

Country Link
CN (1) CN116093152A (zh)
GB (1) GB2612636A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113410296B (zh) * 2021-06-17 2024-03-22 吉林华微电子股份有限公司 可控硅结构

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57138175A (en) * 1981-02-20 1982-08-26 Hitachi Ltd Controlled rectifier for semiconductor
JPS58194366A (ja) * 1982-05-07 1983-11-12 Hitachi Ltd 半導体制御整流装置

Also Published As

Publication number Publication date
GB2612636A (en) 2023-05-10

Similar Documents

Publication Publication Date Title
US11791378B2 (en) Superjunction power semiconductor devices formed via ion implantation channeling techniques and related methods
US11837629B2 (en) Power semiconductor devices having gate trenches and buried edge terminations and related methods
US8232558B2 (en) Junction barrier Schottky diodes with current surge capability
KR20150136046A (ko) 반도체 장치
EP1895595A2 (en) Semiconductor device and electric power conversion apparatus therewith
CN104733519A (zh) 半导体器件
US11195908B2 (en) Semiconductor device with carrier lifetime control
KR20130093126A (ko) 개선된 쇼트키 정류기
US8878237B2 (en) Active edge structures providing uniform current flow in insulated gate turn-off thyristors
CN116072710B (zh) 双沟槽型SiC MOSFET元胞结构、器件及制备方法
KR101252628B1 (ko) 저주파 및 고주파 애플리케이션을 위한 안정한 다이오드
US6734462B1 (en) Silicon carbide power devices having increased voltage blocking capabilities
CN111129135B (zh) 半导体装置
EP2341528A1 (en) Power Semiconductor Device and its manufacturing method
EP3154091A1 (en) Reverse-conducting semiconductor device
CN116093152A (zh) 半导体器件
KR20170074757A (ko) 반도체 디바이스를 형성하는 방법
CN107591454B (zh) 半导体器件和用于形成半导体器件的方法
CN111164759B (zh) 具有高电流容量的馈线设计
CN111933686A (zh) 一种功率半导体器件及其制作方法
CN109564939B (zh) 半导体装置
CN111092114A (zh) 半导体装置及半导体装置的制造方法
EP4053915A1 (en) Gate-commuted thyristor cell with a base region having a varying thickness
WO2019053199A1 (en) CONCEPT FOR SILICON CARBIDE POWER DEVICES
US20220173227A1 (en) Finfet power semiconductor devices

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication