CN114242771B - 一种光增强碳化硅功率器件导通特性的结构 - Google Patents
一种光增强碳化硅功率器件导通特性的结构 Download PDFInfo
- Publication number
- CN114242771B CN114242771B CN202111443699.5A CN202111443699A CN114242771B CN 114242771 B CN114242771 B CN 114242771B CN 202111443699 A CN202111443699 A CN 202111443699A CN 114242771 B CN114242771 B CN 114242771B
- Authority
- CN
- China
- Prior art keywords
- region
- type doped
- doped
- type
- jfet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 74
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 73
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 230000000903 blocking effect Effects 0.000 claims description 6
- 230000002708 enhancing effect Effects 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 abstract description 5
- 239000000463 material Substances 0.000 abstract description 3
- 230000005540 biological transmission Effects 0.000 abstract description 2
- 239000000969 carrier Substances 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000009467 reduction Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7398—Vertical transistors, e.g. vertical IGBT with both emitter and collector contacts in the same substrate side
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
一种光增强碳化硅功率器件导通特性的结构，属于碳化硅功率半导体领域。提供结合碳化硅材料特性，通过顶部栅极挖孔，来实现透光，同时通过在JFET区域的底部进行高掺来实现同种掺杂的耗尽层，从而产生更多光生载流子的一种光增强碳化硅功率器件导通特性的结构。适用于双极型器件IGBT和单极型器件碳化硅MOSFET，由多个元胞并联形成，每个元胞结构包括：P型掺杂集电区/N型掺杂衬底、N型掺杂场终止层、N型掺杂漂移区、N型高掺杂JFET区、N型低掺杂JFET区、P型掺杂的阱区、N型掺杂的源区、P型掺杂的基区、氧化层、栅极电极、发射极电极、集电极/漏电极。可应用于600V以上高压领域，采用光增强结构，导通特性好。
Description
技术领域
本发明属于碳化硅功率半导体领域，尤其是涉及一种光增强碳化硅功率器件导通特性的结构。
背景技术
碳化硅(SiC)作为一种新兴的第三代半导体材料，具有优良的物理和电学特性。在电动汽车、轨道交通、智能电网、绿色能源等领域有着广泛的应用前景。
金属氧化物半导体场效应晶体管(MOSFET)驱动电路简单，开关速度快，在万伏以下的场景之中拥有广泛的应用潜力。绝缘栅双极型晶体管(IGBT)兼具有MOSFET驱动电路简单、开关速度快和双极型晶体管(BJT)电导调制导通电阻低的优点，在电力电子领域具有广泛的应用前景。
然而，在平面碳化硅IGBT结构与平面碳化硅MOSFET之中JFET区域的电阻较高，高电阻的JFET区对于碳化硅IGBT和碳化硅MOSFET的导通特性有较大的影响。尤其是对于需要承受较高电压的碳化硅IGBT器件，其JFET区域掺杂浓度比较低，因此相比于其他区域JFET区域难以产生电导调制现象。同时，高阻的JFET区域电流密度并不均匀，可能会导致JFET区域局部过热。而对于平面碳化硅MOSFET，其无法产生电导调制效应，其电阻随漂移区的厚度而线性增加，因此其在高压应用领域内性能较差。对于碳化硅材料，其电导调制效应产生的载流子浓度较低，碳化硅功率器件导通特性较差。
发明内容
本发明的目的在于提供结合碳化硅材料特性，通过顶部栅极挖孔，来实现透光，同时通过在JFET区域的底部进行高掺来实现同种掺杂的耗尽层，从而产生更多光生载流子的一种光增强碳化硅功率器件导通特性的结构。
本发明所述光增强碳化硅功率器件导通特性的结构之一，适用于双极型器件IGBT，由多个元胞并联形成，每个元胞的结构包括：P型掺杂集电区、N型掺杂场终止层、N型掺杂漂移区、N型高掺杂JFET区、N型低掺杂JFET区、P型掺杂的阱区、N型掺杂的源区、P型掺杂的基区、氧化层、栅极电极、发射极电极、集电极；N型掺杂场终止层位于P型掺杂集电区上方，N型掺杂漂移区位于N型掺杂场终止层上方；N型高掺杂JFET区位于N型掺杂漂移区上方；N型低掺杂JFET区位于N型高掺杂JFET区的上方；P型掺杂的阱区位于N型掺杂漂移区的上方；N型掺杂的源区位于P型掺杂的阱区的内部；P型掺杂的基区位于P型掺杂的阱区的内部；氧化层位于低掺JFET区和P型掺杂的阱区的上方；栅极电极位于氧化层的上方，其位置在N型掺杂的源区与P型掺杂的阱区之间所形成的沟道与部分JFET区域氧化层上方；发射极电极位于N型掺杂的源区与P型掺杂的基区的上方；集电极位于P型掺杂集电区的下方。
优选的，P型掺杂集电区掺杂浓度为1×1017cm-3～5×1020cm-3，厚度为1～20μm，N型掺杂场终止层的掺杂浓度为1×1015cm-3～1×1020cm-3，厚度为0.2～5μm。N型掺杂漂移区的掺杂浓度为1×1014cm-3～1×1018cm-3，厚度依照所需要实现的阻断电压设定为10～200μm。
优选的，P型掺杂的阱区的掺杂浓度为2×1015cm-3～5×1018cm-3。N型掺杂的源区的深度为0.2～0.8μm，N型掺杂的源区的掺杂浓度在1×1018cm-3以上。P型掺杂的基区的深度为0.2～1.5μm，P型掺杂的基区的掺杂浓度在1×1018cm-3以上。
优选的，N型高掺杂JFET区的掺杂浓度为5×1014cm-3～5×1017cm-3，厚度为0.2～1μm。N型低掺杂JFET区的掺杂浓度为1×1014cm-3～1×1017cm-3，厚度为0.2～1μm。
优选的，每个元胞的栅极孔洞的个数为1～10000个，孔洞的长度为0.1～50μm，孔洞的宽度为0.1～50μm，孔洞的形状可以为圆形、方形、三角形等任意形状。
本发明所述光增强碳化硅功率器件导通特性的结构之二，适用于单极型器件碳化硅MOSFET，由多个元胞并联形成，每个元胞结构包括：N型掺杂衬底、N型掺杂场终止层、N型掺杂漂移区、N型高掺杂JFET区、N型低掺杂JFET区、P型掺杂的阱区、N型掺杂的源区、P型掺杂的基区、氧化层、栅极电极、发射极电极、漏电极；
N型掺杂场终止层位于N型掺杂衬底上方，N型掺杂漂移区位于所述N型掺杂场终止层上方；N型高掺杂JFET区位于N型掺杂漂移区上方，N型低掺杂JFET区位于N型高掺杂JFET区的上方，P型掺杂的阱区位于N型掺杂漂移区的上方，N型掺杂的源区位于P型掺杂的阱区的内部，P型掺杂的基区位于P型掺杂的阱区的内部，氧化层位于低掺JFET区和P型掺杂的阱区的上方；栅极电极位于所述氧化层的上方且其位于N型掺杂的源区与P型掺杂的阱区之间所形成的沟道和部分JFET区域氧化层的上方；发射极电极位于N型掺杂的源区与P型掺杂的基区的上方，漏电极位于N型掺杂衬底的下方。
优选的，N型掺杂衬底的掺杂浓度为1×1018cm-3～5×1020cm-3，厚度为0.1～20μm，N型掺杂场终止层的掺杂浓度为1×1014cm-3～5×1020cm-3，厚度为0.1～10μm。N型掺杂漂移区的掺杂浓度为1×1013cm-3～1×1018cm-3，厚度依照所需要实现的阻断电压设定为5～200μm。
优选的，P型掺杂的阱区的掺杂浓度为1×1015cm-3～5×1019cm-3。N型掺杂的源区的深度为0.2～0.8μm，N型掺杂的源区的掺杂浓度在1×1017cm-3以上。P型掺杂的基区的深度为0.2～1.5μm，P型掺杂的基区的掺杂浓度在1×1017cm-3以上。
优选的，N型高掺杂JFET区的掺杂浓度为5×1014cm-3～5×1019cm-3，厚度为0.1～10μm。低掺JFET区的掺杂浓度为1×1013cm-3～1×1019cm-3，厚度为0.1～10μm。
优选的，每个元胞的栅极孔洞的个数为1～10000个，孔洞的长度为0.1～50μm，孔洞的宽度为0.1～50μm，孔洞的形状可以为圆形，方形，三角形等任意形状。
与现有技术相比，本发明具有以下突出的优点：
1、该碳化硅半导体器件可应用于600V以上高压领域，器件的制备工艺和现有的平面型碳化硅器件工艺相兼容。
2、本发明采用新的JFET结构，并采用光增强结构，有较好的导通特性，同时，JFET区域的电流密度分布更加均匀，同时由于同种掺杂类型不同掺杂浓度的JFET区域会产生相应的耗尽区，可增加JFET区域电子-空穴对的浓度，增加电导调制效应，可有效降低器件的导通特性。
附图说明
图1为本发明所提出的光增强碳化硅IGBT器件结构图。
图2为本发明所提出的光增强碳化硅MOSFET器件结构图。
图3为本发明所提出的光增强碳化硅IGBT/MOSFET器件俯视图。
图4为本发明碳化硅IGBT在加光条件下与本发明碳化硅IGBT在不加光条件下与传统碳化硅IGBT在栅压为20V时导通特性的对比图。
图5为本发明碳化硅MOSFET在加光条件下与本发明碳化硅MOSFET在不加光条件下与传统碳化硅MOSFET在栅压为20V时导通特性的对比图。
图6为本发明碳化硅IGBT在加光条件下(a)与本发明碳化硅IGBT在不加光条件下(b)与传统碳化硅IGBT(c)在相同的栅压和集电极电压下JFET区域和漂移区的电流密度分布图。
图7为本发明碳化硅MOSFET在加光条件下(a)与本发明碳化硅MOSFET在不加光条件下(b)与传统碳化硅MOSFET(c)在相同的栅压和漏极电压下的电流密度分布图。
具体实施方式
为改善IGBT的导通特性，本发明提供一种光增强碳化硅功率器件导通特性的结构。本发明提出的器件具有良好的导通、阻断特性，且JFET区域的电流密度分布更加均匀。
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明作进一步的详细说明。
实施例1
本实施例提供一种平面型碳化硅IGBT器件，由多个元胞并联形成，图1为本发明实施例1的元胞结构示意图。如图1所示，每个元胞的结构包括：P型掺杂集电区1、N型掺杂场终止层2、N型掺杂漂移区3、N型高掺杂JFET区4、N型低掺杂JFET区5、P型掺杂的阱区6、N型掺杂的源区7、P型掺杂的基区8、氧化层9、栅极电极10、发射极电极11、集电极12；一N型掺杂场终止层2位于N型掺杂衬底1上方，一N型掺杂漂移区3位于所述N型掺杂场终止层2上方。一N型高掺杂JFET区4位于所述N型掺杂漂移区3上方。一N型低掺杂JFET区5位于所述N型高掺杂JFET区4的上方。P型掺杂的阱区6位于所述N型漂移区4的上方。N型掺杂的源区7位于所述P型掺杂的阱区6的内部。P型掺杂的基区8位于P型掺杂的阱区6的内部。氧化层9位于所述N型低掺杂JFET区5和P型掺杂的阱区6的上方。栅极电极10位于所述氧化层9的上方，其位置在N型掺杂的源区7与P型掺杂的阱区6之间所形成的沟道与部分JFET区域氧化层上方。发射极电极11位于N型掺杂的源区7与P型掺杂的基区8的上方。漏电极12位于N型衬底1的下方。
集电区1掺杂浓度为1×1018cm-3～5×1020cm-3，厚度为0.1～20μm，缓冲层2的掺杂浓度为1×1014cm-3～5×1020cm-3，厚度为0.1～10μm。N型掺杂漂移区3的掺杂浓度为1×1013cm-3～1×1018cm-3，厚度依照所需要实现的阻断电压设定为5～200μm。
P型掺杂的阱区6的掺杂浓度为1×1015cm-3～5×1019cm-3。N型掺杂的源区7的深度为0.2～0.8μm，N型掺杂的源区7的掺杂浓度在1×1017cm-3以上。P型掺杂的基区8的深度为0.2～1.5μm，P型掺杂的基区8的掺杂浓度在1×1017cm-3以上。
N型高掺杂JFET区4的掺杂浓度为5×1014cm-3～5×1019cm-3，厚度为0.1～10μm。N型低掺杂JFET区5的掺杂浓度为1×1013cm-3～1×1019cm-3，厚度为0.1～10μm。
每个元胞的栅极孔洞的个数为1～10000个，孔洞的长度为0.1～50μm，孔洞的宽度为0.1～50μm，孔洞的形状可以为圆形、方形、三角形等任意形状。
实施例2
本实施例提供一种平面型碳化硅MOSFET器件，由多个元胞并联形成，图2为本发明实施例2的元胞结构示意图。每个元胞结构包括：N型掺杂衬底13、N型掺杂场终止层2、N型掺杂漂移区3、N型高掺杂JFET区4、N型低掺杂JFET区5、P型掺杂的阱区6、N型掺杂的源区7、P型掺杂的基区8、氧化层9、栅极电极10、发射极电极11、漏电极14；一N型掺杂场终止层2位于N型掺杂衬底13上方，一N型掺杂漂移区3位于N型掺杂场终止层2上方。一N型高掺杂JFET区4位于N型掺杂漂移区3上方。一N型低掺杂JFET区5位于N型高掺杂JFET区4的上方。P型掺杂的阱区6位于N型漂移区15的上方。N型掺杂的源区7位于P型掺杂的阱区6的内部。P型掺杂的基区8位于P型掺杂的阱区6的内部。氧化层9位于N型低掺杂JFET区5和P型掺杂的阱区6的上方。栅极电极10位于氧化层9的上方，其位置在N型掺杂的源区7与P型掺杂的阱区6之间所形成的沟道与部分JFET区域氧化层上方。发射极电极11位于N型掺杂的源区7与P型掺杂的基区8的上方；漏电极14位于N型掺杂衬底13的下方。
N型掺杂衬底13掺杂浓度为1×1018cm-3～5×1020cm-3，厚度为0.1～20μm，N型掺杂场终止层2的掺杂浓度为1×1014cm-3～5×1020cm-3，厚度为0.1～10μm。N型掺杂漂移区3的掺杂浓度为1×1013cm-3～1×1018cm-3，厚度依照所需要实现的阻断电压设定为5～200μm。
P型掺杂的阱区6的掺杂浓度为1×1015cm-3～5×1019cm-3。N型掺杂的源区7的深度为0.2～0.8μm，N型掺杂的源区7的掺杂浓度在1×1017cm-3以上。P型掺杂的基区8的深度为0.2～1.5μm，P型掺杂的基区8的掺杂浓度在1×1017cm-3以上。
N型高掺杂JFET区4的掺杂浓度为5×1014cm-3～5×1019cm-3，厚度为0.1～10μm。N型低掺杂JFET区5的掺杂浓度为1×1013cm-3～1×1019cm-3，厚度为0.1～10μm。
每个元胞的栅极孔洞的个数为1～10000个，孔洞的长度为0.1～50μm，孔洞的宽度为0.1～50μm，孔洞的形状可以为圆形、方形、三角形等任意形状。
图3为本发明所提出的光增强碳化硅功率器件俯视图。可以看到，孔洞位于栅极的内部，JFET区域氧化层的上方，每个元胞的栅极孔洞的个数为1～10000个，孔洞的长度为0.1～50μm，孔洞的宽度为0.1～50μm，孔洞的形状可以为圆形，方形，三角形等任意形状。
图4本发明碳化硅IGBT在加光条件下与本发明碳化硅IGBT在不加光条件下与传统碳化硅IGBT在栅压为20V时导通特性的对比图。可以看到，本发明碳化硅IGBT在加光条件下导通曲线斜率明显大于本发明碳化硅IGBT在不加光条件下导通特性的斜率与传统碳化硅IGBT导通曲线的斜率，证明本发明碳化硅IGBT在加光条件下有更好的导通特性，原因为本发明碳化硅IGBT在加光条件下吸收了紫外波段的光线，在JFET区域和漂移区产生了大量的电子-空穴对，促进了JFET区域和漂移区电导调制的产生，有效的降低实施例器件JFET区域和漂移区的导通电阻。
图5为本发明碳化硅MOSFET在加光条件下与本发明碳化硅MOSFET在不加光条件下与传统碳化硅MOSFET在栅压为20V时导通特性的对比图。可以看到，本发明碳化硅MOSFET在加光条件下导通曲线斜率明显大于本发明碳化硅MOSFET在不加光条件下导通特性的斜率与传统碳化硅MOSFET导通曲线的斜率，证明本发明碳化硅MOSFET在加光条件下有更好的导通特性，原因为本发明碳化硅MOSFET在加光条件下吸收了紫外波段的光线，在JFET区域和漂移区产生了大量的电子-空穴对，有效的降低实施例器件JFET区域和漂移区的导通电阻。
图6为本发明碳化硅IGBT在加光条件下(a)与本发明碳化硅IGBT在不加光条件下(b)与传统碳化硅IGBT(c)在相同的栅压和集电极电压下JFET区域和漂移区的电流密度分布图。可以看到，本发明碳化硅IGBT在加光条件下(a)相比于本发明碳化硅IGBT在不加光条件下(b)与传统碳化硅IGBT(c)在JFET区域和漂移区电流密度分布电流密度更大且更为均匀，有利于电阻率的降低和电导调制的产生。
图7为本发明碳化硅MOSFET在加光条件下(a)与本发明碳化硅MOSFET在不加光条件下(b)与传统碳化硅MOSFET(c)在相同的栅压和漏极电压下的电流密度分布图。可以看到，本发明碳化硅MOSFET在加光条件下(a)相比于本发明碳化硅MOSFET在不加光条件下(b)与传统碳化硅MOSFET(c)在JFET区域和漂移区电流密度分布电流密度更大且更为均匀，有利于电阻率的降低。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (4)
1.一种光增强碳化硅功率器件导通特性的结构，适用于双极型器件IGBT，其特征在于由多个元胞并联形成，每个元胞的结构包括：P型掺杂集电区、N型掺杂场终止层、N型掺杂漂移区、N型高掺杂JFET区、N型低掺杂JFET区、P型掺杂的阱区、N型掺杂的源区、P型掺杂的基区、氧化层、栅极电极、发射极电极、集电极； N型掺杂场终止层位于P型掺杂集电区上方， N型掺杂漂移区位于N型掺杂场终止层上方； N型高掺杂JFET区位于N型掺杂漂移区上方； N型低掺杂JFET区位于N型高掺杂JFET区的上方；P型掺杂的阱区位于N型掺杂漂移区的上方；N型掺杂的源区位于P型掺杂的阱区的内部；P型掺杂的基区位于P型掺杂的阱区的内部；氧化层位于低掺JFET区和P型掺杂的阱区的上方；栅极电极位于氧化层的上方，其位置在N型掺杂的源区与P型掺杂的阱区之间所形成的沟道与部分JFET区域氧化层上方；发射极电极位于N型掺杂的源区与P型掺杂的基区的上方；集电极位于P型掺杂集电区的下方；
所述P型掺杂集电区掺杂浓度为1×1017cm-3～5×1020cm-3，厚度为1 ～20 μm，N型掺杂场终止层的掺杂浓度为1×1015cm-3～1×1020cm-3，厚度为0.2 ～5 μm；N型掺杂漂移区的掺杂浓度为1×1014cm-3～1×1018cm-3，厚度依照所需要实现的阻断电压设定为10 ～200 μm；
所述N型高掺杂JFET区的掺杂浓度为5×1014cm-3～5×1017cm-3，厚度为0.2 ～1μm；N型低掺杂JFET区的掺杂浓度为1×1014cm-3～1×1017cm-3，厚度为0.2 ～1μm；
所述每个元胞的栅极孔洞的个数为1～10000个，孔洞的长度为0.1～50μm，孔洞的宽度为0.1～50μm。
2.如权利要求1所述一种光增强碳化硅功率器件导通特性的结构，其特征在于所述P型掺杂的阱区的掺杂浓度为2×1015cm-3～5×1018cm-3；N型掺杂的源区的深度为0.2～0.8μm，N型掺杂的源区的掺杂浓度在1×1018cm-3以上；P型掺杂的基区的深度为0.2～1.5μm，P型掺杂的基区的掺杂浓度在1×1018cm-3以上。
3.一种光增强碳化硅功率器件导通特性的结构，适用于单极型器件碳化硅MOSFET，其特征在于由多个元胞并联形成，每个元胞结构包括：N型掺杂衬底、N型掺杂场终止层、N型掺杂漂移区、N型高掺杂JFET区、N型低掺杂JFET区、P型掺杂的阱区、N型掺杂的源区、P型掺杂的基区、氧化层、栅极电极、发射极电极、漏电极；N型掺杂场终止层位于N型掺杂衬底上方，N型掺杂漂移区位于所述N型掺杂场终止层上方；N型高掺杂JFET区位于N型掺杂漂移区上方，N型低掺杂JFET区位于N型高掺杂JFET区的上方，P型掺杂的阱区位于N型掺杂漂移区的上方，N型掺杂的源区位于P型掺杂的阱区的内部，P型掺杂的基区位于P型掺杂的阱区的内部，氧化层位于低掺JFET区和P型掺杂的阱区的上方；栅极电极位于所述氧化层的上方且其位于N型掺杂的源区与P型掺杂的阱区之间所形成的沟道和部分JFET区域氧化层的上方；发射极电极位于N型掺杂的源区与P型掺杂的基区的上方，漏电极位于N型掺杂衬底的下方；
所述N型掺杂衬底的掺杂浓度为1×1018cm-3～5×1020cm-3，厚度为0.1 ～20 μm，N型掺杂场终止层的掺杂浓度为1×1014cm-3～5×1020cm-3，厚度为0.1～10 μm；N型掺杂漂移区的掺杂浓度为1×1013cm-3～1×1018cm-3，厚度依照所需要实现的阻断电压设定为5～200 μm；
所述P型掺杂的阱区的掺杂浓度为1×1015cm-3～5×1019cm-3；N型掺杂的源区的深度为0.2～0.8μm，N型掺杂的源区的掺杂浓度在1×1017cm-3以上；P型掺杂的基区的深度为0.2～1.5μm，P型掺杂的基区的掺杂浓度在1×1017cm-3以上；
所述N型高掺杂JFET区的掺杂浓度为5×1014cm-3～5×1019cm-3，厚度为0.1 ～10μm；低掺JFET区的掺杂浓度为1×1013cm-3～1×1019cm-3，厚度为0.1 ～10μm。
4.如权利要求3所述一种光增强碳化硅功率器件导通特性的结构，其特征在于每个元胞的栅极孔洞的个数为1～10000个，孔洞的长度为0.1～50μm，孔洞的宽度为0.1～50μm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111443699.5A CN114242771B (zh) | 2021-11-30 | 2021-11-30 | 一种光增强碳化硅功率器件导通特性的结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111443699.5A CN114242771B (zh) | 2021-11-30 | 2021-11-30 | 一种光增强碳化硅功率器件导通特性的结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114242771A CN114242771A (zh) | 2022-03-25 |
| CN114242771B true CN114242771B (zh) | 2024-06-04 |
Family
ID=80752178
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111443699.5A Active CN114242771B (zh) | 2021-11-30 | 2021-11-30 | 一种光增强碳化硅功率器件导通特性的结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114242771B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103208419A (zh) * | 2012-01-16 | 2013-07-17 | 英飞凌科技奥地利有限公司 | 具有沟槽触点的半导体晶体管及其形成方法 |
| CN104241348A (zh) * | 2014-08-28 | 2014-12-24 | 西安电子科技大学 | 一种低导通电阻的SiC IGBT及其制备方法 |
| CN104617136A (zh) * | 2015-01-08 | 2015-05-13 | 山东大学 | 4h-碳化硅基n沟道积累型高压绝缘栅双极晶体管 |
| CN108615757A (zh) * | 2016-12-09 | 2018-10-02 | 清华大学 | 光调制的具有分离栅结构的场效应晶体管和集成电路 |
| WO2019242036A1 (zh) * | 2018-06-22 | 2019-12-26 | 中国电子科技集团公司第五十五研究所 | 一种碳化硅金属氧化物半导体场效应晶体管及其制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8629509B2 (en) * | 2009-06-02 | 2014-01-14 | Cree, Inc. | High voltage insulated gate bipolar transistors with minority carrier diverter |
| US8563986B2 (en) * | 2009-11-03 | 2013-10-22 | Cree, Inc. | Power semiconductor devices having selectively doped JFET regions and related methods of forming such devices |
-
2021
- 2021-11-30 CN CN202111443699.5A patent/CN114242771B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103208419A (zh) * | 2012-01-16 | 2013-07-17 | 英飞凌科技奥地利有限公司 | 具有沟槽触点的半导体晶体管及其形成方法 |
| CN104241348A (zh) * | 2014-08-28 | 2014-12-24 | 西安电子科技大学 | 一种低导通电阻的SiC IGBT及其制备方法 |
| CN104617136A (zh) * | 2015-01-08 | 2015-05-13 | 山东大学 | 4h-碳化硅基n沟道积累型高压绝缘栅双极晶体管 |
| CN108615757A (zh) * | 2016-12-09 | 2018-10-02 | 清华大学 | 光调制的具有分离栅结构的场效应晶体管和集成电路 |
| WO2019242036A1 (zh) * | 2018-06-22 | 2019-12-26 | 中国电子科技集团公司第五十五研究所 | 一种碳化硅金属氧化物半导体场效应晶体管及其制造方法 |
Non-Patent Citations (2)
| Title |
|---|
| 4H-SiC基底Al_2O_3/SiO_2双层减反射膜的设计和制备;黄火林;张峰;吴正云;齐红基;姚建可;范正修;邵建达;;光学学报;20081215(12);全文 * |
| 基于IGBT的短脉冲大电流开断特性研究;程显;申森林;葛国伟;王华清;;电力电子技术;20191220(12);全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114242771A (zh) | 2022-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20120067938A (ko) | 절연 게이트형 바이폴라 트랜지스터와 그 제조방법 | |
| CN111146274B (zh) | 一种碳化硅沟槽igbt结构及其制造方法 | |
| CN109148572B (zh) | 一种反向阻断型fs-igbt | |
| CN111834449B (zh) | 一种具有背面双mos结构的快速关断rc-igbt器件 | |
| CN110610986B (zh) | 一种利用结终端集成横向续流二极管的rc-igbt器件 | |
| CN112687743A (zh) | 沟槽型碳化硅逆阻mosfet器件及其制备方法 | |
| CN109686787B (zh) | 一种利用二极管钳位的具有载流子存储层的igbt器件 | |
| CN114695519A (zh) | 屏蔽层状态自动切换的沟槽型碳化硅igbt器件及制备方法 | |
| CN112687745B (zh) | 碳化硅沟槽mosfet器件及制备方法 | |
| KR20100085508A (ko) | 전계 분산 효과를 갖는 수직 게이트형 바이폴라 트렌지스터 | |
| CN117393594A (zh) | 一种低导通损耗和低关断损耗的可变电导igbt | |
| CN110416295B (zh) | 一种沟槽型绝缘栅双极晶体管及其制备方法 | |
| CN114242771B (zh) | 一种光增强碳化硅功率器件导通特性的结构 | |
| CN106601800B (zh) | 一种沟槽绝缘栅双极型晶体管 | |
| CN213124445U (zh) | 一种新型碳化硅沟槽式绝缘栅双极晶体管 | |
| CN115084229A (zh) | P+屏蔽层自钳位沟槽型碳化硅igbt器件及其制备方法 | |
| CN112216746B (zh) | 碳化硅半导体器件 | |
| Hoshii et al. | Verification of the injection enhancement effect in IGBTs by measuring the electron and hole currents separately | |
| CN111524971A (zh) | 4H-SiC沟槽绝缘栅双极型晶体管 | |
| CN109346515B (zh) | 一种碳化硅绝缘栅双极型晶体管 | |
| CN114242772B (zh) | 一种类超结光增强igbt器件 | |
| CN116525641A (zh) | 一种集成发光二极管的光增强超结碳化硅igbt器件 | |
| CN114242709A (zh) | 一种集成led的光增强碳化硅功率器件 | |
| CN115148806B (zh) | 集成钳位二极管的超结4H-SiC IGBT器件 | |
| CN219476687U (zh) | 一种兼具mosfet与igbt结构的碳化硅功率器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |