CN110534567B - 一种碳化硅门极可关断晶闸管 - Google Patents
一种碳化硅门极可关断晶闸管 Download PDFInfo
- Publication number
- CN110534567B CN110534567B CN201910842029.7A CN201910842029A CN110534567B CN 110534567 B CN110534567 B CN 110534567B CN 201910842029 A CN201910842029 A CN 201910842029A CN 110534567 B CN110534567 B CN 110534567B
- Authority
- CN
- China
- Prior art keywords
- gate
- layer
- buffer layer
- region
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 37
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 37
- 230000015556 catabolic process Effects 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims description 23
- 239000002184 metal Substances 0.000 claims description 11
- 230000007547 defect Effects 0.000 claims description 5
- 230000001629 suppression Effects 0.000 claims description 3
- 230000005684 electric field Effects 0.000 abstract description 13
- 238000002347 injection Methods 0.000 abstract description 12
- 239000007924 injection Substances 0.000 abstract description 12
- 238000005516 engineering process Methods 0.000 abstract description 3
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 210000004027 cell Anatomy 0.000 description 7
- 230000000903 blocking effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 210000003850 cellular structure Anatomy 0.000 description 1
- 230000001010 compromised effect Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42308—Gate electrodes for thyristors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/744—Gate-turn-off devices
- H01L29/745—Gate-turn-off devices with turn-off by field effect
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
Abstract
本发明涉及功率半导体技术，特别涉及一种碳化硅门极可关断晶闸管。本发明对常规N型碳化硅GTO的门极区进行改造，在常规的器件P‑门极层13结构下增加了一层掺杂浓度比P‑门极层与N‑漂移区都要高的P型外延层，即(P+gate buffer层)，由于P+门级缓冲层12的存在，一方面可以在门极区快速降低电场强度，避免器件发生串通击穿；另一方面P+门级缓冲层12的存在使得P‑门极层的厚度和掺杂浓度可以明显降低，同时P+门级缓冲层12由于浓度差会形成电场，从而加速N+阴极区7电子的注入，从而获得较快的导通特性。
Description
技术领域
本发明属于功率半导体技术领域，特别涉及一种碳化硅门极可关断晶闸管
背景技术
在脉冲功率技术中，脉冲功率开关是一个非常重要的组成部分，对整个脉冲系统的性能有着巨大的影响，门极可关断晶闸管是应用在脉冲功率技术中的一种重要的脉冲功率开关器件。
门极可关断晶闸管(Gate Turn-off Thyristors，简称GTO)是一种电流控制型功率开关，可以通过在门极施加不同极性的电流脉冲信号来控制器件阴阳极之间的主电流的导通和关断。其具有高阻断电压、大电流、低正向导通压降等优点。传统的硅基GTO晶闸管在一些大电流高功率密度的系统中需要并联使用，增大了系统的体积和能耗。硅基GTO晶闸管的阻断电压能力、dv/dt及di/dt的能力已接近其理论极限。相比于Si材料，宽禁带SiC材料具有更高的禁带宽度、饱和载流子速度、临界击穿电场和热导率，使得SiC GTO晶闸管的性能大大优于Si GTO晶闸管。但是，为了使得器件的开启速度更快，一般常用P-门极层的掺杂浓度较低且厚度较薄，而这种状态会使得器件耐压状态时，门极层会较容易发生串通击穿，从而使得器件的耐压能力和可靠性降低，限制了器件性能的提升。
发明内容
本发明的目的，是针对目前常规碳化硅门极可关断晶闸管P-门极区的设计，需要对器件的阻断能力和正向导通能力进行折中的问题，而提出的一种碳化硅门极可关断晶闸管。
本发明的技术方案：一种碳化硅门极可关断晶闸管，如图2所示，一种N型碳化硅门极可关断晶闸管，其元胞结构包括阴极结构、漂移区结构、门极结构和阳极结构；所述阳极结构包括P型衬底2和位于P型衬底2下表面的阳极金属1；所述漂移区结构包括N-漂移区4和N+场截止层3；所述门极结构包括P-门极层13、P+门极重掺杂区6、P+门极重掺杂区6上表面的门极金属8；所述阴极结构包括N+阴极区7以及N+阴极区7上表面的金属层9；其主要特征在于，P-门极层13与N-漂移区4之间增加了一层P+门极缓冲层(P+buffer层)12。
所述P+门极缓冲层12是P型掺杂的碳化硅外延层，厚度为0.1～5μm，掺杂浓度为1e17cm-3以上。
所述的P+门极缓冲层12可以应用于其它的正向注入增强技术，可在图3中的阳极结构中的P型衬底2与N+场截止层3之间增加一层P-注入增强缓冲层(P-IEB层)4。
所述P+门极缓冲层13的具体实现方式有两种，第一种是在P+衬底2上面直接依次外延生长出P+门极缓冲层12；第二种是通过改变P+衬底2中P-衬底缺陷抑制缓冲层11的外延条件，同时对于P+衬底可以使用CMP(化学机械抛光)等手段缩短，然后再在正面进行外延。
本发明的有益效果为，本发明对常规N型碳化硅GTO的门极区进行改造，在常规的器件P-门极层13结构下增加了一层掺杂浓度比P-门极层与N-漂移区都要高的P型外延层，即(P+gate buffer层)，由于P+门级缓冲层12的存在，一方面可以在门极区快速降低电场强度，避免器件发生串通击穿；另一方面P+门级缓冲层12的存在使得P-门极层的厚度和掺杂浓度可以明显降低，同时P+门级缓冲层12由于浓度差会形成电场，从而加速N+阴极区7电子的注入，从而获得较快的导通特性。
附图说明
图1是常规SiC GTO元胞结构示意图；
图2是本发明的SiC GTO元胞结构的第一种实现方案示意图；
图3是本发明的SiC GTO元胞结构的第二种实现方案示意图；
图4是本发明的SiC IGBT元胞结构的第三种实现方案示意图；
图5是本发明的SiC IGBT元胞结构的第四种实现方案示意图；
图6是本发明的SiC GTO与常规SiC GTO的正向IV特性仿真对比图；
图7是本发明的SiC GTO与常规SiC GTO的耐压下内部电场仿真分布对比图
具体实施方式
下面结合附图对本发明进行详细的描述
如图2所示，本发明的碳化硅门极可关断晶闸管，其元胞结构包括阴极结构、漂移区结构、门极结构和阳极结构；所述阳极结构包括-P-注入增强缓冲层P-IEB层13、P型衬底2和位于P型衬底2下表面的阳极金属1；所述漂移区结构包括N-漂移区4和N+场截止层3；所述门极结构包括P-门极区5、P+门极重掺杂区6以及N+门极重掺杂区6上表面的门极金属8；所述阴极结构包括N+阴极区7以及N+阴极区7上表面的金属层9；其特征在于，特征在于，P-门极层13与N-漂移区4之间增加了一层P+门极缓冲层(P+buffer层)12
所述P+衬底2包括P+衬底缺陷抑制缓冲层11与P+衬底层11；
所述P+门极缓冲层12是P型掺杂的碳化硅外延层，厚度为0.1～5μm，掺杂浓度为1e17cm-3以上。
所述的P+门极缓冲层12可以应用于其它的正向注入增强技术，可在图3中的阳极结构中的P型衬底2与N+场截止层3之间增加一层P-注入增强缓冲层(P-IEB层)4。
所述P+门极缓冲层12的具体实现方式有两种，第一种是在P+衬底2上面直接依次外延生长出P+门极缓冲层12；第二种是通过改变P+衬底2中P-衬底缺陷抑制缓冲层11的外延条件，同时对于P+衬底可以使用CMP(化学机械抛光)等手段缩短，然后再在正面进行外延。具体实现的示意图如图5和图6所示。对于P型碳化硅门极可关断晶闸管其特征与N型相同，掺杂类型相反。
如图1所示，为常规的碳化硅GTO，为了能够增大器件的导通特性，使得器件可以快速开启，这里的P-门极层13通常厚度较薄，且掺杂浓度较低。本发明与常规碳化硅GTO结构不同的地方在于，本发明对门极区进行了改造，在常规的器件P-门极层13结构下增加了一层掺杂浓度比P-门极层与N-漂移区都要高的P型外延层，即P+门级缓冲层(P+gate buffer层)。如图2所示，P+门极缓冲层12可以由N-漂移区4上进行外延生长得到。对于常规的N型碳化硅GTO，为了能够增快器件的开启速度，P-门极区的厚度较薄且掺杂浓度较低；而为了避免器件穿通击穿，P-门极层又需要要求较厚且掺杂浓度较高。而本发明由于P+门级缓冲层12的存在，一方面可以在门极区快速降低电场强度，避免器件发生串通击穿；另一方面P+门级缓冲层12的存在使得P-门极层的厚度和掺杂浓度可以明显降低，同时P+门级缓冲层12由于浓度差会形成电场，从而加速N+阴极区7电子的注入，从而获得较快的导通特性。
本发明提供的碳化硅GTO，其工作原理如下：
在图2所示的元胞结构中，由于P+门极缓冲层12的掺杂浓度较高，使得在正向阻断状态下，阳极所施加的高压电场在经过P+门极缓冲层12时会显著地下降，从而避免较大的三角形的电场达到N+阴极区从而形成穿通击穿。且在P+门极缓冲层12和N+阴极区7之间有一层很薄的P-门极层13，且碳化硅材料的迁移率较低，该结构使得P-门极层13可取较低的掺杂浓度和较薄的厚度，从而上方的NPN晶体管拥有较小的基区渡越时间，并获得较大的基区输运系数；同时P+门级缓冲层12和P-门极层13会由于浓度差而形成电场，从而加速N+阴极区7电子的注入。以上两点原因增大了上方NPN晶体管的电流放大系数，使得器件同时拥有大的耐压和较理想的导通电阻，降低了导通功耗，不需要折中考虑门极区对正向阻断特性和导通功耗的影响。
同时，本发明所述的P+门极缓冲层12可以应用于其它的正向注入增强技术，可在图3中的阳极结构中的P型衬底2与N+场截止层3之间增加一层P-注入增强缓冲层(P-IEB层)13。
以耐压6000V的常规碳化硅GTO与本发明的碳化硅GTO和带注入增强缓冲层的碳化硅GTO进行正向IV特性和BV特性仿真比较。如图6所示，在器件开启时，本发明碳化硅GTO导通压降基本和常规碳化硅GTO一致。如图7所示，器件得临界击穿电场会抬高，同时器件得电场在高掺杂区会快速下降，器件很难发生穿通击穿，耐压能力有一定的提升。
Claims (2)
1.一种碳化硅门极可关断晶闸管，其元胞结构包括阴极结构、漂移区结构、门极结构和阳极结构；所述阳极结构包括P型衬底(2)和位于P型衬底(2)下表面的阳极金属(1)；所述漂移区结构包括N-漂移区(4)和位于N-漂移区(4)下表面的N+场截止层(3)；其特征在于，在漂移区结构和阳极结构之间还具有P+衬底缺陷抑制缓冲层(11)，即P+衬底缺陷抑制缓冲层(11)位于N+场截止层(3)和P型衬底(2)之间；所述门极结构包括P+门极缓冲层(12)、P-门极层(13)、P+门极重掺杂区(6)、门极金属(8)；所述P+门极缓冲层(12)位于N-漂移区(4)上表面，P-门极层(13)位于P+门极缓冲层(12)上表面，P+门极重掺杂区(6)位于P-门极层(13)上层一侧，门极金属(8)覆盖P+门极重掺杂区(6)上表面，并向两侧延伸至P-门极层(13)上表面；所述阴极结构包括N+阴极区(7)以及位于N+阴极区(7)上表面的金属层(9)；N+阴极区(7)位于P-门极层(13)上表面远离门极金属(8)的一端；
所述的P+门极缓冲层(12)的掺杂浓度高于N-漂移区(4)和P-门极层(13)的掺杂浓度，用于使得P-门极层(13)避免穿通击穿并承受更大的电压。
2.根据权利要求1所述的碳化硅门极可关断晶闸管，其特征在于，所述的P+门极缓冲层(12)的厚度为0.1～5μm，掺杂浓度范围大于1e17cm-3。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910842029.7A CN110534567B (zh) | 2019-09-06 | 2019-09-06 | 一种碳化硅门极可关断晶闸管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910842029.7A CN110534567B (zh) | 2019-09-06 | 2019-09-06 | 一种碳化硅门极可关断晶闸管 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110534567A CN110534567A (zh) | 2019-12-03 |
| CN110534567B true CN110534567B (zh) | 2021-07-27 |
Family
ID=68667546
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910842029.7A Active CN110534567B (zh) | 2019-09-06 | 2019-09-06 | 一种碳化硅门极可关断晶闸管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110534567B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112289857A (zh) * | 2020-11-02 | 2021-01-29 | 湖南大学 | 一种具有双基区，双发射区的新型SiC GTO器件 |
| CN112599587B (zh) * | 2020-12-08 | 2022-04-29 | 清华大学 | 一种具有缓冲层结构的半导体器件 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010147083A (ja) * | 2008-12-16 | 2010-07-01 | Kansai Electric Power Co Inc:The | ゲートターンオフサイリスタ装置およびバイポーラトランジスタ装置 |
| CN109065614A (zh) * | 2018-08-22 | 2018-12-21 | 电子科技大学 | 一种碳化硅门极可关断晶闸管 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8552435B2 (en) * | 2010-07-21 | 2013-10-08 | Cree, Inc. | Electronic device structure including a buffer layer on a base layer |
-
2019
- 2019-09-06 CN CN201910842029.7A patent/CN110534567B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010147083A (ja) * | 2008-12-16 | 2010-07-01 | Kansai Electric Power Co Inc:The | ゲートターンオフサイリスタ装置およびバイポーラトランジスタ装置 |
| CN109065614A (zh) * | 2018-08-22 | 2018-12-21 | 电子科技大学 | 一种碳化硅门极可关断晶闸管 |
Non-Patent Citations (1)
| Title |
|---|
| 一种带有注入增强缓冲层的4H-SiC GTO晶闸管;高吴昊等;《半导体技术》;20190403;第44卷(第4期);第276-280页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110534567A (zh) | 2019-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9082811B2 (en) | 3C-SiC transistor | |
| US20150187678A1 (en) | Power semiconductor device | |
| CN109449202B (zh) | 一种逆导双极型晶体管 | |
| CN111146274B (zh) | 一种碳化硅沟槽igbt结构及其制造方法 | |
| US9263560B2 (en) | Power semiconductor device having reduced gate-collector capacitance | |
| CN110534567B (zh) | 一种碳化硅门极可关断晶闸管 | |
| CN110610986B (zh) | 一种利用结终端集成横向续流二极管的rc-igbt器件 | |
| CN111834449A (zh) | 一种具有背面双mos结构的快速关断rc-igbt器件 | |
| CN106920840B (zh) | 消除横向绝缘栅双极型晶体管拖尾电流的方法 | |
| CN109346517B (zh) | 一种碳化硅mos栅控晶闸管 | |
| CN113990939A (zh) | 一种抑制Snapback现象的新型RC-IGBT结构 | |
| CN113270492A (zh) | 一种沟槽型GaN绝缘栅双极型晶体管 | |
| CN112271208A (zh) | 碳化硅单栅极双沟道晶闸管输运igbt及制造方法 | |
| CN106601800B (zh) | 一种沟槽绝缘栅双极型晶体管 | |
| CN113540224B (zh) | 一种N衬底沟槽型GaN绝缘栅双极型晶体管 | |
| CN109065614A (zh) | 一种碳化硅门极可关断晶闸管 | |
| Yu et al. | A Novel Asymmetric Trench SiC MOSFET with an Integrated JFET for Improved Reverse Conduction Performance | |
| WO2015040369A1 (en) | 3C-SiC TRANSISTOR | |
| US9209287B2 (en) | Power semiconductor device | |
| CN103887332A (zh) | 一种新型功率半导体器件 | |
| Onozawa et al. | Development of the 1200V FZ-diode with soft recovery characteristics by the new local lifetime control technique | |
| CN109887844B (zh) | 一种双埋层mos栅控晶闸管及制备方法 | |
| US20150187869A1 (en) | Power semiconductor device | |
| CN107342286B (zh) | 一种具有表面双栅控制的横向rc-igbt器件 | |
| CN112466935A (zh) | 一种具有集电极多晶硅电子通道的rc-igbt器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |