CN108598163A - 一种GaN异质结纵向功率器件 - Google Patents

一种GaN异质结纵向功率器件 Download PDF

Info

Publication number
CN108598163A
CN108598163A CN201810455931.9A CN201810455931A CN108598163A CN 108598163 A CN108598163 A CN 108598163A CN 201810455931 A CN201810455931 A CN 201810455931A CN 108598163 A CN108598163 A CN 108598163A
Authority
CN
China
Prior art keywords
gan
junctions
drift region
hetero
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810455931.9A
Other languages
English (en)
Inventor
周琦
魏东
邓操
董长旭
黄芃
陈万军
张波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201810455931.9A priority Critical patent/CN108598163A/zh
Publication of CN108598163A publication Critical patent/CN108598163A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching

Abstract

本发明公开了一种GaN异质结纵向功率器件。本发明通过利用二维空穴气阻挡源极电子通过纵向栅控沟道注入到二维电子气沟道,实现器件增强型,且利用高迁移率的二维电子气沟道从而使纵向器件实现低导通电阻和大饱和电流;同时,浮空P型GaN埋层在GaN漂移区引入反偏PN结,该反偏PN结在承受反向耐压时其耗尽区不断扩展使该器件体内电场分布均匀,有效降低器件内部最大峰值电场。通过调节P‑GaN的掺杂浓度、厚度、长度使其与N型漂移区几乎同时耗尽,致使P‑GaN与N型漂移区反偏PN结之间的耗尽区扩展成一个更大的耗尽区来承受反向电压,充分发挥GaN体材料禁带宽度大耐压高的优势,提高了电力电子电路系统的可靠性和稳定性。

Description

一种GaN异质结纵向功率器件
技术领域
本发明属于功率半导体技术领域,涉及一种GaN异质结纵向功率器件。
背景技术
由于Si和GaAs为代表的前两代半导体材料的局限性,第三代宽禁带半导体材料因为其优异的性能得到了飞速发展。氮化镓(GaN)材料作为第三代半导体材料的核心之一,相比Si,GaAs和碳化硅(SiC)特殊之处在于其所具有极化效应。AlGaN/GaN异质结由于极化效应在异质结界面靠近GaN侧产生了高浓度、高电子迁移率的二维电子气导电沟道,使得AlGaN/GaN HEMT器件具有导通电阻小、开关速度快、正向导通饱和电流密度大等特点,在器件应用中占据较大优势,因此得到广泛关注和研究。
场效应管在半导体领域占有极其重要的地位。近年来,基于GaN异质结材料的场效应管已经取得了较大发展。然而,传统的GaN异质结场效应管多为横向结构,其目前存在两大弊端:1)横向AlGaN/GaN异质结由于极化效应在异质结界面靠近GaN侧产生了高浓度、高电子迁移率的二维电子气导电沟道,因此,常规AlGaN/GaN HEMT器件为常开型器件。然而,器件实际应用中需要负压驱动,驱动电路设计难度大、成本增加,且负压驱动电路不具备失效保护功能,使得系统安全性降低。因此,对于基于GaN的场效应管而言,增强型器件比耗尽型(常开型)HEMT器件具有更多的优势,其实现技术是研究者们极其关注的问题;2)横向器件在关断状态下,电压主要由栅极与漏极之间的漂移区承受,由于电场在漂移区分布不均匀,电场峰值会出现在靠近漏端的栅极边缘,导致器件提前击穿,从而无法发挥GaN异质结器件所具有的高工作频率、低导通电阻与高耐压的优势。而且,在横向结构中,提高耐压不可避免地会增大栅漏间距,这会增大单位器件面积,提高单位器件成本,降低晶圆利用率。
GaN增强型功率器件的研究背景技术:
1.AlGaN/GaN异质结由于极化效应在异质结界面靠近GaN侧产生了高浓度、高电子迁移率的二维电子气导电沟道,因此,常规AlGaN/GaN HEMT器件为常开型器件。然而,器件实际应用中需要负压驱动,驱动电路设计难度大、成本增加,且负压驱动电路不具备失效保护功能,使得系统安全性降低。因此,对于AlGaN/GaN HEMT器件而言,增强型(常关型)HEMT器件比耗尽型(常开型)HEMT器件具有更多的优势,其实现技术是研究者们极其关注的问题。
2.近年来增强型GaN HEMT的研究工作已经取得了巨大的进步,但目前增强型GaNHEMT的阈值电压都比较低(大多小于1V),性能要明显比耗尽型HEMT的差。通常器件阈值电压要求在2.5~4V以上,才能避免由于栅极驱动信号畸变或振铃等干扰而导致GaN器件误开启,满足功率开关在实际系统应用中安全、稳定、可靠的要求。
3.目前通常采用如下技术实现GaN增强型HEMT器件:
(1)降低Al组分或者生长薄的势垒层降低了沟道中2DEG浓度,但是增大了AlGaN/GaN HEMT的寄生电阻和开态电阻,因此Al组分和势垒层厚度只能够在有限的范围内降低,阈值电压都比较低。
(2)生长p-cap盖帽层实现增强型HEMT,但是盖帽层使栅极对于沟道的控制变弱,降低了器件的跨导,对于高频工作不利,同时P-cap技术会引入P-N结栅,器件工作时会有大量空穴注入到沟道从而会产生很大的栅电流,导致阈值电压发生回滞和可靠性降低等一系列问题。
(3)凹栅刻蚀能够有效地耗尽栅极下方2DEG浓度,但是凹栅刻蚀需要精确地控制刻蚀深度同时会引入严重的刻蚀损伤。
(4)F基等离子体处理是一种十分有前途的实现增强型HEMT的方法,但是会引入注入损伤、阈值电压回滞、和高压工作稳定性问题。
提高GaN功率器件反向耐压能力的研究背景技术:
1.对于传统的GaN HEMT而言,当器件承受反向耐压时,由于栅极和漏极之间沟道二维电子气不能够完全耗尽,使得沟道电场主要集中在栅漏边缘,导致器件在较低的漏极电压下便发生击穿;同时,从源极注入的电子可以经过GaN缓冲层到达漏极,形成漏电通道,过大的缓冲层泄漏电流同样会导致器件提前击穿,无法充分发挥GaN材料的高耐压优势,从而限制GaN HFET在高压方面的应用。
2.目前为了使栅极与漏极之间电场分布更加均匀,抑制缓冲层泄漏电流,提高器件击穿电压,通常使用以下方法:
(1)使用表面场板技术[D.Vislalli et al.,“Limitations of Field PlateEffect Due to the Silicon Substrate in AlGaN/GaN/AlGaN DHFETs”,IEEETrans.Electron Devices,Vol.57,No.12,2010(10),p.3333-3339(3060)]。场板结构可以有效地耗尽其下的沟道二维电子气,扩展栅极与漏极之间的二维电子气耗尽区域,使栅漏之间的电场分布更加均匀,从而达到提高击穿电压的目的。但场板结构依然无法完全耗尽栅极与漏极之间的沟道二维电子气,同时无法抑制缓冲层泄漏电流,不能充分发挥GaN材料的耐压优势,同时场板结构也会退化器件的频率特性。
(2)在缓冲层内掺入碳、铁等杂质[Eldad Bahat-Treidel et al.,“AlGaN/GaN/GaN:C Back-Barrier HFETs WithBreakdown Voltage of Over 1kV and LowRON×A”,Trans.on Electron Devices,Vol.57,No.11,2010(9),p.3050-3058(3060)]。碳、铁等杂质会在GaN缓冲层内引入深能级电子陷阱,俘获从源极注入的电子,增大缓冲层电阻,同时被电子占据的陷阱有助于耗尽沟道中二维电子气,使器件沟道电场分布更加均匀。但是该技术不能完全耗尽沟道中的二维电子气,无法充分发挥GaN材料的耐压优势,同时碳、铁等杂质引入的深能级陷阱会导致诸如导通电阻增大、输出电流下降、电流崩塌效应和反应速度下降等负面影响。
发明内容
为了解决上述技术难题,本发明提出了一种GaN异质结纵向功率器件。工作在正向导通状态时,该器件具有阈值电压、导通电阻低、饱和电流大;在反向关断状态时,该器件体内电场分布均匀、反向泄漏电流小、击穿电压高的优势。
本发明解决上述技术问题所采用的技术方案是:如图1所示,一种GaN异质结纵向功率器件,从下至上依次包括层叠设置的硅衬底11、GaN N型重掺杂层1、N型漂移区2、AlMN层4和GaN-top层5;所述N型漂移区2和AlMN层4构成第一异质结,第一异质结界面形成二维电子气沟道;所述GaN-top层5和AlMN层4构成第二异质结,第二异质结界面形成二维空穴气沟道;其特征在于,还包括凹槽,所述凹槽位于器件两端,并沿垂直方向依次贯穿GaN-top层5和AlMN层4后延伸入N型漂移区2上层,在凹槽的内壁具有栅氧化层7,在栅氧化层7上淀积有肖特基栅电极8;所述N型漂移区2中具有多个沿垂直方向平行设置的浮空P-GaN区域3,浮空P-GaN区域3位于凹槽下方;所述GaN-top层5上表面具有欧姆金属源极9,欧姆金属源极9与凹槽相邻;所述GaN N型重掺杂层1的横向宽度大于N型漂移区2的宽度,所述N型漂移区2位于GaN N型重掺杂层1上表面中部,在GaN N型重掺杂层1上表面两端分别具有欧姆漏电极10。
作为优选方式,所述GaN-top层的厚度大约为20~80nm。
作为优选方式,所述AlMN层5中M为Ga、In和Ga与In的混合物中的一种,其厚度大约为20~60nm。
作为优选方式,所述N型漂移区2的厚度大约为5~20μm。
作为优选方式,所述浮空P-GaN层3与AlMN势垒层之间的距离T:0.5~2μm。
作为优选方式,所述浮空P-GaN层3的长度Lp:0~5μm。
作为优选方式,所述栅介质7为SiO2、Si3N4、AlN、Al2O3、MgO和HfO2中的一种。
为了解决目前实现GaN增强型HEMT器件所遇到的技术难题,本发明提出了一种新型的双异质结纵向场效应晶体管(如图1所示)。根据异质结极化原理,在GaN-top层5和AlMN层4构成异质结12界面存在高浓度的二维空穴气(2-DHG)阻断源极电子注入到N型漂移区2和AlMN层4构成异质结11界面处的二维电子气(2-DEG)沟道,使本发明结构实现增强型,且可以设计不同的异质结参数(GaN-top层5的厚度、掺杂浓度、AlMN层4的厚度、掺杂浓度以及Al组分)可实现阈值电压大范围灵活调控,如仿真结果图2双异质结能带分布和载流子浓度图所示,通过设计合理的双异质结,使其异质结12价带顶A高于费米能级从而形成高浓度2-DHG沟道实现阈值电压大范围调控;同时,异质结11导带底B低于费米能级形成高浓度2-DEG沟道减小正向导通电阻;如图3转移特性曲线所示,本发明实现了高达4V的阈值电压,且正向导通电流达到2kA/cm2,本发明所提新结构在实现高阈值电压调控的同时仍具有高的源漏导通电流。采用本技术方案可以有效避免由于栅极驱动信号畸变或振铃等干扰而导致GaN器件误开启,满足功率开关在实际系统应用中安全、稳定、可靠的要求。
为了解决目前GaN功率器件耐压低的技术难题,本发明提出了一种新型的具有浮空P型GaN埋层的GaN异质结纵向场效应晶体管(如图1所示)。利用浮空P-GaN 3与N型漂移区2所形成的反偏PN结作为栅端保护环减小栅端电场峰值,且该反偏PN结在承受反向耐压时其耗尽区不断扩展使该器件体内电场分布均匀,直至将整个浮空P-GaN和N型漂移区全部耗尽来承受反向耐压。可以充分发挥GaN体材料禁带宽度大耐压高的优势,提高了电力电子系统的可靠性和稳定性。如仿真结果图4纵向电场图所示,本发明所提新结构显著降低了栅端电场峰值,使体内电场分布更加均匀,能够显著提高器件的击穿特性。如仿真结果图5所示,随着浮空P-GaN长度逐渐从0μm增加到3μm,本发明所提器件的击穿电压从2000V增大到了4000V,同时在器件击穿之前反向泄漏电流也大幅降低。显然,本发明在电力电子领域具有很大的应用前景。
需要指出的是,GaN-top层的厚度以及掺杂浓度、AlMN势垒层的厚度、AlMN势垒层的Al组分,或是AlMN势垒层中有掺杂以及掺杂的分布不同时,异质结12界面处存在的2-DHG和异质结11界面处存在的2-DEG浓度都有明显差异,从而所实现的阈值电压值也有所差异;浮空P-GaN层的长度、厚度、掺杂浓度以及与AlMN势垒层之间的距离都会影响到器件体内电场分布以及关态漏电降低的程度。
本发明的有益效果是:
工作在正向导通状态时,由于极化效应异质结12界面处存在高浓度的2-DHG阻断源极电子注入到异质结11界面处的2-DEG沟道,实现阈值电压大范围调控,且由于利用到了异质结11界面处的2-DEG沟道从而使器件实现低导通电阻和大饱和电流;在反向关断状态时,利用浮空P-GaN 3与N型漂移区2所形成的GaN基反偏PN结作为栅端保护环减小栅端电场峰值;同时,该反偏PN结在承受反向耐压时其耗尽区不断扩展使该器件体内电场分布均匀,直至将整个浮空P-GaN和N型漂移区全部耗尽来承受反向耐压。需要指出的是,反向耐压时,通过调节P-GaN的掺杂浓度、厚度、长度使其与N型漂移区几乎同时耗尽,致使P-GaN与N型漂移区反偏PN结之间的耗尽区扩展成一个更大的耗尽区来承受反向电压,充分发挥GaN体材料禁带宽度大耐压高的优势,提高了电力电子电路系统的可靠性和稳定性。
图6和为基于本发明原理的另一种实现方式,其中各层结构如下:
GaN N型重掺杂衬底1,位于衬底1上的GaN轻掺杂N型漂移区2,位于所述轻掺杂N型漂移区2上的AlMN层4,所述N型漂移区2和AlMN层4构成异质结11,所述异质结11界面处形成二维电子气(2-DEG)沟道,所述N型漂移区2中设置有浮空P-GaN 3,位于所述AlMN层上设置有GaN-top层5,GaN-top层5和AlMN层4构成异质结12,所述异质结12界面处形成二维空穴气(2-DHG)沟道,在所述漂移区2、AlMN层4和GaN-top层5中设置有凹槽6,在所述凹槽6上面设置有栅氧化层7,在所述栅氧化层7上淀积有肖特基栅电极8,在所述GaN-top层5上面淀积有欧姆金属源极9,图6和图1区别在于:图6中位于所述GaN N型重掺杂衬底1下方淀积有欧姆漏电极10,图1中,位于所述GaN N型重掺杂衬底1下方有硅衬底11,在所述GaN N型重掺杂衬底1两侧有欧姆漏电极10。需要特别指出的是,图6对应的方案是基于GaN自支撑结构,图1对应的方案是基于硅衬底实现的异质外延支撑结构。需要特别指出的是,浮空P-GaN的数目和N型漂移区2的漂移区长度有关,N型漂移区2的漂移区长度越长,所设计的浮空P-GaN的数目越多。
附图说明
图1是本发明提出的GaN异质结纵向功率器件结构示意图。
图2是本发明新结构双异质结能带分布和载流子浓度图。
图3是本发明所提新结构的转移特性曲线图。
图4是本发明所提新结构电场优化对比图。
图5是本发明所提新结构反向击穿特性图。
图6是本发明提供的具有对称型GaN异质结纵向功率器件结构示意图。
具体实施方式
在发明内容部分已经对本发明的方案进行了详细描述,在此不再赘述。

Claims (3)

1.一种GaN异质结纵向功率器件,从下至上依次包括层叠设置的硅衬底(11)、GaN N型重掺杂层(1)、N型漂移区(2)、AlMN层(4)和GaN-top层(5);所述N型漂移区(2)和AlMN层(4)构成第一异质结,第一异质结界面形成二维电子气沟道;所述GaN-top层(5)和AlMN层(4)构成第二异质结,第二异质结界面形成二维空穴气沟道;其特征在于,还包括凹槽,所述凹槽位于器件两端,并沿垂直方向依次贯穿GaN-top层(5)和AlMN层(4)后延伸入N型漂移区(2)上层,在凹槽的内壁具有栅氧化层(7),在栅氧化层(7)上淀积有肖特基栅电极(8);所述N型漂移区(2)中具有多个沿垂直方向平行设置的浮空P-GaN区域(3),浮空P-GaN区域(3)位于凹槽下方;所述GaN-top层(5)上表面具有欧姆金属源极(9),欧姆金属源极(9)与凹槽相邻;所述GaN N型重掺杂层(1)的横向宽度大于N型漂移区(2)的宽度,所述N型漂移区(2)位于GaN N型重掺杂层(1)上表面中部,在GaN N型重掺杂层(1)上表面两端分别具有欧姆漏电极(10)。
2.根据权利要求1所述的一种GaN异质结纵向功率器件,其特征在于,所述浮空P-GaN区域(3)的长度Lp=3μm。
3.根据权利要求1所述的一种GaN异质结纵向功率器件,其特征在于,所述浮空P-GaN区域(3)的掺杂浓度为1x1017cm-3
CN201810455931.9A 2018-05-14 2018-05-14 一种GaN异质结纵向功率器件 Pending CN108598163A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810455931.9A CN108598163A (zh) 2018-05-14 2018-05-14 一种GaN异质结纵向功率器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810455931.9A CN108598163A (zh) 2018-05-14 2018-05-14 一种GaN异质结纵向功率器件

Publications (1)

Publication Number Publication Date
CN108598163A true CN108598163A (zh) 2018-09-28

Family

ID=63637060

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810455931.9A Pending CN108598163A (zh) 2018-05-14 2018-05-14 一种GaN异质结纵向功率器件

Country Status (1)

Country Link
CN (1) CN108598163A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111129138A (zh) * 2018-11-01 2020-05-08 西安电子科技大学 基于自对准场板结构的氮化镓增强型垂直功率晶体管
CN111276533A (zh) * 2018-12-05 2020-06-12 北京大学 一种选择区域凹槽栅GaN电流孔径垂直结构晶体管结构及实现方法
CN111293176A (zh) * 2020-02-25 2020-06-16 电子科技大学 一种GaN纵向逆导结场效应管
CN111354777A (zh) * 2018-12-24 2020-06-30 东南大学 一种低导通电阻的异质结半导体器件
CN117637854A (zh) * 2024-01-24 2024-03-01 苏州华太电子技术股份有限公司 垂直型电容耦合栅控结型场效应晶体管及其制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050145883A1 (en) * 2003-12-05 2005-07-07 Robert Beach III-nitride semiconductor device with trench structure
US20090008676A1 (en) * 2007-07-06 2009-01-08 Sanken Electric Co., Ltd. Normally-off field-effect semiconductor device, and method of fabrication
US20090278197A1 (en) * 2006-08-24 2009-11-12 Rohm Co., Ltd Mis field effect transistor and method for manufacturing the same
WO2010016564A1 (ja) * 2008-08-07 2010-02-11 日本電気株式会社 半導体装置
CN102969354A (zh) * 2011-09-01 2013-03-13 富士通株式会社 半导体器件
CN105118859A (zh) * 2015-07-29 2015-12-02 电子科技大学 一种隧穿增强型hemt器件
CN105845724A (zh) * 2016-06-17 2016-08-10 电子科技大学 一种积累型垂直hemt器件

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050145883A1 (en) * 2003-12-05 2005-07-07 Robert Beach III-nitride semiconductor device with trench structure
US20090278197A1 (en) * 2006-08-24 2009-11-12 Rohm Co., Ltd Mis field effect transistor and method for manufacturing the same
US20090008676A1 (en) * 2007-07-06 2009-01-08 Sanken Electric Co., Ltd. Normally-off field-effect semiconductor device, and method of fabrication
WO2010016564A1 (ja) * 2008-08-07 2010-02-11 日本電気株式会社 半導体装置
CN102969354A (zh) * 2011-09-01 2013-03-13 富士通株式会社 半导体器件
CN105118859A (zh) * 2015-07-29 2015-12-02 电子科技大学 一种隧穿增强型hemt器件
CN105845724A (zh) * 2016-06-17 2016-08-10 电子科技大学 一种积累型垂直hemt器件

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111129138A (zh) * 2018-11-01 2020-05-08 西安电子科技大学 基于自对准场板结构的氮化镓增强型垂直功率晶体管
CN111129138B (zh) * 2018-11-01 2022-02-18 西安电子科技大学 基于自对准场板结构的氮化镓增强型垂直功率晶体管
CN111276533A (zh) * 2018-12-05 2020-06-12 北京大学 一种选择区域凹槽栅GaN电流孔径垂直结构晶体管结构及实现方法
CN111354777A (zh) * 2018-12-24 2020-06-30 东南大学 一种低导通电阻的异质结半导体器件
CN111293176A (zh) * 2020-02-25 2020-06-16 电子科技大学 一种GaN纵向逆导结场效应管
CN111293176B (zh) * 2020-02-25 2021-04-20 电子科技大学 一种GaN纵向逆导结场效应管
CN117637854A (zh) * 2024-01-24 2024-03-01 苏州华太电子技术股份有限公司 垂直型电容耦合栅控结型场效应晶体管及其制备方法
CN117637854B (zh) * 2024-01-24 2024-04-19 苏州华太电子技术股份有限公司 垂直型电容耦合栅控结型场效应晶体管及其制备方法

Similar Documents

Publication Publication Date Title
CN105140270B (zh) 一种增强型hemt器件
CN108598163A (zh) 一种GaN异质结纵向功率器件
CN104538440B (zh) 一种缓冲层荷电resurf hemt器件
CN107482059B (zh) 一种GaN异质结纵向逆导场效应管
CN107093628A (zh) 一种极化掺杂增强型hemt器件
CN105097911B (zh) 一种具有结型半导体层的hemt器件
CN109244136B (zh) 槽底肖特基接触SiC MOSFET器件
CN108649070A (zh) 一种GaN异质结电导调制场效应管
CN106920844A (zh) 一种具有n型浮空埋层的resurf hemt器件
CN109004028B (zh) 一种具有源极相连P埋层和漏场板的GaN场效应晶体管
CN102945859A (zh) 一种GaN异质结HEMT器件
CN107623032A (zh) 一种新型的GaN异质结场效应晶体管
CN104393040A (zh) 一种具有荷电介质的hemt器件
CN114447102A (zh) 具有衬底上复合半导体层的氮化镓异质结场效应晶体管
CN111081763B (zh) 一种场板下方具有蜂窝凹槽势垒层结构的常关型hemt器件及其制备方法
CN113594247A (zh) 一种逆阻型氮化镓高电子迁移率晶体管
CN105993076A (zh) 一种双向mos型器件及其制造方法
CN107393954B (zh) 一种GaN异质结纵向场效应管
CN108878524B (zh) 一种氮化镓基高电子迁移率晶体管
CN112864243B (zh) 一种具有钝化层渐变氟离子终端的GaN HMET器件
CN111490101B (zh) 一种GaN基HEMT器件
CN111341850A (zh) 一种GaN纵向逆导结场效应管
CN103745992A (zh) 基于复合漏极的AlGaN/GaN MISHEMT高压器件及其制作方法
CN115548106A (zh) 一种具有P型栅的增强型GaN器件
CN115172451A (zh) 一种基于PP异质结的结型栅增强型GaN器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180928

WD01 Invention patent application deemed withdrawn after publication