CN102969354A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN102969354A
CN102969354A CN2012102706161A CN201210270616A CN102969354A CN 102969354 A CN102969354 A CN 102969354A CN 2012102706161 A CN2012102706161 A CN 2012102706161A CN 201210270616 A CN201210270616 A CN 201210270616A CN 102969354 A CN102969354 A CN 102969354A
Authority
CN
China
Prior art keywords
layer
electron
electron supply
electron transfer
supply layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012102706161A
Other languages
English (en)
Other versions
CN102969354B (zh
Inventor
常信和清
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN102969354A publication Critical patent/CN102969354A/zh
Application granted granted Critical
Publication of CN102969354B publication Critical patent/CN102969354B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7781—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with inverted single heterostructure, i.e. with active layer formed on top of wide bandgap layer, e.g. IHEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种半导体器件，包括：由半导体制成的电子传输层，该电子传输层具有第一带隙；设置在电子传输层上的电子供给层，该电子供给层由具有宽于第一带隙的第二带隙的半导体制成；设置在电子供给层上的势垒形成层，该势垒形成层由具有窄于第二带隙的第三带隙的半导体制成；设置在势垒形成层上的上沟道层，该上沟道层由掺杂有杂质的半导体制成；通过部分地移除势垒形成层和上沟道层形成的势垒形成层和上沟道层的侧表面；设置在上述侧表面上的绝缘膜；设置在绝缘膜上的栅电极；连接至上沟道层的源电极；以及连接至电子供给层或电子传输层的漏电极。

Description

半导体器件
技术领域
本文所讨论的实施方案涉及半导体器件。
背景技术
一种已知的节能高电压半导体器件是包括宽带隙半导体的功率晶体管。该宽带隙半导体的一示例是GaN。GaN具有3.4eV的带隙，其高于普通的半导体材料Si的带隙(1.2eV)和GaAs的带隙(1.4eV)。
包括宽带隙半导体GaN的功率晶体管具有高的击穿电压，其使得能够减小电极之间的距离和导通电阻。导通电阻减小的晶体管生成较少的热从而是节能器件。
现有的功率器件包括作为主要的半导体材料的Si。这些功率器件的具体示例包括功率晶体管、绝缘栅双极性晶体管(IGBT)和超结金属氧化物半导体场效应晶体管(MOSFET)，其中每个都包括有Si。GaN晶体管的导通电阻的数量级小于Si晶体管的导通电阻的数量级，从而，具有用于开关电源和电动车辆逆变器中的高电压的高效功率器件的潜力。
期望用于开关电源中的功率晶体管不仅具有低的导通电阻，而且还能够进行常闭(常关)操作，在此期间，除非施加控制电压如施加栅极电压，否则没有电流流过。因此，研究了能够进行常闭操作的GaN晶体管的结构。能够进行常闭操作的GaN晶体管的一个示例是包括p-GaN层的垂直金属绝缘体半导体场效应晶体管(MISFET)。
但是，难于激活p-GaN层中高浓度受体。此外，使用简单的GaN本征(bulk)层作为电子传输层(漂移层)不能实现高电子迁移率，不像在高电子迁移率晶体管(HEMT)中的二维电子气(2DEG)。这导致了高的导通电阻。
在不使用p-GaN层的情况下的具有常闭结构的垂直GaN-FET的一个示例具有GaN/AlGaN异质结势垒，其在激活高浓度受体方面存在困难。
但是，即使在具有GaN/AlGaN异质结势垒的情况下，使用GaN本征层作为电子传输层仍然增加导通电阻。
【专利文献】日本公开特许公告No.2008-192701
【专利文献】日本公开特许公告No.2008-53448
【专利文献】日本公开特许公告No.2011-91109
发明内容
根据这些实施方案，提供了如场效应晶体管等半导体器件，其具有低的导通电阻并且能够进行常闭操作。该半导体器件包括氮化物半导体如GaN。
根据这些实施方案的方面，半导体器件包括：由半导体制成的电子传输层，电子传输层具有第一带隙；设置在电子传输层上的电子供给层，电子供给层由具有宽于第一带隙的第二带隙的半导体制成；设置在电子供给层上的势垒形成层，势垒形成层由具有窄于第二带隙的第三带隙的半导体制成；设置在势垒形成层上的上沟道层，上沟道层由掺杂有杂质的半导体制成；通过部分地移除势垒形成层和上沟道层形成的势垒形成层和上沟道层的侧表面；设置在该侧表面上的绝缘膜；设置在该绝缘膜上的栅电极；连接至上沟道层的源电极；以及连接至电子供给层或电子传输层的漏电极。
附图说明
图1是根据第一实施方案的半导体器件的结构图；
图2A和图2B是根据第一实施方案的半导体器件的导带边缘Ec的状态图；
图3是根据第二实施方案的半导体器件的结构图；
图4A和图4B是根据第二实施方案的半导体器件的导带边缘Ec的状态图；
图5A和图5B是根据第二实施方案的半导体器件的某些电特性的图；
图6是根据第三实施方案的半导体器件的结构图；
图7是根据第四实施方案的半导体器件的结构图；
图8是根据第四实施方案的半导体器件的导带边缘Ec和价带边缘Ev的状态图；
图9是根据第五实施方案的半导体器件的结构图；
图10是根据第六实施方案的半导体器件的分立封装件的说明图；
图11是根据第六实施方案的电源的电路图；以及
图12是根据第六实施方案的高功率放大器的结构图。
具体实施方式
下面将描述实施方案。使用类似的附图标记指代类似的部件并且不会另外对其进行描述。
第一实施方案
半导体器件
将参考图1来描述根据第一实施方案的半导体器件。半导体器件包括在衬底10上的：由i-GaN层形成的电子传输层11；由AlGaN层形成的电子供给层12；由i-GaN层形成的势垒形成层13；以及由n-GaN层形成的上沟道层14。
GaN具有3.4eV的带隙。部分地移除上沟道层14、势垒形成层13和电子供给层12，以形成侧表面17。用作栅极绝缘膜的绝缘膜20设置在电子供给层12的处理表面、侧表面17和上沟道层14的处理表面上。
在绝缘膜20上设置有栅电极21。上沟道层14连接至源电极22。电子供给层12连接至漏电极23。
半导体器件还包括电子传输层11中的与电子供给层12相邻的2DEG(二维电子气)11a。移除在栅电极21与漏电极23之间的上沟道层14和势垒形成层13，以增加其下的电子传输层11中的2DEG的电子密度。
衬底10是半绝缘SiC衬底，还可以是Si衬底或蓝宝石衬底。
由i-GaN层形成的电子传输层11具有在从0.1μm到5μm的范围内的厚度。
由AlGaN层形成的电子供给层12具有在0.01μm到1μm的范围内的厚度，优选地为0.01μm到0.1μm。电子供给层12可以具有组成AlYGa1-YN，其中，Y的范围是从0.1到0.4。该组成给出了在3.7eV到4.5eV的范围内的带隙。电子供给层12可以是掺杂有如Si的杂质元素的n型，或可以是未掺杂的。电子供给层12由未掺杂的i-AlGaN制成并且可以具有组成Al0.25Ga0.75N(Y＝0.25)，其给出了大约4.2eV的带隙。
由i-GaN层形成的势垒形成层13具有大约0.1μm的厚度。优选地，由i-GaN层形成的势垒形成层13具有等于或大于20nm的厚度。
由n-GaN层形成的上沟道层14具有在0.01μm到1μm的范围内的厚度，优选地0.05μm到0.2μm，并且掺杂有1×1017cm-3到1×1019cm-3的Si。由n-GaN层形成的上沟道层14具有大约0.1μm的厚度并且掺杂有大约2×1018cm-3的Si。
电子传输层11和势垒形成层13可以由i-AlGaN形成，并且上沟道层14可以由n-AlGaN形成。电子传输层11、势垒形成层13和上沟道层14可以具有组成AlXGa1-XN，并且电子供给层12可以具有组成AlYGa1-YN，其中，X和Y满足0≤X＜Y≤1。
绝缘膜20由如氮化硅(SiN)、氧化硅(SiO2)、氧氮化硅(SiON)、氮化铝(AlN)、氧化铝(Al2O3)、氧氮化铝(AlON)、氧化钽(Ta2O5)、氧化铪(HfO2)等介电材料、或如钛酸铅锆(PbZrTiO3)等铁电材料，或其组合形成。
源电极22和漏电极23由Ti/Al制成。源电极22与由n-GaN层形成的上沟道层14欧姆接触，并且漏电极23与由AlGaN层形成的电子供给层12欧姆接触。
2DEG 11a在电子传输层11的在栅电极21下面的部分与在漏电极23下的部分之间与电子供给层12相邻设置。在电子供给层12与势垒形成层13之间的产生了由压电电荷和极化电荷导致的负的固定电荷30。负的固定电荷30用作势垒。如果在共用源配置中没有给栅电极21施加电压，则势垒阻塞了上沟道层14与2DEG 11a之间的电子流动以引起关闭状态。这可以引起常闭操作。
当给栅电极21施加正电压时，在电子供给层12和势垒形成层13的与绝缘膜20接触的包括侧表面17的区域31中感生有电子。这些感生的电子使得上沟道层14能够连接至2DEG 11a，引起导通状态。因此，对栅电极21施加正向电压使得电子能够从上沟道层14经过势垒形成层13和电子供给层12流向电子传输层11中的2DEG 11a。上沟道层14的在栅电极21与源电极22之间的部分和在电子传输层11中的2DEG 11a的栅电极21下面的部分用作电子传输沟道。
如在图1中示出的栅电极21的宽度A至少是栅电极21与2DEG 11a之间的距离B的两倍。即使给漏电极23施加高电压，这种结构仍使得来自漏电极23的电场能够集中在栅电极21的与漏电极23面对的边缘。这可以减小高漏极电压的影响，例如，漏极电导的增加(短沟道效应)。对栅电极21施加引起导通状态的正电压还可以增加栅电极21下面的2DEG11a的电子浓度，从而，减小导通电阻。
绝缘膜20可以设置在栅电极21与源电极22之间上沟道层14上，或可以设置在栅电极21与漏电极23之间的电子供给层12上。绝缘膜20可以用作保护膜。相比由i-GaN层形成的势垒形成层13具有较小厚度的i-GaN层，例如，等于或小于5nm，可以设置在栅电极21与漏电极23之间的电子供给层12上。该很薄的i-GaN层没有明显地减小2DEG 11a的电子密度。
下面将要参考图2A和图2B来描述根据本实施方案的半导体器件的导带边缘Ec。图2A示出了沿着图1中的栅电极21与源电极22之间的长短交替的虚线1A-1B的导带边缘Ec。图2B示出了沿着图1中的穿过栅电极21的长短交替的虚线1C-1D的导带边缘Ec。图2A中示出的结果是利用包括设置在栅电极21与源电极22之间的上沟道层14上的绝缘膜的半导体器件来获得的。
如图2A所示，在由AlGaN形成的电子供给层12与由i-GaN层形成的势垒形成层13之间产生了由压电电荷和极化电荷导致的负的固定电荷30。如果在共用源配置中没有给栅电极21施加电压，则由负的固定电荷30引起的势垒阻塞了由n-GaN层形成的上沟道层14与由AlGaN层形成的电子供给层12之间的电子流动。
如图2B所示，移除栅电极21下面的由n-GaN层形成的上沟道层14、由i-GaN层形成的势垒形成层13和由AlGaN层形成的电子供给层12。这使得在由i-GaN层形成的与电子供给层12相邻的电子传输层11中形成了具有高的电子密度的2DEG 11a。
用于制造半导体器件的方法
以下将参考图1来描述根据本实施方案的用于制造半导体器件的方法。
首先，在衬底10上形成由AlN制成的缓冲层(未示出)和半导体层如：由i-GaN层形成的电子传输层11、由AlGaN层形成的电子供给层12、由i-GaN层形成的势垒形成层13和由n-GaN层形成的上沟道层14。通过金属有机化学气相沉积(MOCVD)外延地生长半导体层。衬底10是半绝缘SiC衬底，还可以是Si衬底或蓝宝石衬底。
在通过MOCVD形成半导体层时，N的源气体可以是NH3、Al的源气体可以是三甲基铝(TMA)，Ga的源气体可以是三甲基镓(TMG)。n型杂质元素是Si，并且，Si的源气体是硅烷(SiH4)。除了AlGaN层外，电子供给层12还可以是InAlN层。In的源气体是三甲基铟(TMI)。
移除在用于形成栅电极21的区域与用于形成漏电极23的区域之间的上沟道层14和势垒形成层13。移除在用于形成栅电极21和用于形成漏电极23的区域中的上沟道层14、势垒形成层13和电子供给层12。
更具体地，给上沟道层14施加光刻胶，并且将其暴露于来自曝光装置的光并对其进行显影，以形成具有与上沟道层14和势垒形成层13的待移除的部分对应的开口的光刻胶图案。然后，通过如反应性离子蚀刻(RIE)等干法蚀刻移除上沟道层14和势垒形成层13的待移除的部分。
然后，移除电子供给层12的与栅电极21和漏电极23对应的部分。更具体地，给上沟道层14和电子供给层12施加光刻胶，并且将其暴露于来自曝光装置的光并对其进行显影，以形成具有与电子供给层12的待移除的部分对应的开口的光刻胶图案。然后，通过如RIE等干法蚀刻移除电子供给层12的待移除的部分。因此，可以通过蚀刻部分地移除上沟道层14、势垒形成层13和电子供给层12，以在上沟道层14、势垒形成层13和电子供给层12上形成侧表面17。
然后，例如，通过使用水性四甲基铵(TMAH)的湿法蚀刻移除被干法蚀刻破坏的表面，以对侧表面17和蚀刻表面进行清洁。
然后，在侧表面17和电子供给层12的蚀刻表面上形成绝缘膜20。绝缘膜20由如氮化硅、氧化硅、氧氮化硅、氮化铝、氧化铝、氧氮化铝、氧化钽、氧化铪等介电材料或如钛酸铅锆等铁电材料或其组合来形成。可以通过原子层沉积(ALD)来形成绝缘膜20。还可以由化学气相沉积(CVD)或溅射来形成绝缘膜20。绝缘膜20具有在从10nm到100nm的范围内的厚度。
然后，形成栅电极21、源电极22和漏电极23。栅电极21设置在位于电子供给层12和侧表面17之上的绝缘膜20上。栅电极21可以由Ni/Au制成。栅电极21可以通过以下过程来形成：形成具有与栅电极21对应的开口的光刻胶图案；通过真空蒸发沉积Ni/Au金属膜；以及使用有机溶剂剥离光刻胶图案。
在移除上沟道层14的与源电极22对应的部分上的绝缘膜(未示出)后，形成了源电极22，使其连接至上沟道层14。或者，可以部分地移除上沟道层14以在其上形成源电极22。
在移除与漏电极23对应的电子供给层12和绝缘膜(未示出)的部分或全部之后，形成了漏电极23，使其连接至电子供给层12或电子传输层11。因此，漏电极23连接至2DEG 11a。
源电极22和漏电极23可以由Ti/Al制成。源电极22和漏电极23可以通过以下过程来形成：形成具有与源电极22和漏电极23对应的开口的光刻胶图案；通过真空蒸发沉积Ti/Al金属膜；以及使用有机溶剂剥离光刻胶图案。
如此，可以生产作为根据本实施方案的半导体器件的场效应晶体管。可以通过另另外的方法来制造根据本实施方案的半导体器件。根据本实施方案的半导体器件，即，场效应晶体管具有低的导通电阻并且能够进行常闭操作，从而，可以用在各种应用中，如开关电源和电动车辆逆变器。
第二实施方案
半导体器件
将参考图3来描述根据第二实施方案的半导体器件。半导体包括：在衬底110上的由i-GaN层形成的电子传输层111、由AlGaN层形成的电子供给层112、由i-GaN层形成上电子传输层113、由AlGaN层形成的上电子供给层114和由GaN层形成的盖层115。GaN具有3.4eV的带隙。部分地移除盖层115、上电子供给层114、上电子传输层113和电子供给层112，以形成侧表面117。用作栅绝缘膜的绝缘膜120设置在盖层115、侧表面117和电子供给层112的处理表面上。栅电极121设置在位于电子供给层112和侧表面117之上的绝缘膜120上。源电极122连接至上电子供给层114。漏电极123连接至电子供给层112。
半导体器件还包括电子传输层111中的与电子供给层112相邻的2DEG 111a和上电子传输层113中的与上电子供给层114相邻的2DEG113a。移除在栅电极121与漏电极123之间的盖层115、上电子供给层114和上电子传输层113，以增加其下的电子传输层111中的2DEG的电子密度。电子传输层111还可以称为第一电子传输层，电子供给层112还可以称为第一电子供给层，上电子传输层113还可以称为第二电子传输层，上电子供给层114还可以称为第二电子供给层。
衬底110是半绝缘SiC衬底，还可以是Si衬底或蓝宝石衬底。
由i-GaN层形成的电子传输层111具有在从0.1μm到5μm的范围内的厚度。
由AlGaN层形成的电子供给层112具有在从0.01μm到1μm的范围内的厚度，优选地从0.01μm到0.1μm。电子供给层112可以具有组成AlYGa1-YN，其中，Y的范围是从0.1到0.4。该组成给出了在从3.7eV到4.5eV的范围内的带隙。电子供给层112可以是掺杂有如Si的杂质元素的n型，或可以是未掺杂的。电子供给层112由未掺杂的i-AlGaN形成并且可以具有组成Al0.25Ga0.75N(Y＝0.25)，其给出了大约4.2eV的带隙。
由i-GaN层形成的上电子传输层113具有大约60nm的厚度。优选地，由i-GaN层形成的上电子传输层113具有在从0.05μm到0.2μm范围内的厚度。上电子传输层113可以用作势垒形成层；上电子传输层113与电子供给层112之间的界面形成固定电荷的势垒。
由AlGaN层形成的上电子供给层114具有在从0.01μm到1μm范围内的厚度，优选地是从0.01μm到1μm。上电子供给层114可以具有组成AlYGa1-YN，其中，Y的范围是从0.1到0.4。该组成给出了在从3.7eV到4.5eV的范围内的带隙。上电子供给层114可以是掺杂有如Si等杂质的n型，或可以是未掺杂的。上电子供给层114由未掺杂的i-AlGaN的形成并且可以具有组成Al0.25Ga0.75N(Y＝0.25)。
由GaN层形成的盖层115具有在从0.01μm到1μm的范围内的厚度，并且由i-GaN或n-GaN形成。
电子传输层111和上电子传输层113可以由i-AlGaN形成。电子传输层111和上电子传输层113可以具有组成AlXGa1-XN，并且电子供给层112和上电子供给层114可以具有组成AlYGa1-YN，其中，X和Y满足0≤X＜Y≤1。
绝缘膜120由如氮化硅(SiN)、氧化硅(SiO2)、氧氮化硅(SiON)、氮化铝(AlN)、氧化铝(Al2O3)、氧氮化铝(AlON)、氧化钽(Ta2O5)、氧化铪(HfO2)等介电材料或如钛酸铅锆(PbZrTiO3)等铁电材料或其组合形成。
源电极122和漏电极123由Ti/Al制成。源电极122与由AlGaN层形成的上电子供给层114欧姆接触，并且漏电极123与由AlGaN层形成的电子供给层112欧姆接触。
2DEG 111a设置为与电子传输层111的栅电极121下面的部分与漏电极123下面的部分之间的电子供给层112相邻设置。2DEG 113a在从源电极122下面到栅电极121附近的与上电子供给层114相邻的上电子传输层113中形成。在电子供给层112与上电子传输层113之间产生由压电电荷和极化电荷导致的负的固定电荷130。负的固定电荷130用作势垒。如果在共用源配置中没有给栅电极121施加电压，则该势垒阻塞上电子传输层113中的2DEG 113a与电子传输层111中的2DEG 111a之间的电子流动，引起关断状态。这可以引起常闭操作。
当对栅电极121施加正电压时，电子供给层112和上电子传输层113的与绝缘膜120接触的包括侧表面117的区域131中感生有电子。感生电子使得上电子传输层113中的2DEG 113a能够连接至电子传输层111中的2DEG 111a，引起导通状态。因此，对栅电极121施加正电压使得电子能够从上电子传输层113中的2DEG 113a经过上电子传输层113和电子供给层112流动到电子传输层111中的2DEG 111a。栅电极121与源电极122之间的上电子传输层113中的2DEG 113a用作电子传输沟道，并且电子传输层111中栅电极121下面的2DEG 111a还用作电子传输沟道。
如在图3中示出的栅电极121的宽度A至少是栅电极121与2DEG111a之间的距离B的两倍。即使给漏电极123施加高电压，该结构仍使得来自漏电极123的电场能够集中在栅电极121的与漏电极123面对的边缘。这可以减小高的漏电压的影响，例如，漏极电导的增加(短沟道效应)。对栅电极121施加引起导通状态的正电压还可以增加栅电极121的2DEG111a的电子浓度，从而，减小导通电阻。
绝缘膜120可以设置在栅电极121与源电极122之间的盖层115上或栅电极121与漏电极123之间的电子供给层112上。绝缘膜120可以用作保护膜。相比由i-GaN层形成的上电子传输层113的厚度，具有如等于或小于5nm等较小厚度的i-GaN层可以设置在栅电极121与漏电极123之间的电子供给层112上。该薄的i-GaN层没有明显地减小2DEG 111a的电子密度。
将参考图4A至图4B描述下面的根据本实施方案的半导体器件的导带边缘Ec。图4A示出了沿着图3中的栅电极121与源电极122之间的长短交替的虚线3A-3B的导带边缘Ec。图4B示出了沿着图3中的穿过栅电极121的长短交替的虚线3C-3D的导带边缘Ec。图4A中示出的结果是使用包括设置在栅电极121与源电极122之间的盖层115上的绝缘膜的半导体器件来获得。
如图4A所示，在由AlGaN层形成的电子供给层112与由i-GaN层形成的上电子传输层113之间产生由压电电荷和极化电荷导致的负的固定电荷130。如果在共用源配置中没有给栅电极121施加电压，则由负的固定电荷130引起的势垒阻塞了上电子传输层113中的2DEG 113a与电子传输层111中的2DEG 111a之间的电子流动。
如图4B所示，移除在栅121下面的盖层115、由AlGaN层形成的上电子供给层114、由i-GaN层形成的上电子传输层113和由AlGaN层形成的电子供给层112。这使得在由i-GaN层形成的与电子供给层112相邻的电子传输层111中形成了具有相对高的电子密度的2DEG 111a。用于制造半导体器件的方法
下面将参考图3来描述根据本实施方案的用于制造半导体器件的方法。
首先，通过金属有机化学气相沉积来在衬底110上外延生长半导体层。更具体地，在衬底110上形成由AlN制成的缓冲层(未示出)、由i-GaN层形成的电子传输层111、由AlGaN层形成电子供给层112、由i-GaN层形成的上电子传输层113、由AlGaN层形成的上电子供给层114、和盖层115。衬底110是半绝缘SiC衬底，还可以是Si衬底或蓝宝石衬底。
在通过MOCVD形成半导体层时，N的源气体可以是NH3，Al的源气体可以是三甲基铝(TMA)，Ga的源气体可以是三甲基镓(TMG)。n型杂质元素是Si，并且，Si的源气体是硅烷(SiH4)。除了AlGaN层，电子供给层112还可以是InAlN层。In的源气体是三甲基铟(TMI)。
移除在用于形成栅电极121的区域与用于形成漏电极123的区域之间的盖层115、上电子供给层114和上电子传输层113。移除在用于形成栅电极121和用于形成漏电极123的区域中的盖层115、上电子供给层114、上电子传输层113和电子供给层112。
更具体地，给盖层115施加光刻胶，并且将其暴露于来自曝光装置的光并对其进行显影，以形成具有与盖层115、上电子供给层114和上电子传输层113的待移除的部分对应的开口的光刻胶图案。然后，通过如RIE等干法蚀刻移除盖层115、上电子供给层114和上电子传输层113的待移除的部分。
然后，移除电子供给层112的与栅电极121和漏电极123对应的部分。更具体地，给盖层115和电子供给层112施加光刻胶，并且将其暴露于来自曝光装置的光并对其进行显影，以形成具有与电子供给层112的待移除的部分对应的开口的光刻胶图案。然后，通过如RIE等干法蚀刻移除电子供给层112的待移除的部分。因此，可以通过蚀刻部分地移除上电子供给层114、上电子传输层113和电子供给层112，以在上电子供给层114、上电子传输层113和电子供给层112上形成侧表面117。
然后，例如，通过使用水性四甲基铵(TMAH)的湿法蚀刻移除被干法蚀刻破坏的表面，以对侧表面117和蚀刻表面进行清洁。
然后，在侧表面117和电子供给层112的蚀刻表面上形成绝缘膜120。绝缘膜120由如氮化硅、氧化硅、氧氮化硅、氮化铝、氧化铝、氧氮化铝、氧化钽、氧化铪等介电材料或如钛酸铅锆等铁电材料或其组合形成。可以通过ALD形成绝缘膜120。还可以通过CVD或溅射来形成绝缘膜120。绝缘膜120具有在从20nm到100nm的范围内的厚度。
然后，形成栅电极121、源电极122和漏电极123。栅电极121设置在位于电子供给层112和侧表面117之上的绝缘膜120上。栅电极121可以由Ni/Au制成。栅电极121可以通过以下过程来形成：形成具有与栅电极121对应的开口的光刻胶图案；通过真空蒸发沉积Ni/Au金属膜；以及使用有机溶剂剥离光刻胶图案。
在移除与源电极122对应的部分或全部绝缘膜(未示出)、盖层115和上电子供给层114后，形成了源电极122，使其连接至上电子供给层114或上电子传输层113。因此，源电极122连接至2DEG 113a。
在移除与漏电极123对应的部分或全部绝缘膜(未示出)和电子供给层112后，形成漏电极123，使其连接至电子供给层112或电子传输层111。因此，漏电极123连接至2DEG 111a。
源电极122和漏电极123可以由Ti/Al制成。源电极122和漏电极123可以通过以下过程来形成：形成具有与源电极122和漏电极123对应的开口的光刻胶图案；通过真空蒸发沉积Ti/Al；以及使用有机溶剂剥离光刻胶图案。
如此，可以制造作为根据本实施方案的半导体器件的场效应晶体管。可以通过另外的方法来制造根据本实施方案的半导体器件。
在与上电子供给层114相邻的上电子传输层113中产生了由极化电荷和压电极化导致的2DEG 113a。2DEG 113a中的电子迁移率最高至大约1500cm/V/s，其还可以减小导通电阻。
图5A与图5B是根据本实施方案的半导体器件即场效应晶体管的某些特性的图。图5A是漏极电流-漏极电压(Ids-Vds)曲线图。图5B是漏极电流-栅极电压(Ids-Vg)曲线图。根据本实施方案的半导体器件即场效应晶体管可以实现满意的常闭操作。
其他细节如在第一实施方案中所描述的。
第三实施方案
下面将描述第三实施方案。除了侧表面117基本上是垂直的以外，根据本实施方案的半导体器件具有与根据第二实施方案的半导体器件的结构相同的结构。下面将参考图6来描述根据本实施方案的半导体器件。
在根据本实施方案的半导体器件中，盖层115、上电子供给层114、上电子传输层113和电子供给层112被蚀刻成基本上垂直于衬底110，以形成陡峭的侧表面117a。该陡峭的侧表面117a可以通过优化用于干法蚀刻如RIE的条件来形成。
已知如在第二实施方案中的倾斜侧表面保持正的固定电荷，但是如在本实施方案中的陡峭侧表面保持很少的电荷。因此，陡峭的侧表面117a的形成可以减少电荷和将栅电压偏向正侧。这可以在不施加栅电压的同时减小漏电流并且减小由开关噪音所引起的不需要的导通状态电流。
其他细节如在第二实施方案中所描述的。本实施方案可以应用于第一实施方案。
第四实施方案
下面将描述第四实施方案。除了在电子供给层112与上电子传输层113之间形成二维空穴气(2DHG)外，根据本实施方案的半导体器件具有与根据第二实施方案的半导体器件的结构相同的结构。
下面将参考图7来描述本实施方案。根据本实施方案的半导体器件包括在由AlGaN层形成的电子供给层112与由i-GaN层形成的上电子传输层113之间的2DHG 230。如果电子供给层112具有等于或小于预定厚度的厚度并且上电子传输层113具有等于或大约预定厚度的厚度，则可以在电子供给层112与上电子传输层113之间生成2DHG 230。更具体地，如果由AlGaN层形成的电子供给层112具有大于30nm的厚度并且由i-GaN层形成的上电子传输层113具有等于或大于60nm的厚度，则在电子供给层112与上电子供给层113之间产生2DHG 230。图8示出了沿着图7中的栅电极121与源电极122之间的长短交替的虚线7A-7B的导带边缘Ec和价带边缘Ev。图8中示出的结果是使用包括有设置在栅电极121与源电极122之间盖层115上的绝缘膜来获得的。
部分地蚀刻上电子供给层114和上电子传输层113，使得2DHG 230连接至源电极122。因此，2DHG 230连接至源电极122。因此，2DHG 230的电势固定至源电极122的电势。这可以稳定2DHG230处的势垒并且阻塞从源电极122经2DHG 230到漏电极123的穿通电流，甚至是在高的漏极电压的情况下。
其他细节如在第二实施方案所描述的。本实施方案可以应用到第一实施方案。
第五实施方案
下面将描述第五实施方案。除了在由AlGaN层形成的电子供给层112与由i-GaN层形成的上电子传输层113之间形成有p型区域240外，根据本实施方案的半导体器件具有与根据第四实施方案的半导体器件的结构相同的结构。
下面将参考图9来描述根据本实施方案的半导体器件。根据本实施方案的半导体器件包括在由AlGaN层形成的电子供给层112与由i-GaN层形成的电子传输层113之间的p型区域240。使用杂质元素Mg以4×1017cm-3的浓度对p型区域240进行掺杂。p型区域240使得源电极122与2DHG 230之间能够产生欧姆接触，2DHG 230设置在由AlGaN层形成的电子供给层112与由i-GaN层形成的上电子传输层113之间。
其他细节如在第四实施方案中所描述的。本实施方案可以应用至第一实施方案。
第六实施方案
下面将描述第六实施方案。本实施方案包括半导体器件、电源和高频放大器。
如在图10中示出的，根据本实施方案的半导体器件包括根据第一实施方案到第五实施方案的半导体器件的分立封装件。图10是该半导体器件的分立封装件的内部的示意图。电极的设置不同于在第一实施方案到第五实施方案中的那些电极的设置。
首先，通过切割将根据第一至第二实施方案中任一实施方案的半导体器件切成半导体芯片410。半导体芯片410是GaN高电子迁移率晶体管(HEMT)。使用如焊料等芯片附着剂430将半导体芯片410之一固定至引线框420。半导体芯片410是根据第一至第五实施方案中任一实施方案的半导体器件。
使用接合引线431将栅电极411连接至栅电极引线421。使用接合引线432将源电极412连接至源电极引线422。使用接合引线433将漏电极413连接至漏电极引线423。接合引线431、432和433由如Al等金属材料制成。栅电极411是栅电极垫并且连接至根据第一至第五实施方案中任一实施方案的半导体器件的栅电极21或121。源电极412是源电极垫并且连接至根据第一至第五实施方案中任一实施方案的半导体器件的源电极22或122。漏电极413是漏电极垫并且连接至根据第一至第五实施方案中任一实施方案的半导体器件的漏电极23或123。
通过传递模塑使用模制树脂440来密封半导体装置。以此方式，可以制造包括有由GaN半导体材料制成的HEMT的半导体器件的分立封装件。
现将描述根据本实施方案的电源和高频放大器。根据本实施方案的电源和高频放大器包括根据第一至第五实施方案中任一实施方案的半导体器件。
下面将首先参考图11来描述该电源。根据本实施方案的电源460包括高压初级电路461、低压次级电路462和设置在初级电路461与次级电路462之间的交流发电机463。初级电路461包括交流发电机464、桥式整流器电路465、多个开关器件466(在图11中是4个)和开关器件467。次级电路462包括多个开关器件468(在图11中是3个)。初级电路461中的开关器件466和467每一个都是根据第一至第五实施方案中任一实施方案的半导体器件。优选地，初级电路461中的开关器件466和467是常闭型半导体器件。次级电路462中的开关器件468是普通的硅金属绝缘半导体场效应晶体管(MISFET)。
下面将参考图12来描述根据本实施方案的高频放大器。根据本实施方案的高频放大器470可以应用于用于移动电话的基站功率放大器。高频放大器470包括数字预失真电路471、混频器472、功率放大器473和定向耦合器474。数字预失真电路471补偿输入信号的非线性应变。混频器472将已补偿的输入信号与交流信号进行混频。功率放大器473对混频有交流信号的输入信号进行放大。功率放大器473包括根据第一至第五实施方案中任一实施方案的半导体器件。定向耦合器474对输入信号和输出信号进行监测。例如，可以通过切换将在混频器472中与交流信号混频了的输出信号发送给数字预失真电路471。

Claims (20)

1.一种半导体器件，包括：
设置在衬底上的由半导体制成的电子传输层，所述电子传输层具有第一带隙；
设置在所述电子传输层上的电子供给层，所述电子供给层由具有宽于所述第一带隙的第二带隙的半导体制成；
设置在所述电子供给层上的势垒形成层，所述势垒形成层由具有窄于所述第二带隙的第三带隙的半导体制成；
设置在所述势垒形成层上的上沟道层，所述上沟道层由掺杂有杂质的半导体制成；
通过部分地移除所述势垒形成层和所述上沟道层形成的所述势垒形成层和所述上沟道层的侧表面；
设置在所述侧表面上的绝缘膜；
设置在所述绝缘膜上的栅电极；
连接至所述上沟道层的源电极；以及
连接至所述电子供给层或所述电子传输层的漏电极。
2.根据权利要求1所述的半导体器件，其中所述绝缘膜设置在所述侧表面上和所述电子供给层的已移除所述势垒形成层和所述上沟道层的部分上，以及
所述栅电极设置在位于所述侧表面和所述电子供给层的已移除所述势垒形成层和所述上沟道层的所述部分之上的所述绝缘膜上。
3.根据权利要求1所述的半导体器件，其中在所述栅电极与所述漏电极之间的所述上沟道层和所述势垒形成层被移除。
4.根据权利要求1所述的半导体器件，还包括：
所述电子传输层中的与所述电子供给层相邻的二维电子气；以及，
在所述电子供给层与所述势垒形成层之间的由固定电荷引起的势垒。
5.根据权利要求1所述的半导体器件，其中所述电子传输层、所述电子供给层、所述势垒形成层和所述上沟道层由氮化物半导体制成。
6.根据权利要求1所述的半导体器件，其中所述电子传输层、所述势垒形成层和所述上沟道层由AlXGa1-XN制成，以及
所述电子供给层由AlYGa1-YN制成，
其中，X和Y满足0≤X＜Y≤1。
7.根据权利要求1所述的半导体器件，其中所述电子传输层由i-GaN制成，以及
所述电子供给层由AlGaN制成。
8.根据权利要求1所述的半导体器件，其中所述势垒形成层由i-GaN制成。
9.根据权利要求1所述的半导体器件，其中所述上沟道层由n-GaN制成。
10.一种半导体器件，包括：
设置在衬底上的由半导体制成的第一电子传输层，所述第一电子传输层具有第一带隙；
设置在所述第一电子传输层上的第一电子供给层，所述第一电子供给层由具有宽于所述第一带隙的第二带隙的半导体制成；
设置在所述第一电子供给层上的第二电子传输层，所述第二电子传输层由具有窄于所述第二带隙的第三带隙的半导体制成；
设置在所述第二电子传输层上的第二电子供给层，所述第二电子供给层由具有宽于所述第三带隙的第四带隙的半导体制成；
通过部分地移除所述第二电子传输层和所述第二电子供给层形成的所述第二电子传输层和所述第二电子供给层的侧表面；
设置在所述侧表面上的绝缘膜；
设置在所述绝缘膜上的栅电极；
连接至所述第二电子供给层或所述第二电子传输层的源电极；以及
连接至所述第一电子供给层或所述第一电子传输层的漏电极。
11.根据权利要求10所述的半导体器件，其中所述绝缘膜设置在所述侧表面上和所述第一电子供给层的已移除所述第二电子传输层和所述第二电子供给层的部分上，以及
所述栅电极设置在位于所述侧表面和所述第一电子供给层的已移除所述第二电子传输层和所述第二电子供给层的所述部分之上的所述绝缘膜上。
12.根据权利要求10所述的半导体器件，其中在所述栅电极与所述漏电极之间的所述第二电子供给层和所述第二电子传输层被移除。
13.根据权利要求10所述的半导体器件，还包括：
所述第一电子传输层中的与所述第一电子供给层相邻的二维电子气；
所述第二电子传输层中的与所述第二电子供给层相邻的二维电子气；以及
所述第一电子供给层与所述第二电子传输层之间的二维空穴气。
14.根据权利要求13所述的半导体器件，其中所述二维空穴气连接至所述源电极。
15.根据权利要求14所述的半导体器件，还包括在所述第一电子供给层与所述第二电子传输层之间的掺杂有p型杂质的p型区域。
16.根据权利要求15所述的半导体器件，其中所述p型杂质是Mg。
17.根据权利要求10所述的半导体器件，其中所述第一电子传输层、所述第一电子供给层、所述第二电子传输层和所述第二电子供给层由氮化物半导体制成。
18.根据权利要求10所述的半导体器件，其中所述第一电子传输层和所述第二电子传输层由AlXGa1-XN制成，以及
所述第一电子供给层和所述第二电子供给层由AlYGa1-YN制成，
其中，X和Y满足0≤X＜Y≤1。
19.根据权利要求10所述的半导体器件，其中所述第一电子传输层由i-GaN制成，以及
所述第一电子供给层由AlGaN制成。
20.根据权利要求10所述的半导体器件，其中所述第二电子传输层由i-GaN制成，以及
所述第二电子供给层由AlGaN制成。
CN201210270616.1A 2011-09-01 2012-07-31 半导体器件 Active CN102969354B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011190999A JP5765147B2 (ja) 2011-09-01 2011-09-01 半導体装置
JP2011-190999 2011-09-01

Publications (2)

Publication Number Publication Date
CN102969354A true CN102969354A (zh) 2013-03-13
CN102969354B CN102969354B (zh) 2016-01-13

Family

ID=47752431

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210270616.1A Active CN102969354B (zh) 2011-09-01 2012-07-31 半导体器件

Country Status (5)

Country Link
US (1) US8586994B2 (zh)
JP (1) JP5765147B2 (zh)
KR (1) KR101340240B1 (zh)
CN (1) CN102969354B (zh)
TW (1) TWI466292B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104518014A (zh) * 2013-09-27 2015-04-15 立锜科技股份有限公司 绝缘栅双极晶体管及其制造方法
CN108598163A (zh) * 2018-05-14 2018-09-28 电子科技大学 一种GaN异质结纵向功率器件
CN111902920A (zh) * 2018-03-27 2020-11-06 松下电器产业株式会社 氮化物半导体装置
CN113169228A (zh) * 2018-10-12 2021-07-23 创世舫科技有限公司 包括垂直栅极模块的横向iii族氮化物器件
US20210320184A1 (en) * 2020-04-13 2021-10-14 Advantest Corporation Semiconductor device, manufacturing method of semiconductor device and testing device

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5692357B2 (ja) * 2011-03-18 2015-04-01 富士通株式会社 化合物半導体装置及びその製造方法
JP2014110393A (ja) * 2012-12-04 2014-06-12 Fujitsu Ltd 化合物半導体装置及びその製造方法
EP2806463A1 (en) * 2013-05-22 2014-11-26 Imec Low temperature Ohmic contacts for III-N power devices
JP6229172B2 (ja) * 2013-07-12 2017-11-15 パナソニックＩｐマネジメント株式会社 半導体装置
TWI512971B (zh) * 2013-09-24 2015-12-11 Richtek Technology Corp 絕緣閘雙極電晶體及其製造方法
JP6229501B2 (ja) * 2014-01-08 2017-11-15 富士通株式会社 半導体装置
JP6739918B2 (ja) * 2015-10-08 2020-08-12 ローム株式会社 窒化物半導体装置およびその製造方法
ITUB20155536A1 (it) 2015-11-12 2017-05-12 St Microelectronics Srl Transistore hemt di tipo normalmente spento includente una trincea contenente una regione di gate e formante almeno un gradino, e relativo procedimento di fabbricazione
ITUB20155862A1 (it) 2015-11-24 2017-05-24 St Microelectronics Srl Transistore di tipo normalmente spento con ridotta resistenza in stato acceso e relativo metodo di fabbricazione
JP6712190B2 (ja) * 2016-06-20 2020-06-17 株式会社アドバンテスト エピ基板
US11670699B2 (en) 2016-12-15 2023-06-06 National Yang Ming Chiao Tung University Semiconductor device and method of manufacturing the same
TWI604605B (zh) * 2016-12-15 2017-11-01 國立交通大學 半導體裝置及其製造方法
EP3364463A3 (en) * 2017-02-20 2018-11-14 CoorsTek KK Nitride semiconductor substrate and method for manufactuing the same
US11295992B2 (en) * 2017-09-29 2022-04-05 Intel Corporation Tunnel polarization junction III-N transistors
KR102486469B1 (ko) * 2018-07-06 2023-01-09 삼성전자주식회사 반도체 장치
JP7448314B2 (ja) * 2019-04-19 2024-03-12 株式会社東芝 半導体装置
CN110634867B (zh) * 2019-09-10 2023-08-18 英诺赛科（珠海）科技有限公司 半导体装置及其制造方法
JPWO2022091742A1 (zh) * 2020-10-29 2022-05-05
US20240213354A1 (en) * 2022-12-21 2024-06-27 Analog Devices, Inc. Gallium nitride superjunction transistor

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008192701A (ja) * 2007-02-01 2008-08-21 Rohm Co Ltd ＧａＮ系半導体素子
CN101350311A (zh) * 2008-08-15 2009-01-21 西安电子科技大学 AlGaN/GaN MISHEMT器件的制备方法
US20090278172A1 (en) * 2008-03-07 2009-11-12 Shusuke Kaya GaN based semiconductor element
US20090278197A1 (en) * 2006-08-24 2009-11-12 Rohm Co., Ltd Mis field effect transistor and method for manufacturing the same
WO2010016564A1 (ja) * 2008-08-07 2010-02-11 日本電気株式会社 半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1332453C (zh) * 2002-10-09 2007-08-15 松下电器产业株式会社 等离子体振动开关元件
JP5344445B2 (ja) * 2005-11-11 2013-11-20 独立行政法人産業技術総合研究所 半導体素子
JP5417693B2 (ja) 2007-08-22 2014-02-19 日本電気株式会社 半導体装置
JP2010135640A (ja) * 2008-12-05 2010-06-17 Panasonic Corp 電界効果トランジスタ
JP5593673B2 (ja) 2009-10-20 2014-09-24 富士通株式会社 半導体装置及びその製造方法
JP4985760B2 (ja) * 2009-12-28 2012-07-25 住友電気工業株式会社 半導体装置およびその製造方法
KR101984698B1 (ko) * 2012-01-11 2019-05-31 삼성전자주식회사 기판 구조체, 이로부터 제조된 반도체소자 및 그 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090278197A1 (en) * 2006-08-24 2009-11-12 Rohm Co., Ltd Mis field effect transistor and method for manufacturing the same
JP2008192701A (ja) * 2007-02-01 2008-08-21 Rohm Co Ltd ＧａＮ系半導体素子
US20090278172A1 (en) * 2008-03-07 2009-11-12 Shusuke Kaya GaN based semiconductor element
WO2010016564A1 (ja) * 2008-08-07 2010-02-11 日本電気株式会社 半導体装置
CN101350311A (zh) * 2008-08-15 2009-01-21 西安电子科技大学 AlGaN/GaN MISHEMT器件的制备方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104518014A (zh) * 2013-09-27 2015-04-15 立锜科技股份有限公司 绝缘栅双极晶体管及其制造方法
CN111902920A (zh) * 2018-03-27 2020-11-06 松下电器产业株式会社 氮化物半导体装置
CN108598163A (zh) * 2018-05-14 2018-09-28 电子科技大学 一种GaN异质结纵向功率器件
CN113169228A (zh) * 2018-10-12 2021-07-23 创世舫科技有限公司 包括垂直栅极模块的横向iii族氮化物器件
US20210320184A1 (en) * 2020-04-13 2021-10-14 Advantest Corporation Semiconductor device, manufacturing method of semiconductor device and testing device
US11764278B2 (en) * 2020-04-13 2023-09-19 Advantest Corporation Semiconductor device, manufacturing method of semiconductor device and testing device

Also Published As

Publication number Publication date
JP2013055148A (ja) 2013-03-21
TWI466292B (zh) 2014-12-21
JP5765147B2 (ja) 2015-08-19
KR101340240B1 (ko) 2013-12-10
US8586994B2 (en) 2013-11-19
KR20130025334A (ko) 2013-03-11
CN102969354B (zh) 2016-01-13
US20130056746A1 (en) 2013-03-07
TW201312746A (zh) 2013-03-16

Similar Documents

Publication Publication Date Title
CN102969354B (zh) 半导体器件
Kambayashi et al. Over 100 A operation normally-off AlGaN/GaN hybrid MOS-HFET on Si substrate with high-breakdown voltage
Imada et al. Enhancement-mode GaN MIS-HEMTs for power supplies
JP6173661B2 (ja) Ｉｉｉ−窒化物デバイスの製造方法およびｉｉｉ−窒化物デバイス
US11973138B2 (en) N-polar devices including a depleting layer with improved conductivity
US9419121B1 (en) Semiconductor device with multiple carrier channels
Huang et al. Low-Leakage-Current AlN/GaN MOSHFETs Using $\hbox {Al} _ {2}\hbox {O} _ {3} $ for Increased 2DEG
US8969881B2 (en) Power transistor having segmented gate
US20140159116A1 (en) III-Nitride Device Having an Enhanced Field Plate
US20080308813A1 (en) High breakdown enhancement mode gallium nitride based high electron mobility transistors with integrated slant field plate
US20110227132A1 (en) Field-effect transistor
US20130082336A1 (en) Semiconductor device and method for fabricating the same
CN103715244A (zh) 半导体器件以及半导体器件的制造方法
CN103715252A (zh) 化合物半导体器件及其制造方法
CN104377239A (zh) 半导体器件及其制造方法
US9437672B2 (en) Semiconductor device
CN104183636A (zh) 半导体器件及其制造方法
CN103022121A (zh) 半导体器件及其制造方法
Kambayashi et al. High field-effect mobility normally-off AlGaN/GaN hybrid MOS-HFET on Si substrate by selective area growth technique
Kaneko et al. Normally-off AlGaN/GaN HFETs using NiO x gate with recess
CN103367426A (zh) 化合物半导体器件及其制造方法
WO2012008027A1 (ja) 化合物半導体装置及びその製造方法
WO2018087728A1 (en) Semiconductor devices with multiple channels and three-dimensional electrodes
Zhou et al. Threshold voltage modulation by interface charge engineering for high performance normally-off GaN MOSFETs with high faulty turn-on immunity
WO2022190414A1 (ja) ノーマリーオフ型分極超接合ＧａＮ系電界効果トランジスタおよび電気機器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant