CN103715252A - 化合物半导体器件及其制造方法 - Google Patents

化合物半导体器件及其制造方法 Download PDF

Info

Publication number
CN103715252A
CN103715252A CN201310445627.3A CN201310445627A CN103715252A CN 103715252 A CN103715252 A CN 103715252A CN 201310445627 A CN201310445627 A CN 201310445627A CN 103715252 A CN103715252 A CN 103715252A
Authority
CN
China
Prior art keywords
dielectric film
protection dielectric
electrode
compound semiconductor
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310445627.3A
Other languages
English (en)
Other versions
CN103715252B (zh
Inventor
美浓浦优一
渡边芳孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chuangshifang Electronic Japan Co., Ltd.
Original Assignee
Fujitsu Ltd
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Fujitsu Semiconductor Ltd filed Critical Fujitsu Ltd
Publication of CN103715252A publication Critical patent/CN103715252A/zh
Application granted granted Critical
Publication of CN103715252B publication Critical patent/CN103715252B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28264—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66522—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with an active layer made of a group 13/15 material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0067—Converter structures employing plural converter units, other than for parallel operation of the units on a single load
    • H02M1/007—Plural converter units in cascade
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
    • H02M3/33576—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Dc-Dc Converters (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

一种化合物半导体器件，包括：化合物半导体分层结构；形成在化合物半导体分层结构之上的栅电极；覆盖化合物半导体分层结构的表面并且由氮化硅作为材料制成的第一保护绝缘膜；在第一保护绝缘膜上覆盖栅电极并且由氧化硅作为材料制成的第二保护绝缘膜；以及包含氮氧化硅并且形成在第一保护绝缘膜和第二保护绝缘膜之间的第三保护绝缘膜。

Description

化合物半导体器件及其制造方法
技术领域
在此讨论的实施例涉及一种化合物半导体器件及其制造方法。
背景技术
有人考虑通过利用如高饱和电子速率和宽带隙的特性将氮化物半导体应用于具有高耐受电压、高输出功率的半导体器件。例如，作为氮化物半导体的GaN的带隙是3.4eV（电子伏特），大于Si的带隙（1.1eV）和GaAs的带隙（1.4eV），并且因此GaN具有高击穿电场强度。因此，GaN非常有望作为实现高电压操作和高输出功率、用于电源的半导体器件的材料。
作为使用氮化物半导体的半导体器件，已经有大量关于场效应晶体管，尤其是高电子迁移率晶体管（HEMT）的报告。例如，在GaN基HEMT（GaN-HEMT）中，将GaN用作为电子传输层并且将AlGaN用作为电子供给层的AlGaN/GaN·HEMT是引人注目的。在AlGaN/GaN·HEMT中，在AlGaN中发生由于GaN与AlGaN之间的晶格常数差而导致的应变。通过由应变引起的AlGaN的压电极化和自发极化获得高浓度的二维电子气（2DEG）。因此，AlGaN/GaN·HEMT被预期作为用于电动车辆的高效开关元件和高耐压电力器件等。
专利文献1：日本公开专利特许公报第2012-178467号
在GaN-HEMT中，下述电流崩塌现象被视为问题：电子在元件中被俘获，从而干扰2DEG的流动，并且使输出电流降低。人们认为由于各种原因而发生电流崩塌，并且认为由于覆盖栅电极的绝缘膜，如保护膜等而可能发生电流崩塌。然而，对于覆盖栅电极的保护膜，目前还没有开发出任何对于抑制电流崩塌的发生有用的技术。
发明内容
考虑以上问题做出了各实施例，并且目的在于提供高可靠性高耐压的化合物半导体器件及其制造方法，该化合物半导体器件由于覆盖化合物半导体分层结构上的电极的保护膜而抑制了电流崩塌的发生，从而改进器件特性。
化合物半导体器件的一个方面包括：化合物半导体分层结构；形成在化合物半导体分层结构之上的电极；覆盖化合物半导体分层结构的表面并且由氮化硅作为材料制成的第一保护绝缘膜；在第一保护绝缘膜上覆盖电极并且由氧化硅作为材料制成的第二保护绝缘膜；以及包含氮氧化硅并且形成在第一保护绝缘膜和第二保护绝缘膜之间的第三保护绝缘膜。
制造化合物半导体器件的方法的一个方面包括：形成化合物半导体分层结构；在该化合物半导体分层结构之上形成电极；形成覆盖化合物半导体分层结构的表面并且由氮化硅作为材料制成的第一保护绝缘膜；形成在第一保护绝缘膜上覆盖电极并且由氧化硅作为材料制成的第二保护绝缘膜；以及在第一保护绝缘膜和第二保护绝缘膜之间形成包含氮氧化硅的第三保护绝缘膜。
附图说明
图1A至图1C是按照处理的顺序图解根据第一实施例的制造AlGaN/GaN HEMT的方法的横截面示意图；
图2A至图2C是继图1A至图1C之后按照处理的顺序图解根据第一实施例的制造AlGaN/GaN HEMT的方法的横截面示意图；
图3A与图3B是继图2A至图2C之后按照处理的顺序图解根据第一实施例的制造AlGaN/GaN HEMT的方法的横截面示意图；
图4A与图4B是图解在根据第一实施例的修改示例的制造AlGaN/GaN HEMT的方法中的主要处理的横截面示意图；
图5A与图5B是继图4A与图4B之后图解根据第一实施例的修改示例的制造AlGaN/GaN HEMT的方法中的主要处理的横截面示意图；
图6A至图6C是图解在根据第二实施例的制造AlGaN/GaN HEMT的方法中的主要处理的横截面示意图；
图7A与图7B是继图6A至图6C之后图解在根据第二实施例的制造AlGaN/GaN HEMT的方法中的主要处理的横截面示意图；
图8是图6B中的栅电极和场板电极的放大的横截面示意图；
图9是图7B中的栅电极和场板电极的放大的横截面示意图；
图10A至图10C是图解在根据第二实施例的修改示例的制造AlGaN/GaN HEMT的方法中的主要处理的横截面示意图；
图11A至图11C是继图10A至图10C之后图解在根据第二实施例的修改示例的制造AlGaN/GaN HEMT的方法中的主要处理的横截面示意图；
图12是图11C中的栅电极和场板电极的放大的横截面示意图；
图13是图解根据第三实施例的电源器件的示意性配置的连接图；以及
图14是图解根据第四实施例的高频放大器的示意性配置的连接图。
具体实施方式
（第一实施例）
在本实施例中，公开了一种氮化物半导体的AlGaN/GaN HEMT，作为化合物半导体器件。
图1A至图1C至图3A与图3B是按照处理的顺序图解根据第一实施例的制造AlGaN/GaN HEMT的方法的横截面示意图。
首先，如图1A所示，在例如作为生长衬底的半绝缘SiC衬底1上形成化合物半导体分层结构2。可以将Si衬底、蓝宝石衬底、GaAs衬底、GaN衬底等而不是SiC衬底用作为生长衬底。衬底的导电性可以是半绝缘的或者是导电的。
化合物半导体分层结构2包括缓冲层2a、电子传输层2b、中间层2c以及电子供给层2d。
在化合物半导体分层结构2中，在电子传输层2b和电子供给层2d（准确地说是中间层2c）的界面附近产生二维电子气（2DEG）。2DEG是基于电子传输层2b的化合物半导体(在此为GaN）与电子供给层2d的化合物半导体(在此为AlGaN）之间的晶格常数差产生的。
更具体地，通过例如MOVPE（金属有机物气相磊晶）方法在SiC衬底1上生长以下的化合物半导体。可以使用MBE（分子束磊晶）方法等，而不是MOVPE方法。
在SiC衬底1上按顺序将AlN生长至约为50nm（纳米）的厚度，将i(有意非掺杂）-GaN生长至约为1μm（微米）的厚度，将i-AlGaN生长至约为5nm的厚度，并且将n-AlGaN生长至约为30nm的厚度。这样，形成了缓冲层2a、电子传输层2b、中间层2c以及电子供给层2d。可以将AlGaN而不是AlN用作为缓冲层2a，或者可以在低温下生长GaN作为缓冲层2a。在某些情况下，在电子供给层2d上生长n-GaN以形成薄的盖层。
作为AlN的生长条件，将三甲基铝（TMA）气体和氨（NH3）气的混合气体用作为源气体。作为GaN的生长条件，以三甲基镓（TMG）气体和NH3气的混合气体作为源气体。作为AlGaN的生长条件，将TMA气体、TMG气体和NH3气的混合气体作为源气体。根据待生长的化合物半导体层，适当地设定是否提供作为Al源的三甲基铝气体和作为Ga源的三甲基镓气体以及三甲基铝气体和三甲基镓气体的流率。将作为公共源的氨气的流率设定为约100ccm（立方厘米每分钟）至约10LM（升每分钟）。此外，将生长压力设定为约50Torr（托）至约300Torr，并且将生长温度设定为约1000℃（摄氏度）至约1200℃。
为了将AlGaN生长为n型，也就是说，生长电子供给层2d的n-AlGaN，例如，将包含Si作为n型杂质的SiH4气体以预定的流率添加到源气体中。由此用Si掺杂AlGaN。将Si的掺杂浓度设定为约1×1018/cm3（立方厘米）至约1×1020/cm3，例如，设定为约5×1018/cm3。
随后，形成未图解的元件隔离结构。
更具体地，例如将氩（Ar）注入化合物半导体分层结构2的元件隔离结构中。这样，在化合物半导体分层结构2中和在SiC衬底1的表面层部分中形成了元件隔离结构。元件隔离结构界定出化合物半导体分层结构2上的有源区。
顺便提及，可以通过使用例如STI（浅沟槽隔离）方法等而不是以上的注入方法来进行元件隔离。在这种情况下，例如将氯基蚀刻气体用于对化合物半导体分层结构2的干法蚀刻。
随后，如图1B所示，形成第一保护绝缘膜3。
更具体地，将氮化硅（SiN）通过等离子CVD法、溅射法等沉积在化合物半导体分层结构2上至例如约30nm至约500nm的厚度，例如沉积约100nm的厚度。这样，形成第一保护绝缘膜3。
通过使用覆盖化合物半导体分层结构2的钝化膜，SiN可以减少电流崩塌。
随后，如图1C所示，在第一保护绝缘膜3中形成电极凹进3a。
更具体地，在第一保护绝缘膜3的表面上涂敷抗蚀剂。通过光刻法处理抗蚀剂，以在抗蚀剂中形成使第一保护绝缘膜3的与栅电极的预定形成区域（预定电极形成区域）对应的表面暴露的开口。这样，形成具有开口的抗蚀剂掩模。
使用该抗蚀剂掩模，对第一保护绝缘膜3的预定电极形成区域进行干法蚀刻和移除，直至暴露电子供给层2d的表面为止。这样，在第一保护绝缘膜3中形成在电子供给层2d的表面上暴露出预定电极形成区域的电极凹进3a。例如将氟基蚀刻气体用于干法蚀刻。干法蚀刻需要尽可能少地对电子供给层2d造成蚀刻损伤，并且使用氟基气体的干法蚀刻对电子供给层2d的蚀刻损伤很少。
可以通过使用氟基溶液的湿法蚀刻而不是干法蚀刻来形成电极凹进。
之后，通过使用氧等离子体进行灰化或使用化学溶液进行湿化来移除抗蚀剂掩模。
随后，如图2A所示，沉积用于栅电极和场板电极的电极材料10。
更具体地，将电极材料10沉积在第一保护绝缘膜3上以填充电极凹进3a的内部。通过例如气相沉积方法沉积例如Ni/Au（下层为Ni，上层为Au）作为电极材料10。Ni的厚度为约30nm，并且Au的厚度为约400nm。
随后，如图2B所示，形成栅电极4和场板电极5。
更具体地，在电极材料10的表面上涂敷抗蚀剂。通过光刻法处理抗蚀剂以仅在电极材料10的用于栅电极和场板电极的预定电极形成区域（预定电极形成区域）中保留抗蚀剂。这样，形成了覆盖预定电极形成区域的抗蚀剂掩模。
通过使用该抗蚀剂掩模，对电极材料10进行干法蚀刻，直至暴露第一保护绝缘膜3的表面为止。可以将例如氯基蚀刻气体用于干法蚀刻。即使当通过使用氯基气体对电极材料10进行干法蚀刻时，由于电子供给层2d的顶部被第一保护绝缘膜3覆盖，因此电子供给层2d不会暴露于干法蚀刻并且不会遭受蚀刻损伤。
这样，在用于栅电极的预定形成区域中形成了具有填充电极凹进3a并且坐在第一保护绝缘膜3上的形状的栅电极4（具有所谓的悬垂形的沿着栅极长度方向的横截面）。同时，在用于场板电极的预定形成区域中的第一保护绝缘膜3上形成了场板电极5。栅电极4在电极凹进3a中与化合物半导体分层结构2（电子供给层2d）形成肖特基接触。
之后，通过使用氧等离子体进行灰化或使用化学溶液进行湿化来移除抗蚀剂掩模。
在AlGaN/GaN HEMT中，有时向漏电极施加比源电极和栅电极更高的电压。在本实施例中，通过设置场板电极5，由于施加高电压而产生的电场可以被场板电极5缓和。场板电极5在必要时电气连接到栅电极4或者后述的源电极。
随后，如图2C所示，形成第二保护绝缘膜6。
更具体地，以覆盖栅电极4和场板电极5的方式将氧化硅（SiO2）在第一保护绝缘膜3上沉积至例如约500nm的厚度。这样，形成了第二保护绝缘膜6。通过将例如四乙氧基硅烷（TEOS）用作为材料的CVD方法对SiO2进行沉积。可以通过使用TEOS的SOG（旋涂玻璃）而不是CVD方法对SiO2进行沉积。此外，还优选的是通过将硅烷或三乙氧基硅烷用作为材料而不是使用TEOS的CVD方法对SiO2进行沉积。
SiO2由于低介电常数和相对高的介电击穿耐受电压，因此在材料特性方面是优良的。通过使用TEOS形成的SiO2在阶梯覆盖方面是优良的，因此具有高的填充和平坦化效果。因此，SiO2在Si器件的处理中广泛使用，并且也易于批量生产。
随后，如图3A所示，在第一保护绝缘膜3和第二保护绝缘膜6中形成接触孔7a、接触孔8a。
更具体地，在第二保护绝缘膜6的表面上涂敷抗蚀剂。通过光刻法处理抗蚀剂，以在抗蚀剂上形成使第二保护绝缘膜6的与用于源电极和漏电极的预定形成区域（预定电极形成区域）对应的表面暴露的开口。这样，形成具有开口的抗蚀剂掩模。
对第二保护绝缘膜6和第一保护绝缘膜3的预定电极形成区域进行干法蚀刻和移除，直至暴露电子供给层2d的表面为止。将例如氟基气体用作为蚀刻气体。通过对电子供给层2d上的第二保护绝缘膜6和第一保护绝缘膜3进行使用氟基气体的干法蚀刻，可以抑制对暴露的电子供给层2d的蚀刻损伤。这样，在第一保护绝缘膜3和第二保护绝缘膜6中形成接触孔7a、接触孔8a。
之后，通过使用氧等离子体进行灰化或使用化学溶液进行湿化来移除抗蚀剂掩模。
随后，如图3B所示，形成源电极7和漏电极8。
更具体地，在第二保护绝缘膜6上涂敷抗蚀剂，并且形成使接触孔7a、接触孔8a的内部暴露的开口。这样，形成了具有开口的抗蚀剂掩模。
使用该抗蚀剂掩模，通过例如气相沉积方法在包括用于使接触孔7a、接触孔8a的内部暴露的开口的内部的抗蚀剂掩模上把例如Ta/Al沉积作为电极材料。Ta的厚度为约20nm，并且Al的厚度为约300nm。通过剥离法，移除抗蚀剂掩模和在其上沉积的Ta/Al。
之后，在约500℃至约1000℃，例如约550℃的温度下，在例如氮气氛中对SiC衬底1进行热处理，由此使剩余的Ta/Al与电子供给层2d进行欧姆接触。如果热处理的温度低于500℃，则无法获得充分的欧姆接触。如果热处理的温度高于1000℃，电极材料的Al则会融化并且无法获得期望的电极。通过在约为500℃至约1000℃的温度下的热处理，可以获得期望的具有充分欧姆接触的电极。这样，形成了源电极7和漏电极8，以使得接触孔7a、接触孔8a的内部被电极材料的一部分填充。
之后，通过如形成连接至栅电极4、源电极7和漏电极8的接线，场板电极5与栅电极4或源电极7的电气连接等的处理，形成根据本实施例的肖特基型AlGaN/GaN·HEMT。
在本实施例中，在图3B时，在第一保护绝缘膜3和第二保护绝缘膜6之间（的界面处）形成了包含氮氧化硅（SiON）的第三保护绝缘膜9。第三保护绝缘膜9形成为在约1nm至约10nm的范围内的厚度，例如约5nm。
第三保护绝缘膜9被认为是由于下列原因（1）或者原因（2）或者由于原因（1）和原因（2）二者而形成的。在示出的示例中，假设原因（1），第三保护绝缘膜在图2C的阶段中未被示出，但是在图3B的阶段中被示出。
原因（1）
如图2B所示，由于在形成栅电极4和场板电极5时的蚀刻，因此第一保护绝缘膜3的表面被破坏并且在表面上生成Si悬键。
当如图3B所示形成了源电极7和漏电极8时，为了获得关于电子供给层2d的欧姆接触，在约500℃至约1000℃（在本实施例中约550℃）的温度下进行高温处理。由于该高温处理，可以认为第一保护绝缘膜3与第二保护绝缘膜6进行反应以生成SiON，其中Si-O-Si键合与Si-N-Si键合以混合形式存在以形成第三保护绝缘膜9。
原因（2）
当如图2C所示，在第一保护绝缘膜3上形成了第二保护绝缘膜6时，第一保护绝缘膜3的SiO2与存在于第一保护绝缘膜3和第二保护绝缘膜6之间的界面处的第一保护绝缘膜3的表面上的Si悬键键合。由于该键合，可以认为生成Si-O-Si键与Si-N-Si键以混合的形式存在的SiON以形成第三保护绝缘膜9。
讨论了下述状态：在第一保护绝缘膜3上没有形成第三保护绝缘膜9，但是以与第一保护绝缘膜3接触的方式形成了第二保护绝缘膜6。在这种情况下，在第一保护绝缘膜3和第二保护绝缘膜6之间的界面处，存在由于第一保护绝缘膜3的表面的蚀刻损伤而引起的Si-O和Si-N的键长之差而生成的Si悬键。Si悬键引起下述电流崩塌的发生，其中电子在元件中被俘获并且禁止2DEG的流动以降低输出电流。电流崩塌的发生可能使导通电阻降低。
在本实施例中，在第一保护绝缘膜3和第二保护绝缘膜6的界面处形成了第三保护绝缘膜9，该第三保护绝缘膜9包含与存在于第一保护绝缘膜3的表面上的Si悬键键合的SiON。具有处于第一保护绝缘膜3和第二保护绝缘膜6的Si悬键之间的中间键合状态的结构的第三保护绝缘膜9在界面处形成为缓冲层，由此缓和Si悬键以抑制电流崩塌的发生。
如上所述，根据本实施例，实现了高可靠性高耐压的AlGaN/GaNHEMT，该AlGaN/GaN HEMT由于在化合物半导体分层结构上覆盖栅电极的保护膜从而抑制电流崩塌的发生，以改进器件特性。
（修改示例）
在下文中，将对第一实施例的修改示例进行描述。本示例与在第一实施例中一样公开了制造AlGaN/GaN HEMT的结构和方法，但是例示了其中栅电极经由栅极绝缘膜存在于半导体上的所谓MIS型AlGaN/GaNHEMT。注意的是，将用相同的附图标记来表示与第一实施例中相同的构成部件等，并且省去其详细描述。
图4A与图4B以及图5A与图5B是图解在根据第一实施例的修改示例的制造AlGaN/GaN HEMT的方法中的主要处理的横截面示意图。
首先，进行与第一实施例中图1A至图1C中相同的处理。在这种情况下，在形成在化合物半导体分层结构2上的第一保护绝缘膜3中形成电极凹进3a。
随后，如图4A所示，形成栅绝缘膜11。
以覆盖电极凹进3a的内壁表面的方式，将例如Al2O3作为绝缘材料沉积在第一保护绝缘膜3上。通过ALD（原子层沉积）方法将Al2O3沉积至约2nm至约200nm（在此例如约50nm）的膜厚度。这样，形成了栅极绝缘膜11。
顺便提及，可以将例如等离子CVD法、溅射法等而不是ALD方法用来沉积Al2O3。此外，可以使用Al的氮化物或氮氧化物而不是沉积Al2O3。此外，可以将Si、Hf、Zr、Ti、Ta或W的氧化物、氮化物、氮氧化物或者从这些化合物中适当选择的多层化合物进行沉积以形成栅极绝缘膜。
随后，如图4B所示，将用于栅电极和场板电极的电极材料10进行沉积。
更具体地，在栅极绝缘膜11上将用于栅电极的电极材料10进行沉积以经由栅极绝缘膜11填充电极凹槽3a的内部。通过例如气相沉积方法将例如Ni/Au（下层是Ni，上层是Au）进行沉积作为电极材料10。Ni的厚度为约30nm，Au的厚度为约400nm。
随后，如图5A所示，形成栅电极4和场板电极5。
更具体地，首先，在电极材料10的表面上涂敷抗蚀剂。通过光刻法处理抗蚀剂以仅在电极材料10中用于栅电极和场板电极的预定电极形成区域（预定电极形成区域）中保留抗蚀剂。这样，形成了覆盖预定电极形成区域的抗蚀剂掩模。
通过使用该抗蚀剂掩模，对电极材料10和栅极绝缘膜11进行干法蚀刻，直至暴露第一保护绝缘膜3的表面为止。可以将例如氯基蚀刻气体用于干法蚀刻。即使当通过使用氯基气体对电极材料10和栅极绝缘膜11进行干法蚀刻时，电子供给层2d的顶部也覆盖有第一保护绝缘膜3，因此电子供给层2d不会暴露于干法蚀刻，并且没有蚀刻损伤。
这样，在用于栅电极的预定形成区域形成了具有经由栅极绝缘膜11填充电极凹槽3a并且坐在第一保护绝缘膜3上的形状的栅电极4（具有所谓的悬垂形的沿着栅极长度方向的横截面）。同时，在第一保护绝缘膜3上经由在用于场板电极的预定形成区域中的栅极绝缘膜11上形成了场板电极5。
之后，通过使用氧等离子体进行灰化或使用化学溶液进行湿化来移除抗蚀剂掩模。
随后，进行与第一实施例中图2C至图3B中的处理相同的处理。在图5B中图解了此时的外观。
之后，通过如形成连接至栅电极4、源电极7和漏电极8的接线，场板电极5与栅电极4或源电极7的电气连接等的处理，形成了根据本示例的MIS型AlGaN/GaN·HEMT。
在本示例中，如同第一实施例，在第一保护绝缘膜3和第二保护绝缘膜6的界面处形成了第三保护绝缘膜9，该第三保护绝缘膜9包含与存在于在第一保护绝缘膜3的表面上的Si悬键键合的SiON。具有处于第一保护绝缘膜3和第二保护绝缘膜6的Si悬键之间的中间键合状态的结构的第三保护绝缘膜9在界面处形成为缓冲层，由此缓和Si悬键以抑制电流崩塌的发生。
如上所述，根据本示例，实现了高可靠性高耐压的AlGaN/GaNHEMT，该AlGaN/GaN HEMT由于在化合物半导体分层结构上覆盖栅电极的保护膜从而抑制电流崩塌的发生，由此改进了器件特性。
（第二实施例）
本实施例与第一实施例一样公开了制造肖特基型AlGaN/GaNHEMT的结构和方法，但是与第一实施例不同的是第一保护绝缘膜的形成状态是不同的。注意的是，用相同的附图标记来表示与第一实施例中相同的构成部件等，并且省去其详细描述。
图6A至图6C以及图7A与图7B是图解在根据第二实施例的制造AlGaN/GaN HEMT的方法中的主要处理的横截面示意图。
首先，进行与第一实施例中图1A至图2A的处理相同的处理。图6A图解了此时的外观。
随后，如图6B所示，形成栅电极4和场板电极5，并且对第一保护绝缘膜3的表面层进行蚀刻。
更具体地，首先，在电极材料10的表面上涂敷抗蚀剂。通过光刻法处理抗蚀剂以仅在电极材料10中用于栅电极和场板电极的预定电极形成区域（预定电极形成区域）中保留抗蚀剂。这样，形成了覆盖电极形成预定区域的抗蚀剂掩模。
通过使用该抗蚀剂掩模，对电极材料10和第一保护绝缘膜3的表面层进行干法蚀刻，直至第一保护绝缘膜3的一部分被移除（过蚀刻）为止。将第一保护绝缘膜3的表面层的过蚀刻量设定为较后述的第三保护绝缘膜的厚度更深，例如，深度为约20nm。可以将例如氯基蚀刻气体用于干法蚀刻。即使当通过使用氯基气体对电极材料10和第一保护绝缘膜3的表面层进行干法蚀刻时，电子供给层2d的顶部也覆盖有第一保护绝缘膜3，并且因此电子供给层2d不会暴露于干法蚀刻，并且没有蚀刻损伤。
这样，在用于栅电极的预定形成区域形成了具有填充电极凹进3a并且坐在第一保护绝缘膜3上的形状的栅电极4（具有所谓的悬垂形的沿着栅极长度方向的横截面）。同时，在用于场板电极的预定形成区域中的第一保护绝缘膜3上形成了场板电极5。栅电极4在电极凹进3a中与化合物半导体分层结构2（电子供给层2d）处于肖特基接触。
之后，通过使用氧等离子体进行灰化或使用化学溶液进行湿化来移除抗蚀剂掩模。
图8图解了图6B中栅电极4和场板电极5的放大图。
通过过蚀刻形成第一保护绝缘膜3以使得其在栅电极4的悬垂部分的下方和在场板电极5的下方的厚度（第一厚度d1）大于在其它位置的厚度（第二厚度d2）。第一厚度d1与第二厚度d2之间的差对应于上述的悬垂量。鉴于后述的第三保护绝缘膜的厚度为约10nm或更小，将差设定为在约10nm至约200nm的范围内、大于第三保护绝缘膜的厚度的值，在此为约20nm。
随后，如图6C所示，形成第二保护绝缘膜6。
更具体地，将氧化硅（SiO2）在第一保护绝缘膜3上沉积至例如约500nm的厚度以覆盖栅电极4和场板电极5。这样，形成了第二保护绝缘膜6。通过将例如四乙氧基硅烷（TEOS）用作为材料的CVD方法对SiO2进行沉积。可以通过使用TEOS的SOG（旋涂玻璃）而不是CVD方法对SiO2进行沉积。此外，还优选的是通过将硅烷或三乙氧基硅烷用作为材料而不是使用TEOS的CVD方法对SiO2进行沉积。
随后，如图7A所示，在第一保护绝缘膜3和第二保护绝缘膜6中形成接触孔7a、接触孔8a。
更具体地，在第二保护绝缘膜6的表面上涂敷抗蚀剂。通过光刻法处理抗蚀剂，以在抗蚀剂上形成使第二保护绝缘膜6的与用于源电极和漏电极的预定形成区域（预定电极形成区域）对应的表面暴露的开口。这样，形成具有开口的抗蚀剂掩模。
对第二保护绝缘膜6和第一保护绝缘膜3的预定电极形成区域进行干法蚀刻和移除，直至暴露电子供给层2d的表面为止。将例如氟基气体用作为蚀刻气体。通过对电子供给层2d上的第二保护绝缘膜6和第一保护绝缘膜3进行使用氟基气体的干法蚀刻，可以抑制对暴露的电子供给层2d的蚀刻损伤。这样，在第一保护绝缘膜3和第二保护绝缘膜6中形成了接触孔7a、接触孔8a。
之后，通过使用氧等离子体进行灰化或使用化学溶液进行湿化来移除抗蚀剂掩模。
随后，如图7B所示，形成源电极7和漏电极8。
更具体地，在第二保护绝缘膜6上涂敷抗蚀剂，并且形成使接触孔7a、接触孔8a的内部暴露的开口。这样，形成了具有开口的抗蚀剂掩模。
通过使用该抗蚀剂掩模，通过例如气相沉积方法在包括用于使接触孔7a、接触孔8a的内部暴露的开口的内部的抗蚀剂掩模上把例如Ta/Al沉积为电极材料。Ta的厚度为约20nm，并且Al的厚度为约300nm。通过剥离法，移除抗蚀剂掩模和在其上沉积的Ta/Al。
之后，在约500℃至约1000℃，例如约550℃的温度下，在例如氮气氛中对SiC衬底1进行热处理，由此使剩余的Ta/Al与电子供给层2d进行欧姆接触。如果热处理的温度低于500℃，则无法获得充分的欧姆接触。如果热处理的温度高于1000℃，电极材料的Al则会融化并且无法获得期望的电极。通过在约为500℃至约1000℃的温度下的热处理，可以获得期望的具有充分欧姆接触的电极。这样，形成了源电极7和漏电极8，以使得接触孔7a、接触孔8a的内部被电极材料的一部分填充。
之后，通过如形成连接至栅电极4、源电极7和漏电极8的接线，场板电极5与栅电极4或源电极7的电气连接等的处理，形成了根据本实施例的肖特基型AlGaN/GaN·HEMT。
图9示出图7B中的栅电极4和场板电极5的放大图。
在本实施例中，在图7B时，在第一保护绝缘膜3和第二保护绝缘膜6之间（的界面处）形成了包含氮氧化硅（SiON）的第三保护绝缘膜9。第三保护绝缘膜9形成为在约1nm至约10nm的范围内、小于第一保护绝缘膜3中的第一厚度d1与第二厚度d2之间的差的厚度，例如约5nm。
在本实施例中，在第一保护绝缘膜3和第二保护绝缘膜6之间的界面处形成了第三保护绝缘膜9，该第三保护绝缘膜9包含与存在于第一保护绝缘膜3的表面上的Si悬键键合的SiON。具有处于第一保护绝缘膜3和第二保护绝缘膜6的Si悬键之间的中间键合状态的结构的第三保护绝缘膜9在界面处形成为缓冲层，由此缓和Si悬键以抑制电流崩塌的发生。
通常，AlGaN/GaN HEMT存在当施加高电压时栅电极在漏电极侧的边缘部分处发生电场集中以使器件破损的问题。通过在栅电极和漏电极之间设置场板电极，在漏电极侧的边缘部分成为发生电场集中以扩散电场集中的位置。在此假设在各层中形成了彼此不同材料的两种保护绝缘膜。在这种情况下，即使设置了场板电极，栅电极和场板电极的边缘部分也与在上保护绝缘膜和下保护绝缘膜之间的界面接触。当在边缘部分处发生电场集中时，由保护绝缘膜之间的界面导致的介电击穿引起耐受电压的降低。
在本实施例中，在栅电极4和漏电极7之间设置场板电极5。这种结构使得在栅电极4与电子供给层2d的接触表面在漏电极7侧的边缘部分处的电场集中被缓和。
此外，如图9所示，在栅电极4的悬垂部分的下方和在场板电极5的下方的第一厚度d1被形成为大于在其它位置处的第二厚度d2。此外，将第一厚度d1与第二厚度d2之间的差设定为在约10nm至约200nm的范围内、大于第三保护绝缘膜9的厚度的值，在此为约20nm。利用这种结构，栅电极4和场板电极5在漏电极7侧的边缘部分4a、边缘部分5a相对第一保护绝缘膜3和第二保护绝缘膜6之间的界面移位，并位于第二保护绝缘膜6的侧表面。即使在边缘部分4a、边缘部分5a处发生电场集中，也因为边缘部分4a、边缘部分5a与界面分离，所以对界面的影响很小。这阻止了AlGaN/GaN HEMT中的介电击穿并提高了耐受电压。
如果第一厚度d1与第二厚度d2之间的差小于10nm，则边缘部分4a、边缘部分5a与第一保护绝缘膜3和第二保护绝缘膜6之间的界面的间隔距离很小（或者是0），由此可能从界面处导致介电击穿。如果差大于200nm，则第一保护绝缘膜3和第二保护绝缘膜6之间的界面更靠近电子供给层2d，并且因此电子变得更可能被少量保留在界面处的Si悬键俘获，造成了减少的对电流崩塌的抑制效果。因此，通过将差设定为约10nm至约200nm，可以防止介电击穿，同时维持对电流崩塌的抑制效果。
如上所述，根据本实施例，实现了高可靠性高耐压的AlGaN/GaNHEMT，该AlGaN/GaN HEMT由于在化合物半导体分层结构上覆盖栅电极的保护膜从而抑制电流崩塌的发生，由此改进了器件特性。
（修改示例）
在下文中，将对第二实施例的修改示例进行描述。本示例公开了制造如第二实施例中的AlGaN/GaN HEMT的结构和方法，但是例示了其中栅电极经由栅极绝缘膜存在于半导体之上的所谓的MIS型AlGaN/GaNHEMT。注意的是，用相同的附图标记来表示与第二实施例中相同的构成部件等，并且省去其详细描述。
图10A至图10C以及图11A至图11C是图解在根据第二实施例的修改示例的制造AlGaN/GaN HEMT的方法中的主要处理的横截面示意图。
首先，进行了与第一实施例的图1A至图1C中的处理相同的处理。在这种情况下，在形成在化合物半导体分层结构2上的第一保护绝缘膜3中形成电极凹进3a。
随后，如图10A所示，形成栅极绝缘膜12。
以覆盖电极凹进3a的内壁表面的方式，将例如Al2O3作为绝缘材料沉积在第一保护绝缘膜3上。通过ALD（原子层沉积）方法将Al2O3沉积至约2nm至约200nm（在此例如约50nm）的膜厚度。这样，形成了栅极绝缘膜12。
顺便提及，可以将例如等离子CVD法、溅射法等而不是ALD方法用来沉积Al2O3。此外，可以使用Al的氮化物或氮氧化物而不是沉积Al2O3。此外，可以沉积Si、Hf、Zr、Ti、Ta或W的氧化物、氮化物、氮氧化物或者从这些化合物中适当选择的多层化合物以形成栅极绝缘膜。
随后，如图10B所示，将用于栅电极和场板电极的电极材料10进行沉积。
更具体地，在栅极绝缘膜12上将用于栅电极的电极材料10进行沉积以经由栅极绝缘膜12填充电极凹进3a的内部。通过例如气相沉积方法例如将Ni/Au（下层是Ni，上层是Au）进行沉积作为电极材料10。Ni的厚度为约30nm，Au的厚度为约400nm。
随后，如图10C所示，形成栅电极4和场板电极5，并且对第一保护绝缘膜3的表面层进行蚀刻。
更具体地，首先，在电极材料10的表面上涂敷抗蚀剂。通过光刻法处理抗蚀剂以仅在电极材料10中用于栅电极和场板电极的预定电极形成区域（预定电极形成区域）中保留抗蚀剂。这样，形成了覆盖预定电极形成区域的抗蚀剂掩模。
通过使用该抗蚀剂掩模，对电极材料10、栅极绝缘膜12和第一保护绝缘膜3的表面层进行干法蚀刻，直至第一保护绝缘膜3的一部分被移除（过蚀刻）为止。将第一保护绝缘膜3的表面层的过蚀刻量设定为较后述的第三保护绝缘膜的厚度更深，例如，深度为约20nm。可以将例如氯基气体用于干法蚀刻。即使当通过使用氯基气体对电极材料10和第一保护绝缘膜3的表面层进行干法蚀刻时，电子供给层2d的顶部也覆盖有第一保护绝缘膜3，并且因此电子供给层2d不会暴露于干法蚀刻，并且没有蚀刻损伤。
这样，在用于栅电极的形成预定区域中形成了具有经由栅极绝缘膜12填充电极凹槽3a并且跨在第一保护绝缘膜3上的形状的栅电极4（具有所谓的悬垂形的沿着栅极长度方向的横截面）。同时，在用于场板电极的形成预定区域中经由栅极绝缘膜12在第一保护绝缘膜3上形成了场板电极5。
之后，通过使用氧等离子体的灰化或使用化学溶液的湿化来移除光刻胶掩模。
通过过蚀刻形成了第一保护绝缘膜3以使得其在栅电极4的悬垂部分的下方和在场板电极5的下方的厚度大于在其他位置的厚度。厚度的差对应于上述的悬垂量。鉴于后述的第三保护绝缘膜的厚度为约10nm或更小，将厚度的差设定为约10nm至约200nm的范围内、大于第三保护绝缘膜的厚度的值，在此为约20nm。
随后，如图11A所示，形成第二保护绝缘膜6。
更具体地，在第一保护绝缘膜3上以覆盖栅电极4和场板电极5的方式将氧化硅（SiO2）沉积至例如约500nm的厚度。这样，形成第二保护绝缘膜6。通过将例如四乙氧基硅烷（TEOS）用作为材料的CVD方法对SiO2进行沉积。可以通过使用TEOS的SOG（旋涂玻璃）而不是CVD方法对SiO2进行沉积。此外，还优选的是通过将硅烷或三乙氧基硅烷用作为材料而不是使用TEOS的CVD方法对SiO2进行沉积。
随后，如图11B所示，在第一保护绝缘膜3和第二保护绝缘膜6中形成接触孔7a、接触孔8a。
更具体地，在第二保护绝缘膜6的表面上涂敷抗蚀剂。通过光刻法处理抗蚀剂，以在抗蚀剂中形成使第二保护绝缘膜6的与用于源电极和漏电极的预定形成区域（预定电极形成区域）对应的表面暴露的开口。这样，形成具有开口的抗蚀剂掩模。
对第二保护绝缘膜6和第一保护绝缘膜3的预定电极形成区域进行干法蚀刻和移除，直至暴露电子供给层2d的表面为止。可以将例如氟基气体用作为蚀刻气体。通过使用氟基气体对电子供给层2d上的第二保护绝缘膜6和第一保护绝缘膜3上进行干法蚀刻，可以抑制对暴露的电子供给层2d的蚀刻损伤。这样，在第一保护绝缘膜3和第二保护绝缘膜6中形成了接触孔7a、接触孔8a。
之后，通过使用氧等离子体进行灰化或使用化学溶液进行湿化来移除抗蚀剂掩模。
随后，如图11C所示，形成源电极7和漏电极8。
更具体地，在第二保护绝缘膜6上涂敷抗蚀剂，并且形成使接触孔7a、接触孔8a的内部暴露的开口。这样，形成具有开口的抗蚀剂掩模。
通过使用该抗蚀剂掩模，通过例如气相沉积方法在包括用于使接触孔7a、接触孔8a的内部暴露的开口的内部的抗蚀剂掩模上将例如Ta/Al沉积作为电极材料。Ta的厚度为约20nm，Al的厚度为约300nm。通过剥离法移除抗蚀剂掩模和在其上沉积的Ta/Al。
之后，在约500℃至约1000℃，例如约550℃的温度下，在例如氮气氛中对SiC衬底1进行热处理，由此使剩余的Ta/Al与电子供给层2d进行欧姆接触。如果热处理的温度低于500℃，则无法获得充分的欧姆接触。如果热处理的温度高于1000℃，电极材料的Al则会融化并且无法获得期望的电极。通过在约500℃至约1000℃的温度下的热处理，可以获得期望的具有充分欧姆接触的电极。这样，形成了源电极7和漏电极8，使得接触孔7a、接触孔8a的内部被电极材料的一部分填充。
之后，通过如形成连接至栅电极4、源电极7和漏电极8的接线，场板电极5与栅电极4或源电极7的电气连接等的处理，形成根据本实施例的MIS型AlGaN/GaN·HEMT。
图12图解了图11C中的栅电极4和场板电极5的放大图。
在本示例中，在图11C时，在第一保护绝缘膜3和第二保护绝缘膜6之间（的界面处）形成包含氮氧化硅（SiON）的第三保护绝缘膜9。第三保护绝缘膜9形成在约1nm至约10nm的范围内、小于第一保护绝缘膜3中的第一厚度d1与第二厚度d2之间的差的厚度，例如约5nm。
在本示例中，在第一保护绝缘膜3和第二保护绝缘膜6之间的界面处形成了第三保护绝缘膜9，该第三保护绝缘膜9包含与存在于第一保护绝缘膜3的表面上的Si悬键键合的SiON。具有处于第一保护绝缘膜3和第二保护绝缘膜6的Si悬键之间的中间键合状态的结构的第三保护绝缘膜9在界面处形成为缓冲层，由此缓和Si悬键以抑制电流崩塌的发生。
在本示例中，在栅电极4和漏电极7之间设置场板电极5。这种结构缓和栅电极4与电子供给层2d的接触表面在漏电极7侧的边缘部分处的电场集中。
此外，如图12所示，在栅电极4的悬垂部分的下方和在场板电极5的下方的第一厚度d1被形成为大于在其它位置处形成的第二厚度d2。此外，将第一厚度d1与第二厚度d2之间的差设定为在约10nm至约200nm的范围内、大于第三保护绝缘膜9的厚度的值，在此为约20nm。利用该结构，将栅电极4和场板电极5在漏电极7侧的边缘部分4a、5a相对第一保护绝缘膜3和第二保护绝缘膜6的界面移位，并位于第二保护绝缘膜6的侧表面。即使在边缘部分4a、边缘部分5a处发生电场集中，也由于边缘部分4a、边缘部分5a与界面是分离的，因此对界面的影响很小。这防止了AlGaN/GaN HEMT中的介电击穿并提高了耐受电压。
如果第一厚度d1与第二厚度d2之间的差小于10nm，则边缘部分4a、边缘部分5a与第一保护绝缘膜3和第二保护绝缘膜6之间的界面的间隔距离很小（或者是0），由此可能从界面导致介电击穿。如果差大于200nm，则第一保护绝缘膜3和第二保护绝缘膜6之间的界面更靠近电子供给层2d，并且因此电子变得更可能被少量保留在界面处的Si悬键俘获，造成减少的对电流崩塌的抑制效果。因此，通过将差设定为约10nm至约200nm，可以防止介电击穿，同时维持对电流崩塌的抑制效果。
如上所述，根据本示例，实现了高可靠性高耐压的AlGaN/GaNHEMT，该AlGaN/GaN HEMT由于在化合物半导体分层结构上覆盖栅电极的保护膜从而抑制电流崩塌的发生以改进器件特性。
此外，在AlGaN/GaN HEMT中防止了介电击穿以提高耐压。
（第三实施例）
本实施例公开了一种电源器件，将从第一实施例和第二实施例及其修改示例的AlGaN/GaN HEMT中选择的一种类型的AlGaN/GaN HEMT应用至该电源器件。
图13是图解根据第三实施例的电源器件的示意性配置的连接图。
根据本实施例的电源器件包括高压初级侧电路21、低压次级侧电路22以及置于初级侧电路21和次级侧电路22之间的变压器23。
初级侧电路21包括AC（交流）电源24、所谓的桥式整流电路25以及多个（在此为4个）开关元件26a、开关元件26b、开关元件26c、开关元件26d。此外，桥式整流电路25具有开关元件26e。
次级侧电路22包括多个（在此为3个）开关元件27a、开关元件27b、开关元件27c。
在本实施例中，初级侧电路21的开关元件26a、26b、26c、26d、26e均为从第一实施例和第二实施例以及其修改示例的AlGaN/GaN HEMT中选择的一种类型的AlGaN/GaN HEMT。另一方面，次级侧电路22的开关元件27a、开关元件27b、开关元件27c均为使用硅的普通MIS·FET。
在本实施例中，将高可靠性高耐压的AlGaN/GaN HEMT应用于电源电路，该AlGaN/GaN HEMT由于在化合物半导体分层结构上覆盖栅电极的保护膜从而抑制电流崩塌的发生以改进器件特性。这实现了高可靠性的大功率的电源电路。
（第四实施例）
本实施例公开了高频放大器，将从第一实施例和第二实施例以及其修改示例的AlGaN/GaN HEMT中选择的一种类型的AlGaN/GaN HEMT应用至该高频放大器。
图14是图解根据第四实施例的高频放大器的示意性配置的连接图。
根据本实施例的高频放大器包括数字预失真电路31、混合器32a、混合器32b以及功率放大器33。
数字预失真电路31对输入信号的非线性失真进行补偿。混合器32a将非线性失真已经得到补偿的输入信号和AC信号进行混合。功率放大器33对混合了AC信号的输入信号进行放大，并且具有从第一实施例和第二实施例以及其修改示例的AlGaN/GaN HEMT中选择的一种类型的AlGaN/GaN HEMT。在图14中，通过例如改变开关，可以通过混合器32b将输出侧信号与AC信号进行混合，并将结果发送给数字预失真电路31。
在本实施例中，将高可靠性高耐压的AlGaN/GaN HEMT应用于高频放大器，该AlGaN/GaN HEMT由于在化合物半导体分层结构上覆盖栅电极的保护膜从而抑制电流崩塌的发生以改进器件特性。这实现了高可靠性高耐压的大功率的高频放大器。
（其它实施例）
在第一实施例至第四实施例及其修改示例中，将AlGaN/GaN HEMT作为化合物半导体器件进行例示。除了AlGaN/GaN HEMT之外，以下HEMT也适合作为化合物半导体器件。
其它HEMT示例1
本示例公开了作为化合物半导体器件的InAlN/GaN HEMT。
InAlN和GaN是其晶格常数可以通过其合成而彼此接近的化合物半导体。在这种情况下，在上述的第一实施例至第四实施例及其修改示例中，电子传输层由i-GaN形成，中间层由i-InAlN形成，电子供给层由n-InAlN形成。在这种情况下，几乎不会发生压电极化，因此二维电子气主要通过InAlN的自发极化发生。
根据本示例，如同上述的AlGaN/GaN HEMT，实现了高可靠性高耐压的InAlN/GaN HEMT，该InAlN/GaN HEMT由于在化合物半导体分层结构上覆盖栅电极的保护膜从而抑制电流崩塌的发生，由此改进了器件特性。
其它HEMT示例2
本示例公开了作为化合物半导体器件的InAlGaN/GaN HEMT。
GaN和InAlGaN是可以通过其合成使后者的晶格常数小于前者的晶格常数的化合物半导体。在这种情况下，在上述的第一实施例至第四实施例及其修改示例中，电子传输层由i-GaN形成，中间层由i-InAlGaN形成，电子供给层由n-InAlGaN形成。
根据本示例，如同上述的AlGaN/GaN HEMT，实现了高可靠性高耐压的InAlGaN/GaN HEMT，该InAlGaN/GaN HEMT由于在化合物半导体分层结构上覆盖栅电极的保护膜从而抑制电流崩塌的发生，由此改进了器件特性。
根据以上方面，实现了高可靠性高耐压的化合物半导体器件，该化合物半导体器件由于在化合物半导体分层结构上覆盖电极的保护膜从而抑制电流崩塌的发生，由此改进了器件特性。

Claims (12)

1.一种化合物半导体器件，包括：
化合物半导体分层结构；
形成在所述化合物半导体分层结构之上的电极；
覆盖所述化合物半导体分层结构的表面并且由氮化硅作为材料制成的第一保护绝缘膜；
在所述第一保护绝缘膜上覆盖所述电极并且由氧化硅作为材料制成的第二保护绝缘膜；以及
包含氮氧化硅并且形成在所述第一保护绝缘膜和所述第二保护绝缘膜之间的第三保护绝缘膜。
2.根据权利要求1所述的化合物半导体器件，
其中，所述第三保护绝缘膜具有在1nm至10nm的范围内的厚度。
3.根据权利要求1或2所述的化合物半导体器件，
其中，所述电极的至少一部分形成在所述第一保护绝缘膜上，以及
其中，所述第一保护绝缘膜在与所述电极的所述至少一部分接触的位置处具有的第一厚度大于在其它位置处的第二厚度。
4.根据权利要求3所述的化合物半导体器件，
其中，所述第一厚度与所述第二厚度之间的差是在约10nm至约200nm的范围内的值。
5.根据权利要求3所述的化合物半导体器件，
其中，所述第一厚度与所述第二厚度之间的所述差大于所述第三保护绝缘膜的厚度。
6.根据权利要求1所述的化合物半导体器件，
其中，所述电极包括栅电极和布置成与所述栅电极分离并且并排的场板电极。
7.一种制造化合物半导体器件的方法，包括：
形成化合物半导体分层结构；
在所述化合物半导体分层结构之上形成电极；
形成覆盖所述化合物半导体分层结构的表面并且由氮化硅作为材料制成的第一保护绝缘膜；
形成在所述第一保护绝缘膜上覆盖所述电极并且由氧化硅作为材料制成的第二保护绝缘膜；以及
在所述第一保护绝缘膜和所述第二保护绝缘膜之间形成包含氮氧化硅的第三保护绝缘膜。
8.根据权利要求7所述的制造化合物半导体器件的方法，
其中，所述第三保护绝缘膜具有在1nm至10nm的范围内的厚度。
9.根据权利要求7或8所述的制造化合物半导体器件的方法，
其中，所述电极的至少一部分形成在所述第一保护绝缘膜上，以及
其中，所述第一保护绝缘膜在与所述电极的所述至少一部分接触的位置处具有的第一厚度大于在其它位置处的第二厚度。
10.根据权利要求9所述的制造化合物半导体器件的方法，
其中，所述第一厚度与所述第二厚度之间的差是在约10nm至约200nm的范围内的值。
11.根据权利要求9所述的制造化合物半导体器件的方法，
其中，所述第一厚度与所述第二厚度之间的所述差大于所述第三保护绝缘膜的厚度。
12.根据权利要求7所述的制造化合物半导体器件的方法，
其中，所述电极包括栅电极和布置成与所述栅电极分离并且并排的场板电极。
CN201310445627.3A 2012-09-28 2013-09-26 化合物半导体器件及其制造方法 Active CN103715252B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-217087 2012-09-28
JP2012217087A JP6085442B2 (ja) 2012-09-28 2012-09-28 化合物半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN103715252A true CN103715252A (zh) 2014-04-09
CN103715252B CN103715252B (zh) 2016-09-14

Family

ID=50385023

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310445627.3A Active CN103715252B (zh) 2012-09-28 2013-09-26 化合物半导体器件及其制造方法

Country Status (4)

Country Link
US (2) US9425268B2 (zh)
JP (1) JP6085442B2 (zh)
CN (1) CN103715252B (zh)
TW (1) TWI594431B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110112211A (zh) * 2018-02-01 2019-08-09 世界先进积体电路股份有限公司 半导体装置及其制造方法
CN113035943A (zh) * 2019-12-25 2021-06-25 华润微电子（重庆）有限公司 具有场板结构的hemt器件及其制备方法
US11664430B2 (en) 2018-03-12 2023-05-30 Vanguard International Semiconductor Corporation Semiconductor device

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6085442B2 (ja) 2012-09-28 2017-02-22 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
CN105280695A (zh) 2014-06-06 2016-01-27 台达电子工业股份有限公司 半导体装置与其的制造方法
JP2017199700A (ja) * 2014-09-04 2017-11-02 シャープ株式会社 電界効果トランジスタ
US9571093B2 (en) 2014-09-16 2017-02-14 Navitas Semiconductor, Inc. Half bridge driver circuits
US9859732B2 (en) 2014-09-16 2018-01-02 Navitas Semiconductor, Inc. Half bridge power conversion circuits using GaN devices
US9960154B2 (en) 2014-09-19 2018-05-01 Navitas Semiconductor, Inc. GaN structures
JP6496149B2 (ja) * 2015-01-22 2019-04-03 ローム株式会社 半導体装置および半導体装置の製造方法
CN107431021B (zh) 2015-03-31 2020-09-22 夏普株式会社 氮化物半导体场效应晶体管
US10110232B2 (en) 2015-06-30 2018-10-23 Taiwan Semiconductor Manufacturing Company, Ltd. Multiplexer and latch system
JP6311668B2 (ja) * 2015-07-10 2018-04-18 株式会社デンソー 半導体装置
US9941384B2 (en) 2015-08-29 2018-04-10 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method for fabricating the same
CN106601809A (zh) * 2015-10-15 2017-04-26 北京大学 一种氮化镓场效应晶体管及其制作方法
JP6707837B2 (ja) * 2015-10-29 2020-06-10 富士通株式会社 半導体結晶基板、半導体装置、半導体結晶基板の製造方法及び半導体装置の製造方法
JP6623684B2 (ja) * 2015-10-29 2019-12-25 富士通株式会社 半導体装置及びその製造方法、電源装置、高周波増幅器
ITUB20155862A1 (it) * 2015-11-24 2017-05-24 St Microelectronics Srl Transistore di tipo normalmente spento con ridotta resistenza in stato acceso e relativo metodo di fabbricazione
US9831867B1 (en) 2016-02-22 2017-11-28 Navitas Semiconductor, Inc. Half bridge driver circuits
WO2017159640A1 (ja) * 2016-03-14 2017-09-21 富士電機株式会社 半導体装置および製造方法
US20170294848A1 (en) * 2016-04-07 2017-10-12 Visic Technologies Ltd. Method and device for ac fed switch mode power supply based on normally on transistors
CN108321198B (zh) * 2017-01-17 2021-06-08 株式会社东芝 半导体装置、电源电路、计算机和半导体装置的制造方法
KR20190130032A (ko) * 2017-04-10 2019-11-20 미합중국 (관리부서 : 미합중국 해군성) 고전력 소자의 열관리를 위한 다이아몬드 에어 브리지
US10630285B1 (en) 2017-11-21 2020-04-21 Transphorm Technology, Inc. Switching circuits having drain connected ferrite beads
JP2019121785A (ja) * 2017-12-27 2019-07-22 ローム株式会社 半導体装置およびその製造方法
JP6811737B2 (ja) * 2018-03-13 2021-01-13 株式会社東芝 半導体装置
US20190305122A1 (en) * 2018-03-28 2019-10-03 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure
US11158575B2 (en) * 2018-06-05 2021-10-26 Macom Technology Solutions Holdings, Inc. Parasitic capacitance reduction in GaN-on-silicon devices
US10756207B2 (en) 2018-10-12 2020-08-25 Transphorm Technology, Inc. Lateral III-nitride devices including a vertical gate module
US11810971B2 (en) 2019-03-21 2023-11-07 Transphorm Technology, Inc. Integrated design for III-Nitride devices
CN109841677A (zh) * 2019-03-28 2019-06-04 英诺赛科（珠海）科技有限公司 高电子迁移率晶体管及其制造方法
CN112242441A (zh) * 2019-07-16 2021-01-19 联华电子股份有限公司 高电子迁移率晶体管
US11749656B2 (en) 2020-06-16 2023-09-05 Transphorm Technology, Inc. Module configurations for integrated III-Nitride devices
CN116325158A (zh) 2020-08-05 2023-06-23 创世舫科技有限公司 包含耗尽层的iii族氮化物器件
JP2022037706A (ja) * 2020-08-25 2022-03-09 富士通株式会社 半導体装置及びその製造方法
US20220102344A1 (en) * 2020-09-25 2022-03-31 Intel Corporation Gallium nitride (gan) three-dimensional integrated circuit technology
CN115347042A (zh) * 2021-05-14 2022-11-15 联华电子股份有限公司 半导体结构及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100044752A1 (en) * 2008-08-22 2010-02-25 Oki Electric Industry Co., Ltd. Semiconductor device and manufacturing method
CN102171830A (zh) * 2008-07-31 2011-08-31 克里公司 常关型半导体器件及其制造方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0513408A (ja) * 1991-07-08 1993-01-22 Nec Corp 半導体装置の製造方法
JP2001237250A (ja) * 2000-02-22 2001-08-31 Nec Corp 半導体装置
US7501669B2 (en) * 2003-09-09 2009-03-10 Cree, Inc. Wide bandgap transistor devices with field plates
US7071498B2 (en) * 2003-12-17 2006-07-04 Nitronex Corporation Gallium nitride material devices including an electrode-defining layer and methods of forming the same
US7834380B2 (en) * 2004-12-09 2010-11-16 Panasonic Corporation Field effect transistor and method for fabricating the same
US7548112B2 (en) * 2005-07-21 2009-06-16 Cree, Inc. Switch mode power amplifier using MIS-HEMT with field plate extension
JP2007150106A (ja) * 2005-11-29 2007-06-14 Nec Corp Ｉｉｉ族窒化物半導体基板
US7419892B2 (en) * 2005-12-13 2008-09-02 Cree, Inc. Semiconductor devices including implanted regions and protective layers and methods of forming the same
JP2008098200A (ja) * 2006-10-05 2008-04-24 Kiyoyoshi Mizuno 成膜体およびその製造方法
US7961482B2 (en) * 2007-05-09 2011-06-14 International Rectifier Corporation Bi-directional HEMT/GaN half-bridge circuit
JP2009032796A (ja) * 2007-07-25 2009-02-12 Rohm Co Ltd 窒化物半導体素子および窒化物半導体素子の製造方法
JP5134378B2 (ja) * 2008-01-07 2013-01-30 シャープ株式会社 電界効果トランジスタ
JP2009231395A (ja) * 2008-03-19 2009-10-08 Sumitomo Chemical Co Ltd 半導体装置および半導体装置の製造方法
US9711633B2 (en) * 2008-05-09 2017-07-18 Cree, Inc. Methods of forming group III-nitride semiconductor devices including implanting ions directly into source and drain regions and annealing to activate the implanted ions
WO2010016213A1 (ja) * 2008-08-06 2010-02-11 日本電気株式会社 電界効果トランジスタ
US7898004B2 (en) * 2008-12-10 2011-03-01 Transphorm Inc. Semiconductor heterostructure diodes
JP5635803B2 (ja) 2010-05-07 2014-12-03 トランスフォーム・ジャパン株式会社 化合物半導体装置の製造方法及び化合物半導体装置
JP5919626B2 (ja) * 2011-02-25 2016-05-18 富士通株式会社 化合物半導体装置及びその製造方法
JP5306438B2 (ja) * 2011-11-14 2013-10-02 シャープ株式会社 電界効果トランジスタおよびその製造方法
JP5662367B2 (ja) * 2012-03-26 2015-01-28 株式会社東芝 窒化物半導体装置およびその製造方法
JP2014072391A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP6085442B2 (ja) 2012-09-28 2017-02-22 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
JP2014072388A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 化合物半導体装置及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102171830A (zh) * 2008-07-31 2011-08-31 克里公司 常关型半导体器件及其制造方法
US20100044752A1 (en) * 2008-08-22 2010-02-25 Oki Electric Industry Co., Ltd. Semiconductor device and manufacturing method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110112211A (zh) * 2018-02-01 2019-08-09 世界先进积体电路股份有限公司 半导体装置及其制造方法
US11664430B2 (en) 2018-03-12 2023-05-30 Vanguard International Semiconductor Corporation Semiconductor device
CN113035943A (zh) * 2019-12-25 2021-06-25 华润微电子（重庆）有限公司 具有场板结构的hemt器件及其制备方法

Also Published As

Publication number Publication date
US9685338B2 (en) 2017-06-20
JP6085442B2 (ja) 2017-02-22
US20160359033A1 (en) 2016-12-08
TWI594431B (zh) 2017-08-01
CN103715252B (zh) 2016-09-14
JP2014072360A (ja) 2014-04-21
TW201417286A (zh) 2014-05-01
US9425268B2 (en) 2016-08-23
US20140092637A1 (en) 2014-04-03

Similar Documents

Publication Publication Date Title
CN103715252A (zh) 化合物半导体器件及其制造方法
CN103325822B (zh) 化合物半导体器件及其制造方法
CN103715251A (zh) 化合物半导体器件及其制造方法
CN103367426B (zh) 化合物半导体器件及其制造方法
TWI450342B (zh) 化合物半導體裝置及其製造方法
CN103367424B (zh) 化合物半导体器件及其制造方法
JP5609055B2 (ja) 化合物半導体装置及びその製造方法
CN103715249A (zh) 化合物半导体器件及其制造方法
CN103035696B (zh) 化合物半导体器件和用于制造化合物半导体器件的方法
KR20130048688A (ko) 화합물 반도체 장치 및 그 제조 방법
CN102969354A (zh) 半导体器件
US20120320642A1 (en) Compound semiconductor device and method of manufacturing the same
CN103325823A (zh) 化合物半导体器件及其制造方法
CN102651385A (zh) 化合物半导体器件及其制造方法
CN103715247A (zh) 化合物半导体器件及其制造方法
CN103681833A (zh) 化合物半导体器件及其制造方法
CN103715250A (zh) 化合物半导体器件及其制造方法
CN103715243A (zh) 化合物半导体器件及其制造方法
CN103855207A (zh) 化合物半导体器件及其制造方法
JP5942371B2 (ja) 化合物半導体装置及びその製造方法
JP6905197B2 (ja) 化合物半導体装置及びその製造方法
JP7032641B2 (ja) 化合物半導体装置及びその製造方法
JP7100241B2 (ja) 化合物半導体装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Free format text: FORMER OWNER: FUJITSU SEMICONDUCTOR CO., LTD.

Effective date: 20140811

Owner name: CHUANGSHIFANG ELECTRONIC JAPAN CO., LTD.

Free format text: FORMER OWNER: FUJITSU LTD.

Effective date: 20140811

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140811

Address after: Kanagawa

Applicant after: Chuangshifang Electronic Japan Co., Ltd.

Address before: Kanagawa

Applicant before: Fujitsu Ltd.

Applicant before: Fujitsu Semiconductor Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant