CN103855207A - 化合物半导体器件及其制造方法 - Google Patents

化合物半导体器件及其制造方法 Download PDF

Info

Publication number
CN103855207A
CN103855207A CN201310570939.7A CN201310570939A CN103855207A CN 103855207 A CN103855207 A CN 103855207A CN 201310570939 A CN201310570939 A CN 201310570939A CN 103855207 A CN103855207 A CN 103855207A
Authority
CN
China
Prior art keywords
compound semiconductor
semiconductor layer
layer
band gap
modernizations
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310570939.7A
Other languages
English (en)
Inventor
西森理人
今田忠纮
多木俊裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chuangshifang Electronic Japan Co., Ltd.
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN103855207A publication Critical patent/CN103855207A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/326—Application of electric currents or fields, e.g. for electroforming
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET

Abstract

本发明涉及一种化合物半导体器件及其制造方法。该化合物半导体器件包括第一化合物半导体层；形成在第一化合物半导体层的上侧上的第二化合物半导体层，并且第二化合物半导体层的带隙大于第一化合物半导体层的带隙；形成在第二化合物半导体层的上侧上的p型第三化合物半导体层；形成在第二化合物半导体层的上侧上穿过第三化合物半导体层的电极；形成为在第二化合物半导体层的上侧处与第三化合物半导体层接触的第四化合物半导体层，并且第四化合物半导体层的带隙小于第二化合物半导体层的带隙；以及形成为在第四化合物半导体层的上侧处与第三化合物半导体层接触的第五化合物半导体层，并且第五化合物半导体层的带隙大于第四化合物半导体层的带隙。

Description

化合物半导体器件及其制造方法
技术领域
本发明涉及一种化合物半导体器件及其制造方法。
背景技术
已考虑利用氮化物半导体的特性（如高饱和电子速度和宽带隙）将氮化物半导体应用到具有高耐受电压和高输出的半导体器件中。例如，作为氮化物半导体的GaN的带隙为3.4eV，大于Si的带隙（1.1eV）和GaAs的带隙（1.4eV），因此GaN具有高的击穿电场强度。因此，GaN作为用于需要高电压操作和高输出的电源的半导体器件的材料是非常有前途的。
作为使用氮化物半导体的半导体器件，关于场效应晶体管，尤其是高电子迁移率晶体管（highelectronmobilitytransistor，HEMT）已存在许多报道。例如，在GaN基HEMT（GaN-HEMT）中，使用GaN作为电子渡越层并且使用AlGaN作为电子供给层的AlGaN/GaN·HEMT正引起关注。在AlGaN/GaN·HEMT中，由于GaN与AlGaN之间的晶格常数差异导致在AlGaN中出现应变（例如，畸变）。由该应变引起的压电极化和AlGaN的自发极化获得了高浓度的二维电子气（2DEG）。因此，例如，预期将AlGaN/GaN·HEMT作为用于电动车辆的高效率开关器件和高耐受电压电源器件。参见例如日本公开特许公报第2009-76845号，日本公开特许公报第2007-19309号，日本公开特许公报第2010-225765号，以及日本公开特许公报第2009-71061号。
一般而言，用于电源的开关器件需要所谓的常断操作，在常断操作中，当器件的栅极电压为0V时，器件中没有电流流动。然而，存在在GaN-HEMT中产生高浓度2DEG中的问题，因此难以实现常断型晶体管。为了解决该问题，已经进行了通过蚀刻在栅电极正下方的电子供给层以降低2DEG的浓度来实现常断状态的研究。参见例如日本公开特许公报第2009-76845号。然而，在该技术中，由于在布置在电子供给层下方的电子渡越层附近中产生的由蚀刻导致的损伤，所以出现了如薄层电阻和漏电流的增大的问题。因此，在AlGaN/GaN·HEMT中，提出了如下技术：其中通过在栅电极与有源区域之间另外地形成导电p型GaN层以抵消（offsetting）在栅电极正下方的2DEG而实现常断。参见，例如日本公开特许公报第2007-19309号。
图1示出了根据前述相关技术的AlGaN/GaN·HEMT的示意性构造。在AlGaN/GaN·HEMT中，在衬底上形成有成核层，在成核层上形成有由i-GaN（例如，有意未掺杂层）制成的电子渡越层101，并且在电子渡越层101上形成有由i-AlGaN制成的电子供给层102。在电子渡越层101的与电子供给层102界面的附近产生2DEG。在电子供给层102上形成有p型GaN层103，并且在p型GaN层103上形成有栅电极104。在电子供给层102上，在栅电极104（例如，p型GaN层103）的两侧处形成有源电极105和漏电极106。
当不向栅电极104施加电压时，空穴集中在p型GaN层103的下部中（例如，在p型GaN层103与电子供给层102的界面的附近）。电子受空穴吸引，并且在电子供给层102下方在电子渡越层101与电子供给层102的界面附近感应出电子。因此，栅极电压Vg是导通的。如上所述，存在常断被抑制的问题，因而不可以增加阀值电压。
发明内容
已经做出了本公开内容以解决上述问题，本公开内容的一个目的是提供一种高度可靠的高耐受电压化合物半导体器件及其制造方法，所述化合物半导体器件具有相对简单的构造、既没有耐受电压的劣化也没有操作不稳定性，并且获得了足够大的阀值电压从而确保实现了常断状态。
化合物半导体器件的一个方面包括：第一化合物半导体层；形成在第一化合物半导体层的上侧上的第二化合物半导体层，并且第二化合物半导体层的带隙大于第一化合物半导体层的带隙；形成在第二化合物半导体层的上侧上的p型第三化合物半导体层；形成在第二化合物半导体层的上侧上穿过第三化合物半导体层的电极；形成为在第二化合物半导体层的上侧处接触第三化合物半导体层的第四化合物半导体层，并且第四化合物半导体层的带隙小于第二化合物半导体层的带隙；以及形成为在第四化合物半导体层的上侧处接触第三化合物半导体层的第五化合物半导体层，并且第五化合物半导体层的带隙大于第四化合物半导体层的带隙。
用于制造化合物半导体器件的方法的一个方面包括以下步骤：在第一化合物半导体层的上侧上形成第二化合物半导体层的过程，所述第二化合物半导体层的带隙大于第一化合物半导体层的带隙；在第二化合物半导体层的上侧上形成p型第三化合物半导体层的过程；在第二化合物半导体层的上侧上形成穿过第三化合物半导体层的电极的过程；在第二化合物半导体层的上侧处形成为接触第三化合物半导体层的第四化合物半导体层的过程，所述第四化合物半导体层的带隙小于第二化合物半导体层的带隙；以及在第四化合物半导体层的上侧处形成为接触第三化合物半导体层的第五化合物半导体层的过程，所述第五化合物半导体层的带隙大于第四化合物半导体层的带隙。
附图说明
图1是示出了相关技术中的AlGaN/GaN·HEMT的示意性构造的示意性截面图；
图2是示出了按照工艺顺序的根据第一示例性实施方案的AlGaN/GaN·HEMT的制造方法的示意性截面图；
图3是示出了接着图2按照工艺顺序的根据第一示例性实施方案的AlGaN/GaN·HEMT的制造方法的示意性截面图；
图4是示出了根据第一示例性实施方案的AlGaN/GaN·HEMT的每个化合物半导体层的示意性截面图；
图5是示出了根据第一示例性实施方案的AlGaN/GaN·HEMT的每个化合物半导体层的带隙的特征图；
图6是用于描述根据第一示例性实施方案的AlGaN/GaN·HEMT的功能的示意性截面图；
图7是基于与对比例中的AlGaN/GaN·HEMT相对于根据第一示例性实施方案的AlGaN/GaN·HEMT的比较，示出了栅极电压Vd与漏电流Id之间的关系的特征图；
图8是示出了按照工艺顺序的根据第二示例性实施方案的AlGaN/GaN·HEMT的制造方法的示意性截面图；
图9是示出了接着图8按照工艺顺序的根据第二示例性实施方案的AlGaN/GaN·HEMT的制造方法的示意性截面图；
图10是示出了按照工艺顺序的根据第三示例性实施方案的AlGaN/GaN·HEMT的制造方法的示意性截面图；
图11是示出了接着图10按照工艺顺序的根据第三示例性实施方案的AlGaN/GaN·HEMT的制造方法的示意性截面图；
图12是示出了按照工艺顺序的根据第四示例性实施方案的AlGaN/GaN·HEMT的制造方法的示意性截面图；
图13是示出了接着图12按照工艺顺序的根据第四示例性实施方案的AlGaN/GaN·HEMT的制造方法的示意性截面图；
图14是示出了根据第四示例性实施方案的电源的示意性构造的连接图；以及
图15是示出了根据第五实施方案的高频放大器的示意性构造的连接图。
具体实施方式
（第一示例性实施方案）
本实施方案公开了作为化合物半导体器件的氮化物半导体的AlGaN/GaN·HEMT。图2和图3是示出了按照工艺顺序的根据第一示例性实施方案的AlGaN/GaN·HEMT的制造方法的示意性截面图。
如图2A所示，在例如作为生长衬底的SiC衬底1上依次形成缓冲层2、电子渡越层3、电子供给层4和p型GaN层5。作为生长衬底，可以使用例如Si衬底、蓝宝石衬底、GaAs衬底和GaN衬底等代替SiC衬底。此外，至于衬底的导电性，无论衬底是半绝缘的还是导电的都没有关系。
具体地，在减压气氛下，通过使用例如金属有机气相外延（MOVPE）法在SiC衬底上生长以下化合物半导体中的每一个。可以使用其它方法例如分子束外延（MBE）法等代替MOVPE法。在SiC衬底1上依次生长约100nm厚度的AlN层、约3μm厚度的i-GaN层、约20nm厚度的i-AlGaN层、以及约80nm厚度的p-GaN层。因此，形成缓冲层2、电子渡越层3、电子供给层4以及p型GaN层5。
缓冲层2成为成核层，可以使用AlGaN层代替AlN层，或者可以通过低温生长工艺来生长GaN层。电子供给层4由具有Al组成比为例如0.2的Al0.2Ga0.8N制成。可以形成n型AlGaN（n-AlGaN）层代替i-AlGaN层。可以形成p型AlGaN代替p型GaN层5。可以在电子渡越层3与电子供给层4之间形成间隔层作为中间层。
至于AlN层的生长条件，使用三甲基铝（TMAl）气体和氨（NH3）气体的混合气体作为原料气体。至于GaN层的生长条件，使用三甲基镓（TMG）气体和NH3气体的混合气体作为原料气体。至于AlGaN层的生长条件，使用TMAl气体、TMG气体以及NH3气体的混合气体作为原料气体。根据待生长的化合物半导体层，适当地设定是否供给作为Al源的三甲基铝气体和作为Ga源的三甲基镓气体，以及适当地设定作为Al源的三甲基铝气体和作为Ga源的三甲基镓气体的流量。作为共用原料的氨气气体的流量设定为约100毫升/分钟至约10升/分钟。此外，生长压力为约50托至300托，并且生长温度设定为约1000℃至1200℃。
例如，当电子供给层4的n-AlGaN形成时，以预定流量向原料气体添加含Si的作为n型杂质的SiH4气体以便将Si掺杂到AlGaN中。Si的掺杂浓度设定为约1×1018/cm3至约1×1020/cm3，例如约5×1018/cm3。
例如，当形成p型GaN层5时，可以引入包含例如Mg离子的环戊二烯基镁（CpMg）气体作为p型杂质以便将Mg离子掺杂到GaN中。Mg离子的掺杂浓度设定为约1×1018/cm3至约1×1020/cm3，例如约5×1018/cm3。之后，通过将p-GaN例如在800℃下进行退火处理约20分钟来活化掺杂的Mg离子。
接着，如图2B所示，蚀刻p型GaN层5。具体地，在p型GaN层5上施加抗蚀剂，并且通过使用预定掩模用UV射线照射除栅电极预定形成区域之外的部分。因此，形成使用抗蚀剂覆盖p型GaN层5的栅电极预定形成区域的抗蚀剂掩模。通过使用抗蚀剂掩模并且使用Cl2基蚀刻气体对p型GaN层5进行干法蚀刻。因此，仅在栅电极预定形成区域中保留了p型GaN层5。保留的p型GaN层5被定义为p型GaN层5a。通过灰化处理或化学处理来移除抗蚀剂掩模。
接着，如图2C所示，在电子供给层4上在p型GaN层5a的两侧处依次形成i-GaN层6和i-AlGaN层7。具体地，首先预定形成抗蚀剂掩模，并且通过例如CVD法在p型GaN层5a上沉积例如SiO2，以便形成覆盖p型GaN层5a的顶部的掩模层10。接着，通过MOVPE法在减压气氛下在电子供给层4上依次生长约10nm厚度的i-GaN层和约10nm厚度的i-AlGaN层。因此，形成了i-GaN层6和i-AlGaN层7。i-AlGaN层7由Al组成比为例如0.2的i-Al0.2Ga0.8N制成。通过例如化学处理来移除掩模层10。
接着，形成器件隔离结构。具体地，将例如氩（Ar）注入SiC衬底1的上侧处的器件隔离区域中。因此，在i-AlGaN层7、i-GaN层6、电子供给层4和电子渡越层3的表面层部分处形成器件隔离结构。通过器件隔离结构，在i-AlGaN层7上限定了有源区域。或者，可以使用例如STI（浅沟槽隔离）法代替上述注入法来执行器件隔离。
接着，如图3A所示，形成源电极8和漏电极9。具体地，首先在i-AlGaN层7的表面中在用于源电极和漏电极的电极预定形成位置处形成电极凹槽8a和9a。将抗蚀剂施加到整个表面上。通过光刻工艺处理抗蚀剂，并且在抗蚀剂中形成露出i-AlGaN层7的对应于电极预定形成位置的表面的开口。通过以上处理，形成具有开口的抗蚀剂掩模。
利用抗蚀剂掩模，对i-AlGaN层7和i-GaN层6的电极预定形成位置进行干法蚀刻并且移除直到露出电子供给层4的表面为止。结果，形成露出供给层4的表面的电极预定形成位置的电极凹槽8a和9a。例如，可以使用Cl2气体作为蚀刻气体。同时，电极凹槽8a和9a可以通过蚀刻至i-AlGaN层7的中部来形成，或者可以通过蚀刻超出电子供给层4的表面来形成。通过例如灰化处理来移除抗蚀剂掩模。
形成用于形成源电极和漏电极的抗蚀剂掩模。在此，例如，使用适合于气相沉积法和剥离法的檐式结构的两层抗蚀剂。在整个表面上施加这种抗蚀剂，并且形成用于露出电极凹槽8a和9a的开口。通过以上处理，形成具有开口的抗蚀剂掩模。
利用抗蚀剂掩模，通过例如气相沉积法在包括在用于露出电极凹槽8a和9a的开口的抗蚀剂掩模上沉积例如Ti/Al层作为电极材料。Ti层的厚度设定为约20nm，并且Al层的厚度设定为约200nm。通过例如剥离法移除抗蚀剂掩模以及其上沉积的Ti/Al层。之后，在约400℃至1000℃、例如约550℃的温度下，在例如氮气氛中对SiC衬底1进行热处理，以使得保留的Ti/Al层与电子供给层4欧姆接触。热处理可以是不必要的，只要可获得与电子供给层4的欧姆接触即可。通过以上处理，形成源电极8和漏电极9，使得电极材料的一部分埋入电极凹槽8a和9a中。
接着，如图3B所示，形成栅电极11。具体地，首先形成用于形成栅电极的掩模。在此，通过例如CVD法在整个表面上沉积SiN层，并且通过利用例如CF4气体执行干法蚀刻以便在SiN层中形成露出p型GaN层5a的顶部的开口。通过以上处理，形成具有开口的掩模。
利用该掩模，通过例如气相沉积法在掩模上、包括在用于露出p型GaN层5a的顶部的开口的内部沉积例如Ni/Au层作为电极材料。Ni层的厚度设定为约30nm，并且Au层的厚度设定为约400nm。通过例如剥离法移除该掩模以及其上沉积的Ni/Au层。在不移除的情况下，该掩模还可以用作保护膜。通过以上处理，在p型GaN层5a上形成栅电极11。
之后，通过如形成层间电介质、形成连接至源电极8、漏电极9和栅电极11的接线、形成上层的钝化膜以及形成在上层的最外表面上露出的连接电极进行各种处理，形成根据本实施方案的AlGaN/GaN·HEMT。
在根据本实施方案的AlGaN/GaN·HEMT中，每个化合物半导体层的带隙具有特征。图4对应于图3B，并且图4是示出了根据本实施方案的AlGaN/GaN·HEMT的每个化合物半导体层的示意性截面图。图5是示出了根据本实施方案的AlGaN/GaN·HEMT的每个化合物半导体层的带隙的特征图，并且图5对应于沿着由左边示出的箭头L表示的虚线的截面。
图3B中的电子渡越层3、电子供给层4、i-GaN层6和i-AlGaN层7是图4中示出的第一层、第二层、第三层和第四层的具体实施例。同时，通过利用以下模拟来计算图5中的带隙：第二层（电子供给层4）由20nm厚度的i-Al0.3Ga0.7N形成，第三层（i-GaN层6）厚度为20nm，第四层（i-AlGaN层7）由5nm厚度的i-Al0.15Ga0.85N形成，并且p型GaN层5a的厚度为60nm。作为第一层、第二层、第三层和第四层的带隙BG1、BG2、BG3和BG4满足以下关系。
BG2＞BG1（1）
而且，BG2＞BG3（2）
此外，BG4＞BG3（3）
产生二维电子气（2DEG）对于满足式（1）的关系是必要条件。即，在HEMT的操作期间，在电子渡越层3与电子供给层4的界面（例如，在具有中间层的情况下的中间层）的附近产生2DEG。2DEG是基于电子渡越层3（例如，GaN层）的化合物半导体与电子供给层4（例如，AlGaN层）的化合物半导体之间的晶格常数差而产生的。如图5所示，可以看出为了满足式（1）在电子渡越层3与电子供给层4的界面的附近产生高浓度2DEG（n/cm3）。
在电子供给层4与i-GaN层6之间的界面的附近产生空穴对于满足式（2）和（3）的关系是必要条件。如图6所示，这表明在p型GaN层5a的底部处积累的空穴穿过电子供给层4与i-GaN层6之间界面的附近，并且逃逸（escape）到源电极8。如图5所示，可以看出为了满足式（2）和（3）的关系在电子供给层4与i-GaN层6之间界面的附近出现相对高浓度的空穴。
在根据本实施方案的AlGaN/GaN·HEMT中，第一层、第二层、第三层和第四层满足式（1）、（2）和（3）的关系。因此，第一层至第四层不限于图2和图3示出的化合物半导体层。例如，作为第三层，可以使用Al组成比小于电子供给层4的Al组成比（例如，在图3B的实例中为0.2，并且在图4的实例中为0.3）并且Al组成比小于i-AlGaN层7的Al组成比（例如，在图3B的实施例中为0.2，并且在图4的实施例中为0.15）的AlGaN层代替i-GaN层6。例如，可以设想具有Al组成比为0.05的Al0.05Ga0.95N。使用p型GaN或n型GaN代替i-GaN层6也是适合的。作为第四层，可以使用例如AlN层代替i-AlGaN层7。
图7是基于将对比例中的AlGaN/GaN·HEMT相对于根据本实施方案的AlGaN/GaN·HEMT的比较，示出了栅极电压Vd与漏电流Id之间的关系的特征图。图7A是作为对比例的图1中示出的AlGaN/GaN·HEMT的特征图，并且图7B是根据本实施方案的AlGaN/GaN·HEMT的特征图。
在对比例中，可以看出，当未向栅电极施加电压时，通过在p型GaN层中空穴的集中促使常通状态变为等于或小于阀值的数值。相反，在本实施方案中，由于在p型GaN层中没有空穴的集中，所以实现了常断状态。如上所述，在该本实施方案中，解决了在p型GaN层5a中空穴的集中的问题，并且获得了足够大的阀值，由此实现了常断状态。
此外，i-AlGaN层7用作对空穴的阻挡层，从而抑制了空穴被捕获在形成在i-AlGaN层7上的膜（例如，钝化膜）中。因此，解决了由于空穴稀释导致的操作不稳定性的问题。
如上所述，在本实施方案中，可以获得高度可靠的高耐受电压AlGaN/GaN·HEMT，其具有相对简单的构造、既没有耐受电压劣化也没有操作不稳定性，并且获得了足够大的阀值电压从而确保实现了常断状态。
（第二示例性实施方案）
本实施方案以与第一示例性实施方案相同的方式公开了AlGaN/GaN·HEMT的构造和制造方法，但是与第一示例性实施方案的不同之处在于：在电子供给层上的i-GaN层的形成状态彼此不同。同时，用相同的标记表示与第一示例性实施方案相同的组成构件，并且省略其详细描述。图8和图9是示出了按照工艺顺序的根据第二示例性实施方案的AlGaN/GaN·HEMT的制造方法的示意性截面图。
首先，如图8A所示，在例如用作生长衬底的SiC衬底1上依次形成缓冲层2、电子渡越层3、电子供给层4、i-GaN层21和p型GaN层5。具体地，在减压气氛下，通过MOVPE法在第一示例性实施方案中描述的生长条件下生长以下化合物半导体中的每一个。可以使用例如MBE法代替MOVPE法。
在SiC衬底1上依次生长约100nm厚度的AlN层、约3μm厚度的i-GaN层、约20nm厚度的i-AlGaN层、约10nm厚度的i-GaN层以及约80nm厚度的p-GaN层。在生长AlN层时，使用TMAl气体和NH3气体的混合气体作为原料气体。在生长i-GaN层时，使用TMG气体和NH3气体的混合气体作为原料气体。在生长i-AlGaN层时，使用TMG气体、TMAl气体以及NH3气体的混合气体作为原料气体。在生长p-GaN时，使用TMG气体和NH3气体的混合气体作为原料气体，并且可以引入例如包含例如Mg离子作为p型杂质的CpMg气体。通过以上处理，形成了缓冲层2、电子渡越层3、电子供给层4、i-GaN层21和p型GaN层5。
接着，如图8B所示，蚀刻p型GaN层5。具体地，在p型GaN层5上施加抗蚀剂，并且通过使用预定掩模用UV射线照射除栅电极预定形成区域之外的部分。因此，形成使用抗蚀剂覆盖p型GaN层5的栅电极预定形成区域的抗蚀剂掩模。通过使用抗蚀剂掩模并且使用Cl2基蚀刻气体对p-GaN层5进行干法蚀刻。因此，仅在栅电极预定形成区域中保留了p型GaN层5。保留的p型GaN层5被定义为p型GaN层5a。通过灰化处理或化学处理来移除抗蚀剂掩模。
接着，如图8C所示，在i-GaN层21上在p型GaN层5a的两侧处形成i-AlGaN层7。具体地，首先预定形成抗蚀剂掩模，并且通过例如CVD法在p型GaN层5a上沉积例如SiO2，以形成覆盖p型GaN层5a的顶部的掩模层10。接着，通过MOVPE法在减压气氛下在i-GaN层21上生长约10nm厚度的i-AlGaN层，从而形成了i-AlGaN层7。i-AlGaN层7由Al组成比为例如0.2的i-Al0.2Ga0.8N制成。
在本实施方案中，在形成i-AlGaN层7期间，通过在生长i-AlGaN层时形成的高温，包含在p型GaN层5a中的Mg离子扩散到i-GaN层21的下侧处。因此，i-GaN层21的设置在p型GaN层5a下方的区域变成p型，因此该区域变为p型GaN，并且与p型GaN层5a成为一体。与p型GaN层5a成为一体的p型GaN定义为p型GaN层22。同时，可能存在如下情况：根据p型GaN层5a的Mg离子的扩散程度，i-GaN层21的设置在p型GaN层5a下方的区域的仅一部分变为p型。通过例如化学处理移除掩模层10。
接着，形成器件隔离结构。具体地，将例如氩（Ar）注入SiC衬底1的上侧处的器件隔离区域。由此，在i-AlGaN层7、i-GaN层21、电子供给层4和电子渡越层3的表面层部分处形成器件隔离结构。通过器件隔离结构，在i-AlGaN层7上限定了有源区域。或者，可以使用例如STI法代替上述注入法来执行器件隔离。
接着，如图9A所示，形成源电极8和漏电极9。具体地，首先在i-AlGaN层7的表面中在用于源电极和漏电极的电极预定形成位置处形成电极凹槽8a和9a。在包括i-AlGaN层7的表面的露出表面上施加抗蚀剂。通过光刻工艺处理抗蚀剂，并且在抗蚀剂中形成露出i-AlGaN层7的对应于电极预定形成位置的表面的开口。通过以上处理，形成具有开口的抗蚀剂掩模。
利用该抗蚀剂掩模，对i-AlGaN层7和i-GaN层21的电极预定形成位置进行干法蚀刻并且移除直到露出电子供给层4的表面为止。因此，形成露出供给层4的表面的电极预定形成位置的电极凹槽8a和9a。例如，可以使用Cl2气体作为蚀刻气体。同时，电极凹槽8a和9a可以通过蚀刻至i-AlGaN层7的中部来形成，或者可以通过蚀刻超出电子供给层4的表面来形成。通过例如灰化处理来移除抗蚀剂掩模。
形成用于形成源电极和漏电极的抗蚀剂掩模。在此，例如，使用适合于气相沉积法和剥离法的檐式结构的两层抗蚀剂。在包括AlGaN层7的表面的露出表面上施加这种抗蚀剂，并且形成用于露出电极凹槽8a和9a的开口。通过以上处理，形成具有开口的抗蚀剂掩模。
利用抗蚀剂掩模，通过例如气相沉积法在抗蚀剂掩模上、包括在用于露出电极凹槽8a和9a的开口的内部沉积例如Ti/Al层作为电极材料。Ti层的厚度设定为约20nm，并且Al层的厚度设定为约200nm。通过例如剥离法移除抗蚀剂掩模以及其上沉积的Ti/Al层。之后，在约400℃至1000℃、例如约550℃的温度下，在例如氮气氛中对SiC衬底1进行热处理，以使得保留的Ti/Al层与电子供给层4欧姆接触。热处理可以是不必要的，只要可获得与电子供给层4的欧姆接触即可。通过以上处理，形成源电极8和漏电极9，使得电极材料的一部分埋入电极凹槽8a和9a中。
接着，如图9B所示，形成栅电极11。具体地，首先形成用于形成栅电极的掩模。在此，通过例如CVD法在整个表面上沉积SiN层，并且通过利用例如CF4气体执行干法蚀刻以对于SiN形成露出p型GaN层22的顶部的开口。通过以上处理，形成具有开口的掩模。
利用该掩模，通过例如气相沉积法在抗蚀剂掩模上、包括在用于露出p型GaN层22的顶部的开口的内部沉积例如Ni/Au层作为电极材料。Ni层的厚度设定为约30nm，并且Au层的厚度设定为约400nm。通过例如剥离法移除该掩模以及其上沉积的Ni/Au层。在不移除的情况下，该掩模还可以用作保护膜。通过以上处理，在p型GaN层22上形成栅电极11。
之后，通过如形成层间电介质、形成连接至源电极8、漏电极9和栅电极11的接线、形成上层的钝化膜以及形成在上层的最外表面上露出的连接电极进行各种处理，形成根据本实施方案的AlGaN/GaN·HEMT。
如上所述，在本实施方案中，可以获得高度可靠的高耐受电压AlGaN/GaN·HEMT，其具有相对简单的构造、既没有耐受电压劣化也没有操作不稳定性，并且获得了足够大的阀值电压从而确保实现了常断状态。
此外，在本实施方案中，在电子供给层4与p型GaN层5之间形成有i-GaN层21。即，i-GaN层21直接存在于p型GaN层5的下方。因此，在形成i-AlGaN层7的同时对p型GaN层5进行活化处理（被定为化合物半导体的再生长）期间，扩散到沟道侧（例如，电子供给层4的一侧）的用作p型杂质的Mg离子在i-GaN层21中停止。因此，抑制了Mg离子扩散到电子供给层4和电子渡越层3中，从而抑制了由于作为p型杂质的Mg离子的扩散而导致的导通电阻（Ron）的增加。
（第三示例性实施方案）
本实施方案以与第一示例性实施方案相同的方式公开了AlGaN/GaN·HEMT的构造和制造方法，但是与第一示例性实施方案的不同之处在于：在电子供给层与p型GaN层之间提供有AlN层。同时，用相同的标记表示与第一示例性实施方案相同的组成构件，并且省略其详细描述。图10和图11是示出了按照工艺顺序的根据第三示例性实施方案的AlGaN/GaN·HEMT的制造方法的示意性截面图。
首先，如图10A所示，在例如用作生长衬底的SiC衬底1上依次形成缓冲层2、电子渡越层3、电子供给层4、AlN层31和p型GaN层5。具体地，在减压气氛下，通过MOVPE法在第一示例性实施方案中描述的生长条件下生长以下化合物半导体中的每一个。或者，可以使用例如MBE法代替MOVPE法。
在SiC衬底1上依次生长约100nm厚度的AlN层、约3μm厚度的i-GaN层、约20nm厚度的i-AlGaN层、约2nm厚度的AlN层以及约80nm厚度的p-GaN层。在生长AlN层时，使用TMAl气体和NH3气体的混合气体作为原料气体。在生长i-GaN层时，使用TMG气体和NH3气体的混合气体作为原料气体。在生长i-AlGaN层时，使用TMG气体、TMAl气体以及NH3气体的混合气体作为原料气体。在生长p-GaN时，使用TMG气体和NH3气体的混合气体作为原料气体，并且可以引入例如包含Mg离子作为p型杂质的例如CpMg气体。通过以上处理，形成了缓冲层2、电子渡越层3、电子供给层4、AlN层31和p型GaN层5。
接着，如图10B所示，蚀刻p型GaN层5。具体地，在p-GaN层5上施加抗蚀剂，并且通过使用预定掩模用UV射线照射除栅电极预定形成区域之外的部分。因此，形成覆盖p型GaN层5的栅电极预定形成区域的抗蚀剂掩模。通过使用抗蚀剂掩模并且使用Cl2基蚀刻气体对p-GaN层5进行干法蚀刻。此时，AlN层31用作蚀刻阻挡层。因此，仅在栅电极预定形成区域中保留了p型GaN层5。保留的p型GaN层5被定义为p型GaN层5a。通过灰化处理或化学处理来移除抗蚀剂掩模。
接着，如图10C所示，在AlN层31上在p型GaN层5a的两侧依次形成i-GaN层6和i-AlGaN层7。具体地，首先预定形成抗蚀剂掩模，并且通过例如CVD法在p型GaN层5a上沉积例如SiO2，以形成覆盖p型GaN层5a的顶部的掩模层10。接着，通过MOVPE法在减压气氛下在AlN层31上依次生长约10nm厚度的i-GaN层和约10nm厚度的i-AlGaN层。因此，形成了i-GaN层6和i-AlGaN层7。i-AlGaN层7由具有Al组成比为例如0.2的i-Al0.2Ga0.8N制成。通过例如化学处理来移除掩模层10。
AlN层31是待形成在作为第二层的实例的电子供给层4与p型GaN层5a之间的第五层的实例。第五层是具有大于第三层的带隙的带隙的化合物半导体层，并且本实施方案利用具有比作为第三层的实例的i-GaN层6的带隙大的带隙的AlN层31。
接着，形成器件隔离结构。具体地，将例如氩（Ar）注入SiC衬底1的上侧处的器件隔离区域中。由此，在i-AlGaN层7、i-GaN层6、AlN层31、电子供给层4、电子渡越层3、缓冲层2和SiC衬底1的表面层部分处形成器件隔离结构。通过器件隔离结构，在i-AlGaN层7上限定了有源区域。或者，可以使用例如STI法代替上述注入法来进行器件隔离。
接着，如图11A所示，形成源电极8和漏电极9。具体地，首先在i-AlGaN层7的表面中在用于源电极和漏电极的电极预定形成位置处形成电极凹槽8a和9a。在包括i-AlGaN层7的表面的露出表面上施加抗蚀剂。通过光刻工艺处理抗蚀剂，并且在抗蚀剂中形成露出i-AlGaN层7的对应于电极预定形成位置的表面的开口。通过以上处理，形成具有开口的抗蚀剂掩模。
利用抗蚀剂掩模，对i-AlGaN层7、i-GaN层6和AlN层31的电极预定形成位置进行干法蚀刻并且移除直到露出电子供给层4的表面为止。因此，形成露出供给层4的表面的电极预定形成位置的电极凹槽8a和9a。例如，可以使用Cl2气体作为蚀刻气体。同时，电极凹槽8a和9a可以通过蚀刻至i-AlGaN层7的中部来形成，或者可以通过蚀刻超出电子供给层4的表面来形成。通过例如灰化处理来移除抗蚀剂掩模。
形成用于形成源电极和漏电极的抗蚀剂掩模。在此，例如，使用适合于气相沉积法和剥离法的檐式结构的两层抗蚀剂。在包括AlGaN层7的表面的露出表面上施加这种抗蚀剂，并且形成用于露出电极凹槽8a和9a的开口。通过以上处理，形成具有开口的抗蚀剂掩模。
利用抗蚀剂掩模，通过例如气相沉积法在抗蚀剂掩模上、包括在用于露出电极凹槽8a和9a的开口的内部沉积例如Ti/Al层作为电极材料。Ti层的厚度设定为约20nm，并且Al层的厚度设定为约200nm。通过例如剥离法移除抗蚀剂掩模以及其上沉积的Ti/Al层。之后，在约400℃至1000℃、例如约600℃的温度下，在例如氮气氛中对SiC衬底1进行热处理，以使得保留的Ti/Al层与电子供给层4欧姆接触。热处理可以是不必要的，只要可获得与电子供给层4的欧姆接触即可。通过以上处理，形成源电极8和漏电极9，使得电极材料的一部分埋入电极凹槽8a和9a中。
接着，如图11B所示，形成栅电极11。具体地，首先形成用于形成栅电极的掩模。在此，通过例如CVD法在整个表面上沉积SiN层，并且通过利用例如CF4气体执行干法蚀刻以在SiN上形成露出p型GaN层5a的顶部的开口。通过以上处理，形成具有开口的掩模。
利用该掩模，通过例如气相沉积法在抗蚀剂掩模上、包括在用于露出p型GaN层5a的顶部的开口的内部沉积例如Ni/Au层作为电极材料。Ni层的厚度设定为约30nm，并且Au层的厚度设定为约400nm。通过例如剥离法移除该掩模以及其上沉积的Ni/Au层。在不移除的情况下，该掩模还可以用作保护膜。通过以上处理，在p型GaN层5a上形成栅电极11。
之后，通过如形成层间电介质、形成连接至源电极8、漏电极9和栅电极11的接线、形成上层的钝化膜以及形成在上层的最外表面上露出的连接电极进行各种处理，形成根据本实施方案的AlGaN/GaN·HEMT。
如上所述，在本实施方案中，可以获得高度可靠的高耐受电压AlGaN/GaN·HEMT，其具有相对简单的构造、既没有耐受电压劣化也没有操作不稳定性，并且获得了足够大的阀值电压从而确保实现了常断状态。
此外，在本实施方案中，在电子供给层4与p型GaN层5a之间形成有AlN层31。即，AlN层31直接存在于p型GaN层5a的下方。因此，在形成i-GaN层6和i-AlGaN层7的同时对p型GaN层5进行活化处理（被定义为化合物半导体的再生长）期间，扩散到沟道侧（例如，电子供给层4的一侧）的用作p型杂质的Mg离子在AlN层31中停止。因此，抑制了Mg离子扩散到电子供给层4和电子渡越层3中，从而抑制了由于作为p型杂质的Mg离子的扩散而导致的导通电阻（Ron）的增加。
此外，在本实施方案中，当蚀刻p型GaN层5时，AlN层31用作蚀刻阻挡层，由此使得能够制造高精度的器件。
（第四示例性实施方案）
本实施方案以与第一示例性实施方案相同的方式公开了AlGaN/GaN·HEMT的构造和制造方法，但是与第一示例性实施方案的不同之处在于：在电子供给层上的i-GaN层和i-AlGaN层的形成状态彼此不同。同时，用相同的标记表示与第一示例性实施方案相同的组成构件，并且省略其详细描述。图12和图13是示出了按照工艺顺序的根据第四示例性实施方案的AlGaN/GaN·HEMT的制造方法的示意性截面图。
以与图2A的第一示例性实施方案相同的方式，在例如用作生长衬底的SiC衬底1上依次形成缓冲层2、电子渡越层3、电子供给层4和p型GaN层5。该阶段的形状如图12A所示。接着，以与图2B的第一示例性实施方案相同的方式，对p型GaN层5进行干法蚀刻，并且定义为p型GaN层5a。该阶段的形状如图12B所示。
接着，如图12C所示，在电子供给层4上在p型GaN层5a的两侧依次形成i-GaN层41和i-AlGaN层42。具体地，首先预定形成抗蚀剂掩模，并且通过例如CVD法在p型GaN层5a上沉积例如SiO2，以形成覆盖p型GaN层5a的顶部的掩模层10。接着，通过MOVPE法在减压气氛下在电子供给层4上依次生长约10nm厚度的i-GaN层和约10nm厚度的i-AlGaN层。因此，形成了i-GaN层41和i-AlGaN层42。i-AlGaN层42由Al组成比为例如0.2的i-Al0.2Ga0.8N制成。通过例如化学处理来移除掩模层10。
接着，如图13A所示，蚀刻i-GaN层41和i-AlGaN层42。具体地，在i-GaN层41和i-AlGaN层42的整个表面上施加抗蚀剂，然后通过光刻工艺处理抗蚀剂，从而形成覆盖i-AlGaN层42的预定部分的抗蚀剂掩模。通过使用该抗蚀剂掩模并且使用氯基蚀刻气体（例如，CF4气体）对i-AlGaN层42和i-GaN层41进行干法蚀刻。因此，仅在p型GaN层5a的源电极预定形成位置一侧处保留i-GaN层41和i-AlGaN层42，使得与p型GaN层5a的一侧接触。保留的i-GaN层41和i-AlGaN层42被定义为i-GaN层41a和i-AlGaN层42a。通过灰化处理或化学处理来移除抗蚀剂掩模。
接着，形成器件隔离结构。具体地，将例如氩（Ar）离子注入SiC衬底1的上侧处的器件隔离区域。由此，在i-AlGaN层42、i-GaN层41、电子供给层4和电子渡越层3的表面层部分处形成器件隔离结构。通过器件隔离结构，在i-AlGaN层42上限定了有源区域。或者，可以使用例如STI法代替上述注入法来执行器件隔离。
接着，如图13B所示，形成源电极8和漏电极9。具体地，首先形成用于形成源电极和漏电极的抗蚀剂掩模。在此，例如，使用适合于气相沉积法和剥离法的檐式结构的两层抗蚀剂。在整个表面上施加这种抗蚀剂，并且形成用于露出电子供给层4的源电极和漏电极的电极预定形成位置的每个开口。通过以上处理，形成具有开口的抗蚀剂掩模。
利用抗蚀剂掩模，通过例如气相沉积法在抗蚀剂掩模上、包括在用于露出电极预定形成位置的每个开口的内部沉积例如Ti/Al层作为电极材料。Ti层的厚度设定为约20nm，并且Al层的厚度设定为约200nm。通过例如剥离法移除抗蚀剂掩模以及其上沉积的Ti/Al层。之后，在约400℃至1000℃、例如约550℃的温度下，在例如氮气氛中对SiC衬底1进行热处理，以使得保留的Ti/Al层与电子供给层4欧姆接触。热处理可以是不必要的，只要可获得与电子供给层4的欧姆接触即可。通过以上处理，形成源电极8和漏电极9。在此，源电极可以形成为与i-GaN层41和i-AlGaN层42隔开。
接着，如图13C所示，形成栅电极11和连接电极43。具体地，首先形成用于形成栅电极和连接电极的掩模。在此，通过例如CVD法在的整个表面上沉积SiN层，并且通过利用例如CF4气体执行干法蚀刻以在SiN上形成露出p型GaN层5a的顶部和i-AlGaN层42的顶部的一部分的开口。通过以上处理，形成具有开口的掩模。
利用该掩模，通过例如气相沉积法在抗蚀剂掩模上、包括在用于露出p型GaN层5a的顶部的开口的内部以及包括在用于露出i-AlGaN层42的顶部的一部分的开口的内部沉积例如Ni/Au层作为电极材料。Ni层的厚度设定为约30nm，并且Au层的厚度设定为约400nm。通过例如剥离法移除该掩模以及其上沉积的Ni/Au层。在不移除的情况下，该掩模还可以用作保护膜。通过以上处理，在p型GaN层5a上形成栅电极11，并且在i-AlGaN层42的顶部上形成电连接到i-AlGaN层42的连接电极43。
之后，通过如形成层间电介质、形成连接至源电极8、漏电极9和栅电极11和连接电极43的接线、形成上层的钝化膜以及形成在上层的最外表面上露出的连接电极进行各种处理，形成根据本实施方案的AlGaN/GaN·HEMT。在本实施方案中，如图13C所示，将连接电极43与源电极8电连接并且共同接地。
如上所述，在本实施方案中，可以获得高度可靠的高耐受电压AlGaN/GaN·HEMT，其具有相对简单的构造、既没有耐受电压劣化也没有操作不稳定性，并且获得了足够大的阀值电压从而确保实现了常断状态。
（第四示例性实施方案）
本实施方案公开了应用选自第一示例性实施方案至第三示例性实施方案中的一个AlGaN/GaN·HEMT的电源。图14是示出根据第四示例性实施方案的电源的示意性构造的连接图。
根据本实施方案的电源配置成包括高压一次侧电路51、低压二次侧电路52以及置于一次侧电路51和二次侧电路52之间的变压器53。
一次侧电路51包括交流电源54、所谓的桥式整流电路55以及多个（例如，4个开关器件）开关器件56a、56b、56c和56d。此外，桥式整流电路55具有开关器件56e。二次侧电路52包括多个（例如，3个开关器件）开关器件57a、57b和57c。
在本实施方案中，一次侧电路51的开关器件56a、56b、56c、56d和56e由选自第一示例性实施方案至第三示例性实施方案中的一个AlGaN/GaN·HEMT制成。
同时，二次侧电路52的开关器件57a、57b和57c由使用硅的普通MIS·FET制成。
在本实施方案中，将高度可靠的高耐受电压AlGaN/GaN·HEMT应用于电源电路，其中该AlGaN/GaN·HEMT具有相对简单的构造、既没有耐受电压劣化也没有操作不稳定性，并且获得了足够大的阀值电压从而确保实现了常断状态。因此，实现了高度可靠的电源电路。
（第五实施方案）
本实施方案公开了应用选自第一示例性实施方案至第三示例性实施方案的中的一个AlGaN/GaN·HEMT的高频放大器。图15是示出根据第五实施方案的高频放大器的示意性构造的连接图。
根据本实施方案的高频放大器包括数字预失真电路61、混频器62a、62b和功率放大器63。数字预失真电路61对输入信号的非线性失真进行补偿。混频器62a将非线性失真已得到补偿的输入信号与AC信号混合。功率放大器63对与AC信号混合的输入信号进行放大，并且具有选自第一示例性实施方案至第三示例性实施方案中的一个AlGaN/GaN·HEMT。图15示出了，例如，凭借切换开关，能够通过混频器62b将输出侧信号与AC信号混合，并且将结果发送至数字预失真电路61。
在本实施方案中，将高度可靠的高耐受电压AlGaN/GaN·HEMT应用于高频放大器，其中该AlGaN/GaN·HEMT具有相对简单的构造、既没有耐受电压劣化也没有操作不稳定性，并且获得了足够大的阀值电压从而确保实现了常断状态。因此，实现了具有高耐受电压的高度可靠的高频放大器。
（其它实施方案）
第一实施方案至第五实施方案例示了AlGaN/GaN·HEMT作为化合物半导体器件。除了AlGaN/GaN·HEMT以外，以下HEMT可应用作为化合物半导体器件。
HEMT的另一个实施例1
本实施例公开了一种作为化合物半导体器件的InAlN/GaNHEMT。InAlN和GaN是其晶格常数能够借助于其组成而彼此接近的化合物半导体。在这样的情况下，在上述第一实施方案至第五实施方案中，作为化合物半导体的第一层电子渡越层由i-GaN形成，作为化合物半导体的第二层电子供给层由i-InAlN形成。此外，适当地形成第三层和第四层（以及第五层）以同时满足前述式（1），（2）和（3）。在这样的情况下，几乎不发生压电极化，因此二维电子气主要通过InAlN的自发极化发生。
根据本实施例，与上述AlGaN/GaN·HEMT一样，实现了一种高度可靠的高耐受电压InAlN/GaNHEMT，该InAlN/GaNHEMT具有相对简单的构造、既没有耐受电压劣化也没有操作不稳定性，并且获得了足够大的阀值电压从而确保实现了常断状态。
HEMT的另一个实施例2
本实施例公开了一种作为化合物半导体器件的InAlGaN/GaN·HEMT。GaN和InAlGaN是其中能够借助于其组成使得InAlGaN的晶格常数小于GaN的晶格常数的化合物半导体。在这样的情况下，作为化合物半导体的第一层电子渡越层由i-GaN形成，作为化合物半导体的第二层电子供给层由i-InAlGaN形成。此外，适当地形成第三层和第四层（以及第五层）以同时满足前述式（1），（2）和（3）。
根据本实施例，与上述AlGaN/GaN·HEMT一样，实现了一种高度可靠的高耐受电压InAlGaN/GaN·HEMT，该InAlGaN/GaN·HEMT具有相对简单的构造、既没有耐受电压劣化也没有操作不稳定性，并且获得了足够大的阀值电压从而确保实现了常断状态。
根据上述各方面，实现了一种高度可靠的高耐受电压的化合物半导体器件，其具有相对简单的构造、既没有耐受电压劣化也没有操作不稳定性，并且获得了足够大的阀值电压从而确保实现了常断状态。

Claims (16)

1.一种化合物半导体器件，包括：
第一化合物半导体层；
第二化合物半导体层，所述第二化合物半导体层形成在所述第一化合物半导体层的上侧上，并且具有大于所述第一化合物半导体层的带隙的带隙；
p型第三化合物半导体层，所述p型第三化合物半导体层形成在所述第二化合物半导体层的上侧上；
电极，所述电极形成在所述第二化合物半导体层的上侧上穿过所述第三化合物半导体层；
第四化合物半导体层，所述第四化合物半导体层形成为在所述第二化合物半导体层的上侧处接触所述第三化合物半导体层，并且具有小于所述第二化合物半导体层的带隙的带隙；以及
第五化合物半导体层，所述第五化合物半导体层形成为在所述第四化合物半导体层的上侧处接触所述第三化合物半导体层，并且具有大于所述第四化合物半导体层的带隙的带隙。
2.根据权利要求1所述的化合物半导体器件，其中所述第四化合物半导体层和所述第五化合物半导体层形成在所述第三化合物半导体层的侧表面处。
3.根据权利要求2所述的化合物半导体器件，还包括：
形成在所述第二化合物半导体层与所述第三化合物半导体层之间的第六化合物半导体层，并且所述第六化合物半导体层具有大于所述第四化合物半导体的带隙的带隙。
4.根据权利要求1所述的化合物半导体器件，其中所述第四化合物半导体层形成在所述第二化合物半导体层与所述第三化合物半导体层之间，并且所述第五化合物半导体层形成在所述第三化合物半导体层的侧表面处。
5.根据权利要求4所述的化合物半导体器件，其中在所述第四化合物半导体层的设置在所述第三化合物半导体层下方的区域中，所述第四化合物半导体层的部分或全部成为p型。
6.根据权利要求1所述的化合物半导体器件，其中所述第四化合物半导体层和所述第五化合物半导体层仅形成在所述第三化合物半导体层的一个侧表面处。
7.根据权利要求6所述的化合物半导体器件，还包括：
电连接到所述第五化合物半导体层的连接电极。
8.一种用于制造化合物半导体器件的方法，包括：
提供具有带隙的第一化合物半导体层；
在所述第一化合物半导体层的上侧上形成第二化合物半导体层，所述第二化合物半导体层具有大于所述第一化合物半导体层的带隙的带隙；
在所述第二化合物半导体层的上侧上形成p型第三化合物半导体层；
在所述第二化合物半导体层的上侧上形成穿过所述第三化合物半导体层的电极；
在所述第二化合物半导体层的上侧处形成接触所述第三化合物半导体层的第四化合物半导体层，所述第四化合物半导体层具有小于所述第二化合物半导体层的带隙的带隙；以及
在所述第四化合物半导体层的上侧处形成接触所述第三化合物半导体层的第五化合物半导体层，所述第五化合物半导体层具有大于所述第四化合物半导体层的带隙的带隙。
9.根据权利要求8所述的方法，其中所述第四化合物半导体层和第五化合物半导体层形成在所述第三化合物半导体层的侧表面处。
10.根据权利要求9所述的方法，还包括：
在所述第二化合物半导体层与所述第三化合物半导体层之间形成第六化合物半导体层，并且所述第六化合物半导体层具有大于所述第四化合物半导体的带隙的带隙。
11.根据权利要求8所述的方法，其中所述第四化合物半导体层形成在所述第二化合物半导体层与所述第三化合物半导体层之间，并且所述第五化合物半导体层形成在所述第三化合物半导体层的侧表面处。
12.根据权利要求11所述的方法，其中在所述第四化合物半导体层的设置在所述第三化合物半导体层下方的区域中，所述第四化合物半导体层的部分或全部成为p型。
13.根据权利要求8所述的方法，其中所述第四化合物半导体层和所述第五化合物半导体层仅形成在所述第三化合物半导体层的一个侧表面处。
14.根据权利要求13所述的方法，还包括：
在所述第五化合物半导体层上形成连接电极。
15.一种电源电路，包括：变压器，以及在所述变压器两端的低压电路和高压电路，
其中所述高压电路具有晶体管，并且
所述晶体管包括：
第一化合物半导体层；
第二化合物半导体层，所述第二化合物半导体层形成在所述第一化合物半导体层的上侧上，并且具有大于所述第一化合物半导体层的带隙的带隙；
导电的p型第三化合物半导体层，所述导电的p型第三化合物半导体层形成在所述第二化合物半导体层的上侧上；
电极，所述电极形成在所述第二化合物半导体层的上侧上穿过所述第三化合物半导体层；
第四化合物半导体层，所述第四化合物半导体层形成为在所述第二化合物半导体层的上侧处接触所述第三化合物半导体层，并且具有小于所述第二化合物半导体层的带隙的带隙；以及
第五化合物半导体层，所述第五化合物半导体层形成为在所述第四化合物半导体层的上侧处接触所述第三化合物半导体层，并且具有大于所述第四化合物半导体层的带隙的带隙。
16.一种对高频电压输入进行放大和输出的高频放大器，包括：
晶体管；
其中所述晶体管包括：
第一化合物半导体层；
第二化合物半导体层，所述第二化合物半导体层形成在所述第一化合物半导体层的上侧上，并且具有大于所述第一化合物半导体层的带隙的带隙；
导电的p型第三化合物半导体层，所述导电的p型第三化合物半导体层形成在所述第二化合物半导体层的上侧上；
电极，所述电极形成在所述第二化合物半导体层的上侧上穿过所述第三化合物半导体层；
第四化合物半导体层，所述第四化合物半导体层形成为在所述第二化合物半导体层的上侧处接触所述第三化合物半导体层，并且具有小于所述第二化合物半导体层的带隙的带隙；以及
第五化合物半导体层，所述第五化合物半导体层形成为在所述第四化合物半导体层的上侧处接触所述第三化合物半导体层，并且具有大于所述第四化合物半导体层的带隙的带隙。
CN201310570939.7A 2012-12-04 2013-11-13 化合物半导体器件及其制造方法 Pending CN103855207A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012265499A JP2014110393A (ja) 2012-12-04 2012-12-04 化合物半導体装置及びその製造方法
JP2012-265499 2012-12-04

Publications (1)

Publication Number Publication Date
CN103855207A true CN103855207A (zh) 2014-06-11

Family

ID=50824602

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310570939.7A Pending CN103855207A (zh) 2012-12-04 2013-11-13 化合物半导体器件及其制造方法

Country Status (5)

Country Link
US (1) US20140151748A1 (zh)
JP (1) JP2014110393A (zh)
KR (1) KR101529395B1 (zh)
CN (1) CN103855207A (zh)
TW (1) TW201427013A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111919281A (zh) * 2018-02-12 2020-11-10 克罗米斯有限公司 通过扩散来在氮化镓材料中形成掺杂区的方法及系统
CN112510087A (zh) * 2020-12-01 2021-03-16 晶能光电（江西）有限公司 p型栅增强型GaN基HEMT器件及其制备方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6054621B2 (ja) * 2012-03-30 2016-12-27 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
US9590048B2 (en) * 2013-10-31 2017-03-07 Infineon Technologies Austria Ag Electronic device
EP3243212B1 (en) * 2015-01-09 2021-06-09 Swegan AB Semiconductor device structure and methods of its production
JP6234975B2 (ja) 2015-10-02 2017-11-22 株式会社豊田中央研究所 半導体装置
JP6767741B2 (ja) * 2015-10-08 2020-10-14 ローム株式会社 窒化物半導体装置およびその製造方法
JP2019012726A (ja) * 2017-06-29 2019-01-24 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
JPWO2020230434A1 (zh) * 2019-05-10 2020-11-19

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110210377A1 (en) * 2010-02-26 2011-09-01 Infineon Technologies Austria Ag Nitride semiconductor device
US20110266554A1 (en) * 2009-03-23 2011-11-03 Panasonic Corporation Semiconductor device and method of manufacturing the device
CN102386213A (zh) * 2010-09-02 2012-03-21 富士通株式会社 半导体器件及其制造方法和电源设备
CN102569380A (zh) * 2010-12-10 2012-07-11 富士通株式会社 化合物半导体器件及其制造方法
US20120211760A1 (en) * 2011-02-17 2012-08-23 Fujitsu Limited Semiconductor device and method of manufacturing the same, and power supply apparatus

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5130641B2 (ja) * 2006-03-31 2013-01-30 サンケン電気株式会社 複合半導体装置
JP5751074B2 (ja) * 2011-08-01 2015-07-22 富士通株式会社 半導体装置及び半導体装置の製造方法
JP5765147B2 (ja) * 2011-09-01 2015-08-19 富士通株式会社 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110266554A1 (en) * 2009-03-23 2011-11-03 Panasonic Corporation Semiconductor device and method of manufacturing the device
US20110210377A1 (en) * 2010-02-26 2011-09-01 Infineon Technologies Austria Ag Nitride semiconductor device
CN102386213A (zh) * 2010-09-02 2012-03-21 富士通株式会社 半导体器件及其制造方法和电源设备
CN102569380A (zh) * 2010-12-10 2012-07-11 富士通株式会社 化合物半导体器件及其制造方法
US20120211760A1 (en) * 2011-02-17 2012-08-23 Fujitsu Limited Semiconductor device and method of manufacturing the same, and power supply apparatus

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111919281A (zh) * 2018-02-12 2020-11-10 克罗米斯有限公司 通过扩散来在氮化镓材料中形成掺杂区的方法及系统
CN111919281B (zh) * 2018-02-12 2024-04-02 克罗米斯有限公司 通过扩散来在氮化镓材料中形成掺杂区的方法及系统
CN112510087A (zh) * 2020-12-01 2021-03-16 晶能光电（江西）有限公司 p型栅增强型GaN基HEMT器件及其制备方法

Also Published As

Publication number Publication date
TW201427013A (zh) 2014-07-01
JP2014110393A (ja) 2014-06-12
KR20140071891A (ko) 2014-06-12
US20140151748A1 (en) 2014-06-05
KR101529395B1 (ko) 2015-06-16

Similar Documents

Publication Publication Date Title
KR101458316B1 (ko) 화합물 반도체 장치 및 그 제조 방법
CN103367426B (zh) 化合物半导体器件及其制造方法
CN103325823B (zh) 化合物半导体器件及其制造方法
CN103325822B (zh) 化合物半导体器件及其制造方法
JP5908692B2 (ja) 化合物半導体装置及びその製造方法
CN102386222B (zh) 化合物半导体器件、其制造方法、电源器件和高频放大器
CN103855207A (zh) 化合物半导体器件及其制造方法
CN102386221B (zh) 化合物半导体器件及其制造方法
CN103715253B (zh) 化合物半导体器件和其制造方法
US20130105810A1 (en) Compound semiconductor device, method for manufacturing the same, and electronic circuit
CN103715247B (zh) 化合物半导体器件及其制造方法
CN103035696B (zh) 化合物半导体器件和用于制造化合物半导体器件的方法
CN103715249A (zh) 化合物半导体器件及其制造方法
JP2012119638A (ja) 化合物半導体装置及びその製造方法
CN103367424A (zh) 化合物半导体器件及其制造方法
JP2014027187A (ja) 化合物半導体装置及びその製造方法
JP7139774B2 (ja) 化合物半導体装置、化合物半導体装置の製造方法及び増幅器
CN103700700A (zh) 化合物半导体器件及其制造方法
JP2019096739A (ja) 半導体装置及び半導体装置の製造方法
JP6905197B2 (ja) 化合物半導体装置及びその製造方法
JP6880406B2 (ja) 化合物半導体装置及びその製造方法
JP2014197644A (ja) 化合物半導体装置及びその製造方法
JP6163956B2 (ja) 化合物半導体装置及びその製造方法
JP6561610B2 (ja) 化合物半導体装置及びその製造方法
JP6187167B2 (ja) 化合物半導体装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: CHUANGSHIFANG ELECTRONIC JAPAN CO., LTD.

Free format text: FORMER OWNER: FUJITSU LTD.

Effective date: 20140730

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140730

Address after: Kanagawa

Applicant after: Chuangshifang Electronic Japan Co., Ltd.

Address before: Kanagawa

Applicant before: Fujitsu Ltd.

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140611