CN102386213A - 半导体器件及其制造方法和电源设备 - Google Patents

半导体器件及其制造方法和电源设备 Download PDF

Info

Publication number
CN102386213A
CN102386213A CN2011102236299A CN201110223629A CN102386213A CN 102386213 A CN102386213 A CN 102386213A CN 2011102236299 A CN2011102236299 A CN 2011102236299A CN 201110223629 A CN201110223629 A CN 201110223629A CN 102386213 A CN102386213 A CN 102386213A
Authority
CN
China
Prior art keywords
accommodating layer
electronics accommodating
layer
algan
aln
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011102236299A
Other languages
English (en)
Inventor
远藤浩
今田忠纮
今西健治
吉川俊英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN102386213A publication Critical patent/CN102386213A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Weting (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种半导体器件，包括：GaN电子传输层，设置在衬底上方；第一AlGaN电子供应层，设置在所述GaN电子传输层上方；AlN电子供应层，设置在所述第一AlGaN电子供应层上方；第二AlGaN电子供应层，设置在所述AlN电子供应层上方；栅极凹槽，设置在所述第二AlGaN电子供应层和所述AlN电子供应层中；以及栅极，设置在所述栅极凹槽上方。

Description

半导体器件及其制造方法和电源设备
相关申请交叉引用
本申请基于在2010年9月2日递交的申请号为2010-197063的在先日本专利申请，并要求其优先权，其整体内容通过引用的方式并入本文。
技术领域
文中讨论的实施例涉及一种半导体器件及其制造方法和电源设备。
背景技术
氮化物半导体器件具有高电子饱和速度、宽带隙等。通过利用上述提到的特征，高击穿电压/高输出器件取得了积极的发展。
高击穿电压/高输出器件中所使用的氮化物半导体器件的例子是场效应晶体管，例如，高电子迁移率晶体管(HEMT)。
例如，GaN-HEMT具有HEMT结构，其中，AlGaN电子供应层形成在GaN电子传输层上方。AlGaN电子供应层和GaN电子传输层之间的晶格常数的不同造成AlGaN电子供应层的应变(strain)，由于AlGaN电子供应层的应变，在GaN-HEMT中出现压电极化(piezoelectricpolarization)。通过AlGaN电子供应层的自发极化和压电极化获得高浓度二维电子气。这样，通过使用GaN-HEMT，可以实现高击穿电压/高输出器件。
相关技术文献的例子是日本专利申请特许公开号2008-98455。
迄今为止，在关于氮化物半导体器件(例如GaN-HEMT)的报告中，大多数是关于以常开(normally-on)模式工作的器件。
然而，优选的是常关(normally-off)型晶体管，因为，例如，如果常开型晶体管发生故障，那么电流会继续流动。
可以通过将阈值电压设定为正来实现常关型晶体管。为了将阈值电压设定为正，优选的是，设置栅极凹槽(gate recess)并精确控制栅极凹槽的深度。
然而，在传统的氮化物半导体器件中，是通过干蚀刻来形成栅极凹槽的。因为目前还未确立合适的干蚀刻技术，因而难以控制栅极凹槽的深度。这样，由于栅极凹槽的深度出现变化，难以将阈值电压设定为正，因而，还不可能稳定地制造以常关模式工作的器件。
发明内容
根据实施例的一个方案，一种半导体器件，包括：GaN电子传输层，设置在衬底上方；第一AlGaN电子供应层，设置在所述GaN电子传输层上方；AlN电子供应层，设置在所述第一AlGaN电子供应层上方；第二AlGaN电子供应层，设置在所述AlN电子供应层上方；栅极凹槽，设置在所述第二AlGaN电子供应层和所述AlN电子供应层中；以及栅极，设置在所述栅极凹槽上方。
根据实施例的另一个方案，一种电源设备，包括：高压电路；低压电路；以及变压器，设置在所述高压电路和所述低压电路之间；所述高压电路包括晶体管，所述晶体管包括：GaN电子传输层，设置在衬底上方；第一AlGaN电子供应层，设置在所述GaN电子传输层上方；AlN电子供应层，设置在所述第一AlGaN电子供应层上方；第二AlGaN电子供应层，设置在所述AlN电子供应层上方；栅极凹槽，设置在所述第二AlGaN电子供应层和所述AlN电子供应层中；以及栅极，设置在所述栅极凹槽上方。
根据实施例的另一个方案，一种半导体器件制造方法，包括：在衬底上方形成GaN电子传输层；在所述GaN电子传输层上方形成第一AlGaN电子供应层；在所述第一AlGaN电子供应层上方形成AlN电子供应层；在所述AlN电子供应层上方形成第二AlGaN电子供应层；在所述第二AlGaN电子供应层和AlN电子供应层中形成栅极凹槽；以及在所述栅极凹槽上方形成栅极。
将通过权利要求中特别指出的元件和组合来实现和获得本发明的目的和优点。
应当理解，前述的大致描述和后续的详细描述都是示例性和解释性的，并不用于限制请求保护的本发明。
附图说明
图1是示出根据实施例的半导体器件的结构的剖视图；
图2A到图2N是示出根据实施例的半导体器件制造方法的剖视图；
图3是示出根据实施例的半导体器件制造方法的另一个例子的剖视图；
图4是示出半导体器件制造方法的剖视图；
图5是示出GaN的蚀刻速率、AlN的蚀刻速率和GaN与AlN之间的蚀刻选择比的曲线图；
图6A到图6C是示出半导体器件性能的曲线图；
图7是示出根据实施例的电源设备的示意图；
图8是示出半导体器件的变型例的剖视图。
具体实施方式
根据一实施例的半导体器件是化合物半导体器件，并且是使用例如氮化物半导体材料的高击穿电压/高输出器件。该半导体器件也可以被称为“氮化物半导体器件”。
而且，该半导体器件包括使用了氮化物半导体材料的场效应晶体管。该场效应晶体管也可以被称作“氮化物半导体场效应晶体管”。
该半导体器件包括GaN-HEMT，该GaN-HEMT中使用了GaN系半导体材料(GaN-based semiconductor material)，并且该GaN-HEMT以常关模式工作。该GaN-HEMT也可以被称作“GaN系器件”或“半导体元件”。
如图1所示，该GaN-HEMT包括形成在半绝缘SiC衬底1上方的GaN电子传输层2、第一AlGaN电子供应层3、AlN电子供应层4、第二AlGaN电子供应层5和GaN保护层6。此半导体层叠结构也可以被称作“氮化物半导体层叠结构”或“化合物半导体层叠结构”。
在GaN-HEMT中，电子供应层8包括第一AlGaN电子供应层3、AlN电子供应层4和第二AlGaN电子供应层5。即，在GaN-HEMT中，AlN电子供应层4设置在第一AlGaN电子供应层3和第二AlGaN电子供应层5之间。这样，电子供应层8可以被称作“AlGaN/AlN/AlGaN电子供应层”。由于上述描述的结构，如下文所提到的，可以以高精度稳定地控制栅极凹槽9的深度。即，由于可以精确地并稳定地控制栅极凹槽9的深度，因而有可能稳定地制造以常关模式工作的器件。
在该实施例中，第一AlGaN电子供应层3和第二AlGaN电子供应层5每一层例如是n-Al0.16Ga0.84N层，第一AlGaN电子供应层3和第二AlGaN电子供应层5每一层的厚度例如是大约1nm到大约100nm。第一AlGaN电子供应层3和第二AlGaN电子供应层5例如用Si作为n型杂质以大约4×1018cm-3进行掺杂。尽管第一AlGaN电子供应层3和第二AlGaN电子供应层5每一层都是n-Al0.16Ga0.84N层，然而，第一AlGaN电子供应层3也可以是n-AlxGa1-xN层(0＜x≤1)，第二AlGaN电子供应层5也可以是n-AlyGa1-yN层(0＜y＜1)。
尽管第一AlGaN电子供应层3和第二AlGaN电子供应层5的Al含量(Al组分)基本上相同，但是Al含量(Al组分)不限于此。如下文所提到的，当形成栅极凹槽9时，相对于AlN电子供应层4选择性蚀刻第二AlGaN电子供应层5。在这种情况下，随着第二AlGaN电子供应层5中Al含量减少，蚀刻选择比提高。即，为了保证第二AlGaN电子供应层5相对于AlN电子供应层4的蚀刻选择性，优选的是，第二AlGaN电子供应层5的Al含量减少。例如，优选的是，第二AlGaN电子供应层5的Al组分大约是10％或更少。而且，优选的是，第二AlGaN电子供应层5的Al含量(Al组分)被设定为使得相对于AlN电子供应层4的蚀刻选择比大约是10或更大。这种情况下，第二AlGaN电子供应层5的Al含量低于第一AlGaN电子供应层3。即，第二AlyGa1-yN电子供应层5的y值小于第一AlxGa1-xN电子供应层3的x值。
AlN电子供应层4例如是i-AlN层，AlN电子供应层4的厚度例如是大约1nm到大约3nm。优选的是，AlN电子供应层4的厚度大约是3nm或更小。当AlN电子供应层4比大约3nm更厚时，可能无法获得良好的结晶度(crystallinity)。尽管在该实施例中AlN电子供应层4被称作“i-AlN层”，但是，AlN电子供应层4并不限于此，而是可以被称作“n-AlN层”。在这种情况下，优选的是，AlN电子供应层4例如用Si作为n型杂质以大约4×1018cm-3进行掺杂。
源极10、漏极11和栅极12设置在半导体层叠结构上方。
即，在GaN-HEMT中，源极10和漏极11设置在第二AlGaN电子供应层5上方。
而且，在GaN保护层6、第二AlGaN电子供应层5和AlN电子供应层4中设置栅极凹槽9，栅极12设置在栅极凹槽9上方。
在该实施例中，半导体层叠结构的表面被SiN膜(绝缘膜)7覆盖。该SiN膜7从GaN保护层6的表面开始延伸进入栅极凹槽9，除了覆盖GaN保护层6的表面之外还覆盖栅极凹槽9的底面和侧面。即，在半导体层叠结构表面上方暴露的GaN保护层6的表面被SiN膜7覆盖。而且，在栅极凹槽9的底面上方暴露的第一AlGaN电子供应层3的表面被SiN膜7覆盖。另外，在栅极凹槽9侧面上暴露的GaN保护层6的侧面、第二AlGaN电子供应层5的侧面以及AlN电子供应层4的侧面被SiN膜7覆盖。
栅极12经由SiN膜7设置在第一AlGaN电子供应层3的上方。即，SiN膜7设置在栅极凹槽9内且设置于栅极12和至少在栅极凹槽9的底面上方暴露的第一AlGaN电子供应层3之间。
覆盖半导体层叠结构的表面的SiN膜7可以是钝化膜，设置于栅极12和第一AlGaN电子供应层3之间的SiN膜7用作栅极绝缘膜。
在图2A到图2N、图3和图4中，示出了GaN-HEMT(半导体器件)制造方法。
如图2A所示，例如，通过金属有机化学气相沉积(MOCVD)，在半绝缘SiC衬底1上方形成i-GaN电子传输层2、第一n-AlGaN电子供应层3、i-AlN电子供应层4、第二n-AlGaN电子供应层5和n-GaN保护层6。
即，i-GaN电子传输层2形成在半绝缘SiC衬底1上方。第一n-AlGaN电子供应层3形成在i-GaN电子传输层2上方。i-AlN电子供应层4形成在第一n-AlGaN电子供应层3上方。第二n-AlGaN电子供应层5形成在i-AlN电子供应层4上方。n-GaN保护层6形成在第二n-AlGaN电子供应层5上方。这样就形成了包括电子供应层8的半导体层叠结构，电子供应层8包括第一n-AlGaN电子供应层3、i-AlN电子供应层4和第二n-AlGaN电子供应层5。
i-GaN电子传输层2的厚度例如是大约100nm到大约1000nm。
而且，第一n-AlGaN电子供应层3例如是nAl0.16Ga0.84N层，第一n-AlGaN电子供应层3的厚度例如是大约1nm到大约100nm。例如，使用Si作为n型杂质，掺杂浓度例如是大约4×1018cm-3。
而且，i-AlN电子供应层4的厚度例如是大约1nm到大约3nm。i-AlN电子供应层4例如可以用Si作为n型杂质以大约4×1018cm-3进行掺杂。而且，为了获得良好的结晶度，优选的是，i-AlN电子供应层4的厚度例如是大约3nm或更小。
而且，第二n-AlGaN电子供应层5例如是n-Al0.16Ga0.84N层，第二n-AlGaN电子供应层5的厚度是大约1nm到大约100nm。例如，使用Si作为n型杂质，掺杂浓度例如是大约4×1018cm-3。
如下文所提到的，当形成栅极凹槽9时，相对于i-AlN电子供应层4选择性蚀刻第二n-AlGaN电子供应层5。在这种情况下，随着第二n-AlGaN电子供应层5的Al含量减少，蚀刻选择比提高。即，为了保证第二n-AlGaN电子供应层5相对于n-AlN电子供应层4的蚀刻选择性，优选的是，第二nAlGaN电子供应层5形成为Al含量低于第一AlGaN电子供应层3。例如，优选的是，第二n-AlGaN电子供应层5形成为Al组分大约为10％或更少。
而且，n-GaN保护层6的厚度例如是大约1nm到大约10nm。例如，使用Si作为n型杂质，掺杂浓度例如是大约5×1018cm-3。
如图2B所示，使用例如光刻技术，形成包括窗口13A的抗蚀剂掩模13，窗口13A比源极形成区域或漏极形成区域略大。
如图2C所示，例如，使用抗蚀剂掩模13，通过使用氯系(chlorine-based)气体进行干蚀刻，以去除源极形成区域和漏极形成区域每一区域中的n-GaN保护层6以及一部分第二n-AlGaN电子供应层5。
如图2D所示，使用例如气相沉积和剥离(lift-off)技术，在源极形成区域和漏极形成区域中的第二n-AlGaN电子供应层5上方形成包括例如Ti/Al的源极10和漏极11。
通过例如在大约400℃到大约600℃的温度执行热处理来获得欧姆特性(Ohmic characteristic)。
如图2E所示，在半导体层叠结构的表面上方形成氮化硅膜(SiN膜)14。
如图2F所示，使用例如光刻技术，形成包括窗口15A的抗蚀剂掩模15，窗口15A比栅极凹槽形成区域略大。
如图2G所示，例如，使用抗蚀剂掩模15，通过使用氟系气体进行干蚀刻，以去除栅极凹槽形成区域中的氮化硅膜14。此处的蚀刻条件是SF6(＝15sccm)、RF功率(＝50W)、并且气体压强为2Pa。
如图2H所示，例如，使用抗蚀剂掩模15，通过使用氯系气体和氟系气体进行干蚀刻，以去除栅极凹槽形成区域中的n-GaN保护层6和第二n-AlGaN电子供应层5。
例如，通过使用氯系气体和氟系气体执行干蚀刻，相对于i-AlN电子供应层4选择性去除第二n-AlGaN电子供应层5。即，例如，使用氯系气体和氟系气体执行选择性干蚀刻，去除第二n-AlGaN电子供应层5，在i-AlN电子供应层表面4停止蚀刻。这样，i-AlN电子供应层4可以是蚀刻停止层。这是因为，如图4所示，通过使用氟系气体作为蚀刻气体，在i-AlN电子供应层4的表面上方形成AlF，蚀刻i-AlN电子供应层4变得困难。此处的蚀刻条件是Cl2/SF6/Ar(＝25/10/5sccm)、RF功率(20W)、并且气体压强为2Pa。通过在上述提到的条件下执行干蚀刻，能够保证第二n-AlGaN电子供应层5和i-AlN电子供应层4之间的蚀刻选择性。这样，在n-GaN保护层6和第二n-AlGaN电子供应层5中形成了栅极凹槽9。
尽管在该实施例中是通过使用氯系气体和氟系气体执行干蚀刻来相对于i-AlN电子供应层4选择性去除第二n-AlGaN电子供应层5的，但是该方法不限于此。例如，可以通过使用氯系气体执行干蚀刻来相对于i-AlN电子供应层4选择性去除第二n-AlGaN电子供应层5。
图5是示出GaN的蚀刻速率、AlN的蚀刻速率和GaN与AlN之间的蚀刻选择比的曲线图。
此处使用Cl2/SF6/Ar作为蚀刻气体，Cl2和Ar的总流率(flow rate)固定在30sccm，SF6的流率固定在10sccm，蚀刻气体中Cl2的浓度[Cl2/(Cl2+SF6+Ar)]是变化的。而且，在图5中，实线A表示GaN的蚀刻速率的变化，实线B表示AlN的蚀刻速率的变化，以黑色方块绘制出的是蚀刻选择比。
如图5所示，随着蚀刻气体中Cl2的浓度上升，AlN的蚀刻速率下降，GaN的蚀刻速率提高。这样，随着蚀刻气体中Cl2的浓度上升，GaN对AlN的蚀刻选择比上升。通过改变蚀刻气体中Cl2的浓度可以获得大约21.4的大的蚀刻选择比。
尽管AlGaN的蚀刻速率可以依赖于Al含量而改变，但是此处讨论GaN的蚀刻速率和蚀刻选择比，因为表示相对于AlGaN和GaN的蚀刻气体中Cl2浓度的蚀刻速率变化的特性基本上相同。表示AlGaN蚀刻速率变化的特性以这样的方向下降：沿该方向蚀刻速率相对于表示GaN蚀刻速率的变化的特性(实线A)而下降(图5中的向下方向)。随着AlGaN中Al含量上升，表示AlGaN的蚀刻速率变化的特性在蚀刻速率下降的方向上进一步下降。因此，随着AlGaN的Al含量上升，蚀刻选择比下降。这样，通过改变蚀刻气体中Cl2浓度获得的蚀刻选择比相对于第二n-AlGaN电子供应层5的Al含量(Al组分)而改变。优选的是，第二n-AlGaN电子供应层5中的Al含量设定为使得相对于i-AlN电子供应层4的蚀刻选择比例如是大约10或更大。
如图2I所示，剥落抗蚀剂掩模15。
如图2J所示，例如，通过使用磷酸进行湿蚀刻，去除栅极凹槽形成区域中的i-AlN电子供应层4。当考虑蚀刻速率等时，优选的是，磷酸的溶液温度大约是80℃。例如，通过使用磷酸执行湿蚀刻，相对于第一n-AlGaN电子供应层3选择性去除i-AlN电子供应层4。即，例如，使用磷酸执行选择性湿蚀刻，去除i-AlN电子供应层4，并且在第一n-AlGaN电子供应层3的表面停止蚀刻。这样，第一n-AlGaN电子供应层3可以是蚀刻停止层。因此，在i-AlN电子供应层4中形成了栅极凹槽9。
尽管在本实施例中使用磷酸作为蚀刻剂(化学溶液)，然而蚀刻剂不限于此，例如，可以使用氢氧化钾和四甲基氢氧化铵(TMAH)。在这种情况下，当考虑蚀刻速率等时，优选的是溶液温度大约是80℃。
如图3所示，例如，使用采用光刻技术形成的抗蚀剂掩模，通过使用氯系气体进行干蚀刻，可以去除栅极凹槽形成区域中的第一n-AlGaN电子供应层3的一部分。这种情况下，干蚀刻可以是时间控制的。由于蚀刻量是大约1nm到大约2nm，因而栅极凹槽的深度的可控性不受影响。
如图2K所示，例如，通过使用氢氟酸进行湿蚀刻，去除氮化硅膜14。
如图2L所示，在半导体层叠结构的表面上方形成SiN膜(绝缘膜)7。该SiN膜7形成为从n-GaN保护层6的表面开始延伸进入栅极凹槽9，并且除了覆盖n-GaN保护层6之外，还覆盖栅极凹槽9的底面和侧面。SiN膜7覆盖n-GaN保护层6(保护层6是半导体层叠结构的最上层)的表面的部分用作钝化膜。此外，SiN膜7形成在栅极凹槽9内的部分、SiN膜7形成在于栅极凹槽9底面上方暴露的第一n-AlGaN电子供应层3上方的部分用作栅极绝缘膜。
如图2M所示，使用例如光刻技术，形成包括栅极形成区域中的窗口16A的抗蚀剂掩模16。
如图2N所示，使用例如气相沉积和剥离技术，在栅极形成区域上方形成包括例如Ni/Au的栅极12。栅极12形成在栅极凹槽9上方。即，栅极12形成在栅极凹槽9内，并经由SiN膜7形成在于栅极凹槽9的底面上方暴露的第一n-AlGaN电子供应层3的上方。
形成源极10、漏极11、栅极12等的布线，GaN-HEMT(半导体器件)就完成了。
这样，该实施例中的半导体器件及其制造方法的优点在于，可以稳定地控制栅极凹槽9的深度，可以稳定地制造以常关模式工作的器件。
即，根据该实施例，通过形成电子供应层8，这样，电子供应层8包括第一n-AlGaN电子供应层3、i-AlN电子供应层4和第二n-AlGaN电子供应层5，可以保证栅极凹槽9的蚀刻量的稳定性。因而，可以保证阈值电压的稳定性；该实施例中的半导体器件及其制造方法的优点在于可以稳定地制造以常关模式工作的晶体管。
而且，通过形成电子供应层8，这样，电子供应层8包括i-AlN电子供应层4，i-AlN电子供应层4设置于第一n-AlGaN电子供应层3和第二n-AlGaN电子供应层5之间，可以获得的好处是二维电子气的量增多。
图6A示出了不包括i-AlN电子供应层4的传统GaN-HEMT的带结构。另外，图6B示出了根据该实施例的包括设置于第一n-AlGaN电子供应层3和第二n-AlGaN电子供应层5之间的i-AlN电子供应层4的GaN-HEMT的带结构。在图6C中，部分带结构被放大并示出。在图6C中，实线A表示根据该实施例的GaN-HMET的带结构，实线B表示传统GaN-HMET的带结构。
如图6A到图6C所示，由于具有宽带隙的i-AlN电子供应层4设置于第一n-AlGaN电子供应层3和第二n-AlGaN电子供应层5之间，因而相较于没有设置i-AlN电子供应层4时，电子供应层8和i-AlN电子供应层4之间的导带阶跃(conduction band discontinuity)增大。这样，产生强极化并且二维电子气的数量增多。
随着如上所述二维电子气的数量增多，晶体生长后的薄层电阻(sheetresistance)下降并且导通电阻下降，因此，高频特性得以改善。
通过例如将第一n-AlxGa1-xN电子供应层3的Al组分设定在0.15≤x≤1的范围内并将第二n-AlyGa1-yN电子供应层5的Al组分设定在0.09≤y＜1的范围内，可以获得图6B和图6C中示出的带结构，并且可以获得的好处例如是导通电阻减小。
如下参照图7描述电源设备。
根据该实施例的电源设备包括如上所述的半导体器件(GaN-HEMT)。
如图7所示，电源设备包括高压第一电路(高压电路)51、低压第二电路(低压电路)52和设置于高压第一电路51和低压第二电路52之间的变压器53。
高压第一电路51包括交流(AC)电源54、桥式整流电路55以及多个开关元件，例如，开关元件56a、开关元件56b、开关元件56c以及开关元件56d。而且，桥式整流电路55包括开关元件56e。
低压第二电路52包括多个开关元件，例如，开关元件57a、开关元件57b以及开关元件57c。
在该实施例中，高压第一电路51中的开关元件56a、56b、56c、56d和56e是如上所述的GaN-HEMT。低压第二电路52中的开关元件57a、57b和57c是包括硅的MIS-FET。
这样，根据该实施例的电源设备的优点在于，由于高压电路包括上述提到的半导体器件(GaN-HEMT)，因而可以实现高输出功率的电源设备。由于电源设备包括上述提到的半导体器件(GaN-HEMT)，因而可以稳定地实现常关工作，可以减小导通电阻，并且可以改善高频特性。
尽管在上述提到的半导体器件(GaN-HEMT)中栅极12经由绝缘膜7设置在第一AlGaN电子供应层3上方，但是半导体层叠结构不限于此。例如，如图8所示，栅极12可以设置在第一AlGaN电子供应层3上方并且在栅极凹槽9的底面上方没有设置绝缘膜7。即，可以将栅极12设置为栅极12接触第一AlGaN电子供应层3的表面。绝缘膜7设置为从n-GaN保护层6的表面开始延伸进入栅极凹槽9。绝缘膜7可以设置为绝缘膜7覆盖n-GaN保护层6的表面而不延伸进入栅极凹槽9。这种情况下，n-GaN保护层6的侧面、第二n-AlGaN电子供应层5的侧面以及i-AlN电子供应层4的侧面接触栅极12的侧面。
这里所述的全部例子和条件性语言均是为了教示性的目的，试图帮助读者理解本发明以及发明人为了促进技术而贡献的概念，并应解释为不限制于这些具体描述的例子和条件，说明书中这些例子的组织也不是为了显示本发明的优劣。尽管已详细描述了本发明的各实施例，然而应当可以理解，在不脱离本发明的精神和范围的前提下可以进行各种变化、替换和更动。
此外，术语“或”欲指广义的“或”而不是排除性的“或”。即，除了另有规定，或上下文明示以外，词组“X采用A或B”欲指任意天然的广义排列。即，词组“X采用A或B”由如下任意一种情形满足：X采用A；X采用B；或X采用A和B。而且，除了另有规定或上下文明示指单数形式以外，本申请以及所附的权利要求中用到的冠词“一”或“一种”一般应当通常被解释为表示“一个或多个”。

Claims (20)

1.一种半导体器件，包括：
GaN电子传输层，设置在衬底上方；
第一AlGaN电子供应层，设置在所述GaN电子传输层上方；
AlN电子供应层，设置在所述第一AlGaN电子供应层上方；
第二AlGaN电子供应层，设置在所述AlN电子供应层上方；
栅极凹槽，设置在所述第二AlGaN电子供应层和所述AlN电子供应层中；以及
栅极，设置在所述栅极凹槽上方。
2.根据权利要求1所述的半导体器件，还包括：
GaN保护层，设置在所述第二AlGaN电子供应层上方；
其中，所述栅极凹槽设置在所述GaN保护层、所述第二AlGaN电子供应层和所述AlN电子供应层中。
3.根据权利要求1所述的半导体器件，其中，所述第二AlGaN电子供应层的Al含量低于所述第一AlGaN电子供应层的Al含量。
4.根据权利要求1所述的半导体器件，其中，所述第二AlGaN电子供应层的Al组分为10％或更少。
5.根据权利要求1所述的半导体器件，其中，所述AlN电子供应层的厚度为3nm或更小。
6.根据权利要求1所述的半导体器件，还包括：
绝缘膜，设置在所述栅极凹槽上方；
其中，所述栅极经由所述绝缘膜设置在所述第一AlGaN电子供应层上方。
7.根据权利要求2所述的半导体器件，还包括：
绝缘膜，从所述GaN保护层的表面开始延伸进入所述栅极凹槽；
其中，所述栅极经由所述绝缘膜设置在所述第一AlGaN电子供应层上方。
8.根据权利要求1所述的半导体器件，其中，所述栅极设置在所述第一AlGaN电子供应层上方。
9.根据权利要求2所述的半导体器件，还包括：
绝缘膜，从所述GaN保护层的表面开始延伸进入所述栅极凹槽；
其中，所述栅极设置在所述第一AlGaN电子供应层上方。
10.一种电源设备，包括：
高压电路；
低压电路；以及
变压器，设置在所述高压电路和所述低压电路之间；
所述高压电路包括晶体管，所述晶体管包括：
GaN电子传输层，设置在衬底上方；
第一AlGaN电子供应层，设置在所述GaN电子传输层上方；
AlN电子供应层，设置在所述第一AlGaN电子供应层上方；
第二AlGaN电子供应层，设置在所述AlN电子供应层上方；
栅极凹槽，设置在所述第二AlGaN电子供应层和所述AlN电子供应层中；以及
栅极，设置在所述栅极凹槽上方。
11.一种半导体器件制造方法，包括：
在衬底上方形成GaN电子传输层；
在所述GaN电子传输层上方形成第一AlGaN电子供应层；
在所述第一AlGaN电子供应层上方形成AlN电子供应层；
在所述AlN电子供应层上方形成第二AlGaN电子供应层；
在所述第二AlGaN电子供应层和所述AlN电子供应层中形成栅极凹槽；以及
在所述栅极凹槽上方形成栅极。
12.根据权利要求11所述的半导体器件制造方法，其中，通过选择性干蚀刻所述第二AlGaN电子供应层来形成所述栅极凹槽。
13.根据权利要求12所述的半导体器件制造方法，其中，使用氯系气体和氟系气体、或者使用氯系气体来进行选择性干蚀刻。
14.根据权利要求11所述的半导体器件制造方法，其中，所述第二AlGaN电子供应层的Al含量低于所述第一AlGaN电子供应层的Al含量。
15.根据权利要求11所述的半导体器件制造方法，其中，所述第二AlGaN电子供应层的Al组分是10％或更少。
16.根据权利要求11所述的半导体器件制造方法，其中，所述AlN电子供应层的厚度是3nm或更小。
17.根据权利要求11所述的半导体器件制造方法，其中，通过选择性湿蚀刻所述AlN电子供应层来形成所述栅极凹槽。
18.根据权利要求17所述的半导体器件制造方法，其中，使用磷酸作为蚀刻剂，或者使用氢氧化钾和四甲基氢氧化铵作为蚀刻剂，进行选择性湿蚀刻。
19.根据权利要求11所述的半导体器件制造方法，还包括：
在所述第二AlGaN电子供应层上方形成GaN保护层；
其中，所述栅极凹槽形成在所述GaN保护层、所述第二AlGaN电子供应层和所述AlN电子供应层中。
20.根据权利要求19所述的半导体器件制造方法，其中，通过使用氯系气体干蚀刻所述GaN保护层来形成所述栅极凹槽。
CN2011102236299A 2010-09-02 2011-08-01 半导体器件及其制造方法和电源设备 Pending CN102386213A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-197063 2010-09-02
JP2010197063A JP2012054471A (ja) 2010-09-02 2010-09-02 半導体装置及びその製造方法、電源装置

Publications (1)

Publication Number Publication Date
CN102386213A true CN102386213A (zh) 2012-03-21

Family

ID=45770034

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011102236299A Pending CN102386213A (zh) 2010-09-02 2011-08-01 半导体器件及其制造方法和电源设备

Country Status (4)

Country Link
US (1) US20120056191A1 (zh)
JP (1) JP2012054471A (zh)
CN (1) CN102386213A (zh)
TW (1) TW201218376A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102856188A (zh) * 2012-08-06 2013-01-02 北京大学 一种氮化镓基器件的湿法腐蚀方法
CN103855207A (zh) * 2012-12-04 2014-06-11 富士通株式会社 化合物半导体器件及其制造方法
CN104766882A (zh) * 2014-01-08 2015-07-08 富士通株式会社 半导体器件
CN106449406A (zh) * 2016-05-30 2017-02-22 湖南理工学院 一种垂直结构GaN基增强型场效应晶体管及其制造方法
CN107316806A (zh) * 2017-07-07 2017-11-03 西安电子科技大学 基于ICP‑F离子刻蚀注入一体化高频高阈值GaN基增强型器件的制备方法
CN111066129A (zh) * 2018-06-04 2020-04-24 东京毅力科创株式会社 蚀刻处理方法和蚀刻处理装置

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5728922B2 (ja) * 2010-12-10 2015-06-03 富士通株式会社 半導体装置及び半導体装置の製造方法
JP2012169406A (ja) * 2011-02-14 2012-09-06 Nippon Telegr & Teleph Corp <Ntt> 電界効果トランジスタ
US8832511B2 (en) 2011-08-15 2014-09-09 Taiwan Semiconductor Manufacturing Co., Ltd. Built-in self-test for interposer
US8860088B2 (en) * 2012-02-23 2014-10-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method of forming the same
JP6090764B2 (ja) * 2012-05-24 2017-03-08 ローム株式会社 窒化物半導体装置およびその製造方法
JP2014072225A (ja) * 2012-09-27 2014-04-21 Fujitsu Ltd 化合物半導体装置及びその製造方法
KR102024290B1 (ko) * 2012-11-08 2019-11-04 엘지이노텍 주식회사 전력 반도체 소자
US8884334B2 (en) * 2012-11-09 2014-11-11 Taiwan Semiconductor Manufacturing Co., Ltd. Composite layer stacking for enhancement mode transistor
KR20150092172A (ko) * 2012-11-16 2015-08-12 메사추세츠 인스티튜트 오브 테크놀로지 반도체 구조물, 및 리세스 형성 에칭 수법
US9048174B2 (en) * 2013-01-18 2015-06-02 Taiwan Semiconductor Manufacturing Co., Ltd. Compound semiconductor device having gallium nitride gate structures
CN103094105A (zh) * 2013-01-28 2013-05-08 华中科技大学 一种采用GaN自图形化模板a面常闭型HEMT制作方法
US9111956B2 (en) 2013-03-14 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Rectifier structures with low leakage
US9761439B2 (en) * 2014-12-12 2017-09-12 Cree, Inc. PECVD protective layers for semiconductor devices
JP6401053B2 (ja) * 2014-12-26 2018-10-03 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
US9614069B1 (en) 2015-04-10 2017-04-04 Cambridge Electronics, Inc. III-Nitride semiconductors with recess regions and methods of manufacture
US9536984B2 (en) 2015-04-10 2017-01-03 Cambridge Electronics, Inc. Semiconductor structure with a spacer layer
JP6311668B2 (ja) * 2015-07-10 2018-04-18 株式会社デンソー 半導体装置
JP6690320B2 (ja) * 2016-03-11 2020-04-28 住友電気工業株式会社 高電子移動度トランジスタ、及び高電子移動度トランジスタの製造方法
US9960265B1 (en) * 2017-02-02 2018-05-01 Semiconductor Components Industries, Llc III-V semiconductor device and method therefor
JP2019012726A (ja) 2017-06-29 2019-01-24 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
US11121229B2 (en) * 2017-12-28 2021-09-14 Vanguard International Semiconductor Corporation Methods of fabricating semiconductor structures and high electron mobility transistors
JP7175804B2 (ja) 2019-03-14 2022-11-21 株式会社東芝 半導体装置及びその製造方法
CN112310210A (zh) * 2019-08-02 2021-02-02 联华电子股份有限公司 高电子迁移率晶体管
JP7362410B2 (ja) * 2019-10-17 2023-10-17 株式会社東芝 半導体装置の製造方法及び半導体装置
US11715792B2 (en) * 2020-01-31 2023-08-01 Taiwan Semiconductor Manufacturing Company, Ltd. Barrier structure configured to increase performance of III-V devices
TWI755729B (zh) * 2020-05-08 2022-02-21 力晶積成電子製造股份有限公司 積體電路及其製造方法
US11876120B2 (en) * 2020-06-01 2024-01-16 Nuvoton Technology Corporation Japan Semiconductor device and method of manufacturing semiconductor device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090278513A1 (en) * 2008-05-06 2009-11-12 International Rectifier Corporation (El Segundo, Ca) Enhancement mode III-nitride switch with increased efficiency and operating frequency
CN101604704A (zh) * 2008-06-13 2009-12-16 张乃千 Hemt器件及其制造方法
CN101794815A (zh) * 2009-02-04 2010-08-04 富士通株式会社 化合物半导体器件及其制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6830945B2 (en) * 2002-09-16 2004-12-14 Hrl Laboratories, Llc Method for fabricating a non-planar nitride-based heterostructure field effect transistor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090278513A1 (en) * 2008-05-06 2009-11-12 International Rectifier Corporation (El Segundo, Ca) Enhancement mode III-nitride switch with increased efficiency and operating frequency
CN101604704A (zh) * 2008-06-13 2009-12-16 张乃千 Hemt器件及其制造方法
CN101794815A (zh) * 2009-02-04 2010-08-04 富士通株式会社 化合物半导体器件及其制造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
A T PING，ET AL: "Dry etching of AlxGa1-xN using chemically assisted ion beam etching", 《SEMICOND. SCI. TECHNOL.》 *
L.SHEN,ET AL: "High-Power Polarization-Engineered GaN/AlGaN/GaN HEMTs Without Surface Passivation", 《IEEE ELECTRON DEVICE LETTERS》 *

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102856188A (zh) * 2012-08-06 2013-01-02 北京大学 一种氮化镓基器件的湿法腐蚀方法
CN103855207A (zh) * 2012-12-04 2014-06-11 富士通株式会社 化合物半导体器件及其制造方法
CN104766882A (zh) * 2014-01-08 2015-07-08 富士通株式会社 半导体器件
CN104766882B (zh) * 2014-01-08 2019-01-08 富士通株式会社 半导体器件
CN106449406A (zh) * 2016-05-30 2017-02-22 湖南理工学院 一种垂直结构GaN基增强型场效应晶体管及其制造方法
CN106449406B (zh) * 2016-05-30 2020-05-12 湖南理工学院 一种垂直结构GaN基增强型场效应晶体管及其制造方法
CN107316806A (zh) * 2017-07-07 2017-11-03 西安电子科技大学 基于ICP‑F离子刻蚀注入一体化高频高阈值GaN基增强型器件的制备方法
CN111066129A (zh) * 2018-06-04 2020-04-24 东京毅力科创株式会社 蚀刻处理方法和蚀刻处理装置
CN111066129B (zh) * 2018-06-04 2024-04-05 东京毅力科创株式会社 蚀刻处理方法和蚀刻处理装置

Also Published As

Publication number Publication date
US20120056191A1 (en) 2012-03-08
JP2012054471A (ja) 2012-03-15
TW201218376A (en) 2012-05-01

Similar Documents

Publication Publication Date Title
CN102386213A (zh) 半导体器件及其制造方法和电源设备
US10446676B2 (en) Heterostructure power transistor with AlSiN passivation layer
US8330167B2 (en) GaN-based field effect transistor and method of manufacturing the same
CN102969354B (zh) 半导体器件
JP5323527B2 (ja) ＧａＮ系電界効果トランジスタの製造方法
JP5906004B2 (ja) 電界効果トランジスタおよびその製造方法
KR101813177B1 (ko) 고전자이동도 트랜지스터 및 그 제조방법
US9252255B2 (en) High electron mobility transistor and method of manufacturing the same
US8330187B2 (en) GaN-based field effect transistor
JP2008252034A (ja) 化合物半導体装置
JP6064628B2 (ja) 半導体装置
JP2007035905A (ja) 窒化物半導体素子
JP2007067240A (ja) 窒化物系半導体装置
TWI661554B (zh) 增強型高電子遷移率電晶體元件及其形成方法
KR20140011791A (ko) 고전자이동도 트랜지스터 및 그 제조방법
US20140042455A1 (en) Field effect transistor device
JP7139774B2 (ja) 化合物半導体装置、化合物半導体装置の製造方法及び増幅器
CN103700700A (zh) 化合物半导体器件及其制造方法
JP2016054215A (ja) 化合物半導体装置及びその製造方法
US20220165875A1 (en) Nitride semiconductor apparatus
WO2017010041A1 (ja) 半導体装置
JP4607506B2 (ja) 半導体装置
US10373833B2 (en) Semiconductor device and method for manufacturing the same
JP2010212495A (ja) Ｉｉｉ族窒化物半導体からなるｈｆｅｔの製造方法
CN109411351B (zh) 一种GaN基材料的凹槽制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120321