JP7175804B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP7175804B2 JP7175804B2 JP2019046606A JP2019046606A JP7175804B2 JP 7175804 B2 JP7175804 B2 JP 7175804B2 JP 2019046606 A JP2019046606 A JP 2019046606A JP 2019046606 A JP2019046606 A JP 2019046606A JP 7175804 B2 JP7175804 B2 JP 7175804B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- electrode
- partial
- insulating
- nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 65
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 150000004767 nitrides Chemical group 0.000 claims description 175
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 42
- 229910052757 nitrogen Inorganic materials 0.000 claims description 21
- 239000010703 silicon Substances 0.000 claims description 19
- 229910052710 silicon Inorganic materials 0.000 claims description 19
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 9
- 239000001301 oxygen Substances 0.000 claims description 9
- 229910052760 oxygen Inorganic materials 0.000 claims description 9
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 6
- 229910052796 boron Inorganic materials 0.000 claims description 6
- 239000000460 chlorine Substances 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 6
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims description 5
- 229910052801 chlorine Inorganic materials 0.000 claims description 5
- 229910021529 ammonia Inorganic materials 0.000 claims description 4
- 239000013078 crystal Substances 0.000 claims description 4
- 230000003746 surface roughness Effects 0.000 claims description 4
- 238000000231 atomic layer deposition Methods 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 238000012986 modification Methods 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 230000005533 two-dimensional electron gas Effects 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 238000002441 X-ray diffraction Methods 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 229910002704 AlGaN Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
- H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7781—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with inverted single heterostructure, i.e. with active layer formed on top of wide bandgap layer, e.g. IHEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
- H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2006—Amorphous materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
- H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Description
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
図1(a)及び図1(b)は、第1実施形態に係る半導体装置を例示する模式的断面図である。
図1(a)に示すように、実施形態に係る半導体装置110は、第1電極51、第2電極52、第3電極53、第1窒化物領域10、第2窒化物領域20、第3窒化物領域30、第1絶縁膜41、及び、第2絶縁膜42を含む。
図3(a)~図3(d)は、第1部分p1、第2部分p2、第4部分p4及び第6部分p6にそれぞれ対応する。
これらの図は、ゲート長Lgが1μmの試料の特性の測定結果を示している。試料において、チャネル幅「Wg」は、20μmである。「Wg」は、例えば、第1電極51及び第2電極52の、互いに対向する部分のY軸方向の長さに対応する。これらの図の横軸は、距離d1(nm、凹部の深さ)である。図4の縦軸は、しきい値電圧Vth(V)である。しきい値電圧Vthは、ドレイン電流が1×10-6Aとなるゲート電圧に対応する。この例において、ドレイン電流を「Id」とし、チャネル幅Wgを「Wg」としたとき、ドレイン電流が1×10-6Aのときに、「Id/Wg」は、5×10-4A/mmである。図5の縦軸は、チャネル移動度μ(cm2/Vs、電界効果移動度)である。図5の縦軸は、対数表示である。
これらの図の横軸は、ゲート長Lg(μm)である。縦軸は、しきい値電圧Vthである。図6(a)~図6(d)は、距離d1が45nm、100nm、120nm及び160nmの結果にそれぞれ対応する。
第2実施形態は、半導体装置の製造方法に係る。
図7は、第2実施形態に係る半導体装置の製造方法を例示するフローチャート図である。
図7に示すように、積層体18を準備する(ステップS110)。積層体18は、Alx1Ga1-x1N(0≦x1<1)を含む第1窒化物領域10と、Alx2Ga1-x2N(0<x2≦1、x1<x2)を含む第2窒化物領域20と、第1絶縁膜41と、を含む。第1窒化物領域10と第1絶縁膜41との間に第2窒化物領域20が設けられる。
図8(a)~図8(d)、及び、図9(a)~図9(d)は、第2実施形態に係る半導体装置の製造方法を例示する工程順模式的断面図である。これらの図において、バッファ層17は省略されている。
Claims (23)
- 第1電極と、
第2電極と、
Alx1Ga1-x1N(0≦x1<1)を含む第1窒化物領域であって、前記第1窒化物領域は、第1部分領域、第2部分領域、前記第1部分領域と前記第2部分領域との間の第3部分領域、前記第1部分領域と前記第3部分領域との間の第4部分領域、及び、前記第3部分領域と前記第2部分領域との間の第5部分領域を含み、前記第1部分領域から前記第1電極への第1方向は、前記第1電極から前記第2電極への第2方向と交差し、前記第2部分領域から前記第2電極への方向は前記第1方向に沿う、前記第1窒化物領域と、
Alx2Ga1-x2N(0<x2≦1、x1<x2)を含む第2窒化物領域であって、前記第2窒化物領域は、第6部分領域及び第7部分領域を含み、前記第4部分領域から前記第6部分領域への方向は前記第1方向に沿い、前記第5部分領域から前記第7部分領域への方向は前記第1方向に沿う、前記第2窒化物領域と、
第3電極であって、前記第3部分領域から前記第3電極への方向は前記第1方向に沿い、前記第3電極の少なくとも一部は前記第2方向において前記第6部分領域と前記第7部分領域との間にある、前記第3電極と、
第1絶縁領域及び第2絶縁領域を含みシリコンと窒素とを含む第1絶縁膜と、
Alx3Ga1-x3N(0<x3≦1、x1<x3)を含む第3窒化物領域であって、前記第3窒化物領域は、第1~第7部分を含み、前記第1部分は、前記第3電極と前記第3部分領域との間にあり、前記第2部分は、前記第3電極と前記第4部分領域との間にあり、前記第3部分は、前記第3電極と前記第5部分領域との間にあり、前記第4部分は、前記第3電極と前記第6部分領域との間にあり、前記第5部分は、前記第3電極と前記第7部分領域との間にあり、前記第1絶縁領域は、前記第6部分と前記第6部分領域との間にあり、前記第2絶縁領域は前記第7部分と前記第7部分領域との間にある、前記第3窒化物領域と、
シリコンと酸素とを含む第2絶縁膜であって、前記第2絶縁膜は、第3~7絶縁領域を含み、前記第3絶縁領域は、前記第1部分と前記第3電極との間にあり、前記第4絶縁領域は、前記第4部分と前記第3電極との間にあり、前記第5絶縁領域は、前記第5部分と前記第3電極との間にあり、前記第6部分は、前記第6絶縁領域と前記第1絶縁領域との間にあり、前記第7部分は、前記第7絶縁領域と前記第2絶縁領域との間にある、前記第2絶縁膜と、
を備え、
前記第1部分の少なくとも一部は、結晶を含み、
前記第6部分の少なくとも一部は、アモルファスである、半導体装置。 - 前記第3部分領域は、前記第1部分と対向する第1面を含む領域を含み、
前記第1面を含む前記領域におけるボロンの濃度は、1×1018atoms/cm3以下である、請求項1記載の半導体装置。 - 前記第3部分領域は、前記第1部分と対向する第1面を含む領域を含み、
前記第1面を含む前記領域における塩素の濃度は、1×1016atoms/cm3以下である、請求項1記載の半導体装置。 - 前記第3部分領域は、前記第1部分と対向する第1面を含み、
前記第1面の表面粗さは、1nm以下である、請求項1記載の半導体装置。 - 第1電極と、
第2電極と、
Al x1 Ga 1-x1 N(0≦x1<1)を含む第1窒化物領域であって、前記第1窒化物領域は、第1部分領域、第2部分領域、前記第1部分領域と前記第2部分領域との間の第3部分領域、前記第1部分領域と前記第3部分領域との間の第4部分領域、及び、前記第3部分領域と前記第2部分領域との間の第5部分領域を含み、前記第1部分領域から前記第1電極への第1方向は、前記第1電極から前記第2電極への第2方向と交差し、前記第2部分領域から前記第2電極への方向は前記第1方向に沿う、前記第1窒化物領域と、
Al x2 Ga 1-x2 N(0<x2≦1、x1<x2)を含む第2窒化物領域であって、前記第2窒化物領域は、第6部分領域及び第7部分領域を含み、前記第4部分領域から前記第6部分領域への方向は前記第1方向に沿い、前記第5部分領域から前記第7部分領域への方向は前記第1方向に沿う、前記第2窒化物領域と、
第3電極であって、前記第3部分領域から前記第3電極への方向は前記第1方向に沿い、前記第3電極の少なくとも一部は前記第2方向において前記第6部分領域と前記第7部分領域との間にある、前記第3電極と、
第1絶縁領域及び第2絶縁領域を含みシリコンと窒素とを含む第1絶縁膜と、
Al x3 Ga 1-x3 N(0<x3≦1、x1<x3)を含む第3窒化物領域であって、前記第3窒化物領域は、第1~第7部分を含み、前記第1部分は、前記第3電極と前記第3部分領域との間にあり、前記第2部分は、前記第3電極と前記第4部分領域との間にあり、前記第3部分は、前記第3電極と前記第5部分領域との間にあり、前記第4部分は、前記第3電極と前記第6部分領域との間にあり、前記第5部分は、前記第3電極と前記第7部分領域との間にあり、前記第1絶縁領域は、前記第6部分と前記第6部分領域との間にあり、前記第2絶縁領域は前記第7部分と前記第7部分領域との間にある、前記第3窒化物領域と、
シリコンと酸素とを含む第2絶縁膜であって、前記第2絶縁膜は、第3~7絶縁領域を含み、前記第3絶縁領域は、前記第1部分と前記第3電極との間にあり、前記第4絶縁領域は、前記第4部分と前記第3電極との間にあり、前記第5絶縁領域は、前記第5部分と前記第3電極との間にあり、前記第6部分は、前記第6絶縁領域と前記第1絶縁領域との間にあり、前記第7部分は、前記第7絶縁領域と前記第2絶縁領域との間にある、前記第2絶縁膜と、
を備え、
前記第3部分領域は、前記第1部分と対向する第1面を含む領域を含み、
前記第1面を含む前記領域におけるボロンの濃度は、1×1018atoms/cm3以下である、半導体装置。 - 第1電極と、
第2電極と、
Al x1 Ga 1-x1 N(0≦x1<1)を含む第1窒化物領域であって、前記第1窒化物領域は、第1部分領域、第2部分領域、前記第1部分領域と前記第2部分領域との間の第3部分領域、前記第1部分領域と前記第3部分領域との間の第4部分領域、及び、前記第3部分領域と前記第2部分領域との間の第5部分領域を含み、前記第1部分領域から前記第1電極への第1方向は、前記第1電極から前記第2電極への第2方向と交差し、前記第2部分領域から前記第2電極への方向は前記第1方向に沿う、前記第1窒化物領域と、
Al x2 Ga 1-x2 N(0<x2≦1、x1<x2)を含む第2窒化物領域であって、前記第2窒化物領域は、第6部分領域及び第7部分領域を含み、前記第4部分領域から前記第6部分領域への方向は前記第1方向に沿い、前記第5部分領域から前記第7部分領域への方向は前記第1方向に沿う、前記第2窒化物領域と、
第3電極であって、前記第3部分領域から前記第3電極への方向は前記第1方向に沿い、前記第3電極の少なくとも一部は前記第2方向において前記第6部分領域と前記第7部分領域との間にある、前記第3電極と、
第1絶縁領域及び第2絶縁領域を含みシリコンと窒素とを含む第1絶縁膜と、
Al x3 Ga 1-x3 N(0<x3≦1、x1<x3)を含む第3窒化物領域であって、前記第3窒化物領域は、第1~第7部分を含み、前記第1部分は、前記第3電極と前記第3部分領域との間にあり、前記第2部分は、前記第3電極と前記第4部分領域との間にあり、前記第3部分は、前記第3電極と前記第5部分領域との間にあり、前記第4部分は、前記第3電極と前記第6部分領域との間にあり、前記第5部分は、前記第3電極と前記第7部分領域との間にあり、前記第1絶縁領域は、前記第6部分と前記第6部分領域との間にあり、前記第2絶縁領域は前記第7部分と前記第7部分領域との間にある、前記第3窒化物領域と、
シリコンと酸素とを含む第2絶縁膜であって、前記第2絶縁膜は、第3~7絶縁領域を含み、前記第3絶縁領域は、前記第1部分と前記第3電極との間にあり、前記第4絶縁領域は、前記第4部分と前記第3電極との間にあり、前記第5絶縁領域は、前記第5部分と前記第3電極との間にあり、前記第6部分は、前記第6絶縁領域と前記第1絶縁領域との間にあり、前記第7部分は、前記第7絶縁領域と前記第2絶縁領域との間にある、前記第2絶縁膜と、
を備え、
前記第3部分領域は、前記第1部分と対向する第1面を含む領域を含み、
前記第1面を含む前記領域における塩素の濃度は、1×1016atoms/cm3以下である、半導体装置。 - 第1電極と、
第2電極と、
Al x1 Ga 1-x1 N(0≦x1<1)を含む第1窒化物領域であって、前記第1窒化物領域は、第1部分領域、第2部分領域、前記第1部分領域と前記第2部分領域との間の第3部分領域、前記第1部分領域と前記第3部分領域との間の第4部分領域、及び、前記第3部分領域と前記第2部分領域との間の第5部分領域を含み、前記第1部分領域から前記第1電極への第1方向は、前記第1電極から前記第2電極への第2方向と交差し、前記第2部分領域から前記第2電極への方向は前記第1方向に沿う、前記第1窒化物領域と、
Al x2 Ga 1-x2 N(0<x2≦1、x1<x2)を含む第2窒化物領域であって、前記第2窒化物領域は、第6部分領域及び第7部分領域を含み、前記第4部分領域から前記第6部分領域への方向は前記第1方向に沿い、前記第5部分領域から前記第7部分領域への方向は前記第1方向に沿う、前記第2窒化物領域と、
第3電極であって、前記第3部分領域から前記第3電極への方向は前記第1方向に沿い、前記第3電極の少なくとも一部は前記第2方向において前記第6部分領域と前記第7部分領域との間にある、前記第3電極と、
第1絶縁領域及び第2絶縁領域を含みシリコンと窒素とを含む第1絶縁膜と、
Al x3 Ga 1-x3 N(0<x3≦1、x1<x3)を含む第3窒化物領域であって、前記第3窒化物領域は、第1~第7部分を含み、前記第1部分は、前記第3電極と前記第3部分領域との間にあり、前記第2部分は、前記第3電極と前記第4部分領域との間にあり、前記第3部分は、前記第3電極と前記第5部分領域との間にあり、前記第4部分は、前記第3電極と前記第6部分領域との間にあり、前記第5部分は、前記第3電極と前記第7部分領域との間にあり、前記第1絶縁領域は、前記第6部分と前記第6部分領域との間にあり、前記第2絶縁領域は前記第7部分と前記第7部分領域との間にある、前記第3窒化物領域と、
シリコンと酸素とを含む第2絶縁膜であって、前記第2絶縁膜は、第3~7絶縁領域を含み、前記第3絶縁領域は、前記第1部分と前記第3電極との間にあり、前記第4絶縁領域は、前記第4部分と前記第3電極との間にあり、前記第5絶縁領域は、前記第5部分と前記第3電極との間にあり、前記第6部分は、前記第6絶縁領域と前記第1絶縁領域との間にあり、前記第7部分は、前記第7絶縁領域と前記第2絶縁領域との間にある、前記第2絶縁膜と、
を備え、
前記第3部分領域は、前記第1部分と対向する第1面を含み、
前記第1面の表面粗さは、1nm以下である、半導体装置。 - 前記第1部分の結晶性は、前記第6部分の結晶性よりも高い、請求項5~7のいずれか1つに記載の半導体装置。
- 前記第1方向及び前記第2方向を含む平面と交差する方向を第3方向とし、
前記第1電極及び前記第2電極の一方の、前記第1電極及び前記第2電極の他方と対向する部分の前記第3方向に沿う長さをWg(メートル)とし、
前記第1電極と前記第2電極との間に流れる電流をId(アンペア)としたとき、
Id/Wgが5×10-4A/mmであるときの、前記第1電極の電位を基準にした前記第3電極の電位は、正である、請求項1~8のいずれか1つに記載の半導体装置。 - 第1電極と、
第2電極と、
Al x1 Ga 1-x1 N(0≦x1<1)を含む第1窒化物領域であって、前記第1窒化物領域は、第1部分領域、第2部分領域、前記第1部分領域と前記第2部分領域との間の第3部分領域、前記第1部分領域と前記第3部分領域との間の第4部分領域、及び、前記第3部分領域と前記第2部分領域との間の第5部分領域を含み、前記第1部分領域から前記第1電極への第1方向は、前記第1電極から前記第2電極への第2方向と交差し、前記第2部分領域から前記第2電極への方向は前記第1方向に沿う、前記第1窒化物領域と、
Al x2 Ga 1-x2 N(0<x2≦1、x1<x2)を含む第2窒化物領域であって、前記第2窒化物領域は、第6部分領域及び第7部分領域を含み、前記第4部分領域から前記第6部分領域への方向は前記第1方向に沿い、前記第5部分領域から前記第7部分領域への方向は前記第1方向に沿う、前記第2窒化物領域と、
第3電極であって、前記第3部分領域から前記第3電極への方向は前記第1方向に沿い、前記第3電極の少なくとも一部は前記第2方向において前記第6部分領域と前記第7部分領域との間にある、前記第3電極と、
第1絶縁領域及び第2絶縁領域を含みシリコンと窒素とを含む第1絶縁膜と、
Al x3 Ga 1-x3 N(0<x3≦1、x1<x3)を含む第3窒化物領域であって、前記第3窒化物領域は、第1~第7部分を含み、前記第1部分は、前記第3電極と前記第3部分領域との間にあり、前記第2部分は、前記第3電極と前記第4部分領域との間にあり、前記第3部分は、前記第3電極と前記第5部分領域との間にあり、前記第4部分は、前記第3電極と前記第6部分領域との間にあり、前記第5部分は、前記第3電極と前記第7部分領域との間にあり、前記第1絶縁領域は、前記第6部分と前記第6部分領域との間にあり、前記第2絶縁領域は前記第7部分と前記第7部分領域との間にある、前記第3窒化物領域と、
シリコンと酸素とを含む第2絶縁膜であって、前記第2絶縁膜は、第3~7絶縁領域を含み、前記第3絶縁領域は、前記第1部分と前記第3電極との間にあり、前記第4絶縁領域は、前記第4部分と前記第3電極との間にあり、前記第5絶縁領域は、前記第5部分と前記第3電極との間にあり、前記第6部分は、前記第6絶縁領域と前記第1絶縁領域との間にあり、前記第7部分は、前記第7絶縁領域と前記第2絶縁領域との間にある、前記第2絶縁膜と、
を備え、
前記第1方向及び前記第2方向を含む平面と交差する方向を第3方向とし、
前記第1電極及び前記第2電極の一方の、前記第1電極及び前記第2電極の他方と対向する部分の前記第3方向に沿う長さをWg(メートル)とし、
前記第1電極と前記第2電極との間に流れる電流をId(アンペア)としたとき、
Id/Wgが5×10-4A/mmであるときの、前記第1電極の電位を基準にした前記第3電極の電位は、正である、半導体装置。 - 前記第2部分の結晶性は、前記第6部分の結晶性よりも高い、請求項1~7のいずれか1つに記載の半導体装置。
- 前記第4部分の結晶性は、前記第6部分の結晶性よりも高い、請求項1~7のいずれか1つに記載の半導体装置。
- 前記第2絶縁膜は、第8絶縁領域及び第9絶縁領域をさらに含み、
前記第8絶縁領域は、前記第4部分と前記第3電極との間にあり、
前記第9絶縁領域は、前記第5部分と前記第3電極との間にある、請求項1~12のいずれか1つに記載の半導体装置。 - 前記第2絶縁膜は窒素を含まない、または、
前記第2絶縁膜に含まれる窒素の濃度は、前記第1絶縁膜に含まれる窒素の濃度よりも低い、請求項1~13のいずれか1つに記載の半導体装置。 - 前記第3部分領域は、前記第1部分と対向する第1面を含み、
前記第6部分領域は、前記第1絶縁領域と対向する第2面を含み、
前記第1面の前記第1方向に沿う位置と、前記第2面の前記第1方向に沿う位置と、の間の前記第1方向に沿う距離は、60nm以上である、請求項1に記載の半導体装置。 - 前記第1絶縁領域と前記第2絶縁領域との間の前記第2方向に沿う距離は、3μm以下である、請求項1~15のいずれか1つに記載の半導体装置。
- 前記第6部分領域と前記第7部分領域との間の前記第2方向に沿う距離は、3μm以下である、請求項1~16のいずれか1つに記載の半導体装置。
- 前記x3は、前記x2よりも高い、請求項1~17のいずれか1つに記載の半導体装置。
- 前記x1は、0以上0.05以下であり、
前記x2は、0.05以上0.3以下であり、
前記x3は、0.3を超え1以下である、請求項1~17のいずれか1つに記載の半導体装置。 - Alx1Ga1-x1N(0≦x1<1)を含む第1窒化物領域と、Alx2Ga1-x2N(0<x2≦1、x1<x2)を含む第2窒化物領域と、第1絶縁膜と、を含み、前記第1窒化物領域と前記第1絶縁膜との間に前記第2窒化物領域が設けられた積層体を準備し、
前記第1絶縁膜の側から前記積層体の一部を除去して前記積層体に凹部を形成して、前記凹部の底部において前記第1窒化物領域の一部を露出させ、
前記凹部の前記底部で露出する前記第1窒化物領域、前記第2窒化物領域の側面、及び、前記第1絶縁膜に、Alx3Ga1-x3N(0<x3≦1、x1<x3)を含む第3窒化物領域を形成し、
前記第3窒化物領域の形成の後に、第2絶縁膜を形成し、
前記第2絶縁膜の形成の後に、第1~第3電極を形成し、前記第1電極から前記第2電極への第2方向は、前記第1窒化物領域から前記第2窒化物領域への第1方向と交差し、前記第3電極の前記第2方向における位置は、前記第1電極の前記第2方向における位置と、前記第2電極の前記第2方向における位置と、の間にあり、前記第3電極の少なくとも一部は、前記凹部の残余の空間にあり、
前記第1窒化物領域は、第1部分領域、第2部分領域、前記第1部分領域と前記第2部分領域との間の第3部分領域、前記第1部分領域と前記第3部分領域との間の第4部分領域、及び、前記第3部分領域と前記第2部分領域との間の第5部分領域を含み、
前記第1部分領域から前記第1電極への方向は前記第1方向に沿い、
前記第2部分領域から前記第2電極への方向は前記第1方向に沿い、
前記第3窒化物領域は、第1部分を含み、前記第1部分は、前記第3電極と前記第3部分領域との間にあり、
前記第3部分領域は、前記第1部分と対向する第1面を含む領域を含み、
前記第1面を含む前記領域におけるボロンの濃度は、1×1018atoms/cm3以下である、半導体装置の製造方法。 - 前記第3窒化物領域は、原子層堆積により形成される、請求項20記載の半導体装置の製造方法。
- 前記第1絶縁膜は、シリコンと窒素とを含み、
前記第2絶縁膜は、シリコンと酸素とを含み、
前記第2絶縁膜は窒素を含まない、または、
前記第2絶縁膜に含まれる窒素の濃度は、前記第1絶縁膜に含まれる窒素の濃度よりも低い、請求項20または21に記載の半導体装置の製造方法。 - 前記第3窒化物領域の前記形成の前に、前記凹部の前記底部で露出する前記第1窒化物領域をアンモニアを含む雰囲気で熱処理する、請求項20~22のいずれか1つに記載の半導体装置の製造方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019046606A JP7175804B2 (ja) | 2019-03-14 | 2019-03-14 | 半導体装置及びその製造方法 |
US16/569,319 US11139393B2 (en) | 2019-03-14 | 2019-09-12 | Semiconductor device including different nitride regions and method for manufacturing same |
CN201911177913.XA CN111697053B (zh) | 2019-03-14 | 2019-11-27 | 半导体装置及其制造方法 |
US17/407,851 US11677020B2 (en) | 2019-03-14 | 2021-08-20 | Semiconductor device including different nitride regions and method for manufacturing same |
JP2022112151A JP7419445B2 (ja) | 2019-03-14 | 2022-07-13 | 半導体装置及びその製造方法 |
US18/307,099 US11967641B2 (en) | 2019-03-14 | 2023-04-26 | Semiconductor device including different nitride regions improving characteristics of the semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019046606A JP7175804B2 (ja) | 2019-03-14 | 2019-03-14 | 半導体装置及びその製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022112151A Division JP7419445B2 (ja) | 2019-03-14 | 2022-07-13 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020150141A JP2020150141A (ja) | 2020-09-17 |
JP7175804B2 true JP7175804B2 (ja) | 2022-11-21 |
Family
ID=72422846
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019046606A Active JP7175804B2 (ja) | 2019-03-14 | 2019-03-14 | 半導体装置及びその製造方法 |
JP2022112151A Active JP7419445B2 (ja) | 2019-03-14 | 2022-07-13 | 半導体装置及びその製造方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022112151A Active JP7419445B2 (ja) | 2019-03-14 | 2022-07-13 | 半導体装置及びその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (3) | US11139393B2 (ja) |
JP (2) | JP7175804B2 (ja) |
CN (1) | CN111697053B (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7175804B2 (ja) * | 2019-03-14 | 2022-11-21 | 株式会社東芝 | 半導体装置及びその製造方法 |
JP7470008B2 (ja) * | 2020-10-19 | 2024-04-17 | 株式会社東芝 | 半導体装置 |
CN113990948A (zh) * | 2020-12-01 | 2022-01-28 | 深圳市晶相技术有限公司 | 一种半导体器件及其应用与制造方法 |
JP7520778B2 (ja) | 2021-01-20 | 2024-07-23 | 株式会社東芝 | 半導体装置及びその製造方法 |
FR3119933B1 (fr) * | 2021-02-16 | 2023-08-25 | Commissariat Energie Atomique | Transistor |
JP2022184315A (ja) * | 2021-06-01 | 2022-12-13 | 株式会社東芝 | 半導体装置 |
JP7534269B2 (ja) | 2021-07-26 | 2024-08-14 | 株式会社東芝 | 半導体装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011529639A (ja) | 2008-07-31 | 2011-12-08 | クリー インコーポレイテッド | 常時オフ半導体デバイスおよびその作製方法 |
JP2017059599A (ja) | 2015-09-14 | 2017-03-23 | 株式会社東芝 | 半導体装置 |
CN106549051A (zh) | 2017-01-18 | 2017-03-29 | 中国科学院微电子研究所 | GaN基HEMT器件栅极结构 |
JP2018125440A (ja) | 2017-02-01 | 2018-08-09 | 株式会社東芝 | 半導体装置の製造方法 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5348364B2 (ja) * | 2007-08-27 | 2013-11-20 | サンケン電気株式会社 | ヘテロ接合型電界効果半導体装置 |
US8674407B2 (en) | 2008-03-12 | 2014-03-18 | Renesas Electronics Corporation | Semiconductor device using a group III nitride-based semiconductor |
JP5495257B2 (ja) * | 2009-10-09 | 2014-05-21 | シャープ株式会社 | Iii族窒化物系電界効果トランジスタおよびその製造方法 |
JP2011108724A (ja) * | 2009-11-13 | 2011-06-02 | Sharp Corp | ヘテロ接合電界効果型トランジスタ用基板、ヘテロ接合電界効果型トランジスタの製造方法およびヘテロ接合電界効果型トランジスタ |
JP5720678B2 (ja) | 2010-04-22 | 2015-05-20 | 富士通株式会社 | 半導体装置及びその製造方法、電源装置 |
JP2012054471A (ja) | 2010-09-02 | 2012-03-15 | Fujitsu Ltd | 半導体装置及びその製造方法、電源装置 |
US8653559B2 (en) * | 2011-06-29 | 2014-02-18 | Hrl Laboratories, Llc | AlGaN/GaN hybrid MOS-HFET |
JP5957994B2 (ja) * | 2012-03-16 | 2016-07-27 | 富士通株式会社 | 半導体装置の製造方法 |
US9337332B2 (en) | 2012-04-25 | 2016-05-10 | Hrl Laboratories, Llc | III-Nitride insulating-gate transistors with passivation |
JP2014183125A (ja) | 2013-03-18 | 2014-09-29 | Fujitsu Ltd | 半導体装置 |
JP6024579B2 (ja) | 2013-04-11 | 2016-11-16 | 株式会社デンソー | Hemtを備えた半導体装置 |
JP6214978B2 (ja) | 2013-09-17 | 2017-10-18 | 株式会社東芝 | 半導体装置 |
JP6462393B2 (ja) | 2015-02-10 | 2019-01-30 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法および半導体装置 |
CN110036485B (zh) * | 2016-12-06 | 2024-02-27 | 克罗米斯有限公司 | 具有集成型钳位二极管的横向高电子迁移率的晶体管 |
JP6880406B2 (ja) * | 2017-06-30 | 2021-06-02 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
JP7071893B2 (ja) | 2018-07-23 | 2022-05-19 | 株式会社東芝 | 半導体装置及びその製造方法 |
JP7175804B2 (ja) * | 2019-03-14 | 2022-11-21 | 株式会社東芝 | 半導体装置及びその製造方法 |
-
2019
- 2019-03-14 JP JP2019046606A patent/JP7175804B2/ja active Active
- 2019-09-12 US US16/569,319 patent/US11139393B2/en active Active
- 2019-11-27 CN CN201911177913.XA patent/CN111697053B/zh active Active
-
2021
- 2021-08-20 US US17/407,851 patent/US11677020B2/en active Active
-
2022
- 2022-07-13 JP JP2022112151A patent/JP7419445B2/ja active Active
-
2023
- 2023-04-26 US US18/307,099 patent/US11967641B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011529639A (ja) | 2008-07-31 | 2011-12-08 | クリー インコーポレイテッド | 常時オフ半導体デバイスおよびその作製方法 |
JP2017059599A (ja) | 2015-09-14 | 2017-03-23 | 株式会社東芝 | 半導体装置 |
CN106549051A (zh) | 2017-01-18 | 2017-03-29 | 中国科学院微电子研究所 | GaN基HEMT器件栅极结构 |
JP2018125440A (ja) | 2017-02-01 | 2018-08-09 | 株式会社東芝 | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US11677020B2 (en) | 2023-06-13 |
US11967641B2 (en) | 2024-04-23 |
CN111697053B (zh) | 2023-08-29 |
US20210384337A1 (en) | 2021-12-09 |
JP2020150141A (ja) | 2020-09-17 |
JP7419445B2 (ja) | 2024-01-22 |
US11139393B2 (en) | 2021-10-05 |
US20230268430A1 (en) | 2023-08-24 |
US20200295169A1 (en) | 2020-09-17 |
CN111697053A (zh) | 2020-09-22 |
JP2022136128A (ja) | 2022-09-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7175804B2 (ja) | 半導体装置及びその製造方法 | |
US11088269B2 (en) | Semiconductor device | |
US9000485B2 (en) | Electrode structures, gallium nitride based semiconductor devices including the same and methods of manufacturing the same | |
KR101720589B1 (ko) | 이 모드(E-mode) 고 전자 이동도 트랜지스터 및 그 제조방법 | |
US10916445B2 (en) | Method for preparing a p-type semiconductor layer, enhanced device and method for manufacturing the same | |
JP2021005710A (ja) | ミスカット基板を用いた高パワーの窒化ガリウムエレクトロニクス | |
US10566192B2 (en) | Transistor structure having buried island regions | |
TWI765880B (zh) | 半導體結構、hemt結構及其形成方法 | |
JP7071893B2 (ja) | 半導体装置及びその製造方法 | |
JP2012256864A (ja) | ノーマリーオフ型高電子移動度トランジスタ | |
US20170345921A1 (en) | Power device and method for fabricating thereof | |
US10115589B2 (en) | Epitaxial substrate for electronic devices, electronic device, method for producing the epitaxial substrate for electronic devices, and method for producing the electronic device | |
JP2019169572A (ja) | 半導体装置及びその製造方法 | |
JP6239017B2 (ja) | 窒化物半導体基板 | |
CN112216741A (zh) | 高电子迁移率晶体管的绝缘结构以及其制作方法 | |
JP2008218813A (ja) | 半導体装置とその製造方法 | |
JP6447231B2 (ja) | 半導体装置およびその製造方法 | |
KR101193594B1 (ko) | 반도체 소자 및 그 제작 방법 | |
US9818858B1 (en) | Multi-layer active layer having a partial recess | |
JP6989660B2 (ja) | 半導体装置及びその製造方法 | |
US11101404B2 (en) | Method for manufacturing semiconductor device and semiconductor device | |
JP2016174054A (ja) | 半導体装置およびその製造方法 | |
US20210143264A1 (en) | Method for preparing a p-type semiconductor layer, enhanced device and method for manufacturing the same | |
TW202341486A (zh) | 絕緣體上矽上的ⅲ族氮化物半導體結構及其生長方法 | |
KR101193592B1 (ko) | 반도체 소자 및 그 제작 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191107 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210806 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220516 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220519 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220713 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220901 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220906 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221011 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221109 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7175804 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |