JP2018125440A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2018125440A
JP2018125440A JP2017017048A JP2017017048A JP2018125440A JP 2018125440 A JP2018125440 A JP 2018125440A JP 2017017048 A JP2017017048 A JP 2017017048A JP 2017017048 A JP2017017048 A JP 2017017048A JP 2018125440 A JP2018125440 A JP 2018125440A
Authority
JP
Japan
Prior art keywords
film
semiconductor device
manufacturing
insulating film
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017017048A
Other languages
English (en)
Other versions
JP6629252B2 (ja
Inventor
謙次郎 上杉
Kenjiro Uesugi
謙次郎 上杉
彩 新留
Aya Shindome
彩 新留
大望 加藤
Hiromi Kato
大望 加藤
雅彦 蔵口
Masahiko Kuraguchi
雅彦 蔵口
布上　真也
Shinya Nunoue
真也 布上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2017017048A priority Critical patent/JP6629252B2/ja
Priority to US15/670,495 priority patent/US10355119B2/en
Priority to CN201710766821.XA priority patent/CN108376645B/zh
Publication of JP2018125440A publication Critical patent/JP2018125440A/ja
Application granted granted Critical
Publication of JP6629252B2 publication Critical patent/JP6629252B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】性能の向上が可能な半導体装置の製造方法を提供する。【解決手段】半導体装置の製造方法は、Ａｌｘ１Ｇａ１−ｘ１Ｎ（０≦ｘ１＜１）を含む第１膜１０の上に設けられたＡｌｘ２Ｇａ１−ｘ２Ｎ（０＜ｘ２＜１、ｘ１＜ｘ２）を含む第２膜２０の一部を第１元素を含むガスを用いたドライエッチングにより除去して溝を形成して第１膜１０の一部を溝の底部において露出させることを含む。製造方法は、露出した第１膜１０の一部をＮＨ３を含む雰囲気に接触させて熱処理することを含む。製造方法は、熱処理の後に第１膜の一部の上に絶縁膜を形成することを含む。製造方法は、絶縁膜２１の上に電極３３を形成することを含む。絶縁膜２１は、第１膜１０の一部から電極３３に向かう第１方向における中央の第１位置を有し、第１位置における第１元素の濃度は、１×１０１８ｃｍ−３以下である。【選択図】図１

Description

本発明の実施形態は、半導体装置の製造方法に関する。
例えば、半導体装置において、性能の向上が望まれている。
特開２００２−２６４５６号公報
本発明の実施形態は、性能の向上が可能な半導体装置の製造方法を提供する。
実施形態によれば、半導体装置の製造方法は、Ａｌｘ１Ｇａ１−ｘ１Ｎ（０≦ｘ１＜１）を含む第１膜の上に設けられたＡｌｘ２Ｇａ１−ｘ２Ｎ（０＜ｘ２＜１、ｘ１＜ｘ２）を含む第２膜の一部を第１元素を含むガスを用いたドライエッチングにより除去して溝を形成して前記第１膜の一部を前記溝の底部において露出させることを含む。前記製造方法は、前記露出した前記第１膜の前記一部をＮＨ３を含む雰囲気に接触させて熱処理することを含む。前記製造方法は、前記熱処理の後に前記第１膜の前記一部の上に絶縁膜を形成することを含む。前記製造方法は、前記絶縁膜の上に電極を形成することを含む。前記絶縁膜は、前記第１膜の前記一部から前記電極に向かう第１方向における中央の第１位置を有し、前記第１位置における前記第１元素の濃度は、１×１０１８ｃｍ−３以下である。
第１実施形態に係る半導体装置の製造方法により製造される半導体装置を例示する模式断面図である。 第１実施形態に係る半導体装置の製造方法を例示するフローチャート図である。 図３（ａ）〜図３（ｄ）は、第１実施形態に係る半導体装置の製造方法を例示する工程順模式的断面図である。 図４（ａ）〜図４（ｄ）は、第１実施形態に係る半導体装置の製造方法を例示する工程順模式的断面図である。 半導体装置の特性を例示するグラフ図である。 図６（ａ）〜図６（ｄ）は、半導体装置を例示する模式図である。 第２実施形態に係る半導体装置の製造方法により製造される半導体装置を例示する模式断面図である。 第２実施形態に係る半導体装置の製造方法を例示するフローチャート図である。 図９（ａ）〜図９（ｄ）は、第２実施形態に係る半導体装置の製造方法を例示する工程順模式的断面図である。 図１０（ａ）〜図１０（ｃ）は、第２実施形態に係る半導体装置の製造方法を例示する工程順模式的断面図である。 図１１（ａ）〜図１１（ｄ）は、半導体装置の評価結果を示す原子間力顕微鏡（ＡＦＭ）像である。 図１２（ａ）及び図１２（ｂ）は、半導体装置の特性を示すグラフ図である。 半導体装置の特性を示すグラフ図である。
以下に、本発明の実施形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１実施形態）
図１は、第１実施形態に係る半導体装置の製造方法により製造される半導体装置を例示する模式断面図である。
図１に示すように、半導体装置１１０は、第１層１０と、第２層２０と、絶縁膜２１と、第１導電部３１（第１電極）と、第２導電部３２（第２電極）と、電極３３と、を含む。
第１層１０は、Ａｌｘ１Ｇａ１−ｘ１Ｎ（０≦ｘ１＜１）を含む。第１層１０において、組成比ｘ１は、例えば、０．０５以下である。例えば、第１層１０は、意図的な不純物のドーピングが行われないｕｄ−ＧａＮである。第１層１０における不純物濃度は、例えば、１×１０１７ｃｍ−３以下である。第１層１０は、例えばｉ−ＧａＮである。第１層１０において、例えば、意図した不純物は含まれていない。
第２層２０は、第１層１０の上に設けられる。第２層２０は、Ａｌｘ２Ｇａ１−ｘ２Ｎ（０＜ｘ２＜１、ｘ１＜ｘ２）を含む。第２層２０において、組成比ｘ２は、例えば、０．１以上０．４以下である。組成比ｘ２は、例えば、０．１５以上０．３５以下でも良い。第２層２０は、例えば、Ａｌ０．２５Ｇａ０．７５Ｎである。
第１導電部３１は、第２層２０の一部の上に設けられる。第２導電部３２は、第２層２０の別の一部の上に設けられる。第１導電部３１と第２導電部３２との間に電極３３が設けられる。第２層２０に溝が設けられており、溝の底部の第１層１０と電極３３との間に絶縁膜２１が設けられている。
第１層１０は、第１方向において、第１導電部３１及び第２導電部３２から離れている第２導電部３２は、第２方向において、第１導電部３１から離れている。第１方向は、第２方向と交差する。
第２方向をＸ軸方向とする。Ｘ軸方向に対して垂直な方向をＺ軸方向とする。Ｘ軸方向及びＺ軸方向に対して垂直な方向をＹ軸方向とする。第１方向は、例えば、Ｚ軸方向である。第２方向は、例えば、Ｘ軸方向である。
Ｚ軸方向において、第１導電部３１と、第１層１０の第１部分領域１０Ａとの間に、第２層２０の第１部分２０Ａが設けられる。Ｚ軸方向において、第２導電部３２と、第１層１０の第２部分領域１０Ｂと、の間に、第２層２０の第２部分２０Ｂが設けられる。
第１導電部３１は、第２層２０の第１部分２０Ａと電気的に接続される。第２導電部３２は、第２層２０の第２部分２０Ｂと電気的に接続される。
第１層１０は、第３部分領域１０Ｃを含む。第３部分領域１０Ｃは、Ｘ軸方向において、第１層１０の第１部分領域１０Ａと、第１層１０の第２部分領域１０Ｂと、の間にある。
電極３３は、Ｚ軸方向において、第３部分領域１０Ｃと離れている。絶縁膜２１の少なくとも一部は、Ｚ軸方向において、電極３３と第３部分領域１０Ｃとの間にある。
電極３３の一部３３Ｃは、Ｘ軸方向において、第２層２０の第１部分２０Ａと重なる。電極３３の一部３３Ｃは、Ｘ軸方向において、第２層２０の第２部分２０Ｂと重なる。
絶縁膜２１の一部は、電極３３の一部３３Ｃと、第２層２０の第１部分２０Ａと、の間に設けられる。絶縁膜２１の別の一部は、電極３３の一部３３Ｃと、第２層２０の第２部分２０Ｂと、の間に設けられる。
この例では、絶縁膜２１は、第２層２０の上面２０ｔの上にも設けられる。Ｚ軸方向において、絶縁膜２１の一部と、第１層１０の第１部分領域１０Ａと、の間に、第２層２０の第１部分２０Ａが位置する。Ｚ軸方向において、絶縁膜２１の別の一部と、第１層１０の第２部分領域１０Ｂと、の間に、第２層２０の第２部分２０Ｂが位置する。
例えば、Ｚ軸方向において電極３３と重なる領域において、絶縁膜２１の下端部２１ｂは、第１層１０の第３部分領域１０Ｃと接している。例えば、Ｚ軸方向において電極３３と重なる領域において、絶縁膜２１の上端部２１ｔは、電極３３と接している。Ｚ軸方向において電極３３と重なる領域において、絶縁膜２１の厚さｔ２１は、例えば、５ｎｍ以上１００ｎｍ以下である。厚さｔ２１は、例えば、３０ｎｍである。
電極３３は、例えば、リセス構造のゲート電極として機能する。絶縁膜２１は、ゲート絶縁膜として機能する。第１導電部３１は、例えば、ソース電極として機能する。第２導電部３２は、例えば、ドレイン電極として機能する。
絶縁膜２１には、例えば、酸化シリコンが用いられる。電極３３には、例えば、Ａｌ、Ｎｉ、Ａｕ、ＴｉＮ、ＷＮ、及び、ポリシリコンからなる群から選択された少なくとも１つを含む材料が用いられる。第１導電部３１及び第２導電部３２には、例えば、Ａｌ、Ｔｉ、Ｎｉ、及び、Ａｕからなる群から選択された少なくとも１つを含む材料が用いられる。
例えば、第１層１０は、第２層２０の側の部分を有する。この部分おいて、２次元電子ガス１５（２ＤＥＧ）が形成される。２次元電子ガス１５は、電流経路として機能する。２次元電子ガス１５は、第１導電部３１が設けられるソース側の第１部分領域１０Ａ、及び、第２導電部３２が設けられるドレイン側の第２部分領域１０Ｂにおいて設けられる。２次元電子ガス１５は、電極３３に対応する部分（第３部分領域１０Ｃ）には形成されない。
半導体装置１１０は、例えば、ノーマリオフのＭＩＳ（Metal Insulator Semiconductor）型のトランジスタである。
この例では、基板１０Ｓが設けられる。基板１０Ｓの上に、上記の第１層１０、第２層２０、絶縁膜２１、電極３３、第１導電部３１及び第２導電部３２が設けられる。
後述するように、第２層２０となる膜にドライエッチングにより溝が設けられる。溝の中に絶縁膜２１が形成され、残余の空間に導電材料が埋め込まれて電極３３が形成される。このドライエッチングにおいて、例えば、第１元素（例えばボロン）を含むガスが用いられると、その第１元素が溝の底部の第１層１０（第３部分領域１０Ｃ）に残る場合がある。このとき、絶縁膜２１中にこの第１元素が拡散し、特性を劣化させる（例えばしきい値電圧の変動）が生じることがあることが分かった。実施形態においては、特殊な熱処理を行うことにより、絶縁膜２１中の前記第１元素の濃度を抑制できる。これにより、例えば、しきい値電圧の変動が抑制できる。
後述するように、実施形態に係る製造方法により製造された半導体装置１１０においては、絶縁膜２１中（例えば、第１位置Ｐ１）における第１元素（例えばボロン）の濃度は、１×１０１８ｃｍ−３以下である。
以下、実施形態に係る半導体装置１１０の製造方法の例について説明する。
図２は、第１実施形態に係る半導体装置の製造方法を例示するフローチャート図である。
図３（ａ）〜図３（ｄ）、及び、図４（ａ）〜図４（ｄ）は、第１実施形態に係る半導体装置の製造方法を例示する工程順模式的断面図である。
図３（ａ）に示すように、基板１０Ｓの上に、Ａｌｘ１Ｇａ１−ｘ１Ｎ（０≦ｘ１＜１）を含むの第１膜１０ｆが形成される。第１膜１０ｆの上Ａｌｘ２Ｇａ１−ｘ２Ｎ（０＜ｘ２＜１、ｘ１＜ｘ２）を含む第２膜２０ｆが形成される。第１膜１０ｆは、第１層１０となる。第２膜２０ｆは、第２層２０となる。
図３（ｂ）に示すように、第２膜２０ｆの上に、ハードマスク４１（例えば、ＳｉＮ）が形成される。ハードマスク４１は、例えば、ＥＣＲスパッタにより形成できる。
図３（ｃ）に示すように、ハードマスク４１の上に、所定の開口部を有するレジスト膜４５が形成される。レジスト膜４５の厚さは、例えば、約1μｍ〜約２μｍである。
図３（ｄ）に示すように、レジスト膜４５をマスクとして用いて、ハードマスク４１の一部を除去する。この除去には、例えば、ＳＦ６をエッチングガスとしたドライエッチングが用いられる。または、この除去には、例えば、フッ化水素酸によるウェットエッチングが用いられる。
図４（ａ）に示すように、レジスト膜４５及びハードマスク４１をマスクとして用いて、第２膜２０ｆの一部を除去して、溝Ｈ１を形成する。これにより、第１部分２０Ａ及び第２部分２０Ｂが形成される。第２膜２０ｆの一部の除去（溝Ｈ１の形成）は、第１元素を含むガスを用いたドライエッチングにより行われる。第１元素は、例えば、ボロンである。例えば、ＢＣｌ３及びＣｌ２を含むガスがエッチングガスとして用いられる。これにより、溝Ｈ１の底部において、第１膜１０ｆの一部１０ｐが露出する。
このように、第１膜１０ｆの上に設けられた第２膜２０ｆの一部を第１元素を含むガスを用いたドライエッチングにより除去して溝Ｈ１を形成する（図２のステップＳ１１０）。これにより、第１膜１０ｆの一部１０ｐを溝Ｈ１の底部において露出させる。
図４（ｂ）に示すように、レジスト膜４５を除去する。除去は、例えば、有機洗浄及びＳＨ洗浄（硫酸及び過酸化水素を含む液体による洗浄）により行うことができる。
図４（ｃ）に示すように、ハードマスク４１を除去する。この除去には、例えば、ＳＦ６をエッチングガスとしたドライエッチングが用いられる。または、この除去には、例えば、フッ化水素酸によるウェットエッチングが用いられる。
この後、熱処理を行う（図２のステップＳ１２０）。
図４（ｄ）に示すように、露出した、第１膜１０ｆの上記の一部１０ｐをＮＨ３を含む雰囲気５０に接触させて熱処理を行う。雰囲気５０におけるＮＨ３の分圧は、例えば、３．３パスカル（Ｐａ）以上１８０ヘクトパスカル（ｈＰａ）以下である。熱処理の温度は、例えば、５９０℃以上９００℃以下である。熱処理の時間は、例えば、１分以上２時間以下である。
この熱処理の後に、第１膜１０ｆの上記の一部１０ｐの上に絶縁膜２１を形成する（図２のステップＳ１３０）。この絶縁膜２１は、溝Ｈ１の側壁（第２膜２０ｆの側面）、及び、第２膜２０ｆ（第２層２０）の上面２０ｔにも形成される。絶縁膜２１は、例えばＳｉＯ２である。絶縁膜２１は、例えば原子層堆積法（ＡＬＤ）で形成できる。
この後、絶縁膜２１の上に電極３３を形成する（図２のステップＳ１４０）。
絶縁膜２１の一部を除去し、第１導電部３１及び第２導電部３２を形成して、半導体装置１１０が製造される。電極３３の形成と、導電部の形成と、の順序は任意である。これらの形成の少なくとも一部が同時に実施されても良い。
以下、このようにして製造された半導体装置１１０の特性について説明する。
図５は、半導体装置の特性を例示するグラフ図である。
図５は、半導体装置１１０及び参考例の半導体装置１１９の特性を示している。半導体装置１１９においては、上記の熱処理（ステップＳ１２０）が実施されない。これ以外は、半導体装置１１０と同様の方法で製造される。
図５は、Ｚ軸方向で電極３３と重なる位置における、ＳＩＭＳ分析結果を例示している。図５は、絶縁膜２１及び第１層１０におけるボロンの濃度の測定結果を示している。図５の横軸は、Ｚ軸方向（深さ方向）の位置Ｐｚ（ｎｍ）である。縦軸は、ボロンの濃度ＣＢ（ｃｍ−３）である。
図５に示すように、半導体装置１１９においては、絶縁膜２１中のボロンの濃度ＣＢが高い。例えば、絶縁膜２１と第１層１０との界面ＩＦにおけるボロンの濃度ＣＢは、約１×１０１９ｃｍ−３である。絶縁膜２１の厚さ方向（深さ方向、Ｚ軸方向）の中央位置（第１位置Ｐ１）におけるボロンの濃度ＣＢは、約２×１０１８ｃｍ−３である。
これに対して、半導体装置１１０においては、絶縁膜２１中のボロンの濃度ＣＢが低い。例えば、第１層１０の第３部分領域１０Ｃと、絶縁膜２１と、の界面ＩＦ（絶縁膜２１の下端部２１ｂ）におけるボロン濃度は、１×１０１８ｃｍ−３以下である。
例えば、中央の第１位置Ｐ１におけるボロンの濃度は、１×１０１８ｃｍ−３以下（例えば３×１０１７ｃｍ−３以下）である。この第１位置Ｐ１は、絶縁膜２１のＺ軸方向における中央の位置である。Ｚ軸方向は、第１層１０の第３部分領域１０Ｃ（第１膜１０ｆの上記の一部１０ｐに対応）から電極３３に向かう方向に沿っている。絶縁膜２１の厚さｔ２１が２５ｎｍである場合、第１層１０の第３部分領域１０Ｃと絶縁膜２１との界面ＩＦと、第１位置Ｐ１と、の間のＺ軸方向の距離は、１２．５ｎｍである。
絶縁膜２１中の第２位置Ｐ２（図５参照）におけるボロンの濃度も、１×１０１８ｃｍ−３以下（例えば３×１０１７ｃｍ−３以下）である。界面ＩＦと第２位置Ｐ２との間のＺ軸方向に沿った距離は、１０ナノメートル（ｎｍ）である。
このように、実施形態に係る製造方法で製造された半導体装置１１０においては、絶縁膜２１中におけるボロン（第１元素）の濃度が、半導体装置１１９のそれよりも低い。
検出された第１元素（この例では、ボロン）は、溝Ｈ１の形成の際のドライエッチングにおけるガス中の第１元素に由来すると考えられる。ドライエッチングの際に、第１元素が溝Ｈ１の底部に残る。半導体装置１１９においては、上記の熱処理が行われないため、この第１元素が第１膜１０ｆの一部１０ｐに残る。この第１元素が、絶縁膜２１中に拡散すると考えられる。
一方、半導体装置１１０においては、上記の熱処理により、溝Ｈ１の底部の第１元素の多くが除去されたと考えられる。例えば、熱処理により、第１膜１０ｆの一部１０ｐの表面部分が僅かに除去される。この除去に伴い、表面部分に存在した第１元素の少なくとも一部が除去されたと考えられる。これにより、絶縁膜２１中における第１元素（この例ではボロン）の濃度が、半導体装置１１９に比べて低いと考えられる。
絶縁膜２１中の第１元素（この例ではボロン）は、トラップとして機能すると考えられる。このため、絶縁膜２１中の第１元素（この例ではボロン）の濃度が高いと、半導体装置の特性が変動し易いと考えられる。
半導体装置１１０及び１１９において、所定の電圧（加速電圧）がソース電極（第１導電部３１）とゲート電極（電極３３）との間に、所定の時間、印加される。この電圧の印加前（初期状態）と、電圧の印加後（加速試験後）と、におけるしきい値電圧の差（変化）が評価される。半導体装置１１０におけるしきい値電圧の差（変化）は、半導体装置１１９におけるしきい値電圧の差（変化）の約０．２倍である。
このように、半導体装置１１０においては、しきい値電圧の変化が小さい。半導体装置１１０においては、例えば、安定したノーマリオフ動作が得られる。例えば、スイッチング損失が低減できる。実施形態においては、ＮＨ３を含む雰囲気５０における熱処理により、性能を向上（しきい値電圧の変化の抑制）することができる。
上記の例では、第１元素は、ボロンである。そして、ドライエッチングで用いられるガスは、さらに塩素を含む。このようなガスを用いたドライエッチングにより、溝Ｈ１の形成において、例えば、溝Ｈ１の底面（第１膜１０ｆの一部１０ｐ）の表面の凹凸を小さくできる。
ガスに含まれる第１元素は、ボロンの他、フッ素または臭素でも良い。この場合も、ドライエッチングにおいて残留した第１元素が、熱処理により除去される。これにより、トラップの原因となり得る第１元素の、絶縁膜２１中における濃度が低減され、安定した特性が得られる。
上記のように、熱処理により、溝Ｈ１の底部で露出する第１膜１０ｆの表面部分が除去される。この熱処理は、溝Ｈ１の底部の第１膜１０ｆの表面部分の表面の平坦性を向上する効果もある。この平坦性の向上により、例えば、チャネル移動度が向上する。
熱処理の雰囲気５０は、ＮＨ３に加えて、Ｎ２及びＨ２を含んでも良い。Ｈ２を含む雰囲気５０で熱処理をすることで、例えば、不純物除去の効果が高まる。
実施形態において、熱処理の温度が過度に高い（例えば、１０００℃）と、例えば、溝Ｈ１の形状が過度に変化し、溝Ｈ１の形状の制御が困難になる。このため、熱処理の温度は、９００℃以下が好ましい。
さらに、適正な温度（例えば、９００℃以下）の熱処理により、溝Ｈ１の上部分の側壁の形状が制御できる。
図６（ａ）〜図６（ｄ）は、半導体装置を例示する模式図である。
図６（ａ）及び図６（ｂ）は、上記の半導体装置１１０に対応する。図６（ｃ）及び図６（ｄ）は、上記の半導体装置１１９に対応する。図６（ａ）及び図６（ｃ）は、半導体装置の溝Ｈ１の上部分の側壁部分（第２層２０の側面２０ｓ）の断面のＨＡＡＤＦ−ＳＴＥＭ像である。図６（ｂ）及び図６（ｄ）は、それぞれ、図６（ａ）及び図６（ｃ）を基に模式的に描かれた、第２層２０の、側面２０ｓ及び上面２０ｔである。
図６（ａ）及び図６（ｂ）に示すように、熱処理が行われた半導体装置１１０においては、側面２０ｓと上面２０ｔとの間の角度θは９０度よりも大きい。角度θは、約１３０度である。側面２０ｓの角度は、滑らかに変化している。
図６（ｃ）及び図６（ｄ）に示すように、熱処理が行われない半導体装置１１９においては、側面２０ｓと上面２０ｔとの間の角度θは約９０度である。
半導体装置１１０及び１１９において、溝Ｈ１の形成までの工程は同じである。このため、このような角度θの違いは、熱処理の有無が原因である。熱処理により、溝Ｈ１の側壁（第２層２０の側面２０ｓ）が傾斜すると考えられる。これは、熱処理により、溝Ｈ１の開口部に近い領域において、溝Ｈ１の底部と比べて、第２層２０（第２膜２０ｆ）が除去されやすいことが原因と考えられる。
このように、本実施形態に係る製造方法によれば、側面２０ｓの上部分を傾斜させることが容易にできる。このように、熱処理の後において、第２膜２０ｆは溝Ｈ１の側壁となる側面２０ｓを有している。熱処理の後において、側面２０ｓと、第２膜２０ｆ（第２層２０）の上面２０ｔと、の間の角度θは、１３０度以上である。
このような側面２０ｓの傾斜により、例えば、第２層２０の上部分における電界集中が緩和される。これにより、例えば、高い耐圧が得られる。
（第２実施形態）
図７は、第２実施形態に係る半導体装置の製造方法により製造される半導体装置を例示する模式断面図である。
図７に示すように、半導体装置１２０は、第１層１０、第２層２０、絶縁膜２１、第１導電部３１（第１電極）、第２導電部３２（第２電極）及び電極３３に加えて第３層３０をさらに含む。第１層１０、第２層２０、絶縁膜２１、第１導電部３１、第２導電部３２及び電極３３については、半導体装置１１０のそれらと同じなので、以下、第３層３０について説明する。
Ｚ軸方向において、絶縁膜２１の一部と、第１部分領域１０Ａと、の間に、第３層３０の一部が設けられる。Ｚ軸方向において、第３層３０のこの一部と、第１部分領域１０Ａとの間に、第２層２０の第１部分２０Ａが設けられる。
Ｚ軸方向において、絶縁膜２１の別の一部と、第２部分領域１０Ｂと、の間に、第３層３０の別の一部が設けられる。Ｚ軸方向において、第３層３０のこの別の一部と、第２部分領域１０Ｂとの間に、第２層２０の第２部分２０Ｂが設けられる。
例えば、第２層２０の上面２０ｔと絶縁膜２１との間に、第３層３０が設けられる。第３層３０は、絶縁膜である。第３層３０は、第１材料を含む。第１材料は、窒化シリコン、酸窒化シリコン、酸化シリコン、酸化アルミニウム及び酸化ガリウムからなる群から選択された少なくとも１つを含む。第１材料は、窒化シリコン及び酸窒化シリコンからなる群から選択された少なくとも１つを含んでも良い。
例えば、絶縁膜２１が酸化シリコンである場合、例えば、第３層３０には、窒化シリコンが用いられる。
第２層２０の上面２０ｔの上に第３層３０が設けられることにより、後述の熱処理を行う際に、第２層２０の上面２０ｔは、ＮＨ３を含む高温の雰囲気に曝されない。これにより、第２層２０の劣化が抑制される。複数の絶縁膜（第３層３０及び絶縁膜２１）が設けられることにより、例えば、高い信頼性が得られる。
第３層３０は、第２層２０に溝の形成において、マスクとして機能しても良い。以下、半導体装置１２０の製造方法の例について説明する。
以下、実施形態に係る半導体装置１１０の製造方法の例について説明する。
図８は、第２実施形態に係る半導体装置の製造方法を例示するフローチャート図である。
図９（ａ）〜図９（ｄ）、及び、図１０（ａ）〜図１０（ｃ）は、第２実施形態に係る半導体装置の製造方法を例示する工程順模式的断面図である。
図９（ａ）に示すように、基板１０Ｓの上に、Ａｌｘ１Ｇａ１−ｘ１Ｎ（０≦ｘ１＜１）を含む第１膜１０ｆが形成される。第１膜１０ｆの上Ａｌｘ２Ｇａ１−ｘ２Ｎ（０＜ｘ２＜１、ｘ１＜ｘ２）を含む第２膜２０ｆが形成される。
図９（ｂ）に示すように、第２膜２０ｆの上に、第３膜３０ｆ（第３層３０となる膜）（例えば、ＳｉＮ）が形成される。第３膜３０ｆは、例えば、ＥＣＲスパッタにより形成できる。
図９（ｃ）に示すように、第３膜３０ｆの上に、所定の開口部を有するレジスト膜４５が形成される。レジスト膜４５の厚さは、例えば、約約１μｍ〜約２μｍである。
図９（ｄ）に示すように、レジスト膜４５をマスクとして用いて、第３膜３０ｆの一部を除去する。この除去には、例えば、ＳＦ６を用いたドライエッチングが用いられる。これにより、第３膜３０ｆに開口部３０ｈが形成される。これにより、第３層３０が得られる。
このように、第１膜１０ｆの上に設けられた第２膜２０ｆの上に、開口部３０ｈを有する第３膜３０ｆを形成する（図８のステップＳ２０５）。
図１０（ａ）に示すように、レジスト膜４５及び第３膜３０ｆ（第３層３０）をマスクとして用いて、第２膜２０ｆの一部を除去して、溝Ｈ２を形成する。これにより、第１部分２０Ａ及び第２部分２０Ｂが形成される。第２膜２０ｆの一部の除去（溝Ｈ２の形成）は、例えば、第１元素を含むガスを用いたドライエッチングにより行われる。第１元素は、例えば、ボロンである。例えば、ＢＣｌ３及びＣｌ２を含むガスがエッチングガスとして用いられる。これにより、溝Ｈ２の底部において、第１膜１０ｆの一部１０ｐが露出する。
このように、第３膜３０ｆ（第３層３０）の開口部３０ｈを介して第２膜２０ｆの一部を除去して溝Ｈ２を形成し、第１膜１０ｆの一部１０ｐを、溝Ｈ２の底部において露出させる（図８のステップＳ２１０）。
図１０（ｂ）に示すように、レジスト膜４５を除去する。
図１０（ｃ）に示すように、露出した第１膜１０ｆの一部１０ｐをＮＨ３を含む雰囲気５０に接触させて熱処理する（図８のステップＳ１２０）。
熱処理の温度は、例えば、７９０℃以下である。熱処理の温度は、例えば、５９０℃以上である。雰囲気５０における圧力は、例えば、３．３ｈＰａ以上２００ｈＰ以下である。雰囲気５０におけるＮＨ３の分圧は、例えば、３．３ｈＰａ以上１２０ｈＰａ以下である。雰囲気５０は、ＮＨ３に加えてＮ２をさらに含んでも良い。この場合において、雰囲気５０におけるＮＨ３の分圧は、３．３ｈＰａ以上１２０ｈＰａ以下である。熱処理の時間は、例えば、１分以上２時間以下である。後述するように、このような条件において、良好な特性を得やすい。
この熱処理の後に、第１膜１０ｆの上記の一部１０ｐの上に絶縁膜２１を形成する（図８のステップＳ２３０）。この絶縁膜２１は、溝Ｈ２の側壁（第２膜２０ｆの側面）、及び、第２膜２０ｆの上面２０ｔにも形成される。この後、絶縁膜２１の上に電極３３を形成する（図８のステップＳ２４０）。
絶縁膜２１の一部を除去し、第１導電部３１及び第２導電部３２を形成して、半導体装置１２０が製造される。電極３３の形成と、導電部の形成と、の順序は任意である。これらの形成の少なくとも一部が同時に実施されても良い。
以下、熱処理の温度を変えた実験結果について説明する。実験では、雰囲気５０は、ＮＨ３とＮ２とを含む。実験において、雰囲気５０における圧力は、２００ｈＰａである。雰囲気５０におけるＮＨ３の分圧は、３３ｈＰａである。実験において、熱処理の時間は、２０分である。
実験では、熱処理の温度が異なる複数の試料において、溝Ｈ２の底部（第１膜１０ｆの一部１０ｐ）の表面粗さが評価される。さらに、溝Ｈ２の形成の後に、上記の絶縁膜２１、電極３３、第１導電部３１及び第２導電部３２が形成され、得られた半導体装置における移動度が評価される。
図１１（ａ）〜図１１（ｄ）は、半導体装置の評価結果を示す原子間力顕微鏡（ＡＦＭ）像である。
図１１（ａ）は、熱処理を行わない試料（半導体装置１１９）に対応する。図１１（ｂ）、図１１（ｃ）及び図１１（ｄ）は、熱処理の温度Ｔが５９０℃、７９０℃及び８４０℃にそれぞれ対応する。図１１（ａ）は、図１０（ｂ）の１０ｐ部分（熱処理が行われない部分）に対応する。図１１（ｂ）〜図１１（ｄ）は、図１０（ｃ）の部分１０ｐ（所定の温度で熱処理が行われた後の部分）に対応する。
図１１（ａ）に示すように、熱処理を行わない試料（半導体装置１１９）においては、表面の凹凸が大きい。図１１（ｂ）に示すように、熱処理の温度Ｔが５９０℃の試料において、凹凸が軽減される。図１１（ｃ）に示すように、熱処理の温度Ｔが７９０℃の試料において、凹凸が著しく軽減される。この試料においては、原子ステップが観察される。図１１（ｄ）に示すように、熱処理の温度Ｔが８４０℃の試料において、凹凸が著しく大きくなる。
以下、表面の凹凸（表面粗さＲＭＳ）の評価結果について説明する。
図１２（ａ）及び図１２（ｂ）は、半導体装置の特性を示すグラフ図である。
これらの図の横軸は、熱処理の温度Ｔ（℃）である。これらの図の縦軸は、溝Ｈ２の底部（第１膜１０ｆの一部１０ｐ）の表面粗さＲＭＳ（ｎｍ）である。表面粗さＲＭＳは、１μｍ×１μｍの範囲の表面凹凸をＡＦＭにより測定した結果から算出される値である。図１２（ｂ）における縦軸は、図１２（ａ）の縦軸が拡大されている。これらの図において、熱処理を行わない試料（半導体装置１１９）の値も示されている。
図１２（ａ）に示すように、熱処理の温度Ｔが過度に高い場合（８４０℃）、表面粗さＲＭＳが著しく大きくなる。温度Ｔが４４０℃〜７９０℃の範囲において、小さい表面粗さＲＭＳが得られる。
図１２（ｂ）に示すように、温度Ｔが４４０℃〜７９０℃の範囲において、温度Ｔが上昇すると、表面粗さＲＭＳが小さくなる。特に、温度Ｔが５９０℃以上になると、表面粗さＲＭＳの低減効果が大きい。
図１３は、半導体装置の特性を示すグラフ図である。
図１３の横軸は、表面粗さＲＭＳ（ｎｍ）である。縦軸は、移動度μ（ｃｍ２／Ｖｓ）である。
図１３から分かるように、表面粗さＲＭＳが大きくなると、移動度μが低下する。表面粗さＲＭＳを小さくすることで、高い移動度μが得られる。溝Ｈ２の底部（第１膜１０ｆの一部１０ｐ、すなわち、第１層１０の第１部分領域１０Ｃ）は、チャネルとして機能する。この部分の表面粗さＲＭＳが小さくなることで、電子がより効率的に移動できると考えられる。高い移動度μにより、例えば、低いオン抵抗Ｒｏｎが得られる。
実施形態においては、熱処理後において、第１膜１０ｆの上記一部１０ｐ（溝Ｈ２の底部）の表面の表面粗さＲＭＳは、０．２１ｎｍ以下である。
このように、実施形態においては、ＮＨ３を含む雰囲気５０における熱処理により、性能を向上（移動度μの上昇、オン抵抗Ｒｏｎの低減）することができる。
実施形態は、以下の構成を含んでも良い。
（構成１）
Ａｌｘ１Ｇａ１−ｘ１Ｎ（０≦ｘ１＜１）を含む第１膜の上に設けられたＡｌｘ２Ｇａ１−ｘ２Ｎ（０＜ｘ２＜１、ｘ１＜ｘ２）を含む第２膜の一部を第１元素を含むガスを用いたドライエッチングにより除去して溝を形成して前記第１膜の一部を前記溝の底部において露出させ、
前記露出した前記第１膜の前記一部をＮＨ３を含む雰囲気に接触させて熱処理し、
前記熱処理の後に前記第１膜の前記一部の上に絶縁膜を形成し、
前記絶縁膜の上に電極を形成し、
前記絶縁膜は、前記第１膜の前記一部から前記電極に向かう第１方向における中央の第１位置を有し、
前記第１位置における前記第１元素の濃度は、１×１０１８ｃｍ−３以下である、半導体装置の製造方法。
（構成２）
前記第１元素は、ボロンである、構成１記載の半導体装置の製造方法。
（構成３）
前記絶縁膜は、第２位置を有し、
前記第１膜の前記一部と前記絶縁膜との界面と、前記第２位置と、の間の前記第１方向に沿った距離は、１０ナノメートルであり、
前記電極の前記形成の後において、前記第２位置における前記第１元素の濃度は、１×１０１８ｃｍ−３以下である、構成１または２に記載の半導体装置の製造方法。
（構成４）
前記電極の前記形成の後において、前記第１膜の前記一部と前記絶縁膜との界面における前記第１元素の濃度は、１×１０１８ｃｍ−３以下である、構成１または２に記載の半導体装置の製造方法。
（構成５）
前記雰囲気におけるＮＨ３の分圧は、３．３パスカル以上１８０ヘクトパスカル以下である、構成１〜４のいずれか１つ記載の半導体装置の製造方法。
（構成６）
前記熱処理の温度は、５９０℃以上９００℃以下である、構成１〜５のいずれか１つに記載の半導体装置の製造方法。
（構成７）
前記ガスは塩素をさらに含む、構成１〜６のいずれか１つに記載の半導体装置の製造方法。
（構成８）
Ａｌｘ１Ｇａ１−ｘ１Ｎ（０≦ｘ１＜１）を含む第１膜の上に設けられたＡｌｘ２Ｇａ１−ｘ２Ｎ（０＜ｘ２＜１、ｘ１＜ｘ２）を含む第２膜の一部を除去して溝を形成して前記第１膜の一部を前記溝の底部において露出させ、
前記露出した前記第１膜の前記一部をＮＨ３を含む雰囲気に接触させて７９０℃以下の温度で熱処理する、半導体装置の製造方法。
（構成９）
前記温度は、５９０℃以上である、構成８記載の半導体装置の製造方法。
（構成１０）
前記溝の前記形成の前に、前記第２膜の上に、開口部を有し、窒化シリコン、酸窒化シリコン、酸化シリコン、酸化アルミニウム及び酸化ガリウムからなる群から選択された少なくとも１つの第１材料を含む第３膜を形成し、
前記溝の形成は、前記開口部を介して前記第２膜の前記一部を除去することを含む、構成８または９に記載の半導体装置の製造方法。
（構成１１）
前記第１材料は、窒化シリコン及び酸窒化シリコンからなる群から選択された少なくとも１つを含む、構成１０に記載の半導体装置の製造方法。
（構成１２）
前記雰囲気における圧力は、３．３ヘクトパスカル以上２００ヘクトパスカル以下である、構成８〜１１のいずれか１つに記載の半導体装置の製造方法。
（構成１３）
前記雰囲気におけるＮＨ３の分圧は、３．３ヘクトパスカル以上１２０ヘクトパスカル以下である、構成８〜１２のいずれか１つに記載の半導体装置の製造方法。
（構成１４）
前記雰囲気は、Ｎ２をさらに含み、前記雰囲気におけるＮＨ３の分圧は、３．３ヘクトパスカル以上１２０ヘクトパスカル以下である、構成８〜１２のいずれか１つに記載の半導体装置の製造方法。
（構成１５）
前記第２膜の前記一部の前記除去は、ボロン及び塩素を含むガスを用いたドライエッチングの実施を含む、構成８〜１４のいずれか１つに記載の半導体装置の製造方法。
（構成１６）
前記熱処理の後に前記第１膜の前記一部の上に絶縁膜をさらに形成し、
前記絶縁膜の上に電極をさらに形成する、構成８〜１５のいずれか１つに記載の半導体装置の製造方法。
（構成１７）
前記熱処理の後において、前記第２膜は前記溝の側壁となる側面を有し、
前記側面と、前記第２膜の上面と、の間の角度は、１３０度以上である、構成１〜１６のいずれか１つに記載の半導体装置の製造方法。
（構成１８）
前記第２膜の第１部分と電気的に接続された第１導電部、及び、前記第２膜の第２部分と電気的に接続された第２導電部をさらに形成し、
前記第１部分と前記第２部分との間に前記電極の少なくとも一部が位置した、構成１〜１７のいずれか１つに記載の半導体装置の製造方法。
（構成１９）
前記熱処理後において、前記第１膜の前記一部の表面の表面粗さＲＭＳは、０．２１ｎｍ以下である、構成１〜１８のいずれか１つに記載の半導体装置の製造方法。
（構成２０）
Ａｌｘ１Ｇａ１−ｘ１Ｎ（０≦ｘ１＜１）を含む第１膜の上に設けられたＡｌｘ２Ｇａ１−ｘ２Ｎ（０＜ｘ２＜１、ｘ１＜ｘ２）を含む第２膜の一部を除去して溝を形成して前記第１膜の一部を前記溝の底部において露出させ、
前記露出した前記第１膜の前記一部をＮＨ３を含む雰囲気に接触させて９００℃以下の温度で熱処理する、半導体装置の製造方法。
（構成２１）
前記熱処理は、前記第２膜の上面を前記雰囲気に接触させて行うことを含む、構成２０記載の半導体装置の製造方法。
実施形態によれば、性能の向上が可能な半導体装置の製造方法が提供できる。
なお、本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体装置に含まれる層、膜、電極、導電領域、絶縁膜、及び基板などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施形態として上述した半導体装置の製造方法を基にして、当業者が適宜設計変更して実施し得る全ての半導体装置の製造方法も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明の実施形態を説明したが、実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０…第１層、 １０Ａ〜１０Ｃ…第１〜第３部分領域、 １０Ｓ…基板、 １０ｆ…第１膜、 １０ｐ…一部、 １５…２次元電子ガス、 ２０…第２層、 ２０Ａ、２０Ｂ…第１、第２部分、 ２０ｆ…第２膜、 ２０ｓ…側面、 ２０ｔ…上面、 ２１…絶縁膜、 ２１ｂ…下端部、 ２１ｔ…上端部、 ３０…第３層、 ３３Ｃ…一部、 ３０ｆ…第３膜、 ３０ｈ…開口部、 ３１…第１導電部、 ３２…第２導電部、 ３３…電極、 ４１…ハードマスク、 ４５…レジスト膜、 ５０…雰囲気、 θ…角度、 μ…移動度、 １１０、１１９、１２０…半導体装置、 ＣＢ…濃度、 Ｈ１、Ｈ２…溝、 ＩＦ…界面、 Ｐ１、Ｐ２…第１、第２位置、 Ｐｘ…位置、 ＲＭＳ…表面粗さ、 Ｔ…温度、 ｔ２１…厚さ

Claims (17)

  1. Ａｌｘ１Ｇａ１−ｘ１Ｎ（０≦ｘ１＜１）を含む第１膜の上に設けられたＡｌｘ２Ｇａ１−ｘ２Ｎ（０＜ｘ２＜１、ｘ１＜ｘ２）を含む第２膜の一部を第１元素を含むガスを用いたドライエッチングにより除去して溝を形成して前記第１膜の一部を前記溝の底部において露出させ、
    前記露出した前記第１膜の前記一部をＮＨ３を含む雰囲気に接触させて熱処理し、
    前記熱処理の後に前記第１膜の前記一部の上に絶縁膜を形成し、
    前記絶縁膜の上に電極を形成し、
    前記絶縁膜は、前記第１膜の前記一部から前記電極に向かう第１方向における中央の第１位置を有し、
    前記第１位置における前記第１元素の濃度は、１×１０１８ｃｍ−３以下である、半導体装置の製造方法。
  2. 前記第１元素は、ボロンである、請求項１記載の半導体装置の製造方法。
  3. 前記絶縁膜は、第２位置を有し、
    前記第１膜の前記一部と前記絶縁膜との界面と、前記第２位置と、の間の前記第１方向に沿った距離は、１０ナノメートルであり、
    前記電極の前記形成の後において、前記第２位置における前記第１元素の濃度は、１×１０１８ｃｍ−３以下である、請求項１または２に記載の半導体装置の製造方法。
  4. 前記電極の前記形成の後において、前記第１膜の前記一部と前記絶縁膜との界面における前記第１元素の濃度は、１×１０１８ｃｍ−３以下である、請求項１または２に記載の半導体装置の製造方法。
  5. 前記雰囲気におけるＮＨ３の分圧は、３．３パスカル以上１８０ヘクトパスカル以下である、請求項１〜４のいずれか１つに記載の半導体装置の製造方法。
  6. 前記熱処理の温度は、５９０℃以上９００℃以下である、請求項１〜５のいずれか１つに記載の半導体装置の製造方法。
  7. 前記ガスは塩素をさらに含む、請求項１〜６のいずれか１つに記載の半導体装置の製造方法。
  8. Ａｌｘ１Ｇａ１−ｘ１Ｎ（０≦ｘ１＜１）を含む第１膜の上に設けられたＡｌｘ２Ｇａ１−ｘ２Ｎ（０＜ｘ２＜１、ｘ１＜ｘ２）を含む第２膜の一部を除去して溝を形成して前記第１膜の一部を前記溝の底部において露出させ、
    前記露出した前記第１膜の前記一部をＮＨ３を含む雰囲気に接触させて７９０℃以下の温度で熱処理する、半導体装置の製造方法。
  9. 前記温度は、５９０℃以上である、請求項８記載の半導体装置の製造方法。
  10. 前記溝の前記形成の前に、前記第２膜の上に、開口部を有し、窒化シリコン、酸窒化シリコン、酸化シリコン、酸化アルミニウム及び酸化ガリウムからなる群から選択された少なくとも１つの第１材料を含む第３膜を形成し、
    前記溝の形成は、前記開口部を介して前記第２膜の前記一部を除去することを含む、請求項８記載の半導体装置の製造方法。
  11. 前記第１材料は、窒化シリコン及び酸窒化シリコンからなる群から選択された少なくとも１つを含む、請求項１０記載の半導体装置の製造方法。
  12. 前記雰囲気における圧力は、３．３ヘクトパスカル以上２００ヘクトパスカル以下である、請求項８〜１１のいずれか１つに記載の半導体装置の製造方法。
  13. 前記雰囲気におけるＮＨ３の分圧は、３．３ヘクトパスカル以上１２０ヘクトパスカル以下である、請求項８〜１２のいずれか１つに記載の半導体装置の製造方法。
  14. 前記雰囲気は、Ｎ２をさらに含み、前記雰囲気におけるＮＨ３の分圧は、３．３ヘクトパスカル以上１２０ヘクトパスカル以下である、請求項８〜１２のいずれか１つに記載の半導体装置の製造方法。
  15. 前記第２膜の前記一部の前記除去は、ボロン及び塩素を含むガスを用いたドライエッチングの実施を含む、請求項８〜１４のいずれか１つに記載の半導体装置の製造方法。
  16. 前記熱処理の後において、前記第２膜は前記溝の側壁となる側面を有し、
    前記側面と、前記第２膜の上面と、の間の角度は、１３０度以上である、請求項１〜１５のいずれか１つに記載の半導体装置の製造方法。
  17. 前記熱処理後において、前記第１膜の前記一部の表面の表面粗さＲＭＳは、０．２１ｎｍ以下である、請求項１〜１６のいずれか１つに記載の半導体装置の製造方法。
JP2017017048A 2017-02-01 2017-02-01 半導体装置の製造方法 Active JP6629252B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017017048A JP6629252B2 (ja) 2017-02-01 2017-02-01 半導体装置の製造方法
US15/670,495 US10355119B2 (en) 2017-02-01 2017-08-07 Method for manufacturing semiconductor device
CN201710766821.XA CN108376645B (zh) 2017-02-01 2017-08-31 半导体装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017017048A JP6629252B2 (ja) 2017-02-01 2017-02-01 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2018125440A true JP2018125440A (ja) 2018-08-09
JP6629252B2 JP6629252B2 (ja) 2020-01-15

Family

ID=62980235

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017017048A Active JP6629252B2 (ja) 2017-02-01 2017-02-01 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US10355119B2 (ja)
JP (1) JP6629252B2 (ja)
CN (1) CN108376645B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020136476A (ja) * 2019-02-19 2020-08-31 株式会社サイオクス Ｉｉｉ族窒化物半導体装置およびエッチング装置
JP2020150141A (ja) * 2019-03-14 2020-09-17 株式会社東芝 半導体装置及びその製造方法
US11088269B2 (en) 2019-06-28 2021-08-10 Kabushiki Kaisha Toshiba Semiconductor device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7448314B2 (ja) * 2019-04-19 2024-03-12 株式会社東芝 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008227356A (ja) * 2007-03-15 2008-09-25 Toyota Central R&D Labs Inc 半導体装置とその製造方法
JP2012023213A (ja) * 2010-07-14 2012-02-02 Sumitomo Electric Device Innovations Inc 半導体装置の製造方法
WO2014057906A1 (ja) * 2012-10-11 2014-04-17 ローム株式会社 窒化物半導体装置およびその製造方法
JP2014225606A (ja) * 2013-05-17 2014-12-04 富士通株式会社 化合物半導体装置及びその製造方法
JP2015103780A (ja) * 2013-11-28 2015-06-04 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6127237A (en) * 1998-03-04 2000-10-03 Kabushiki Kaisha Toshiba Etching end point detecting method based on junction current measurement and etching apparatus
JP2002026456A (ja) 2000-06-30 2002-01-25 Toshiba Corp 半導体装置、半導体レーザ及びその製造方法並びにエッチング方法
JP2002324913A (ja) 2001-04-25 2002-11-08 Ricoh Co Ltd Ｉｉｉ族窒化物半導体およびその作製方法および半導体装置およびその作製方法
US6488767B1 (en) * 2001-06-08 2002-12-03 Advanced Technology Materials, Inc. High surface quality GaN wafer and method of fabricating same
JP4479222B2 (ja) * 2002-11-22 2010-06-09 沖電気工業株式会社 化合物半導体層の表面処理方法及び半導体装置の製造方法
JP4751150B2 (ja) * 2005-08-31 2011-08-17 株式会社東芝 窒化物系半導体装置
US8823057B2 (en) * 2006-11-06 2014-09-02 Cree, Inc. Semiconductor devices including implanted regions for providing low-resistance contact to buried layers and related devices
US7985986B2 (en) * 2008-07-31 2011-07-26 Cree, Inc. Normally-off semiconductor devices
US7968441B2 (en) * 2008-10-08 2011-06-28 Applied Materials, Inc. Dopant activation anneal to achieve less dopant diffusion (better USJ profile) and higher activation percentage
EP2267197A1 (en) * 2009-06-25 2010-12-29 AMMONO Sp.z o.o. Method of obtaining bulk mono-crystalline gallium-containing nitride, bulk mono-crystalline gallium-containing nitride, substrates manufactured thereof and devices manufactured on such substrates
CN104465408B (zh) * 2010-04-23 2017-09-15 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
JP5500002B2 (ja) * 2010-08-31 2014-05-21 株式会社デンソー 炭化珪素半導体装置の製造方法
JP5685918B2 (ja) 2010-12-10 2015-03-18 富士通株式会社 半導体装置の製造方法
JP5857415B2 (ja) * 2011-02-24 2016-02-10 富士通株式会社 半導体装置の製造方法
US8933507B2 (en) * 2012-07-10 2015-01-13 Taiwan Semiconductor Manufacturing Co., Ltd. Metal/polysilicon gate trench power mosfet
JP2014090033A (ja) 2012-10-29 2014-05-15 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP6024579B2 (ja) * 2013-04-11 2016-11-16 株式会社デンソー Ｈｅｍｔを備えた半導体装置
US9450078B1 (en) * 2015-04-03 2016-09-20 Advanced Ion Beam Technology, Inc. Forming punch-through stopper regions in finFET devices

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008227356A (ja) * 2007-03-15 2008-09-25 Toyota Central R&D Labs Inc 半導体装置とその製造方法
JP2012023213A (ja) * 2010-07-14 2012-02-02 Sumitomo Electric Device Innovations Inc 半導体装置の製造方法
WO2014057906A1 (ja) * 2012-10-11 2014-04-17 ローム株式会社 窒化物半導体装置およびその製造方法
JP2014225606A (ja) * 2013-05-17 2014-12-04 富士通株式会社 化合物半導体装置及びその製造方法
JP2015103780A (ja) * 2013-11-28 2015-06-04 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020136476A (ja) * 2019-02-19 2020-08-31 株式会社サイオクス Ｉｉｉ族窒化物半導体装置およびエッチング装置
JP7232074B2 (ja) 2019-02-19 2023-03-02 住友化学株式会社 Ｉｉｉ族窒化物半導体装置およびエッチング装置
JP2020150141A (ja) * 2019-03-14 2020-09-17 株式会社東芝 半導体装置及びその製造方法
JP7175804B2 (ja) 2019-03-14 2022-11-21 株式会社東芝 半導体装置及びその製造方法
US11677020B2 (en) 2019-03-14 2023-06-13 Kabushiki Kaisha Toshiba Semiconductor device including different nitride regions and method for manufacturing same
JP7419445B2 (ja) 2019-03-14 2024-01-22 株式会社東芝 半導体装置及びその製造方法
US11967641B2 (en) 2019-03-14 2024-04-23 Kabushiki Kaisha Toshiba Semiconductor device including different nitride regions improving characteristics of the semiconductor device
US11088269B2 (en) 2019-06-28 2021-08-10 Kabushiki Kaisha Toshiba Semiconductor device

Also Published As

Publication number Publication date
US20180219088A1 (en) 2018-08-02
CN108376645A (zh) 2018-08-07
CN108376645B (zh) 2022-02-22
US10355119B2 (en) 2019-07-16
JP6629252B2 (ja) 2020-01-15

Similar Documents

Publication Publication Date Title
JP6629252B2 (ja) 半導体装置の製造方法
US8963203B2 (en) Nitride semiconductor device and method for manufacturing same
US9893161B2 (en) Parasitic capacitance reduction structure for nanowire transistors and method of manufacturing
US10727312B2 (en) Nitride semiconductor device and method for manufacturing the same
JP6767411B2 (ja) 半導体装置、電源回路、及び、コンピュータ
JP5126930B2 (ja) 半導体装置の製造方法
US11757028B2 (en) Semiconductor device and method for manufacturing the same
JPWO2012131898A1 (ja) 炭化珪素半導体装置
TW201730940A (zh) 半導體元件及其形成方法
JP5645766B2 (ja) ＧａＮベースの薄膜トランジスタの製造方法
WO2017008331A1 (zh) Tft基板结构及其制作方法
JP2020017577A (ja) 半導体装置及びその製造方法
JP2020150141A (ja) 半導体装置及びその製造方法
CN108206206B (zh) 半导体装置及其制造方法
JP2009064875A (ja) 半導体装置
JP5036399B2 (ja) 炭化珪素半導体装置の製造方法
JP2014135353A (ja) 半導体装置の製造方法
US20200111906A1 (en) High voltage device and manufacturing method thereof
JP2006245306A (ja) 半導体装置の製造方法
JP2020181891A (ja) 窒化物半導体装置および窒化物半導体装置の製造方法
CN108878276B (zh) 半导体装置的制造方法
JP2018163928A (ja) 半導体装置の製造方法
JP2007318012A (ja) 半導体装置およびその製造方法
JP6707927B2 (ja) 炭化珪素半導体装置の製造方法
JP2016015355A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180913

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190719

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191001

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191204

R151 Written notification of patent or utility model registration

Ref document number: 6629252

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151