JP2012023213A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2012023213A
JP2012023213A JP2010160119A JP2010160119A JP2012023213A JP 2012023213 A JP2012023213 A JP 2012023213A JP 2010160119 A JP2010160119 A JP 2010160119A JP 2010160119 A JP2010160119 A JP 2010160119A JP 2012023213 A JP2012023213 A JP 2012023213A
Authority
JP
Japan
Prior art keywords
layer
gas
recess
sccm
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010160119A
Other languages
English (en)
Other versions
JP2012023213A5 (ja
JP5714250B2 (ja
Inventor
Masatoshi Koyama
政俊 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Device Innovations Inc
Original Assignee
Sumitomo Electric Device Innovations Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Device Innovations Inc filed Critical Sumitomo Electric Device Innovations Inc
Priority to JP2010160119A priority Critical patent/JP5714250B2/ja
Priority to US13/182,124 priority patent/US8896025B2/en
Publication of JP2012023213A publication Critical patent/JP2012023213A/ja
Publication of JP2012023213A5 publication Critical patent/JP2012023213A5/ja
Application granted granted Critical
Publication of JP5714250B2 publication Critical patent/JP5714250B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • H01L21/30612Etching of AIIIBV compounds
    • H01L21/30621Vapour phase etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/452Ohmic electrodes on AIII-BV compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】コンタクト抵抗率を低く抑えることが可能な半導体装置の製造方法を提供すること。
【解決手段】本発明は、Al組成比が0.2以上のAlGaN層をエッチングして、RMS粗さが0.3nm未満の底面を有する凹部を形成する工程と、前記凹部の底面に接して、4nmから8nmの厚さの第1Ta層を形成する工程と、前記第1Ta層に熱処理を施して、前記AlGaN層にオーミック接触させる工程と、を有する半導体装置の製造方法である。
【選択図】図2

Description

本発明は、半導体装置の製造方法に関し、特に、オーミック電極を凹部に設ける半導体装置の製造方法に関する。
窒化物半導体は、高周波かつ高出力で動作するパワー素子などに用いられている。また、電気的接触が円滑に行われるために、窒化物半導体層上に形成される電極をオーミック電極としている(例えば、特許文献1)。
特開2006−173386号公報
窒化物半導体のような高出力デバイスでは、電力効率を高めるために、オーミック電極のコンタクト抵抗を小さくすることが求められている。コンタクト抵抗を小さくする方法として、オーミック電極を窒化物半導体層に形成した凹部に設ける方法がある。しかしながら、凹部をエッチングによって形成する場合、凹部の底面が荒れてしまう場合がある。凹部の底面が荒れてしまうと、オーミック電極のコンタクト抵抗率が高くなってしまうという課題が生じる。
本発明は、上記課題に鑑みなされたものであり、コンタクト抵抗率を低く抑えることが可能な半導体装置の製造方法を提供することを目的とする。
本発明は、Al組成比が0.2以上のAlGaN層をエッチングして、RMS粗さが0.3nm未満の底面を有する凹部を形成する工程と、前記凹部の底面に接して、4nmから8nmの厚さの第1Ta層を形成する工程と、前記第1Ta層に熱処理を施して、前記AlGaN層にオーミック接触させる工程と、を有することを特徴とする半導体装置の製造方法である。本発明によれば、コンタクト抵抗率を低く抑えることができる。
上記構成において、前記第1Ta層を形成する工程は、5nmから7nmの厚さの前記第1Ta層を形成する構成とすることができる。
上記構成において、前記凹部を形成する工程は、塩化ホウ素ガスと塩素ガスとの混合ガス、塩化ホウ素ガスと塩化珪素ガスと塩素ガスとの混合ガス、塩化珪素ガスと塩素ガスとの混合ガスのうちのいずれかの混合ガスをエッチングガスに用いたプラズマエッチングにより実施する構成とすることができる。
上記構成において、前記第1Ta層上に、前記熱処理前にAl層を形成する工程を有する構成とすることができる。
上記構成において、前記Al層上に、前記熱処理前に第2Ta層またはTi層を形成する工程を有する構成とすることができる。
上記構成において、前記凹部を形成する工程は、ICP法を用い0.2Paから4Paの圧力の下、20Wから300Wの高周波電力を印加して前記プラズマエッチングを実施する構成とすることができる。
上記構成において、前記オーミック接触させる工程は、ソース電極およびドレイン電極をオーミック接触させる工程である構成とすることができる。
本発明によれば、コンタクト抵抗率を低く抑えることができる。
図1は、凹部を有するAlGaN層の断面模式図の例である。 図2(a)から図2(d)は、実施例1に係る半導体装置の製造方法を示す断面模式図の例である。 図3は、第1Ta層の厚さとコンタクト抵抗率との相関を示す図である。 図4は、異なる製造条件で製造した半導体装置についてのコンタクト抵抗率の測定結果を示す図である。
まず初めに、本発明が解決しようとする課題について、図を用いて説明する。図1は、凹部を有するAlGaN層の断面模式図の例である。図1のように、チャネル層50上に設けられたAlGaN層52のオーミック電極を形成すべき領域に、プラズマエッチングによって所望の深さの凹部54を形成する。言い換えると、凹部54の底面とチャネル層50との間隔が所望の長さになるように、プラズマエッチングによって凹部54を形成する。この場合、エッチング条件やエッチング対象の材料などによって、凹部54の底面に面荒れが生じる場合がある。
凹部54の底面が荒れると、凹部54の底面とチャネル層50との間隔が面内で大きく異なるようになってしまう。つまり、凹部54の底面とチャネル層50との間隔が所望の長さよりも長い部分が存在することになる。このような場合、凹部54の底面とチャネル層50との間隔が長い部分D1では、トンネル障壁が厚くなりコンタクト抵抗が高くなると考えられる。このため、面内平均のコンタクト抵抗が狙いの値よりも高くなることが生じてしまう。そこで、このような課題を解決すべく、コンタクト抵抗率を低く抑えることが可能な実施例について以下に説明する。
図2(a)から図2(d)は、実施例1に係る半導体装置(例えばHEMT)の製造方法を示す断面模式図の例である。図1(a)のように、例えばサファイア(Al)基板である基板10上に、例えばMOCVD法(有機金属気相成長法)を用いて、AlN(窒化アルミニウム)からなるシード層12、GaN(窒化ガリウム)電子走行層14、AlGaN電子供給層16、およびGaNキャップ層18をエピタキシャル成長により順次積層する。GaN電子走行層14とAlGaN電子供給層16との界面には2DEG(2次元電子ガス)が生じてチャネル層36が形成される。なお、基板10は、サファイア基板の他に、SiC(炭化シリコン)基板やSi(シリコン)基板を用いることもできる。シード層12の厚さは例えば300nmであり、GaN電子走行層14の厚さは例えば1000nmであり、AlGaN電子供給層16の厚さは例えば20nmであり、GaNキャップ層18の厚さは例えば4nmである。また、AlGaN電子供給層16のAl組成比は、例えば0.24である。
図2(b)のように、ソース電極およびドレイン電極を形成すべき領域が開口したフォトレジスト20を、GaNキャップ層18上に形成する。フォトレジスト20をマスクとして、例えばプラズマエッチング法により、GaNキャップ層18とAlGaN電子供給層16の一部とをエッチングして、凹部22を形成する。即ち、凹部22の底面は、AlGaN電子供給層16が露出している。プラズマエッチングは、ICP法(Inductive Coupled plasma)によりBClガス(塩化ホウ素ガス)とClガス(塩素ガス)との混合ガスをエッチングガスに用い、ガス流量をBClが3sccm、Clが30sccmとし、0.5Paの圧力下で、RFパワーを70W、バイアスを15Wにして行う。表1にエッチング条件を示す。なお、ICP法以外にも、RIE法(Reactive Ion Etching)を用いることもできる。
Figure 2012023213
図2(c)のように、例えば蒸着法およびリフトオフ法を用いて、凹部22の底面に接して、凹部22の底面側から第1Ta(タンタル)層24、Al(アルミニウム)層26、第2Ta層28の3層構造を有するソース電極30およびドレイン電極32を形成する。第1Ta層24の厚さは例えば80nmであり、Al層26の厚さは例えば350nmであり、第2Ta層28の厚さは例えば10nmである。その後、例えば550℃の温度でアニールを行い、AlGaN電子供給層16にオーミック接触するオーミック電極としてのソース電極30およびドレイン電極32を形成する。なお、アニールの温度は550℃に限られず、500℃から600℃の範囲内の温度を用いることができる。
図2(d)のように、例えば蒸着法およびリフトオフ法を用いて、ソース電極30とドレイン電極32との間であって、AlGaN電子供給層16の上面に接して、AlGaN電子供給層16側からNi(ニッケル)、Au(金)が順次積層された2層構造のゲート電極34を形成する。以上により、実施例1に係る半導体装置が完成する。
ここで、図2(b)の工程を実行した後の凹部22の底面状態について説明する。また、比較のために、実施例1とは異なるエッチング条件で凹部22を形成した比較例1および比較例2に係る半導体装置における凹部22の底面状態についても説明する。凹部22の底面状態の評価方法は、表面粗さを評価する一般的な指標となる平均二乗粗さ(Root Mean Square 粗さ:RMS粗さ)を用いた。また、RMS粗さ測定は、凹部22の底面の中の一部である0.5μm×1.0μmの範囲で行った。
まず、比較例1および比較例2に係る半導体装置の製造方法について説明する。初めに、基板10上に、シード層12、GaN電子走行層14、AlGaN電子供給層16、GaNキャップ層18を順次積層する。各層の厚さは、比較例1および比較例2共に、実施例1と同じである。AlGaN電子供給層16のAl組成比は、比較例1は実施例1と同じで0.24であるが、比較例2は実施例1と異なり0.2である。
次に、プラズマエッチング法(ICP法)を用いて、GaNキャップ層18とAlGaN電子供給層16の一部とをエッチングして凹部22を形成する。プラズマエッチングのエッチング条件は実施例1と異なり、比較例1および比較例2共に、エッチングガスにClガスを用い、Clガスのガス流量を30sccmとし、圧力を0.5Pa、RFパワーを70W、バイアスを15Wとする。
次に、凹部22にオーミック電極としてのソース電極30およびドレイン電極32を形成する。ソース電極30およびドレイン電極32の層構造および厚さは、比較例1および比較例2共に、実施例1と同じである。また、AlGaN電子供給層16とオーミック接触させるためのアニールの温度も、比較例1および比較例2共に、実施例1と同じある。
最後に、AlGaN電子供給層16上にゲート電極34を形成する。ゲート電極34の層構造は、比較例1および比較例2共に、実施例1と同じである。
表2に、実施例1、比較例1および比較例2それぞれの凹部22の底面について測定したRMS粗さの結果を示す。また、凹部22の底面に接して形成したソース電極30およびドレイン電極32のコンタクト抵抗率の測定結果についても示す。なお、表2におけるAl組成比とは、上述したAlGaN電子供給層16のAl組成比を示している。凹部深さとは、GaNキャップ層18の上面からの凹部22の深さを示している。表2のように、比較例1および比較例2における凹部22の底面のRMS粗さは0.3nmおよび0.32nmであるのに対し、実施例1における凹部22の底面のRMS粗さは0.2nmと小さい結果となった。また、比較例1および比較例2におけるソース電極30およびドレイン電極32のコンタクト抵抗率は32μΩ・cmおよび16μΩ・cmであるのに対し、実施例1におけるソース電極30およびドレイン電極32のコンタクト抵抗率は1.8μΩ・cmと低い結果となった。
Figure 2012023213
実施例1における凹部22の底面のRMS粗さが、比較例1および比較例2に比べて小さくなったのは、以下のように考えられる。Al組成比が例えば0.2以上のAlGaN電子供給層16では、表面が酸化され易く、アルミ酸化物が形成され易くなる。比較例1および比較例2では、AlGaN電子供給層16に凹部22を形成するプラズマエッチングにおいて、AlGaNなどをエッチングする際に一般的に用いられているClガスをエッチングガスに用いて実行した。エッチングガスにClガスを用いた場合は、化学反応を利用した化学エッチングが主体となるため、AlGaN電子供給層16の表面に形成されたアルミ酸化物はエッチングされ難く、AlGaN電子供給層16の表面に残渣が残ると考えられる。この結果、比較例1および比較例2では、凹部22の底面のRMS粗さが大きくなったものと考えられる。一方、実施例1では、凹部22を形成するプラズマエッチングのエッチングガスにBClガスとClガスとの混合ガスを用いた。BClガスを混合したガスをエッチングガスとすることで、物理的なエッチングの作用が強まり、AlGaN電子供給層16の表面に形成されたアルミ酸化物もエッチングされ、その結果、凹部22の底面のRMS粗さが小さくなったものと考えられる。
比較例1および比較例2のように凹部22底面のRMS粗さが0.3および0.32のような大きな値になると、凹部22の底面とチャネル層36との間隔が面内で大きく異なるようになる。凹部22の底面とチャネル層36との間隔が長い部分では、トンネル障壁が厚くなりコンタクト抵抗が高くなるため、比較例1および比較例2ではコンタクト抵抗率が高くなったと考えられる。一方、実施例1のようにRMS粗さが0.2のような小さい値であると、凹部22の底面とチャネル層36との間隔は面内でより均一となり、トンネル障壁が厚くなってコンタクト抵抗が高くなる部分が少なくなるため、コンタクト抵抗率は低くなったものと考えられる。この結果から、凹部22底面のRMS粗さが0.3以上となるとコンタクト抵抗率が高くなるため、凹部22底面のRMS粗さは0.3未満とすることがよいことが言える。
次に、発明者は、ソース電極30およびドレイン電極32を構成する3層構造のうち、凹部22の底面に接して形成される第1Ta層24の厚さが、コンタクト抵抗率に影響を与えることを見出した。図3は、第1Ta層24の厚さとコンタクト抵抗率との相関を示す図である。図3の測定に用いた半導体装置は、第1Ta層24の厚さを変化させている点以外は、図2(a)から図2(d)で説明した製造方法で製造した実施例1に係る半導体装置と同じである。
図3のように、第1Ta層24の厚さが8nmよりも大きくなると、急激にコンタクト抵抗率が増加することが分かる。これは、第1Ta層24が厚くなると、Al層26がコンタクトをとることに対して阻害する方向に働くためと考えられる。したがって、第1Ta層24の厚さは8nm以下の場合が好ましい。また、第1Ta層24の厚さが薄くなりすぎると、エピ表面へのN空孔の形成効果が低くなり、Gaリッチな表面が形成されにくくなるためコンタクト抵抗率が上昇すると考えられる。よって、第1Ta層24の厚さは4nm以上の場合が好ましい。
次に、凹部22の底面のRMS粗さを0.3未満とし且つ第1Ta層24の厚さを4nmから8nmとすることで、コンタクト抵抗率が低くなる効果が得られることを証明するために行った実験について説明する。実験は、異なる2つの製造条件により半導体装置を製造し、それぞれのコンタクト抵抗率を測定することで行った。
具体的には、1つ目の製造条件は、凹部22の底面のRMS粗さを0.3未満とするために、実施例1と同様に、凹部22を形成するICP法を用いたプラズマエッチングを、BClガスとClガスの混合ガスをエッチングガスに用いた場合である。BClガスのガス流量を3sccm、Clガスのガス流量を30sccm、圧力を0.5Pa、RFパワーを70W、バイアスを15Wとしてエッチングを行った。また、AlGaN電子供給層16のAl組成比は0.2とし、第1Ta層24の厚さは8nmとした。その他については、実施例1に係る半導体装置と同じである。
2つ目の製造条件は、比較例1および比較例2と同様に、凹部22を形成するICP法を用いたプラズマエッチングを、Clガスをエッチングガスに用い、Clガスのガス流量を30sccm、圧力を0.5Pa、RFパワーを70W、バイアスを15Wとしてエッチングした場合である。また、AlGaN電子供給層16のAl組成比は0.2とし、第1Ta層24の厚さは10nmとした。その他については、比較例2に係る半導体装置と同じである。Clガスをエッチングガスに用いたため、凹部22の底面のRMS粗さは0.3以上であった。
図4に、上記の2つの製造条件で製造した半導体装置についてのコンタクト抵抗率の測定結果を示す。コンタクト抵抗率の測定は、上記の2つの製造条件それぞれについて、複数の基板それぞれに対して複数の半導体装置を形成し、1つの基板につき5つの半導体装置についてコンタクト抵抗率を測定することで行った。
図4のように、凹部22の底面のRMS粗さが0.3未満で且つ第1Ta層24の厚さが8nmである場合(図4中の領域A)は、凹部22の底面のRMS粗さが0.3以上で且つ第1Ta層24の厚さが10nmである場合(図4中の領域B)に比べて、コンタクト抵抗率が安定的に低く抑えられた結果が得られた。このことから、表2および図3で説明したように、凹部22の底面のRMS粗さを0.3未満とし且つ第1Ta層24の厚さを4nmから8nmとすることで、コンタクト抵抗率を低く抑えることができることが証明された。
以上説明してきたように、実施例1によれば、図2(b)および表2に示すように、Al組成比が0.2以上のAlGaN電子供給層16をプラズマエッチングして、RMS粗さが0.3nm未満の底面を有する凹部22を形成する。図2(c)および図3に示すように、凹部22の底面に接して、4nmから8nmの厚さの第1Ta層24を形成し、第1Ta層24に熱処理を施して、AlGaN電子供給層16にオーミック接触をさせる。これにより、図4に示したように、コンタクト抵抗率を低く抑えることが可能となる。
凹部22の底面のRMS粗さが小さいほど、凹部22の底面とチャネル層36との間隔は面内でより均一になることから、コンタクト抵抗率はより低くなる。したがって、凹部22の底面のRMS粗さは、0.25nm未満である場合がより好ましく、0.2nm未満である場合がさらに好ましい。
第1Ta層24の厚さとしては、図3で説明したように、4nmから8nmであることが好ましく、5nmから7nmである場合がより好ましい。これにより、コンタクト抵抗率をより低く抑えることができる。
表2で説明したように、凹部22を形成するプラズマエッチングにおいて、BClガスとClガスとの混合ガスをエッチングガスに用いることで、凹部22の底面のRMS粗さを小さくすることができる。つまり、BClガスとClガスとの混合ガスをエッチングガスに用いることで、凹部22の底面のRMS粗さを小さくして、コンタクト抵抗率を低く抑えることが可能となる。
実施例1では、ソース電極30およびドレイン電極32は、第1Ta層24上に、Al層26と第2Ta層28が順次形成された3層構造である場合を例に示した。この場合に限らず、第2Ta層28の代わりにTi層を用いる場合でもよい。
実施例1では、BClガスのガス流量を3sccm、Clガスのガス流量を30sccmとしてプラズマエッチングを行う場合を例に示したが、この場合に限られない。BClガスのガス流量は、2sccmから200sccmの範囲内であればよく、2sccmから100sccmの場合がより好ましく、2sccmから50sccmの場合がさらに好ましい。Clガスのガス流量は、5sccmから200sccmの範囲内であればよく、5sccmから100sccmの場合がより好ましく、5sccmから50sccmの場合がさらに好ましい。
また、圧力は0.2Paから4Paの範囲内であればよく、0.2Paから2Paの場合がより好ましく、0.2Paから1Paの場合がさらに好ましい。さらに、RFパワーは20Wから300Wの範囲内であればよく、20Wから200Wの場合がより好ましく、20Wから100Wの場合がさらに好ましい。さらに、バイアスは3Wから100Wの範囲内であればよく、3Wから50Wの場合がより好ましく、3Wから20Wの場合がさらに好ましい。なお、以下の実施例2および実施例3においても、圧力、RFパワー、バイアスの好ましい範囲は同じである。
実施例2は、凹部22を形成するICP法を用いたプラズマエッチングにおいて、エッチングガスにBClガスとSiClガス(塩化珪素ガス)とClガスとの混合ガスを用いる場合の例である。
実施例2に係る半導体装置は、凹部22を形成するプラズマエッチングにおいて、BClガスとSiClガスとClガスとの混合ガスをエッチングガスに用い、BClガスのガス流量を2sccmから200sccm、SiClガスのガス流量を2sccmから100sccm、Clガスのガス流量を5sccmから200sccmとし、圧力を0.2Paから4Pa、RFパワーを20Wから300W、バイアスを3Wから100Wとする。この点以外は、実施例1に係る半導体装置の製造方法と同じであり、図2(a)から図2(d)に示しているため、ここでは詳しい説明を省略する。
実施例1で説明したように、BClガスとClガスとの混合ガスをエッチングガスに用いることで凹部22の底面のRMS粗さが0.3未満と小さい値になるのは、BClガスにより、物理的なエッチングの作用が強まり、AlGaN電子供給層16の表面に形成されたアルミ酸化物もエッチングされるためである。実施例2においても、BClガスとSiClガスとを混合させることで、物理的なエッチングの作用が強まるため、AlGaN電子供給層16の表面に形成されたアルミ酸化物もエッチングされ、凹部22の底面のRMS粗さを小さい値にできる。よって、実施例2によっても、コンタクト抵抗率を低く抑えることが可能となる。
実施例2において、BClガスのガス流量は、2sccmから100sccmの場合がより好ましく、2sccmから50sccmの場合がさらに好ましい。SiClガスのガス流量は、2sccmから50sccmの場合がより好ましく、2sccmから25sccmの場合がさらに好ましい。Clガスのガス流量は、5sccmから100sccmの場合がより好ましく、5sccmから50sccmの場合がさらに好ましい。
実施例3は、ICP法を用いた凹部22を形成するプラズマエッチングにおいて、エッチングガスにSiClガスとClガスとの混合ガスを用いる場合の例である。
実施例3に係る半導体装置は、凹部22を形成するプラズマエッチングにおいて、SiClガスとClガスとの混合ガスをエッチングガスに用い、SiClガスのガス流量を2sccmから100sccm、Clガスのガス流量を5sccmから200sccmとし、圧力を0.2Paから4Pa、RFパワーを20Wから300W、バイアスを3Wから100Wとする。この点以外は、実施例1に係る半導体装置の製造方法と同じであり、図2(a)から図2(d)に示しているため、ここでは詳しい説明を省略する。
実施例3においても、SiClガスを混合させたガスをエッチングガスとすることで、物理的なエッチングの作用が強まり、AlGaN電子供給層16の表面に形成されたアルミ酸化物もエッチングされ、凹部22の底面のRMS粗さを小さい値にできる。よって、実施例3によっても、コンタクト抵抗率を低く抑えることが可能となる。
実施例3において、SiClガスのガス流量は、2sccmから50sccmの場合がより好ましく、2sccmから25sccmの場合がさらに好ましい。Clガスのガス流量は、5sccmから100sccmの場合がより好ましく、5sccmから50sccmの場合がさらに好ましい。
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
10 基板
12 シード層
14 GaN電子走行層
16 AlGaN電子供給層
18 GaNキャップ層
20 フォトレジスト
22 凹部
24 第1Ta層
26 Al層
28 第2Ta層
30 ソース電極
32 ドレイン電極
34 ゲート電極
36 チャネル層

Claims (7)

  1. Al組成比が0.2以上のAlGaN層をエッチングして、RMS粗さが0.3nm未満の底面を有する凹部を形成する工程と、
    前記凹部の底面に接して、4nmから8nmの厚さの第1Ta層を形成する工程と、
    前記第1Ta層に熱処理を施して、前記AlGaN層にオーミック接触させる工程と、を有することを特徴とする半導体装置の製造方法。
  2. 前記第1Ta層を形成する工程は、5nmから7nmの厚さの前記第1Ta層を形成することを特徴とする請求項1記載の半導体装置の製造方法。
  3. 前記凹部を形成する工程は、塩化ホウ素ガスと塩素ガスとの混合ガス、塩化ホウ素ガスと塩化珪素ガスと塩素ガスとの混合ガス、塩化珪素ガスと塩素ガスとの混合ガスのうちのいずれかの混合ガスをエッチングガスに用いたプラズマエッチングにより実施することを特徴とする請求項1または2記載の半導体装置の製造方法。
  4. 前記第1Ta層上に、前記熱処理前にAl層を形成する工程を有することを特徴とする請求項1から3のいずれか一項記載の半導体装置の製造方法。
  5. 前記Al層上に、前記熱処理前に第2Ta層またはTi層を形成する工程を有することを特徴とする請求項4記載の半導体装置の製造方法。
  6. 前記凹部を形成する工程は、ICP法を用い0.2Paから4Paの圧力の下、20Wから300Wの高周波電力を印加して前記プラズマエッチングを実施することを特徴とする請求項3記載の半導体装置の製造方法。
  7. 前記オーミック接触させる工程は、ソース電極およびドレイン電極をオーミック接触させる工程であることを特徴とする請求項1記載の半導体装置の製造方法。
JP2010160119A 2010-07-14 2010-07-14 半導体装置の製造方法 Active JP5714250B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010160119A JP5714250B2 (ja) 2010-07-14 2010-07-14 半導体装置の製造方法
US13/182,124 US8896025B2 (en) 2010-07-14 2011-07-13 Method for fabricating semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010160119A JP5714250B2 (ja) 2010-07-14 2010-07-14 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2012023213A true JP2012023213A (ja) 2012-02-02
JP2012023213A5 JP2012023213A5 (ja) 2013-08-29
JP5714250B2 JP5714250B2 (ja) 2015-05-07

Family

ID=45467320

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010160119A Active JP5714250B2 (ja) 2010-07-14 2010-07-14 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US8896025B2 (ja)
JP (1) JP5714250B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9306030B2 (en) 2013-04-12 2016-04-05 Sumitomo Electric Device Innovations, Inc. Semiconductor device and method of manufacturing the same
JP2018125440A (ja) * 2017-02-01 2018-08-09 株式会社東芝 半導体装置の製造方法
WO2019009111A1 (ja) * 2017-07-07 2019-01-10 パナソニックIpマネジメント株式会社 半導体装置およびその製造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103996706A (zh) * 2014-04-16 2014-08-20 中国科学院半导体研究所 氮化镓基晶体管及其制备方法
US10932684B2 (en) * 2016-03-10 2021-03-02 Epitronic Holdings Pte Ltd. Microelectronic sensor for air quality monitoring
US10224285B2 (en) 2017-02-21 2019-03-05 Raytheon Company Nitride structure having gold-free contact and methods for forming such structures
US10096550B2 (en) 2017-02-21 2018-10-09 Raytheon Company Nitride structure having gold-free contact and methods for forming such structures
KR101914707B1 (ko) * 2017-03-20 2018-11-05 전남대학교산학협력단 고성능 저전력 전계효과 트랜지스터 소자 및 이의 제조방법
RU2696825C1 (ru) * 2018-12-14 2019-08-06 Федеральное государственное бюджетное образовательное учреждение высшего образования "Томский государственный университет систем управления и радиоэлектроники" (ТУСУР) Способ изготовления омического контакта к AlGaN/GaN
CN114242583B (zh) * 2021-12-22 2023-03-21 江苏第三代半导体研究院有限公司 AlGaN材料的刻蚀方法及其应用

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003124188A (ja) * 2001-10-10 2003-04-25 Matsushita Electric Ind Co Ltd GaN系半導体デバイスの製造方法
JP2006165207A (ja) * 2004-12-07 2006-06-22 Fujitsu Ltd 化合物半導体装置およびその製造方法
JPWO2005057641A1 (ja) * 2003-12-08 2007-07-05 日本電気株式会社 電極、その製造方法およびそれを用いた半導体素子
JP2007273844A (ja) * 2006-03-31 2007-10-18 Matsushita Electric Ind Co Ltd 半導体素子
JP2009194081A (ja) * 2008-02-13 2009-08-27 New Japan Radio Co Ltd 窒化物半導体装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7323256B2 (en) * 2003-11-13 2008-01-29 Cree, Inc. Large area, uniformly low dislocation density GaN substrate and process for making the same
EP1708284B1 (en) * 2004-01-20 2017-03-29 Nichia Corporation Semiconductor light-emitting device
JP4597653B2 (ja) 2004-12-16 2010-12-15 住友電工デバイス・イノベーション株式会社 半導体装置、それを備える半導体モジュールおよび半導体装置の製造方法。
JP5126875B2 (ja) * 2006-08-11 2013-01-23 シャープ株式会社 窒化物半導体発光素子の製造方法
US8080833B2 (en) * 2007-01-26 2011-12-20 Crystal Is, Inc. Thick pseudomorphic nitride epitaxial layers
WO2009012536A1 (en) * 2007-07-20 2009-01-29 Interuniversitair Microelektronica Centrum Damascene contacts on iii-v cmos devices

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003124188A (ja) * 2001-10-10 2003-04-25 Matsushita Electric Ind Co Ltd GaN系半導体デバイスの製造方法
JPWO2005057641A1 (ja) * 2003-12-08 2007-07-05 日本電気株式会社 電極、その製造方法およびそれを用いた半導体素子
JP2006165207A (ja) * 2004-12-07 2006-06-22 Fujitsu Ltd 化合物半導体装置およびその製造方法
JP2007273844A (ja) * 2006-03-31 2007-10-18 Matsushita Electric Ind Co Ltd 半導体素子
JP2009194081A (ja) * 2008-02-13 2009-08-27 New Japan Radio Co Ltd 窒化物半導体装置の製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9306030B2 (en) 2013-04-12 2016-04-05 Sumitomo Electric Device Innovations, Inc. Semiconductor device and method of manufacturing the same
US9627506B2 (en) 2013-04-12 2017-04-18 Sumitomo Electric Device Innovations, Inc. Method of manufacturing semiconductor device
US10446661B2 (en) 2013-04-12 2019-10-15 Sumitomo Electric Device Innovations, Inc. Semiconductor device comprising slanted slope electrode contact windows
JP2018125440A (ja) * 2017-02-01 2018-08-09 株式会社東芝 半導体装置の製造方法
WO2019009111A1 (ja) * 2017-07-07 2019-01-10 パナソニックIpマネジメント株式会社 半導体装置およびその製造方法
JPWO2019009111A1 (ja) * 2017-07-07 2020-04-30 パナソニックIpマネジメント株式会社 半導体装置およびその製造方法
JP7002015B2 (ja) 2017-07-07 2022-01-20 パナソニックIpマネジメント株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20120015513A1 (en) 2012-01-19
US8896025B2 (en) 2014-11-25
JP5714250B2 (ja) 2015-05-07

Similar Documents

Publication Publication Date Title
JP5714250B2 (ja) 半導体装置の製造方法
US9536967B2 (en) Recessed ohmic contacts in a III-N device
TWI431770B (zh) 半導體裝置及製造其之方法
CN103681835B (zh) 具有多个栅极电介质层的异质结构晶体管
JP5891650B2 (ja) 化合物半導体装置及びその製造方法
JP5302553B2 (ja) 半導体装置とその製造方法
CN102810564B (zh) 一种射频器件及其制作方法
CN104134689A (zh) 一种hemt器件及制备方法
CN102881720A (zh) 半导体结构及其形成方法
JP2011114267A (ja) 半導体装置
CN104201104A (zh) 一种氮化镓基增强型器件的制造方法
JP2010147347A (ja) 化合物半導体装置及びその製造方法
JP5841726B2 (ja) 窒化ガリウム系半導体装置の製造方法
JP6240460B2 (ja) 電界効果型化合物半導体装置及びその製造方法
CN103715274A (zh) 半导体装置
JP2014045174A (ja) 窒化物半導体装置
CN110581068A (zh) 一种使用栅介质去实现低导通电阻的增强型氮化镓晶体管的方法
CN105074876A (zh) 氮化物半导体器件和氮化物半导体器件的制造方法
CN113113477A (zh) 基于ScAlN双沟道异质结结构的GaN射频器件及其制备方法
JP5379391B2 (ja) 窒化ガリウム系化合物半導体からなる半導体素子及びその製造方法
JP5707763B2 (ja) 半導体装置の製造方法
CN101350311A (zh) AlGaN/GaN MISHEMT器件的制备方法
CN110676172A (zh) 一种实现低导通电阻的增强型氮化镓晶体管的方法
JP2012064663A (ja) 窒化物半導体装置およびその製造方法
CN105374869A (zh) 具有原位栅介质的AlGaN/GaN异质结器件及其制作方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130711

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140715

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140717

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140912

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150310

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150311

R150 Certificate of patent or registration of utility model

Ref document number: 5714250

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250