JP6240460B2 - 電界効果型化合物半導体装置及びその製造方法 - Google Patents
電界効果型化合物半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP6240460B2 JP6240460B2 JP2013206961A JP2013206961A JP6240460B2 JP 6240460 B2 JP6240460 B2 JP 6240460B2 JP 2013206961 A JP2013206961 A JP 2013206961A JP 2013206961 A JP2013206961 A JP 2013206961A JP 6240460 B2 JP6240460 B2 JP 6240460B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- layer
- gan
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
- Junction Field-Effect Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
(付記1)基板と、前記基板上に設けられた窒化ガリウム系チャネル層/窒化ガリウム系キャリア供給層を含む積層構造と、前記積層構造上に設けられたゲート開口部を有する絶縁膜と、前記ゲート開口部を覆うように設けられたゲート電極と、前記ゲート電極を挟んで設けられたソース電極とゲート電極とを有し、前記絶縁膜が互いに組成或いは密度の異なる2層以上の多層構造膜を含み、前記ゲート開口部の形状が、側壁のテーパ角が45°以下で且つ前記多層構造膜の層数に応じた段差を含む左右対称構造の形状であることを特徴とする電界効果型化合物半導体装置。
(付記2)前記ゲート電極の前記ドレイン電極寄りにフィールドプレートを有していることを特徴とする付記1に記載の電界効果型化合物半導体装置。
(付記3)前記多層構造膜が、互いに密度の異なるSiN膜からなることを特徴とする付記1または付記2に記載の電界効果型化合物半導体装置。
(付記4)前記多層構造膜が、互いに組成の異なる絶縁膜からなることを特徴とする付記1または付記2に記載の電界効果型化合物半導体装置。
(付記5)前記積層構造と前記ゲート電極との間にゲート絶縁膜を有することを特徴とする付記1乃至付記4のいずれか1に記載の電界効果型化合物半導体装置。
(付記6)基板上に窒化ガリウム系チャネル層/窒化ガリウム系キャリア供給層を含む積層構造を成膜する工程と、前記積層構造上に互いに組成或いは密度の異なる2層以上の絶縁膜からなる多層構造膜を形成する工程と、前記多層構造膜を上層から下層に向かうにつれてエッチングレートの小さなエッチャントを用いてエッチングすることにより、前記多層構造膜にゲート開口部を形成する工程と、前記ゲート開口部を覆うようにゲート電極を設ける工程とを有することを特徴とする電界効果型化合物半導体装置の製造方法。
(付記7)前記ゲート開口部を形成する工程において、前記ゲート開口部の形状が、側壁のテーパ角が45°以下で且つ前記多層構造膜の層数に応じた段差を含む左右対称構造となることを特徴とする付記6に記載の電界効果型化合物半導体装置の製造方法。
(付記8)前記ゲート電極の形成工程において、前記ゲート電極の前記ドレイン電極寄りにフィールドプレートを同じ工程で形成することを特徴とする付記6または付記7に記載の電界効果型化合物半導体装置の製造方法。
(付記9)前記多層構造膜の形成工程において、第1のSiN膜を形成したのち、第1の熱処理を行う工程と、前記第1のSiN膜上に第2のSiN膜を形成したのち、熱処理を行わないか或いは前記第1の熱処理より低温で第2の熱処理を行う工程を少なくとも含んでいることを特徴とする付記6乃至付記8のいずれか1に記載の電界効果型化合物半導体装置の製造方法。
(付記10)前記多層構造膜の形成工程において、CVD法によりAl2O3膜を形成する工程と、前記Al2O3膜上にプラズマCVD法によりSiN膜を形成する工程を少なくとも含んでいることを特徴とする付記6乃至付記8のいずれか1に記載の電界効果型化合物半導体装置の製造方法。
(付記11)前記多層構造膜の形成工程において、プラズマCVD法によりSiN膜を形成する工程と、前記SiN膜上にプラズマCVD法によりSiO2膜を形成する工程を少なくとも含んでいることを特徴とする付記6乃至付記8のいずれか1に記載の電界効果型化合物半導体装置の製造方法。
2 バッファ層
3 GaN系チャネル層
4 GaN系キャリア供給層
5 GaN系キャップ層
6 第1の絶縁膜
7 第2の絶縁膜
8 ゲート開口部
9 ゲート絶縁膜
10 ゲート電極
11 フィールドプレート
12 層間絶縁膜
13 ソース電極
14 ドレイン電極
21,51 サファイア基板
22,52 GaNバッファ層
23,53 GaNチャネル層
24,54 n型AlGaN電子供給層
25,55 n型GaNキャップ層
26 第1p−SiN膜
27 第2p−SiN膜
28,57,61 レジストパターン
29,58,62 開口部
30 ゲート開口部
31,64 ゲート絶縁膜
32,65 TaN膜
33,66 Al膜
34,67 ゲート電極
35,68 フィールドプレート
36,69 層間絶縁膜
37,70 ソース電極
38,71 ドレイン電極
39 CVD−Al2O3膜
40 p−SiN膜
41 p−SiN膜
42 p−SiO2膜
43 第1p−SiN膜
44 第2p−SiN膜
45 第3p−SiN膜
56,60 p−SiN膜
59 第1ゲート開口部
63 第2ゲート開口部
Claims (2)
- 基板上に窒化ガリウム系チャネル層/窒化ガリウム系キャリア供給層を含む積層構造を成膜する工程と、
前記積層構造上に互いに密度の異なる2層以上の絶縁膜からなる多層構造膜を形成する工程と、
前記多層構造膜を上層から下層に向かうにつれてエッチングレートの小さなエッチャントを用いてエッチングすることにより、前記多層構造膜にゲート開口部を形成する工程と、
前記ゲート開口部を覆うようにゲート電極を設ける工程とを有し、
前記多層構造膜の形成工程において、
第1のSiN膜を形成したのち、第1の熱処理を行う工程と、
前記第1のSiN膜上に第2のSiN膜を形成したのち、前記第1の熱処理より低温で第2の熱処理を行う工程を
少なくとも含んでいることを特徴とする電界効果型化合物半導体装置の製造方法。 - 前記ゲート開口部を形成する工程において、前記ゲート開口部の形状が、側壁のテーパ角が45°以下で且つ前記多層構造膜の層数に応じた段差を含む左右対称構造となることを特徴とする請求項1に記載の電界効果型化合物半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013206961A JP6240460B2 (ja) | 2013-10-02 | 2013-10-02 | 電界効果型化合物半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013206961A JP6240460B2 (ja) | 2013-10-02 | 2013-10-02 | 電界効果型化合物半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015072962A JP2015072962A (ja) | 2015-04-16 |
JP6240460B2 true JP6240460B2 (ja) | 2017-11-29 |
Family
ID=53015157
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013206961A Active JP6240460B2 (ja) | 2013-10-02 | 2013-10-02 | 電界効果型化合物半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6240460B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018110138A (ja) * | 2015-05-12 | 2018-07-12 | シャープ株式会社 | 電界効果トランジスタ |
US9991225B2 (en) * | 2015-06-23 | 2018-06-05 | Texas Instruments Incorporated | High voltage device with multi-electrode control |
JP6372524B2 (ja) * | 2016-06-29 | 2018-08-15 | サンケン電気株式会社 | 半導体装置及びその製造方法 |
US10720497B2 (en) * | 2017-10-24 | 2020-07-21 | Raytheon Company | Transistor having low capacitance field plate structure |
JP7065692B2 (ja) * | 2018-05-29 | 2022-05-12 | 株式会社東芝 | 半導体装置 |
JP7382804B2 (ja) * | 2019-11-22 | 2023-11-17 | 三菱電機株式会社 | 半導体装置、半導体装置の製造方法、及び、電界効果型トランジスタ |
CN115763558A (zh) * | 2022-11-11 | 2023-03-07 | 英诺赛科(苏州)半导体有限公司 | 一种半导体装置及其形成方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5384273A (en) * | 1994-04-26 | 1995-01-24 | Motorola Inc. | Method of making a semiconductor device having a short gate length |
US7709269B2 (en) * | 2006-01-17 | 2010-05-04 | Cree, Inc. | Methods of fabricating transistors including dielectrically-supported gate electrodes |
JP5202877B2 (ja) * | 2007-06-08 | 2013-06-05 | 住友電工デバイス・イノベーション株式会社 | 半導体装置の製造方法 |
JP2010118556A (ja) * | 2008-11-13 | 2010-05-27 | Furukawa Electric Co Ltd:The | 半導体装置および半導体装置の製造方法 |
JP5564815B2 (ja) * | 2009-03-31 | 2014-08-06 | サンケン電気株式会社 | 半導体装置及び半導体装置の製造方法 |
JP2010245240A (ja) * | 2009-04-06 | 2010-10-28 | Sanken Electric Co Ltd | ヘテロ接合型電界効果半導体装置及びその製造方法 |
US8390000B2 (en) * | 2009-08-28 | 2013-03-05 | Transphorm Inc. | Semiconductor devices with field plates |
JP2011192719A (ja) * | 2010-03-12 | 2011-09-29 | Panasonic Corp | 窒化物半導体装置 |
JP5872810B2 (ja) * | 2011-07-21 | 2016-03-01 | サンケン電気株式会社 | 窒化物半導体装置及びその製造方法 |
JP5998446B2 (ja) * | 2011-09-29 | 2016-09-28 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
JP5966301B2 (ja) * | 2011-09-29 | 2016-08-10 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
JP5673501B2 (ja) * | 2011-11-14 | 2015-02-18 | 富士通株式会社 | 化合物半導体装置 |
JP2013120871A (ja) * | 2011-12-08 | 2013-06-17 | Mitsubishi Electric Corp | ヘテロ接合電界効果型トランジスタおよびその製造方法 |
-
2013
- 2013-10-02 JP JP2013206961A patent/JP6240460B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015072962A (ja) | 2015-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6240460B2 (ja) | 電界効果型化合物半導体装置及びその製造方法 | |
CN105938799B (zh) | 半导体器件的制造方法和半导体器件 | |
JP5564815B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
TWI512993B (zh) | 電晶體與其形成方法與半導體元件 | |
US11127847B2 (en) | Semiconductor devices having a gate field plate including an extension portion and methods for fabricating the semiconductor device | |
TWI661554B (zh) | 增強型高電子遷移率電晶體元件及其形成方法 | |
US11398546B2 (en) | Semiconductor devices and methods for fabricating the same | |
JP2016149404A (ja) | 半導体装置の製造方法および半導体装置 | |
US20150021671A1 (en) | Field-effect transistor and method of manufacturing thereof | |
WO2014148255A1 (ja) | 窒化物半導体装置および窒化物半導体装置の製造方法 | |
TW201737395A (zh) | 半導體裝置及半導體裝置的製造方法 | |
JP2014045174A (ja) | 窒化物半導体装置 | |
TW202345407A (zh) | 用於氮化鎵裝置之非對稱插塞技術 | |
JP6199147B2 (ja) | 電界効果型化合物半導体装置及びその製造方法 | |
TW201931599A (zh) | 增強型高電子遷移率電晶體元件 | |
JP2009231458A (ja) | 電界効果トランジスタ | |
KR101078143B1 (ko) | 복합 패시베이션 유전막을 갖는 이종접합 전계효과 트랜지스터 및 그 제조방법 | |
US20150144961A1 (en) | High frequency device and method of manufacturing the same | |
JP2015012177A (ja) | 半導体装置及びその製造方法 | |
TWI725433B (zh) | 半導體裝置的製作方法 | |
TWI686873B (zh) | 半導體裝置及其製造方法 | |
TWI693716B (zh) | 半導體裝置及其製造方法 | |
JP5993632B2 (ja) | GaN系半導体装置 | |
JP2016134541A (ja) | 化合物半導体装置及びその製造方法 | |
US10373833B2 (en) | Semiconductor device and method for manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160819 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170420 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170425 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170530 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170802 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170816 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171019 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171106 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6240460 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |