JP6171250B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6171250B2
JP6171250B2 JP2013137116A JP2013137116A JP6171250B2 JP 6171250 B2 JP6171250 B2 JP 6171250B2 JP 2013137116 A JP2013137116 A JP 2013137116A JP 2013137116 A JP2013137116 A JP 2013137116A JP 6171250 B2 JP6171250 B2 JP 6171250B2
Authority
JP
Japan
Prior art keywords
layer
electrode
metal layer
ohmic
covering metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013137116A
Other languages
English (en)
Other versions
JP2015012177A (ja
JP2015012177A5 (ja
Inventor
西　眞弘
眞弘 西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Device Innovations Inc
Original Assignee
Sumitomo Electric Device Innovations Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Device Innovations Inc filed Critical Sumitomo Electric Device Innovations Inc
Priority to JP2013137116A priority Critical patent/JP6171250B2/ja
Priority to US14/318,064 priority patent/US9281370B2/en
Publication of JP2015012177A publication Critical patent/JP2015012177A/ja
Priority to US15/014,427 priority patent/US9564503B2/en
Priority to US15/014,439 priority patent/US9564504B2/en
Publication of JP2015012177A5 publication Critical patent/JP2015012177A5/ja
Application granted granted Critical
Publication of JP6171250B2 publication Critical patent/JP6171250B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3245—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Description

本発明は、半導体装置に関する。
窒化物半導体を用いた高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）等の電界効果トランジスタ（ＦＥＴ：Field
Effect Transistor）は、携帯電話基地局用増幅器等の高周波且つ高出力で動作する増幅器として注目されている。また、窒化物半導体を用いたＨＥＭＴを高電圧動作させた場合に生じる電流コラプスを抑制する手法が開発されている（例えば、特許文献１参照）。
特開２００６−２７８８１２号公報
窒化物半導体を用いた半導体装置のオーミック電極には、アルミニウム（Ａｌ）が用いられる。この場合、熱処理等によりオーミック電極のＡｌにヒロックが発生する。ヒロックがゲート電極に接近又は接触すると、信頼性が低下してしまう。また、窒化物半導体を用いた半導体装置を高電圧動作させた場合、オーミック電極のゲート電極側の端に電界が集中して耐圧破壊が起こり、信頼性が低下してしまう。
本発明は、上記課題に鑑みなされたものであり、信頼性を向上させることを目的とする。
本発明は、窒化物半導体層の上面にＴｉ又はＴａを含む第１電極を形成する第１工程と、前記第１電極の上面にＡｌを含む第２電極を形成する第２工程と、前記第２電極の上面の端及び前記第２電極の側面の少なくとも一方を覆い、前記端から離間した領域の前記第２電極の上面を露出する窓を有し、Ｔａ、Ｍｏ、Ｐｄ、Ｎｉ及びＴｉの少なくとも一つを含む被覆金属層を形成する第３工程と、前記第３工程の後、熱処理を実施する工程と、を有することを特徴とする半導体装置の製造方法である。本発明によれば、信頼性を向上させることができる。
上記構成において、前記第１電極、前記第２電極、及び前記被覆金属層を備えた構造は、ゲート電極に隣接して配置されたソース電極及びドレイン電極の少なくとも一方を構成してなり、前記被覆金属層は、前記ゲート電極に近い側の前記第２電極の上面の端及び側面の少なくとも一方に配置されてなる構成とすることができる。
上記構成において、前記被覆金属層は、前記第２電極の上面の端及び前記第２電極の側面の両方に設けられる構成とすることができる。
上記構成において、前記第２電極の上面の端を覆う前記被覆金属層と、前記第２電極の側面を覆う前記被覆金属層はと、電気的に接続されてなる構成とすることができる。
上記構成において、前記第２電極の上面の端を覆う前記被覆金属層と、前記第２電極の側面を覆う前記被覆金属層とは、同じ材料によって構成されてなる構成とすることができる。
上記構成において、前記窒化物半導体層は、窒化ガリウム又は窒化アルミニウムガリウムであり、前記熱処理は５００℃以上８００℃以下で行う構成とすることができる。
本発明は、窒化物半導体層の上面に設けられたＴｉ又はＴａを含む第１電極と、前記第１電極の上面に設けられたＡｌを含む第２電極と、前記第２電極の上面の端及び前記第２電極の側面の少なくとも一方を覆い、前記端から離間した領域に窓を備え、Ｔａ、Ｍｏ、Ｐｄ、Ｎｉ及びＴｉの少なくとも一つを含む被覆金属層と、前記被覆金属層が設けられた領域に対応し、前記窒化物半導体層と前記第１電極とのコンタクト抵抗が、前記窓が設けられた領域に比べて高い高抵抗領域と、を有することを特徴とする半導体装置である。本発明によれば、信頼性を向上させることができる。
本発明は、窒化物半導体層の上面に設けられたＴｉ又はＴａを含む第１電極と、前記第１電極の上面に設けられたＡｌを含む第２電極と、前記第２電極の上面の端及び前記第２電極の側面の少なくとも一方を覆い、前記端から離間した領域に窓を備え、Ｔａ、Ｍｏ、Ｐｄ、Ｎｉ及びＴｉの少なくとも一つを含む被覆金属層と、前記被覆金属層上に設けられた絶縁膜と、を有することを特徴とする半導体装置である。本発明によれば、信頼性を向上させることができる。
本発明によれば、信頼性を向上させることができる。
図１は、実施例１に係る半導体装置を示す断面図である。 図２（ａ）から図２（ｃ）は、実施例１に係る半導体装置の製造方法を示す断面図（その１）である。 図３（ａ）から図３（ｃ）は、実施例１に係る半導体装置の製造方法を示す断面図（その２）である。 図４（ａ）から図４（ｃ）は、実施例１に係る半導体装置の製造方法を示す断面図（その３）である。 図５（ａ）から図５（ｃ）は、比較例１に係る半導体装置の製造方法を示す断面図である。 図６（ａ）から図６（ｃ）は、比較例２に係る半導体装置の製造方法を示す断面図である。 図７は、実施例１におけるオーミック電極による効果を説明する断面図である。 図８は、実施例１の変形例１に係る半導体装置を示す断面図である。 図９は、実施例２に係る半導体装置を示す断面図である。 図１０（ａ）から図１０（ｃ）は、実施例２に係る半導体装置の製造方法を示す断面図（その１）である。 図１１（ａ）及び図１１（ｂ）は、実施例２に係る半導体装置の製造方法を示す断面図（その２）である。 図１２は、実施例２におけるオーミック電極による効果を説明する断面図である。 図１３は、実施例３に係る半導体装置を示す断面図である。 図１４（ａ）から図１４（ｃ）は、実施例３に係る半導体装置の製造方法を示す断面図（その１）である。 図１５（ａ）から図１５（ｃ）は、実施例３に係る半導体装置の製造方法を示す断面図（その２）である。
以下、本発明を実施するための形態を説明する。
図１は、実施例１に係る半導体装置を示す断面図である。実施例１では、窒化物半導体を用いたＨＥＭＴの場合を例に説明する。図１のように、基板１０上に、窒化物半導体層１８が設けられている。基板１０は、例えば炭化シリコン（ＳｉＣ）基板、シリコン（Ｓｉ）基板、又はサファイア基板である。窒化物半導体層１８は、基板１０側から電子走行層１２、電子供給層１４、及びキャップ層１６を備える。電子走行層１２は、例えば膜厚１．０μｍのアンドープ窒化ガリウム（ＧａＮ）層である。電子供給層１４は、例えば膜厚２０ｎｍの窒化アルミニウムガリウム（ＡｌＧａＮ）層である。キャップ層１６は、例えば膜厚５ｎｍのｎ型ＧａＮ層である。なお、基板１０と電子走行層１２との間に、バッファ層として窒化アルミニウム（ＡｌＮ）層が設けられていてもよい。
窒化物半導体層１８上に、ゲート電極３０と、ソース電極及びドレイン電極であるオーミック電極２０と、が設けられている。ゲート電極３０とオーミック電極２０とは並び隣接して配置されている。なお、図１において、オーミック電極２０は、キャップ層１６に接して形成されているが、オーミック電極２０が設けられる箇所のキャップ層１６が除去されて、電子供給層１４に接して形成されていてもよい。即ち、オーミック電極２０は、窒化ガリウム（ＧａＮ）又は窒化アルミニウムガリウム（ＡｌＧａＮ）と接触している。オーミック電極２０は、窒化物半導体層１８側から第１電極２２、第２電極２４、及び被覆金属層２６を有する。第１電極２２は、例えば膜厚１０ｎｍのタンタル（Ｔａ）層であり、窒化物半導体層１８の上面に設けられている。第２電極２４は、例えば膜厚４００ｎｍのアルミニウム（Ａｌ）層であり、第１電極２２の上面に設けられている。被覆金属層２６は、例えば膜厚２０ｎｍのＴａ層であり、第２電極２４の上面の周辺に設けられている。実施例１では、被覆金属層２６は、第２電極２４の上面の周辺全体に設けられている場合を例に説明する。図１のように、第２電極２４と被覆金属層２６との側面は同一面を形成している場合が好ましいが、段差を有していてもよい。オーミック電極２０とゲート電極３０とが並んだ方向における、第２電極２４の幅Ｘ１は、例えば２０μｍであり、被覆金属層２６の幅Ｘ２は、例えば１．０μｍである。なお、幅Ｘ１は、２０μｍ〜１００μｍの範囲において、適宜選択できる。ゲート電極３０は、例えば窒化物半導体層１８側からニッケル（Ｎｉ）と金（Ａｕ）が積層された金属膜である。
オーミック電極２０及びゲート電極３０を覆って、例えば窒化シリコン（ＳｉＮ）からなる層間絶縁膜３２が設けられている。オーミック電極２０上の層間絶縁膜３２には開口が形成され、この開口に配線層３４が埋め込まれている。配線層３４は、オーミック電極２０の第２電極２４の上面に接している。配線層３４と被覆金属層２６との間には、層間絶縁膜３２が介在している。配線層３４は、例えばオーミック電極２０側から膜厚５ｎｍのチタン（Ｔｉ）、膜厚１００ｎｍの白金（Ｐｔ）、及び膜厚２μｍの金（Ａｕ）が積層された金属膜である。
次に、実施例１に係る半導体装置の製造方法について説明する。図２（ａ）から図４（ｃ）は、実施例１に係る半導体装置の製造方法を示す断面図である。図２（ａ）のように、基板１０上に、窒化物半導体層１８として、電子走行層１２、電子供給層１４、及びキャップ層１６を成膜する。窒化物半導体層１８の成膜は、例えば有機金属気相成長（ＭＯＣＶＤ：Metal
Organic Chemical Vapor Deposition）法を用いることができる。窒化物半導体層１８上に、オーミック電極２０を形成すべき領域に開口を有するレジスト膜４０を形成する。図２（ｂ）のように、レジスト膜４０をマスクとして、例えば蒸着法を用いて、Ｔａ層４２、Ａｌ層４４、Ｔａ層４６を順に堆積する。図２（ｃ）のように、リフトオフによってレジスト膜４０を除去した後、Ａｌ層４４の上面の周辺に形成されたＴａ層４６を覆い、その他の領域に形成されたＴａ層４６を露出させるレジスト膜４８を形成する。
図３（ａ）のように、レジスト膜４８をマスクとして、Ｔａ層４６をエッチングによって除去する。Ｔａ層４６の除去は、ドライエッチングを用いてもよいし、ウエットエッチングを用いてもよい。これにより、Ａｌ層４４の上面の周辺にのみＴａ層４６が残存する。また、Ｔａ層４６の一部が除去されることにより、被覆金属層２６に窓２６ａが形成される。図３（ｂ）のように、レジスト膜４８を除去した後、Ｔａ層４２、Ａｌ層４４、Ｔａ層４６に対してアニール処理（熱処理）を行う。アニール処理は、例えば５００℃以上且つ８００℃以下の温度で行うことができ、５００℃以上且つ６００℃以下の温度で行うことが好ましい。これにより、Ｔａ層４２からなる第１電極２２、Ａｌ層４４からなる第２電極２４、及びＴａ層４６からなる被覆金属層２６を有するオーミック電極２０が形成される。次に、図３（ｃ）のように、例えば蒸着法及びリフトオフ法を用いて、オーミック電極２０の間の窒化物半導体層１８上に、ゲート電極３０を形成する。
図４（ａ）のように、オーミック電極２０及びゲート電極３０を覆うように、窒化物半導体層１８上に層間絶縁膜３２を形成する。層間絶縁膜３２は、例えばプラズマＣＶＤ（ＰＣＶＤ：Plasma-Enhanced
Chemical Vapor Deposition）法を用いて形成することができる。図４（ｂ）のように、層間絶縁膜３２上に、オーミック電極２０上に開口を有するレジスト膜５０を形成する。レジスト膜５０をマスクとして、層間絶縁膜３２をエッチングによって除去する。これにより、オーミック電極２０上の層間絶縁膜３２に開口５２が形成される。層間絶縁膜３２の除去は、ドライエッチングを用いてもよいし、ウエットエッチングを用いてもよい。図４（ｃ）のように、開口５２内に、例えば蒸着法及びリフトオフ法、又はめっき法を用いて、配線層３４を形成する。以上の工程を含んで実施例１に係る半導体装置が形成される。
実施例１の効果を説明するために、比較例１及び比較例２について説明する。比較例１及び比較例２の半導体装置は、オーミック電極の構成が異なる点以外は、実施例１の半導体装置と同じ構成をしている。このため、オーミック電極を主として、比較例１及び比較例２について説明する。図５（ａ）から図５（ｃ）は、比較例１に係る半導体装置の製造方法を示す断面図である。図５（ａ）のように、実施例１の図２（ａ）で説明したように窒化物半導体層１８上にレジスト膜４０を形成した後、レジスト膜４０をマスクとして、例えば蒸着法を用いて、Ｔａ層４２とＡｌ層４４とを順に堆積する。
図５（ｂ）のように、リフトオフによってレジスト膜４０を除去した後、Ｔａ層４２とＡｌ層４４に対してアニール処理を行い、Ｔａ層４２とＡｌ層４４を有するオーミック電極５４を形成する。このアニール処理によって、オーミック電極５４のＡｌ層４４に起因したヒロック５６が発生する。ヒロック５６は、Ａｌ層４４の上面や、上面から側面に渡って等、様々な箇所で発生する。図５（ｃ）のように、例えば蒸着法及びリフトオフ法を用いて、オーミック電極５４の間の窒化物半導体層１８上に、ゲート電極３０を形成する。その後、実施例１の図４（ａ）から図４（ｃ）で説明した工程を行う。
比較例１では、図５（ｃ）のように、オーミック電極５４のＡｌ層４４に起因して発生したヒロック５６が、ゲート電極３０に接近又は接触してしまい、ゲート電極３０とオーミック電極５４との間の耐圧が低下してしまう。また、高電圧動作のために、オーミック電極５４に高電圧（例えば５０〜１００Ｖ）を印加すると、オーミック電極５４のゲート電極３０側の端部に電界が集中して、耐圧破壊が発生してしまう。
図６（ａ）から図６（ｃ）は、比較例２に係る半導体装置の製造方法を示す断面図である。図６（ａ）のように、実施例１の図２（ａ）で説明したように窒化物半導体層１８上にレジスト膜４０を形成した後、レジスト膜４０をマスクとして、例えば蒸着法を用いて、Ｔａ層４２、Ａｌ層４４、及びＴａ層４６を順に堆積する。図６（ｂ）のように、リフトオフによってレジスト膜４０を除去した後、Ｔａ層４２、Ａｌ層４４、Ｔａ層４６に対してアニール処理を行い、Ｔａ層４２、Ａｌ層４４、Ｔａ層４６を有するオーミック電極５８を形成する。このアニール処理によって、オーミック電極５８のＡｌ層４４に起因したヒロック５６が発生するが、Ａｌ層４４の上面がＴａ層４６で覆われているため、ヒロック５６はＡｌ層４４の側面でのみ発生する。図６（ｃ）のように、例えば蒸着法及びリフトオフ法を用いて、オーミック電極５８の間の窒化物半導体層１８上に、ゲート電極３０を形成する。その後、実施例１の図４（ａ）から図４（ｃ）で説明した工程を行う。
比較例２では、Ａｌ層４４の上面を覆ってＴａ層４６が形成されているため、図６（ｃ）のように、ヒロック５６はＡｌ層４４の側面でのみ発生し、その大きさを小さくすることができる。これにより、ヒロック５６が、ゲート電極３０に接近又は接触することを抑制できる。しかしながら、Ａｌ層４４の上面にＴａ層４６が形成されると、アニール処理におけるＴａ層４２とＡｌ層４４との間の共晶が抑制される。Ｔａ層４６がＡｌ層４４の上面を覆って設けられていることで、オーミック電極５８の全体でＴａ層４２とＡｌ層４４との間の共晶が抑制され、その結果、オーミック電極５８は一様にコンタクト抵抗が高くなってしまう。したがって、高電圧動作において、オーミック電極５８のゲート電極３０側の端部への電界集中が起こって耐圧破壊が発生してしまう。
図７は、実施例１におけるオーミック電極２０による効果を説明する断面図である。図７のように、オーミック電極２０は、Ａｌ層からなる第２電極２４の上面の周辺に、Ｔａ層からなる被覆金属層２６が設けられた構成をして、第２電極２４の上面の中央部分には被覆金属層２６は設けられていない。このような構成によれば、第２電極２４の上面と側面とにヒロック５６が生じ得るが、上面から側面に渡るような大きなヒロック５６の発生を抑制できる。よって、ヒロック５６がゲート電極３０に接近又は接触することを抑制できる。また、被覆金属層２６が第２電極２４の上面の周辺にのみ設けられているため、オーミック電極２０の周辺におけるコンタクト抵抗が、中央部分よりも高くなった高抵抗領域２５が生じる。これにより、高電圧動作において、オーミック電極２０にかかる電界が分散されて、オーミック電極２０のゲート電極３０側の端部に電界が集中することを抑えることができ、耐圧破壊を抑制することができる。
なお、被覆金属層２６は、オーミック電極２０のアニール処理後のヒロック５６の成長を防止する効果も備えている。即ち、オーミック電極２０上には、絶縁膜が設けられる。この絶縁膜は、半導体装置の保護膜の機能あるいは、電極間を電気的に分離する機能などを有している。典型的な絶縁膜としては、図４の層間絶縁膜３２が挙げられる。ところで、このような絶縁膜は、オーミック電極２０に対してストレスを印加し、その結果としてアニール処理の後にヒロック５６が成長する場合がある。あるいは、絶縁膜を形成した後に熱処理が実施されると、オーミック電極２０からヒロックが成長する場合がある。一方、実施例１では、被覆金属層２６が設けられていることから、ヒロック５６の成長が抑制できる。即ち、実施例１の構造によれば、絶縁膜をオーミック電極２０（つまり、被覆金属層２６上）上に設けた後のヒロックの成長が抑制できる効果も備えている。
実施例１によれば、図２（ａ）から図４（ｃ）で説明したように、窒化物半導体層１８の上面に第１電極２２を形成する工程と、第１電極２２の上面に第２電極２４を形成する工程と、第２電極２４の上面の端を覆い、この端から離間した領域の第２電極２４の上面を露出する窓２６ａを有する被覆金属層２６形成する工程と、を有する。これにより、図１のように、オーミック電極２０は、窒化物半導体層１８の上面に設けられた第１電極２２と、第１電極２２の上面に設けられた第２電極２４と、第２電極２４の上面の端全体を覆う被覆金属層２６と、を有する。このような構成により、図７で説明したように、ヒロック５６がゲート電極３０に接近又は接触することを抑制できる。また、被覆金属層２６が設けられた領域に対応し、窒化物半導体層１８と第１電極２２とのコンタクト抵抗が、窓２６ａが設けられた領域に比べて高い高抵抗領域２５が得られるため、オーミック電極２０のゲート電極３０側の端部での電界集中による耐圧破壊を抑制できる。よって、実施例１によれば、信頼性を向上させることができる。
また、被覆金属層２６が、第２電極２４の上面の端にのみ設けられ、中央部分には設けられていないため、オーミック電極２０のコンタクト抵抗の増加を抑えることができ、特性の劣化を抑制することができる。
実施例１では、第１電極２２、第２電極２４、及び被覆金属層２６を備えた構造は、ゲート電極３０に隣接して配置されたソース電極及びドレイン電極の両方を構成する場合を例に示したが、少なくとも一方を構成する場合でもよい。また、実施例１では、被覆金属層２６は、第２電極２４の上面の端全体を覆っている場合を例に示したが、少なくとも第２電極２４の上面のゲート電極３０に近い側の端に覆っていればよい。これにより、ヒロック５６がゲート電極３０に接近又は接触することを抑制できると共に、オーミック電極２０のゲート電極３０側の端部での電界集中による耐圧破壊を抑制できる。オーミック電極２０のコンタクト抵抗をより小さくするために、被覆金属層２６は、第２電極２４の上面のゲート電極３０側の端のみ覆って設けられていてもよい。ヒロック５６がゲート電極３０以外の金属層に接近又は接触することでも信頼性が低下することから、被覆金属層２６は、第２電極２４の上面のゲート電極３０側の周辺以外の周辺であって、ヒロック５６の発生を抑制したい部分を覆って設けられていてもよい。実施例１のように、被覆金属層２６は、第２電極２４の上面の端全体を覆って設けられていてもよい。
図３（ｂ）で説明したアニール処理によってＡｌ層からなる第２電極２４内にグレインが形成され、このグレインによってヒロック５６が発生する。グレインの大きさはアニール処理の温度に依存し、温度が高いとグレインが大きくなり、低いとグレインは小さくなる。５００℃以上のアニール処理では、グレインは１μｍ以上になる。したがって、被覆金属層２６の幅Ｘ２（図１参照）は、第２電極２４内に形成されるグレインによるヒロック５６の発生を抑制できる大きさであることが好ましく、例えば０．５μｍ以上の場合が好ましく、１．０μｍ以上の場合がより好ましい。また、被覆金属層２６の幅Ｘ２が大き過ぎると、オーミック電極２０のコンタクト抵抗が大きくなると共に、端部での耐圧破壊の抑制が難しくなってしまう。したがって、被覆金属層２６の幅Ｘ２は、４．０μｍ以下の場合が好ましく、２．０μｍ以下の場合がより好ましい。
第２電極２４の上面から側面に渡るヒロック５６の発生を抑制する観点から、被覆金属層２６は、第２電極２４の上面の端を覆い、その端から中央側に向かって延在して設けられていることが好ましい。例えば、被覆金属層２６の側面は、第２電極２４の側面と同一面を形成していることが好ましい。
第１電極２２は、Ｔａの他に、チタン（Ｔｉ）を含む場合であってもよい。第２電極２４は、Ａｌを含む層であって、オーミック電極２０内で最も厚い層であることが好ましい。被覆金属層２６は、ヒロック５６の発生を抑制することができる金属層であれば、Ｔａ層以外の層でもよい。例えば、被覆金属層２６は、Ｔａ、モリブデン（Ｍｏ）、パラジウム（Ｐｄ）、ニッケル（Ｎｉ）、及びＴｉの少なくとも１つを含む金属層の場合でもよい。被覆金属層２６の膜厚は、ヒロック５６の発生を抑制するために、１ｎｍ以上且つ５０ｎｍ以下であることが好ましく、１０ｎｍ以上且つ３０ｎｍ以下であることがより好ましい。
図８は、実施例１の変形例１に係る半導体装置を示す断面図である。図８のように、実施例１の変形例１では、オーミック電極２０ａの被覆金属層２７の厚さが一定ではなく、第２電極２４の端部から中央部分に向かうに連れて徐々に薄くなっている。その他の構成は、実施例１と同じであるため説明を省略する。このように、被覆金属層２７の厚さは、第２電極２４の端から中央側に向かうに従い徐々に薄くなる場合でもよい。これにより、オーミック電極２０ａのコンタクト抵抗を端から中央側に向かって徐々に小さくすることができ、オーミック電極２０ａの端部の電界をより緩和させることができる。
図９は、実施例２に係る半導体装置を示す断面図である。図９のように、実施例２では、オーミック電極２０ｂは、第２電極２４の側面に被覆金属層２８が設けられ、第２電極２４の上面の端に被覆金属層２６が設けられていない構成をしている。被覆金属層２８は、例えば膜厚２０ｎｍのＴａ層である。実施例２では、被覆金属層２８は、第２電極２４の側面全体を覆って設けられている場合を例に説明する。その他の構成は、実施例１と同じであるため説明を省略する。
次に、実施例２に係る半導体装置の製造方法について説明する。実施例２の半導体装置は、図９のように、オーミック電極の構成が異なる点以外は、実施例１の半導体装置と同じであるため、オーミック電極を主として、実施例２の半導体装置の製造方法を説明する。図１０（ａ）から図１１（ｂ）は、実施例２に係る半導体装置の製造方法を示す断面図である。図１０（ａ）のように、基板１０上に、窒化物半導体層１８として電子走行層１２、電子供給層１４、及びキャップ層１６を形成する。窒化物半導体層１８上に、例えば蒸着法及びリフトオフ法を用いて、オーミック電極２０ｂを形成すべき領域に、Ｔａ層４２とＡｌ層４４とを形成する。
図１０（ｂ）のように、Ｔａ層４２とＡｌ層４４とが形成された領域以外の領域に、Ａｌ層４４の上面と側面とを露出させたレジスト膜６０を形成する。このような、端部が曲面形状をしたレジスト膜６０は、レジスト膜６０に対して熱処理を行うことで形成できる。その後、例えばスッパタリング法を用いて、Ｔａ層４６を成膜する。スパッタリング法を用いることで、Ｔａ層４６は、Ａｌ層４４の上面と側面とを覆って形成される。図１０（ｃ）のように、Ｔａ層４６に対してエッチバックを行う。エッチバックは、例えばドライエッチング等の異方性エッチングを用いることができる。これにより、Ａｌ層４４の上面に形成されたＴａ層４６が除去されて、Ａｌ層４４の側面にのみＴａ層４６が残存する
図１１（ａ）のように、レジスト膜６０を除去した後、Ｔａ層４２、Ａｌ層４４、Ｔａ層４６に対してアニール処理を行う。これにより、Ｔａ層４２からなる第１電極２２、Ａｌ層４４からなる第２電極２４、及びＴａ層４６からなる被覆金属層２８を有するオーミック電極２０ｂが形成される。図１１（ｂ）のように、例えば蒸着法及びリフトオフ法を用いて、オーミック電極２０ｂの間の窒化物半導体層１８上に、ゲート電極３０を形成する。その後、実施例１の図４（ａ）から図４（ｃ）で説明した工程を行う。以上の工程を含んで実施例２に係る半導体装置が形成される。
図１２は、実施例２におけるオーミック電極２０ｂによる効果を説明する断面図である。図１２のように、オーミック電極２０ｂは、Ａｌ層からなる第２電極２４の側面に、Ｔａ層からなる被覆金属層２８が設けられた構成をしている。このような構成によれば、第２電極２４の上面からヒロック５６が生じ得るが、上面から側面に渡るようなヒロック５６及び側面でのヒロック５６の発生を抑制できる。これにより、ヒロック５６がゲート電極３０に接近又は接触することを抑制できる。また、第２電極２４の側面に被覆金属層２８が形成されると、アニール処理における第２電極２４と第１電極２２との間の共晶が、被覆金属層２８が形成された周辺で抑制される。このため、オーミック電極２０ｂの端におけるコンタクト抵抗が、中央部分よりも高くなった高抵抗領域２５が生じる。よって、高電圧動作において、オーミック電極２０ｂにかかる電界が分散されて、オーミック電極２０ｂのゲート電極３０側の端部に電界が集中することを抑えることができ、耐圧破壊を抑制することができる。
実施例２によれば、図１０（ａ）から図１１（ｂ）で説明したように、窒化物半導体層１８の上面に第１電極２２を形成する工程と、第１電極２２の上面に第２電極２４を形成する工程と、第２電極２４の側面全体を覆う被覆金属層２８を形成する工程と、を有する。これにより、図９のように、オーミック電極２０ｂは、窒化物半導体層１８の上面に設けられた第１電極２２と、第１電極２２の上面に設けられた第２電極２４と、第２電極２４の側面全体を覆う被覆金属層２８と、を有する。このような構成により、図１２で説明したように、ヒロック５６がゲート電極３０に接近又は接触することを抑制できる。オーミック電極２０ｂのゲート電極３０側の端部での電界集中による耐圧破壊を抑制できる。よって、実施例２によれば、信頼性を向上させることができる。
また、被覆金属層２８は、オーミック電極２０ｂのアニール処理後のヒロック５６の成長を防止する効果も備えている。即ち、オーミック電極２０ｂ上には、絶縁膜が設けられる。この絶縁膜は、半導体装置の保護膜の機能あるいは、電極間を電気的に分離する機能などを有している。典型的な絶縁膜としては、図９の層間絶縁膜３２が挙げられる。ところで、このような絶縁膜は、オーミック電極２０ｂに対してストレスを印加し、その結果としてアニール処理の後にヒロック５６が成長する場合がある。あるいは、絶縁膜を形成した後に熱処理が実施されると、オーミック電極２０ｂからヒロックが成長する場合がある。一方、実施例２では、被覆金属層２８が設けられていることから、ヒロック５６の成長が抑制できる。即ち、実施例２の構造によれば、絶縁膜をオーミック電極２０上に設けた後のヒロックの成長が抑制できる効果も備えている。
また、第２電極２４の側面に被覆金属層２８が設けられているだけであるため、オーミック電極２０ｂのコンタクト抵抗の増加を抑えることができ、特性の劣化を抑制することができる。
実施例２では、第１電極２２、第２電極２４、及び被覆金属層２８を備えた構造は、ゲート電極３０に隣接して配置されたソース電極及びドレイン電極の両方を構成する場合を例に示したが、少なくとも一方を構成する場合でもよい。また、被覆金属層２８は、第２電極２４の側面全体を覆って設けられている場合を例に示したが、少なくとも第２電極２４のゲート電極３０に近い側の側面を覆って設けられていればよい。これにより、ヒロック５６がゲート電極３０に接近又は接触することを抑制できると共に、オーミック電極２０ｂのゲート電極３０側の端部での電界集中による耐圧破壊を抑制できる。被覆金属層２８は、オーミック電極２０ｂのコンタクト抵抗をより小さくするために、第２電極２４のゲート電極３０側の側面のみ覆って設けられていてもよい。ヒロック５６がゲート電極３０以外の金属層に接近又は接触することでも信頼性が低下することから、被覆金属層２８は、第２電極２４のゲート電極３０側の側面以外の側面であって、ヒロック５６の発生を抑制したい部分を覆って設けられていてもよい。実施例２のように、被覆金属層２８は、第２電極２４の側面全体を覆って設けられていてもよい。
被覆金属層２８は、第２電極２４の側面の上端と下端との間の一部に設けられている場合でもよいが、少なくとも上端から下側に向かって延在して設けられている場合が好ましく、図９のように、上端から下端にかけて延在して設けられている場合がより好ましい。これにより、第２電極２４の側面でのヒロック５６の発生をより抑制できるためである。
被覆金属層２８は、ヒロック５６の発生を抑制することができる金属層であれば、Ｔａ層以外の層でもよい。例えば、被覆金属層２８は、Ｔａ、Ｍｏ、Ｐｄ、Ｎｉ、及びＴｉの少なくとも１つを含む金属層の場合でもよい。
図１３は、実施例３に係る半導体装置を示す断面図である。図１３のように、実施例３では、オーミック電極２０ｃは、被覆金属層２６と被覆金属層２８との両方を有している。被覆金属層２６と被覆金属層２８とは、図１３のように、接続して一体になっている場合が好ましいが、互いに分離している場合でもよい。その他の構成は、実施例１及び実施例２と同じであるため説明を省略する。
次に、実施例３に係る半導体装置の製造方法について説明する。実施例３でも、実施例２と同様に、オーミック電極を主として、実施例３の半導体装置の製造方法を説明する。図１４（ａ）から図１５（ｃ）は、実施例３に係る半導体装置の製造方法を示す断面図である。図１４（ａ）のように、基板１０上に、窒化物半導体層１８として電子走行層１２、電子供給層１４、及びキャップ層１６を形成する。窒化物半導体層１８上に、例えば蒸着法及びリフトオフ法を用いて、オーミック電極２０ｃを形成すべき領域に、Ｔａ層４２とＡｌ層４４とを形成する。
図１４（ｂ）のように、Ｔａ層４２とＡｌ層４４とが形成された領域以外の領域に、Ａｌ層４４の上面と側面とを露出させたレジスト膜６２を形成する。端部が曲面形状をしたレジスト膜６２は、上述したように、レジスト膜６２に対して熱処理を行うことで形成できる。その後、例えばスパッタリング法を用いて、Ｔａ層４６を成膜する。スパッタリング法を用いることで、Ｔａ層４６は、Ａｌ層４４の上面と側面とを覆って形成される。図１４（ｃ）のように、Ａｌ層４４の側面と上面の端とに形成されたＴａ層４６を覆い、その他の領域のＴａ層４６を露出させたレジスト膜６４を形成する。
図１５（ａ）のように、レジスト膜６４をマスクとして、Ｔａ層４６をエッチングによって除去する。Ｔａ層４６の除去は、例えばドライエッチング等の異方性エッチングを用いることができる。これにより、Ａｌ層４４の側面と上面の周辺とにのみＴａ層４６が残存する。図１５（ｂ）のように、レジスト膜６２、６４を除去した後、Ｔａ層４２、Ａｌ層４４、Ｔａ層４６に対してアニール処理を行う。これにより、Ｔａ層４２からなる第１電極２２、Ａｌ層４４からなる第２電極２４、及びＴａ層４６からなる被覆金属層２６と被覆金属層２８、を有するオーミック電極２０ｃが形成される。図１５（ｃ）のように、例えば蒸着法及びリフトオフ法を用いて、オーミック電極２０ｃの間の窒化物半導体層１８上に、ゲート電極３０を形成する。その後、実施例１の図４（ａ）から図４（ｃ）で説明した工程を行う。以上の工程を含んで実施例３に係る半導体装置が形成される。
実施例３によれば、第２電極２４の上面の端と側面との両方に、被覆金属層２６、２８が設けられている。これにより、第２電極２４の上面から側面に渡るヒロック５６及び側面でのヒロック５６の発生を抑える効果が大きくなり、ヒロック５６がゲート電極３０に接近又は接触することをより抑制できる。オーミック電極２０ｃのゲート電極３０側の端部での電界集中による耐圧破壊も勿論抑制できる。よって、実施例３によれば、信頼性をより向上させることができる。
図１３のように、第２電極２４の上面の端を覆う被覆金属層２６と第２電極２４の側面を覆う被覆金属層２８とは、電気的に接続していることが好ましい。これにより、第２電極２４の上面から側面に渡るヒロック５６の発生を効果的に抑制できるためである。また、被覆金属層２６と被覆金属層２８とは、同じ材料からなることが好ましい。これにより、被覆金属層２６と被覆金属層２８とを同時に形成することができるためである。したがって、例えば被覆金属層２６と被覆金属層２８とが接続して一体となって構成を容易に得ることができる。
実施例１から３では、電子走行層１２と電子走行層１２よりもバンドギャップの大きい電子供給層１４とを含む窒化物半導体層１８を有するＨＥＭＴの場合を例に示したが、窒化物半導体層を用いたその他の半導体装置の場合でもよい。なお、窒化物半導体とは、ＩＩＩ−Ｖ族窒化物半導体のことをいい、ＧａＮ及びＡｌＧａＮの他にも、ＩｎＮ、ＩｎＡｌＮ、ＩｎＧａＮ、及びＩｎＡｌＧａＮ等が挙げられる。
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
１０ 基板
１２ 電子走行層
１４ 電子供給層
１６ キャップ層
１８ 窒化物半導体層
２０、２０ａ、２０ｂ、２０ｃ オーミック電極
２２ 第１電極
２４ 第２電極
２５ 高抵抗領域
２６、２７、２８ 被覆金属層
３０ ゲート電極
３２ 層間絶縁膜
３４ 配線層
４０、４８、５０、６０、６２、６４ レジスト膜
４２ Ｔａ層
４４ Ａｌ層
４６ Ｔａ層
５４、５８ オーミック電極
５６ ヒロック

Claims (2)

  1. 窒化物半導体層の上面に設けられたゲート電極と、
    前記窒化物半導体層の前記上面に接して設けられたＴｉ又はＴａを含む第１電極と、
    前記第１電極の上面に設けられたＡｌを含む第２電極と、
    前記第２電極の上面のうち少なくとも前記ゲート電極側の端を覆い、前記端から離間した前記第２電極の前記上面の領域に窓を備え、Ｔａ、Ｍｏ、Ｐｄ、Ｎｉ及びＴｉの少なくとも一つを含む被覆金属層と、を有し、かつ前記ゲート電極に隣接して設けられたオーミック電極と、
    前記第２電極の上面の前記被覆金属層の前記窓内に設けられたＡｕを含む第３電極と、を有する半導体装置。
  2. 前記第３電極と前記被覆金属層とは、離間されてなる、請求項１記載の半導体装置。
JP2013137116A 2013-06-28 2013-06-28 半導体装置 Active JP6171250B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2013137116A JP6171250B2 (ja) 2013-06-28 2013-06-28 半導体装置
US14/318,064 US9281370B2 (en) 2013-06-28 2014-06-27 Semiconductor device and method of manufacturing semiconductor device
US15/014,427 US9564503B2 (en) 2013-06-28 2016-02-03 Semiconductor device and method of manufacturing semiconductor device
US15/014,439 US9564504B2 (en) 2013-06-28 2016-02-03 Semiconductor device and method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013137116A JP6171250B2 (ja) 2013-06-28 2013-06-28 半導体装置

Publications (3)

Publication Number Publication Date
JP2015012177A JP2015012177A (ja) 2015-01-19
JP2015012177A5 JP2015012177A5 (ja) 2016-08-18
JP6171250B2 true JP6171250B2 (ja) 2017-08-02

Family

ID=52114806

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013137116A Active JP6171250B2 (ja) 2013-06-28 2013-06-28 半導体装置

Country Status (2)

Country Link
US (3) US9281370B2 (ja)
JP (1) JP6171250B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018078892A1 (ja) * 2016-10-24 2018-05-03 三菱電機株式会社 化合物半導体デバイス及びその製造方法
US10096550B2 (en) 2017-02-21 2018-10-09 Raytheon Company Nitride structure having gold-free contact and methods for forming such structures
US10224285B2 (en) 2017-02-21 2019-03-05 Raytheon Company Nitride structure having gold-free contact and methods for forming such structures
EP3660885B1 (en) * 2018-11-28 2023-05-24 Infineon Technologies AG Group iii nitride device and method of fabricating an ohmic contact for a group iii nitride-based device
JP7215800B2 (ja) * 2019-02-19 2023-01-31 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法および半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6266628A (ja) * 1985-09-19 1987-03-26 Oki Electric Ind Co Ltd 半導体素子の配線形成方法
JPH0479317A (ja) * 1990-07-23 1992-03-12 Sony Corp 半導体装置の製法
JP3378414B2 (ja) * 1994-09-14 2003-02-17 株式会社東芝 半導体装置
JP4522301B2 (ja) * 2005-03-30 2010-08-11 住友電工デバイス・イノベーション株式会社 半導体基板および半導体装置
JP5231719B2 (ja) * 2006-03-30 2013-07-10 富士通株式会社 電界効果トランジスタの製造方法
JP2008278812A (ja) 2007-05-11 2008-11-20 Nippon Barrier Free:Kk 鮭類卵巣膜抽出成分組成物の製造方法
JP5875752B2 (ja) * 2010-07-26 2016-03-02 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
KR101872735B1 (ko) * 2011-11-15 2018-08-02 엘지이노텍 주식회사 발광소자 패키지
JP2015056486A (ja) * 2013-09-11 2015-03-23 株式会社東芝 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2015012177A (ja) 2015-01-19
US9564504B2 (en) 2017-02-07
US9281370B2 (en) 2016-03-08
US9564503B2 (en) 2017-02-07
US20160225875A1 (en) 2016-08-04
US20150001721A1 (en) 2015-01-01
US20160225865A1 (en) 2016-08-04

Similar Documents

Publication Publication Date Title
US9653592B2 (en) Method for fabricating semiconductor device and semiconductor device
TWI431770B (zh) 半導體裝置及製造其之方法
JP4737471B2 (ja) 半導体装置およびその製造方法
JP6133191B2 (ja) 窒化物半導体装置、ダイオード、および電界効果トランジスタ
JP5487613B2 (ja) 化合物半導体装置及びその製造方法
JP2009054807A (ja) ヘテロ接合型電界効果半導体装置
CN111199883B (zh) 具有经调整的栅极-源极距离的hemt晶体管及其制造方法
JP6171250B2 (ja) 半導体装置
JP2010157617A (ja) 化合物半導体装置及びその製造方法
JP2018157100A (ja) 窒化物半導体装置
JP2008306026A (ja) 半導体装置の製造方法
JP2007096203A (ja) ２次元キャリアガス層を有する電界効果トランジスタ
US9640429B2 (en) Method of fabricating semiconductor device
US10872967B2 (en) Manufacturing method of semiconductor device
JP2015119028A (ja) 半導体装置、電界効果トランジスタ、およびダイオード
JP6048732B2 (ja) 半導体装置およびその製造方法
US11171005B2 (en) Semiconductor device manufacturing method
KR20170047147A (ko) 고전자이동도 트랜지스터 및 그의 제조방법
JP6052977B2 (ja) 半導体装置およびその製造方法
US20230299169A1 (en) High electron mobility transistor device and manufacturing method thereof
JP6029060B2 (ja) 半導体装置
US20240047554A1 (en) Semiconductor device and manufacturing method thereof
US20230053074A1 (en) Semiconductor device and manufacturing method thereof
US20240079485A1 (en) High electron mobility transistor device and manufacturing method thereof
JP5664744B2 (ja) 化合物半導体装置及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160627

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160627

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170406

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170606

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170616

R150 Certificate of patent or registration of utility model

Ref document number: 6171250

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250