JP3378414B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3378414B2 JP3378414B2 JP23250695A JP23250695A JP3378414B2 JP 3378414 B2 JP3378414 B2 JP 3378414B2 JP 23250695 A JP23250695 A JP 23250695A JP 23250695 A JP23250695 A JP 23250695A JP 3378414 B2 JP3378414 B2 JP 3378414B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- film
- gate electrode
- insulating film
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 71
- 239000000758 substrate Substances 0.000 claims description 50
- 239000012535 impurity Substances 0.000 claims description 35
- 239000010410 layer Substances 0.000 description 31
- 238000000034 method Methods 0.000 description 27
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 25
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 24
- 229910052814 silicon oxide Inorganic materials 0.000 description 24
- 229910052710 silicon Inorganic materials 0.000 description 22
- 239000010703 silicon Substances 0.000 description 22
- 230000000694 effects Effects 0.000 description 21
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 21
- 229920005591 polysilicon Polymers 0.000 description 21
- 239000000463 material Substances 0.000 description 14
- 238000009792 diffusion process Methods 0.000 description 10
- 238000005530 etching Methods 0.000 description 10
- 238000002955 isolation Methods 0.000 description 9
- 238000001020 plasma etching Methods 0.000 description 9
- 230000003647 oxidation Effects 0.000 description 7
- 238000007254 oxidation reaction Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 4
- 229910021342 tungsten silicide Inorganic materials 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 229910001936 tantalum oxide Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 241000406668 Loxodonta cyclotis Species 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 238000001994 activation Methods 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 239000004576 sand Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/107—Substrate region of field-effect devices
- H01L29/1075—Substrate region of field-effect devices of field-effect transistors
- H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
- H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置に関し、
特にＭＯＳ形トランジスタの改良された構造に関する。 【０００２】 【従来の技術】従来、ＭＯＳ集積回路、特にＭＯＳ形ト
ランジスタでは、素子を微細化することによって集積度
のみならず、回路動作の高速化、低消費電力化が図られ
てきた。従来の平面的な構造を有するＭＯＳ形トランジ
スタの断面を図２２に示す。このＭＯＳ形トランジスタ
は、図２２に示すように、半導体基板１０１上にゲート
絶縁膜１０２を介してゲート電極１０３が形成されてお
り、フィールド酸化膜１０４により素子分離がなされて
いる。 【０００３】このような構造においては、素子の微細化
が進むにしたがって、問題が生じてきている。その代表
的な要因としてゲート絶縁膜１０２の膜厚と半導体基板
１０１中の不純物濃度が挙げられる。ゲート絶縁膜１０
２の膜厚に関しては、素子の微細化にともなって薄くな
ってきているが、膜厚が４ｎｍ以下になると直接なトン
ネリング現象が起こり、ゲート電流が半導体基板１０１
に流れてしまうので、安定に回路動作が行われないとい
う問題がある。 【０００４】また、不純物濃度に関しては、素子の微細
化にともなって高くなってきているが、基板濃度が１０
18cm-3を超える付近から、ソース・ドレイン拡散層と半
導体基板１０１との間にトンネリングによるリーク電流
が流れるという問題がある。したがって、従来の平面的
な構造を有するＭＯＳ形トランジスタは、ゲート絶縁膜
の膜厚や半導体基板の不純物濃度、また短チャネル効果
の制約から、ゲート長０．１μｍ以下に微細化すること
が難しいと考えられる。 【０００５】上記の問題を考慮して、さらなる素子の微
細化を進めるために、図２３（Ａ）および図２３（Ｂ）
に示す構造を有するＭＯＳ形トランジスタが提案されて
いる（例えば、特開昭６４−４２１７６号公報、特開昭
６４−２７２７０号公報）。このＭＯＳ形トランジスタ
は、半導体基板５に素子分離領域となる溝を形成するこ
とにより凸部１０５ａを形成し、その溝内に絶縁膜等を
介して多結晶ポリシリコン膜または直接シリコン酸化膜
１１０を埋め込み、凸部１０５ａの上部および側部に形
成したゲート絶縁膜１０９を介してゲート電極１０６を
形成し、そのゲート電極１０６をマスクとしてソース領
域１０７およびドレイン領域１０８を形成することによ
り構成されている。このような構成を有するＭＯＳ形ト
ランジスタ（以下、凸形トランジスタと省略する）は、
カットオフ特性が良好である。 【０００６】また、この凸形トランジスタにおいては、
素子領域の凸部１０５ａをゲート電極から伸びる空乏層
によりすべて空乏化するように、凸部１０５ａの幅を設
定することにより、チャネルポテンシャルに対するゲー
ト電極への影響を増大させることができ、結果としてド
レイン電極の影響を抑えて短チャネル効果を抑制するこ
とができる。さらに、この凸形トランジスタにおいて
は、電流が凸部１０５ａ表面を流れるため、側面の電流
も利用することができるので、通常の平面的な構造を有
するＭＯＳ形トランジスタよりも大きな電流を流すこと
ができる。 【０００７】 【発明が解決しようとする課題】しかしながら、従来の
凸形トランジスタにおいては、以下のような問題があ
る。すなわち、第１に、閾値の決定において、チャネル
幅に依存される。このため、閾値制御の自由度が小さ
い。特に、チャネル幅が広い場合には、側部の寄生トラ
ンジスタが動作するために、電流と電圧との関係を示す
特性図においてハンプ（こぶ）が生じる。 【０００８】第２に、ゲート電極１０６で被われていな
い凸部１０５ａの領域、すなわちゲート電極１０６で取
り囲まれる凸部の領域よりも深い領域では、ゲート電極
１０６により制御することができないので、ソース領域
１０７およびドレイン領域１０８の間でパンチスルー現
象による短チャネル効果が生じる。このため、ゲート長
の微細化が困難となる。 【０００９】第３に、上記ゲート電極１０６で取り囲ま
れる凸部の領域よりも深い領域では、ドレイン電圧を増
大させたとき、ドレイン領域１０８から伸びる電気力線
が、ソース領域１０７の方向に向かい、ゲート電極１０
６だけではドレイン電圧によるチャネルポテンシャルの
変動を充分に抑えることができない。特に、短チャネル
の場合には、ソース領域１０７−ドレイン領域１０８方
向のゲート電極１０６の幅Ｌが短いために、それほど素
子特性が向上しない。 【００１０】本発明はかかる点に鑑みてなされたもので
あり、パンチスルー現象による短チャネル効果を抑制す
ることができると共に、素子特性を向上させることがで
きる半導体装置を提供することを目的とする。 【００１１】 【課題を解決するための手段】本発明は、凸形状の半導
体素子領域を有する基板と、前記素子領域の上面および
側面にゲート絶縁膜を介して形成されたゲート電極と、
前記ゲート電極を挟んで前記素子領域の上面にチャネル
領域を形成するように設けられたソース領域およびドレ
イン領域とを具備し、前記ドレイン領域の側部に絶縁膜
を介して一定電位に保持された電極が形成され、前記凸
形状の素子領域の幅Ｗが以下の式（Ｉ）を満足すること
を特徴とする半導体装置を提供する。 【００１２】 Ｗ≦２√２（εS・φF／ｑ・Ｎsub）1/2…（Ｉ） （式中、ｑは電子電荷（クーロン）、φFは半導体基板
のフェルミ準位（ｅＶ）、εSは半導体基板の誘電率
（ファラッド／cm）、およびＮsubは半導体基板の不純
物濃度（cm-3）である。） 【００１３】 【発明の実施の形態】本発明において、半導体基板とし
ては、シリコン基板や、絶縁層上にシリコン膜等の半導
体膜を形成したＳＯＩ（Silicon On Insulator）基板等
を用いることができる。ゲート絶縁膜の材料としては、
ＳｉＯ2等を用いることができる。ゲート電極の材料と
しては、ポリシリコン、モリブデン、タングステン、Ｍ
ｏＳｉ2、ＷＳｉ2、ＴｉＳｉ2等を用いることができ
る。また、素子分離膜の材料としては、ＣＶＤ−ＳｉＯ
2、ポリシリコン、ボロンリンガラス（ＢＰＳＧ）等を
用いることができる。 【００１４】本発明において、ドレイン領域の側部に形
成する絶縁膜としては、酸化膜等を用いることができ
る。また、一定電位に保持された電極の材料としては、
ポリシリコン等を用いることができる。 【００１５】素子領域の幅Ｗを上式を満足するように設
定することにより、一定電位に保持された電極間の凸形
状の部分はすべて空乏化する。また、ドレイン領域の側
部に電気力線をシールドする電極を形成しているので、
ドレイン領域から伸びる電気力線はソース領域方向に伸
びず、ほとんど側部の電極で終端する。その結果、ドレ
イン電位によるチャネル領域の電位の低下は抑えられ、
短チャネル効果を効果的に抑制することができる。 【００１６】また、本発明においては、凸形状の半導体
素子領域を有する基板と、前記素子領域の上面および側
面にゲート絶縁膜を介して形成されたゲート電極と、前
記ゲート電極を挟んで前記素子領域の上面に設けられた
ソース領域およびドレイン領域と、前記ドレイン領域の
側部を覆うように形成され、前記ゲート電極の電位と同
じ電位に設定可能な電極とを具備する半導体装置を提供
する。 【００１７】この態様においても、ドレイン領域から伸
びる電気力線を側部の電極で終端せしめることが可能で
あり、短チャネル効果を抑制することが可能である。以
下、本発明の実施例を図面を参照して具体的に説明す
る。 【００１８】（参考例１） 図１は、参考例１にかかる半導体装置の製造工程を説明
するための図である。まず、図１（Ａ）に示すように、
シリコン基板１上に、例えば熱酸化法によってシリコン
酸化膜２を厚さ１０ｎｍ程度形成する。次いで、化学的
気相成長法を用いてポリシリコン膜３を厚さ２００ｎｍ
程度形成する。次いで、その上に同様に化学的気相成長
法を用いてシリコン酸化膜４を厚さ２００ｎｍ程度形成
する。さらに、その上にレジスト膜５を形成し、例えば
フォトリソグラフィー法によりパターニングして所望の
形状の素子分離領域を形成する。 【００１９】次に、シリコン酸化膜４とポリシリコン膜
３を、レジスト膜５をマスクとして、順次異方性エッチ
ング法、例えば反応性イオンエッチング（ＲＩＥ）法を
用いてエッチングして開口部６を加工し、レジスト膜５
を剥離する。その後、図１（Ｂ）に示すように、開口部
６におけるシリコン酸化膜２をＮＨ4Ｆ溶液等により除
去する。次いで、シリコン酸化膜４をマスクとしてＲＩ
Ｅ等の異方性エッチング法を用いて素子分離領域となる
素子分離溝７を例えば５００ｎｍ程度の深さで形成す
る。 【００２０】次に、シリコン酸化膜４をＮＨ4Ｆ溶液等
によって除去した後、シリコン基板１をエッチングした
際に生じた欠陥等を除去する等の目的で、熱酸化法を用
いて、シリコン酸化膜８を厚さ１０ｎｍ程度形成する。 【００２１】次に、図１（Ｃ）に示すように、化学的気
相成長法等を用いて、素子分離溝７に例えば充填材とし
てＳｉＯ2 ９を１μｍ程度堆積する。その後、充填材Ｓ
ｉＯ2 ９を反応性イオンエッチング法や、ＣＭＰ（Chem
ical Mechanical Polishing）等の方法を用いて、ポリ
シリコン膜３の表面が露出するまでエッチバックし、平
坦化する。そして、露出したポリシリコン膜３を、例え
ばＣＤＥ（Chemical Dry Etching）等の方法を用いて剥
離する。その後、図２（Ａ）に示すように、ＮＨ4Ｆ溶
液等のエッチングにより、素子分離領域９の表面をチャ
ネル形成領域表面に対して、例えば３００ｎｍ程度後退
させ、チャネル領域となる凸型シリコン部１０を形成す
る。 【００２２】次に、図２（Ｂ）の平面図に示すように、
凸型シリコン部１０表面に熱酸化法等により、例えば厚
さ１０ｎｍの熱酸化膜１１を形成し、その後素子チャネ
ル領域上にレジスト膜１２を塗布し、例えばフォトリソ
グラフィー法により所望形状にパターニングする。 【００２３】次に、前記レジスト膜をマスクとして、例
えばイオン注入法を用いて基板と同導電型の不純物をド
ーピングして、凸型シリコン部１０内に図４に示すよう
な高濃度不純物領域１３を形成する。 【００２４】次に、図３（Ｂ）に示すように、ゲート電
極をマスクとし、自己整合的に素子形成領域の斜め上方
より不純物をイオン注入して、図５に示すようにソース
電極およびドレイン電極１６を形成する。この場合、凸
型シリコン側部側から導入された不純物による拡散層領
域は、その後の活性化工程等の熱工程を経た後において
も、凸型シリコン内部で接することなく、凸型シリコン
上部表面より導入された拡散層領域を介して接する構造
を形成する。この構造は、凸型シリコン側部および上部
表面から導入する不純物のドーピング条件、例えばイオ
ン注入条件と、その後の熱工程による拡散条件とによ
り、拡散層の深さが決定されるものである。 【００２５】その後、通常の工程により、例えば全面に
シリコン酸化膜をＣＶＤ法により堆積し、これにソース
電極、ドレイン電極、およびゲート電極に達するコンタ
クトホールを形成し、Ａｌ配線を配設して素子を完成さ
せる。 【００２６】図６に、上記のようにして作製された素子
（チャネル内部のソース−ドレイン電極間に基板と同じ
導電型の不純物を１×１０18ｃｍ-3程度導入したもの）
のチャネル長に対する閾電圧の変化を示す。また、比較
のために、チャネル内部のソース−ドレイン電極間に基
板と同じ導電型の不純物を１×１０16ｃｍ-3程度導入し
た素子のデータも図６に併記する。図６から明らかなよ
うに、参考例１にかかる素子の方が、短チャネル効果を
有効に抑制できていることが分かる。 【００２７】また、図７に、上記のようにして作製され
た素子（チャネル内部のソース−ドレイン電極間に基板
と同じ導電型の不純物を１×１０18ｃｍ-3程度導入した
もの）のチャネル長に対するサブスレッショールド係数
の変化を示す。ここでも、比較のために、チャネル内部
のソース−ドレイン電極間に基板と同じ導電型の不純物
を１×１０16ｃｍ-3程度導入した素子のデータを図７に
併記する。図７から明らかなように、参考例１にかかる
素子の方が、パンチスルー起因によるサブスレッショー
ルド係数の劣化を有効に抑制できていることが分かる。 【００２８】（参考例２） 図８（Ａ）は参考例２にかかる半導体装置（ＭＯＳ形ト
ランジスタ）の一形態を示す断面図である。図中２１は
半導体基板を示す。本参考例では、半導体基板２１とし
てｐ型シリコン基板を使用する。半導体基板２１には、
凹凸が形成されており、凹部２２が素子分離領域に対応
し、凸部２３が素子領域に対応している。この凸部２３
は、半導体基板２１上にエピタキシャル成長で形成して
もよく、エッチング法により形成してもよい。本参考例
では、凸部２３の高さは０．６μｍであり、幅は０．３
μｍである。また、凸部２３のｐ型不純物濃度は５×１
０15cm-3程度である。なお、凸部２３には、ｎ型不純物
の拡散層であるソース領域およびドレイン領域が凸部２
３上面から深さ０．０５μｍに形成されている。 【００２９】凹部２２上には、絶縁膜２４として厚さ
０．３μｍのＳｉＯ2が埋め込まれるようにして形成さ
れている。凸部２３の上面および側面には、ゲート絶縁
膜２５としてシリコン酸化膜が形成されている。ゲート
絶縁膜２５の厚さは、上面２５ａが１２ｎｍであり、側
面２５ｂが６ｎｍである。絶縁膜２４およびゲート絶縁
膜２５上には、ゲート電極２６として、リンをドープし
たポリシリコンが厚さ０．２μｍで形成されている。こ
のようにして、本参考例にかかる半導体装置（素子）が
構成されている。 【００３０】図８（Ｂ）は図８（Ａ）に示すトランジス
タのゲート電極２６に正の電位を印加したときに、凸部
２３内に発生する空乏領域の広がりを示している。図８
（Ｂ）から分かるように、凸部２３の上面の平坦部中央
の空乏領域の伸びＩが側面およびコーナー部２７に比べ
て小さい。このため、このトランジスタの特性は、コー
ナー部２７のトランジスタの特性に支配される。さら
に、ゲート電極２６の電位を上げると側面からの空乏領
域同士がつながり、上面に形成されたゲート電極２６か
らの支配を受けにくくなることもあって、それ以降空乏
領域が伸びにくくなる。したがって、それ以降のゲート
電極の電位の増加はすべて反転層形成に費やされるの
で、ゲート電圧の増加に対する反転層中のキャリアの増
加の割合が大きくなり、良好なカットオフ特性が得られ
る。 【００３１】ここで、凸部を有する半導体基板に形成さ
れたＭＯＳ形トランジスタの典型的なドレイン電流（Ｉ
D）−ゲート電圧（ＶG）特性を図９に示す。図９（Ａ）
は凸部上面の平坦部のみにゲート電極が形成されている
場合の特性を示している。この場合、ゲート電極の支配
力が弱いので、閾値はやや高く０．７Ｖ程度である。ま
た、この場合、logＩD−ＶG特性の傾きも急峻でない。
この傾向は、凸部上面に構成されるトランジスタが支配
的である場合でも同じように現れる。このような特性
は、凸部側面に形成されたゲート電極の電位による側面
からの空乏領域の伸びが小さい場合に観察される。 【００３２】一方、コーナー部のゲート電極の支配力が
強い場合では、ドレイン電流−ゲート電圧特性は図９
（Ｂ）に示すようになる。すなわち、閾値が低く、しか
もlogＩD−ＶG特性の傾きが急峻である。これは、凸部
側面から伸びる空乏領域同士がつながるような場合に起
こる。これは、それ以降の空乏領域の拡大が構造的に抑
えられるので、ゲート電圧の増加に伴い反転層内のキャ
リアが増加するからである。ただし、このような特性
は、ゲート電極の幅が比較的小さい場合にしか起こらな
い。側面からの空乏領域同士がつながらない程にゲート
電極の幅が広い場合では、ドレイン電流−ゲート電圧特
性は図９（Ｃ）に示すようになる。すなわち、図９
（Ａ）および図９（Ｂ）の特性曲線が重なったようにな
る。この場合、特性曲線にハンプ（こぶ）が発生し、回
路動作に悪影響を与える恐れがある。 【００３３】図８に示す構造の場合は、凸部２３側面に
形成されたゲート絶縁膜２５ｂの膜厚が薄く、側面に形
成されたゲート電極の支配力が強いので、コーナー部２
７に構成されるトランジスタの特性が主に現れる。 【００３４】図２３に示す構造、すなわち凸部上面およ
び側面に形成されているゲート絶縁膜の厚さが等しい構
造の場合にも、コーナー部には上面と側面の両方のゲー
ト電極からの電界が集中するので、比較的コーナー部の
トランジスタの特性が主に現れるが、図８に示す構造の
場合はその傾向がより顕著になる。したがって、図８に
示す構造の方が、ゲート電極の幅がより広い領域まで、
半導体基板の不純物濃度がより濃い領域まで図９（Ｂ）
の特性は維持される。このことは、ゲート絶縁膜の膜厚
を凸部２３上面および側面で変えることにより、トラン
ジスタ特性を変えることができることを示す。これによ
り、回路設計のマージン、閾値設定のマージンが拡大す
る。 【００３５】図１０〜図１２は参考例２にかかる半導体
装置の他の形態を示す断面図である。図１０では、凸部
２３上面に形成されたゲート絶縁膜２５ａの膜厚が６ｎ
ｍであり、凸部２３側面に形成されたゲート絶縁膜２５
ｂの膜厚が１２ｎｍである。この場合は、側面に形成さ
れたゲート電極２６の支配力が弱まるので、コーナー部
２７で構成されるトランジスタの特性が弱まり、凸部２
３上面で構成されるトランジスタの特性が主に現れる。
したがって、コーナー部２７で構成されたトランジスタ
に影響を受けにくい素子が必要な場合には、図１０に示
す構造が有効である。 【００３６】図１１では、凸部２３上面に形成するゲー
ト絶縁膜２８ａとして、比誘電率が３．９である厚さ１
２ｎｍのシリコン酸化膜を用い、凸部２３側面に形成す
るゲート絶縁膜２８ｂとして、比誘電率が７．５である
厚さ１２ｎｍのシリコン窒化膜を用いている。この場
合、凸部２３側面に形成されたゲート絶縁膜２８ｂが凸
部２３上面に形成されたゲート絶縁膜２８ａの約２倍の
比誘電率を有するので、コーナー部２７に構成されるト
ランジスタの特性が主に現れ、実効的には、ほぼ図８に
示す構造を有する素子と同等の結果が得られる。ただ
し、図８に示す構造に比べると、凸部２３側面に形成さ
れているゲート絶縁膜２８ｂの膜厚がゲート絶縁膜２５
ｂの２倍であるので、ゲート絶縁膜の信頼性が向上す
る。なお、信頼性に問題なければ凸部２３側面に形成す
るゲート絶縁膜２８ｂの膜厚を薄くして、よりコーナー
部２７に構成されるトランジスタの特性を強めることが
できる。 【００３７】この構造では、ゲート絶縁膜２８ａおよび
２８ｂの材料を異なるようにすれば、変形例が多数考え
られる。例えば、凸部２３上面に形成するゲート絶縁膜
２８ａとしてシリコン窒化膜を用い、凸部２３側面に形
成するゲート絶縁膜２８ｂとしてシリコン酸化膜を用い
ることにより、図９（Ａ）に示す特性を得ることができ
る。なお、ゲート絶縁膜２８ａおよび２８ｂの材料は、
シリコン酸化膜、シリコン窒化膜の他に、タンタル酸化
膜、チタン酸ストロンチウム膜、強誘電体膜等から適宜
選択して組み合わせることができる。この場合、ゲート
絶縁膜２８ａおよび２８ｂの膜厚は任意に選択すること
ができるので、回路設計においてゲート電極の幅、閾値
等を自由に規定することができる。 【００３８】図１２では、凸部２３上面に形成するゲー
ト電極２９ａとして、リンをドープしたポリシリコンを
用い、凸部２３側面に形成するゲート電極２９ｂとし
て、タングステンシリサイドを用いている。また、凸部
２３上面および側面に形成するゲート絶縁膜２０ａおよ
び２０ｂの膜厚は共に６０ｎｍである。 【００３９】この構造では、凸部２３上面および側面に
形成されているゲート電極２９ａおよび２９ｂの材料の
仕事関数差から、凸部２３側面で構成されるトランジス
タの閾値は凸部２３上面で構成されるトランジスタの閾
値より０．４Ｖ高くなる。したがって、この場合素子特
性は、コーナー部２７で構成されるトランジスタの特性
が弱く、凸部２３上面で構成されるトランジスタの特性
が強い図９（Ａ）に示すようになる。凸部２３上面およ
び側面のゲート電極の材料を交換すれば、素子特性は図
９（Ｂ）に示すようになる。 【００４０】この構造においては、凸部２３上面および
側面のゲート電極の材料が異なっていれば良く、ポリシ
リコン、タングステンシリサイド、またはタングステン
等の金属等の材料から任意に選択して組み合わせること
ができる。 【００４１】図１２に示す素子は、例えば、図１３
（Ａ）〜図１３（Ｄ）に示す工程にしたがって製造され
る。すなわち、まず、半導体基板２１の凸部２３上面
に、ゲート絶縁膜３０ａとして厚さ１２ｎｍの熱酸化に
よるシリコン酸化膜を形成する。次いで、ゲート絶縁膜
３０ａ上に、ゲート電極２９ａとしてＣＶＤ法によりリ
ンをドープした厚さ２００ｎｍのポリシリコン膜を形成
する。さらに、ＣＶＤ法により厚さ２００ｎｍのシリコ
ン酸化膜３１を形成する。 【００４２】次いで、フォトリソグラフィー法により素
子領域にレジスト層を形成し、このフォトレジストパタ
ーンをマスクにしてＲＩＥ法により、シリコン酸化膜３
１をエッチングする。次いで、図１３（Ａ）に示すよう
に、レジスト層を除去した後、エッチングしたシリコン
酸化膜３１をマスクにしてＲＩＥ法でポリシリコン膜、
熱酸化によるシリコン酸化膜、および半導体基板２１を
エッチングする。半導体基板２１をエッチングする深さ
は０．６μｍに設定する。なお、熱酸化によるシリコン
酸化膜は非常に薄いので、特別な工夫はしなくても他の
ポリシリコン膜および半導体基板と同時に加工すること
ができる。 【００４３】次に、図１３（Ｂ）に示すように、熱酸化
により表面にゲート絶縁膜３０ｂとして厚さ１０ｎｍの
シリコン酸化膜を形成する。次いで、ＣＶＤ法により厚
さ１μｍのシリコン酸化膜３２を形成し、さらに平坦化
のためのレジスト層３３を形成し、ベーシングによりフ
ローさせる。次に、図１３（Ｃ）に示すように、ＲＩＥ
法によるエッチバックを行って、半導体基板１１の凹部
の底部から０．３μｍの厚さまでシリコン酸化膜３２を
残す。このとき、ポリシリコン膜上のシリコン酸化膜３
１はエッチバックと同時に除去される。 【００４４】最後に、その上にＣＶＤ法またはスパッタ
リング法により厚さ１００ｎｍのタングステンシリサイ
ド膜３４を形成した後、フォトリソグラフィー法により
パターニングし、ＲＩＥを行って所望のゲート電極パタ
ーンに加工する。このようにして図１２に示す構造の素
子が得られる。 【００４５】また、図１３（Ａ）でゲート電極２９ａで
あるポリシリコン膜を形成しないか、あるいは図１３
（Ｃ）でポリシリコン膜を除去する工程を加えることに
より、凸部２３上面のゲート酸化膜の膜厚が凸部２３側
面より薄くなるような、両面でゲート酸化膜の膜厚のみ
が異なる素子を作製することができる。さらに、図１３
（Ｂ）の熱酸化工程の代わりに熱窒化工程を行った場合
は、凸部２３側面に形成されたゲート絶縁膜のみをシリ
コン窒化膜とすることができる。また、凸部２３側面に
形成されたゲート絶縁膜は、熱酸化ではなくＣＶＤによ
る堆積により形成してもよい。この場合は、図１３
（Ｃ）で全面に、例えばタンタル酸化膜を厚さ２０ｎｍ
で形成し、ＲＩＥ法により凸部２３側面だけにタンタル
酸化膜を残すことにより実現できる。このように、少な
くとも凸部２３上面のゲート絶縁膜を先に形成すること
により、簡潔なプロセスで所望の素子構造を実現でき
る。 【００４６】なお、参考例２においては、凸部上面およ
び側面において、ゲート絶縁膜の膜厚、ゲート絶縁膜の
材料、ゲート電極の材料のうち少なくとも１つを変える
ことにより効果が発揮されるので、前記のうち２つ以上
を組み合わせて適用しても本参考例の効果を発揮する。
また、１つのＬＳＩチップの中に、凸部上面および側面
のゲート絶縁膜の膜厚、ゲート絶縁膜の材料、ゲート電
極の材料を変えた素子と、変えない素子が混在していて
もよい。 【００４７】（参考例３） 図２３（Ａ）に示すような凸形トランジスタにおいて
は、ソース領域１０７およびドレイン領域１０８へのコ
ンタクト配線は、通常、ゲート電極１０６をパターニン
グし、ソース領域１０７およびドレイン領域１０８を形
成し、層間絶縁膜を形成し、コンタクトホールをフォト
リソグラフィー法によって形成し、その後コンタクト配
線層を形成することにより作製される。この場合、コン
タクトホールもしくは凸部１０５ａの位置がずれると、
ソース領域１０７およびドレイン領域１０８と、コンタ
クト配線層との接触面積が減少してコンタクト抵抗が増
大するという問題がある。 【００４８】したがって、本参考例に係る半導体装置に
おいては、図１４に示すようなコンタクト配線を形成す
ることが好ましい。すなわち、まず、上述したようにし
て素子を作製する。なお、絶縁膜２４としては、シリコ
ン酸化膜の他に、ＬＰ−ＴＥＯＳ、ＴＥＯＳ−Ｏ3等の
ガスを用いて形成されたシリコン酸化物系の膜を用いる
ことができる。 【００４９】次いで、素子全面にシリコン酸化膜等の層
間絶縁膜４１を形成し、この上にレジストをさらに形成
し、フォトリソグラフィー法により前記レジストをパタ
ーニングし、このレジストパターンをマスクとして異方
性エッチングを行ってコンタクトホールを形成する。次
いで、レジストを除去した後、厚さ３０〜１００nmのポ
リシリコン膜あるいはアモルファスシリコン膜をコンフ
ォーマルに形成する。次いで、フォトリソグラフィー法
を用いてマスクを形成し、そのマスクを用いてイオン注
入を行って、コンタクトが形成される領域４２上に形成
されたポリシリコン膜あるいはアモルファスシリコン膜
に固溶限以上の高濃度で不純物を導入する。この場合、
ｎ-／ｎ+拡散層のコンタクトを形成するときには、不純
物としてリン、ヒ素等のｎ型導電型を示す不純物が用い
られ、ｐ-／ｐ+拡散層のコンタクトを形成するときに
は、不純物としてホウ素等のｐ型導電型を示す不純物が
用いられる。 【００５０】その後、ラピッドサーマルアニール（ＲＴ
Ａ）法あるいは通常の拡散炉を用いた方法等によってポ
リシリコン膜あるいはアモルファスシリコン膜に導入さ
れた不純物を凸部２３に固相拡散させ、これによりコン
タクトホールに対してソース領域４７およびドレイン領
域４８を自己整合的に形成する。次いで、ポリシリコン
膜あるいはアモルファスシリコン膜をすべてあるいは選
択的に除去し、通常のコンタクト配線技法にしたがって
コンタクト配線層４３を形成する。このようにして、図
１４に示すようなコンタクト配線を形成することができ
る。 【００５１】上記方法によれば、同一の幅の凸部２３を
用いて相異なる駆動能力を有する素子を実現することが
できる。すなわち、大きな駆動能力を必要としない素子
は、図１５（Ａ）に示すように、凸部２３上面の幅と同
一あるいはそれより狭い幅のコンタクトホールによって
コンタクト配線を行ない、より大きな駆動能力を必要と
する素子は、図１４（Ｂ）に示すように、凸部２３上面
の幅より広い幅のコンタクトホールによりコンタクト配
線を行なう。このようにすることによって、素子の実効
的なチャネル幅をコンタクトホールの大きさによって制
御することができる。また、上記方法によれば、コンタ
クトホールがソース領域４７およびドレイン領域４８に
対してずれて形成されても、コンタクト抵抗の上昇が極
力抑制される。また、上記方法により作製された素子
は、ソース領域４７およびドレイン領域４８がコンタク
トホールに対して自己整合的に形成される。 【００５２】この構造の素子の利点は、図１４と図１６
（Ｂ）とを比較することにより理解できる。すなわち、
従来の凸形トランジスタにおいては、図１６（Ａ）の正
常な場合と異なり、図１６（Ｂ）に示すように、ソース
領域４７およびドレイン領域４８と、コンタクトホール
とがずれると、コンタクト部の面積が減少し、素子特性
に寄生抵抗による影響が現われる。一方、上記方法によ
り作製された素子においては、図１５に示すように、ソ
ース領域４７およびドレイン領域４８がコンタクトホー
ルによって開孔した凸部２３の領域４４すべてに対して
自己整合的に形成されるため、コンタクト配線層４３
と、ソース領域４７およびドレイン領域４８との間の接
触面積が極端には減少せず、コンタクト抵抗の増大によ
る素子特性の劣化を最小限に抑えることができる。な
お、上記方法では、その形成される素子構造は、コンタ
クトホールのソース領域４７およびドレイン領域４８に
対するずれの有無によって変化する。 【００５３】（参考例４） 図１７は参考例４にかかる半導体装置（ＭＯＳ形トラン
ジスタ）の例を示す斜視図である。 【００５４】この素子は、不純物濃度１×１０16cm-3で
あるｐ型シリコン基板５１を０．７μｍエッチングする
ことにより、幅０．１μｍの凸部５２を形成し、素子分
離領域に絶縁膜５３を埋め込み、絶縁膜５３を凸部上面
から０．３μｍエッチングした後に、凸部５２にホウ素
をイオン注入することにより、凸部５２上面から０．３
μｍの部分より深いところ（図１７においては絶縁膜５
３の上面より深いところ）に１×１０18cm-3のｐ型不純
物層５４を形成し、その後、厚さ４nmのゲート絶縁膜５
５を介してゲート電極５６を形成し、最後にソース領域
５７およびドレイン領域５８を形成することにより製造
される。 【００５５】この構造の素子によれば、高濃度のｐ型不
純物層５４はソース領域５７およびドレイン領域５８に
接していないため、拡散層耐圧を劣化することなく、ｐ
型不純物層５４の濃度を上限なく高くすることができ、
これにより短チャネル効果の抑制効果が飛躍的に増大
し、しかも、拡散層容量は低減化できる。 【００５６】本参考例ではＮＭＯＳについて説明してい
るが、ＰＭＯＳについても同様に製造することができ
る。また、チャネル領域である不純物層の濃度は、凸部
５２側面にあるゲート電極に印加される電圧によって凸
部５２全体が完全に空乏化する濃度であればよい。ま
た、本参考例では、凸部５２に形成にエッチング法を用
いているが、エピタキシャル成長により形成してもよ
い。この場合、ｐ型不純物層５４として、ｐ型ドープド
エピタキシャル層を用いてもよい。 【００５７】本参考例においては、凸部５２を形成する
際に、例えば、図１８に示すように、１００°の順テー
パを付けることが好ましい。これにより、ゲート電極５
６を形成した後に凸部５２側面にゲート電極が残存する
ことを防止し、ゲート電極５６同士の短絡を防止するこ
とができる。 【００５８】本参考例では、参考例３に示すコンタクト
配線を形成することもできる。ただし、この場合には、
コンタクトによるドレイン領域と半導体基板との間のジ
ャンクション耐圧が低下しないような構造にすることが
必要である。 【００５９】本参考例において、比較的高い不純物濃度
の領域は、ゲート電極よりも下方の素子領域に形成され
ていることが好ましい。ゲート電極よりも下方とは、素
子分離領域となるフィールド酸化膜の上面よりも下方の
ことをいう。また、チャネル領域より高い不純物濃度の
領域の不純物濃度は、パンチスルー等の短チャネル効果
を抑制する条件を満たすことが必要であり、一方、チャ
ネル領域の不純物濃度は、ゲート電圧により完全に空乏
化するように低濃度にする必要がある。 【００６０】本参考例においては、凸部のチャネル領域
の下部に素子領域中に比較的高い不純物濃度の領域を有
することを特徴としている。したがって、チャネル領域
は完全に空乏化し、短チャネル効果が抑制され、キャリ
アの移動度が向上することはもちろん、前記高い不純物
濃度の領域により、ソース領域−ドレイン領域間のパン
チスルー耐圧を向上させることができる。 【００６１】（実施例） 図１９（Ａ）は本発明にかかる半導体装置（ＭＯＳ形ト
ランジスタ）の一実施例を示す斜視図である。また、図
１９（Ｂ）および図１９（Ｃ）は、それぞれ図１７
（Ａ）のXIXB−XIXB線およびXIXC−XIXC線に沿う断面図
である。 【００６２】図中６１は凸部６２を有する半導体基板を
示す。半導体基板６１上には、ゲート絶縁膜６３を介し
てゲート電極６４が形成されている。ゲート電極６４に
は、凸部６２に形成された拡散層に達する開口部６５が
形成されており、その領域がドレイン領域６６となって
いる。さらに、チャネル領域６７を挟んでソース領域６
８が形成されている。 【００６３】このような構造の素子は図２０（Ａ）〜図
２０（Ｃ）にしたがって製造することができる。すなわ
ち、図２０（Ａ）に示すように、半導体基板６１である
１×１０16cm-3のｐ型不純物を有するシリコン基板の
（１００）表面上に、周知の電子線露光法を用いて、チ
ャネル領域となる幅０．２５μｍ、長さ１．５μｍの領
域にレジスト層を形成した後、ＲＩＥ法により、高さ
０．５μｍのシリコン凸部６２を形成する。次いで、図
２０（Ｂ）に示すように、半導体基板６１上に熱酸化に
より、ゲート酸化膜６３として厚さ１０nmのシリコン酸
化膜を形成し、さらに、その上にゲート電極６４として
リンをドープしたポリシリコン膜を形成し、電子線露光
によりパターニングした。この状態でゲート電極６４は
チャネル領域のみならず、ドレイン領域６６の側面に
も、ポリシリコン膜を残存させている。 【００６４】次いで、図２０（Ｃ）に示すように、ドレ
イン領域６６上のポリシリコン膜にＲＩＥ法により開口
部６５を形成し、加速電圧５０ｋＶ、ドーズ量２×１０
15cm-3でヒ素をイオン注入し、９００℃、１時間のアニ
ール処理を施すことにより、深さ０．２μｍのソース領
域６８およびドレイン領域６６を形成する。その後、ソ
ース領域６８、ドレイン領域６６、およびゲート電極６
４に対するコンタクトホールおよびコンタクト配線を電
子線露光法を用いて形成する。このとき、凸部６２の幅
ＷはＷ≦２√２（εS・φF／ｑ・Ｎsub）1/2（式中、ｑ
は電子電荷（クーロン）、φFは半導体基板のフェルミ
準位（ｅＶ）、εSは半導体基板の誘電率（ファラッド
／cm）、およびＮsubは半導体基板の不純物濃度（c
m-3）である。）を満足するように設定する。 【００６５】このように、本実施例においては、ドレイ
ン領域６６の側面にもゲート電極６４が形成され、凸形
状の素子領域の幅Ｗが素子領域の幅Ｗを上式を満足す
る。したがって、チャネル領域はすべて空乏化するのは
もちろん、ドレイン領域の側部に電気力線をシールドす
る電極を形成しているので、ドレイン領域から伸びる電
気力線はソース領域方向に伸びず、ほとんど側部の電極
で終端する。その結果、ドレイン電位によるチャネル領
域の電位の低下は抑えられ、短チャネル効果を効果的に
抑制することができる。 【００６６】上記のようにして作製された素子および従
来の素子の短チャネル効果を測定したところ、従来のも
のがチャネル長０．４μｍで短チャネル効果による閾値
の低下がみられたのに対し、本発明のものはチャネル長
０．２５μｍまで短チャネル効果による閾値の低下は見
られなかった。 【００６７】本実施例では、凸部５２の幅Ｗを０．２μ
ｍとし、ゲート絶縁膜６３の膜厚を１０nmにしている。
凸部６２の幅Ｗをさらに狭くするか、あるいはゲート絶
縁膜６３の膜厚をさらに薄くすることにより、短チャネ
ル効果の抑制はさらに短いチャネル長まで及ぶことは明
かである。 【００６８】図２１は本発明にかかる半導体装置の他の
実施例を示す斜視図である。この構造は、ＲＩＥによる
ゲート電極６４の側面残りを利用している。すなわち、
ゲート電極上にマスクパターンを設け、ＲＩＥ等の通常
の異方性エッチングを用い、異方性エッチングの条件を
適宜選定することにより、ドレイン領域６６の凸部６２
の側面にゲート電極６９を残しながらゲート電極６４を
形成できる。この場合、ソース領域６８の凸部６２の側
面にもゲート電極６９が形成されるが、短チャネル効果
を抑える意味からは特に問題はない。 【００６９】なお、本発明は、上記した実施例に限定さ
れず、ＰチャネルＭＯＳＦＥＴ、ＮチャネルＭＯＳＦＥ
Ｔのいずれに対しても適用可能である他、種々変形して
実施可能であることはいうまでもない。 【００７０】また、本発明は、例えば、半導体メモリ装
置のセル部分等において狭チャネル幅が要求される領域
に有効に適用することができる。この場合、基板として
ＳＯＩ基板を用い、メモリセル部分に本発明にかかる素
子を用い、周辺素子部に部分空乏化素子を適用すること
により、高密度で高速動作する半導体装置を実現するこ
とができる。 【００７１】本発明の半導体装置は、凸形トランジスタ
においてソース領域およびドレイン領域のうち少なくと
も高電位を印加する領域の側部に絶縁膜を介して一定電
位に保持された電極が形成され、凸形状の素子領域の幅
ＷがＷ≦２√２（εS・φF／ｑ・Ｎsub）1/2（式中、ｑ
は電子電荷（クーロン）、φFは半導体基板のフェルミ
準位（ｅＶ）、εSは半導体基板の誘電率（ファラッド
／cm）、およびＮsubは半導体基板の不純物濃度（c
m-3）である。）を満足するので、微細かつ駆動力の大
きいトランジスタを実現でき、高密度かつ高性能の集積
回路を実現することができる。
特にＭＯＳ形トランジスタの改良された構造に関する。 【０００２】 【従来の技術】従来、ＭＯＳ集積回路、特にＭＯＳ形ト
ランジスタでは、素子を微細化することによって集積度
のみならず、回路動作の高速化、低消費電力化が図られ
てきた。従来の平面的な構造を有するＭＯＳ形トランジ
スタの断面を図２２に示す。このＭＯＳ形トランジスタ
は、図２２に示すように、半導体基板１０１上にゲート
絶縁膜１０２を介してゲート電極１０３が形成されてお
り、フィールド酸化膜１０４により素子分離がなされて
いる。 【０００３】このような構造においては、素子の微細化
が進むにしたがって、問題が生じてきている。その代表
的な要因としてゲート絶縁膜１０２の膜厚と半導体基板
１０１中の不純物濃度が挙げられる。ゲート絶縁膜１０
２の膜厚に関しては、素子の微細化にともなって薄くな
ってきているが、膜厚が４ｎｍ以下になると直接なトン
ネリング現象が起こり、ゲート電流が半導体基板１０１
に流れてしまうので、安定に回路動作が行われないとい
う問題がある。 【０００４】また、不純物濃度に関しては、素子の微細
化にともなって高くなってきているが、基板濃度が１０
18cm-3を超える付近から、ソース・ドレイン拡散層と半
導体基板１０１との間にトンネリングによるリーク電流
が流れるという問題がある。したがって、従来の平面的
な構造を有するＭＯＳ形トランジスタは、ゲート絶縁膜
の膜厚や半導体基板の不純物濃度、また短チャネル効果
の制約から、ゲート長０．１μｍ以下に微細化すること
が難しいと考えられる。 【０００５】上記の問題を考慮して、さらなる素子の微
細化を進めるために、図２３（Ａ）および図２３（Ｂ）
に示す構造を有するＭＯＳ形トランジスタが提案されて
いる（例えば、特開昭６４−４２１７６号公報、特開昭
６４−２７２７０号公報）。このＭＯＳ形トランジスタ
は、半導体基板５に素子分離領域となる溝を形成するこ
とにより凸部１０５ａを形成し、その溝内に絶縁膜等を
介して多結晶ポリシリコン膜または直接シリコン酸化膜
１１０を埋め込み、凸部１０５ａの上部および側部に形
成したゲート絶縁膜１０９を介してゲート電極１０６を
形成し、そのゲート電極１０６をマスクとしてソース領
域１０７およびドレイン領域１０８を形成することによ
り構成されている。このような構成を有するＭＯＳ形ト
ランジスタ（以下、凸形トランジスタと省略する）は、
カットオフ特性が良好である。 【０００６】また、この凸形トランジスタにおいては、
素子領域の凸部１０５ａをゲート電極から伸びる空乏層
によりすべて空乏化するように、凸部１０５ａの幅を設
定することにより、チャネルポテンシャルに対するゲー
ト電極への影響を増大させることができ、結果としてド
レイン電極の影響を抑えて短チャネル効果を抑制するこ
とができる。さらに、この凸形トランジスタにおいて
は、電流が凸部１０５ａ表面を流れるため、側面の電流
も利用することができるので、通常の平面的な構造を有
するＭＯＳ形トランジスタよりも大きな電流を流すこと
ができる。 【０００７】 【発明が解決しようとする課題】しかしながら、従来の
凸形トランジスタにおいては、以下のような問題があ
る。すなわち、第１に、閾値の決定において、チャネル
幅に依存される。このため、閾値制御の自由度が小さ
い。特に、チャネル幅が広い場合には、側部の寄生トラ
ンジスタが動作するために、電流と電圧との関係を示す
特性図においてハンプ（こぶ）が生じる。 【０００８】第２に、ゲート電極１０６で被われていな
い凸部１０５ａの領域、すなわちゲート電極１０６で取
り囲まれる凸部の領域よりも深い領域では、ゲート電極
１０６により制御することができないので、ソース領域
１０７およびドレイン領域１０８の間でパンチスルー現
象による短チャネル効果が生じる。このため、ゲート長
の微細化が困難となる。 【０００９】第３に、上記ゲート電極１０６で取り囲ま
れる凸部の領域よりも深い領域では、ドレイン電圧を増
大させたとき、ドレイン領域１０８から伸びる電気力線
が、ソース領域１０７の方向に向かい、ゲート電極１０
６だけではドレイン電圧によるチャネルポテンシャルの
変動を充分に抑えることができない。特に、短チャネル
の場合には、ソース領域１０７−ドレイン領域１０８方
向のゲート電極１０６の幅Ｌが短いために、それほど素
子特性が向上しない。 【００１０】本発明はかかる点に鑑みてなされたもので
あり、パンチスルー現象による短チャネル効果を抑制す
ることができると共に、素子特性を向上させることがで
きる半導体装置を提供することを目的とする。 【００１１】 【課題を解決するための手段】本発明は、凸形状の半導
体素子領域を有する基板と、前記素子領域の上面および
側面にゲート絶縁膜を介して形成されたゲート電極と、
前記ゲート電極を挟んで前記素子領域の上面にチャネル
領域を形成するように設けられたソース領域およびドレ
イン領域とを具備し、前記ドレイン領域の側部に絶縁膜
を介して一定電位に保持された電極が形成され、前記凸
形状の素子領域の幅Ｗが以下の式（Ｉ）を満足すること
を特徴とする半導体装置を提供する。 【００１２】 Ｗ≦２√２（εS・φF／ｑ・Ｎsub）1/2…（Ｉ） （式中、ｑは電子電荷（クーロン）、φFは半導体基板
のフェルミ準位（ｅＶ）、εSは半導体基板の誘電率
（ファラッド／cm）、およびＮsubは半導体基板の不純
物濃度（cm-3）である。） 【００１３】 【発明の実施の形態】本発明において、半導体基板とし
ては、シリコン基板や、絶縁層上にシリコン膜等の半導
体膜を形成したＳＯＩ（Silicon On Insulator）基板等
を用いることができる。ゲート絶縁膜の材料としては、
ＳｉＯ2等を用いることができる。ゲート電極の材料と
しては、ポリシリコン、モリブデン、タングステン、Ｍ
ｏＳｉ2、ＷＳｉ2、ＴｉＳｉ2等を用いることができ
る。また、素子分離膜の材料としては、ＣＶＤ−ＳｉＯ
2、ポリシリコン、ボロンリンガラス（ＢＰＳＧ）等を
用いることができる。 【００１４】本発明において、ドレイン領域の側部に形
成する絶縁膜としては、酸化膜等を用いることができ
る。また、一定電位に保持された電極の材料としては、
ポリシリコン等を用いることができる。 【００１５】素子領域の幅Ｗを上式を満足するように設
定することにより、一定電位に保持された電極間の凸形
状の部分はすべて空乏化する。また、ドレイン領域の側
部に電気力線をシールドする電極を形成しているので、
ドレイン領域から伸びる電気力線はソース領域方向に伸
びず、ほとんど側部の電極で終端する。その結果、ドレ
イン電位によるチャネル領域の電位の低下は抑えられ、
短チャネル効果を効果的に抑制することができる。 【００１６】また、本発明においては、凸形状の半導体
素子領域を有する基板と、前記素子領域の上面および側
面にゲート絶縁膜を介して形成されたゲート電極と、前
記ゲート電極を挟んで前記素子領域の上面に設けられた
ソース領域およびドレイン領域と、前記ドレイン領域の
側部を覆うように形成され、前記ゲート電極の電位と同
じ電位に設定可能な電極とを具備する半導体装置を提供
する。 【００１７】この態様においても、ドレイン領域から伸
びる電気力線を側部の電極で終端せしめることが可能で
あり、短チャネル効果を抑制することが可能である。以
下、本発明の実施例を図面を参照して具体的に説明す
る。 【００１８】（参考例１） 図１は、参考例１にかかる半導体装置の製造工程を説明
するための図である。まず、図１（Ａ）に示すように、
シリコン基板１上に、例えば熱酸化法によってシリコン
酸化膜２を厚さ１０ｎｍ程度形成する。次いで、化学的
気相成長法を用いてポリシリコン膜３を厚さ２００ｎｍ
程度形成する。次いで、その上に同様に化学的気相成長
法を用いてシリコン酸化膜４を厚さ２００ｎｍ程度形成
する。さらに、その上にレジスト膜５を形成し、例えば
フォトリソグラフィー法によりパターニングして所望の
形状の素子分離領域を形成する。 【００１９】次に、シリコン酸化膜４とポリシリコン膜
３を、レジスト膜５をマスクとして、順次異方性エッチ
ング法、例えば反応性イオンエッチング（ＲＩＥ）法を
用いてエッチングして開口部６を加工し、レジスト膜５
を剥離する。その後、図１（Ｂ）に示すように、開口部
６におけるシリコン酸化膜２をＮＨ4Ｆ溶液等により除
去する。次いで、シリコン酸化膜４をマスクとしてＲＩ
Ｅ等の異方性エッチング法を用いて素子分離領域となる
素子分離溝７を例えば５００ｎｍ程度の深さで形成す
る。 【００２０】次に、シリコン酸化膜４をＮＨ4Ｆ溶液等
によって除去した後、シリコン基板１をエッチングした
際に生じた欠陥等を除去する等の目的で、熱酸化法を用
いて、シリコン酸化膜８を厚さ１０ｎｍ程度形成する。 【００２１】次に、図１（Ｃ）に示すように、化学的気
相成長法等を用いて、素子分離溝７に例えば充填材とし
てＳｉＯ2 ９を１μｍ程度堆積する。その後、充填材Ｓ
ｉＯ2 ９を反応性イオンエッチング法や、ＣＭＰ（Chem
ical Mechanical Polishing）等の方法を用いて、ポリ
シリコン膜３の表面が露出するまでエッチバックし、平
坦化する。そして、露出したポリシリコン膜３を、例え
ばＣＤＥ（Chemical Dry Etching）等の方法を用いて剥
離する。その後、図２（Ａ）に示すように、ＮＨ4Ｆ溶
液等のエッチングにより、素子分離領域９の表面をチャ
ネル形成領域表面に対して、例えば３００ｎｍ程度後退
させ、チャネル領域となる凸型シリコン部１０を形成す
る。 【００２２】次に、図２（Ｂ）の平面図に示すように、
凸型シリコン部１０表面に熱酸化法等により、例えば厚
さ１０ｎｍの熱酸化膜１１を形成し、その後素子チャネ
ル領域上にレジスト膜１２を塗布し、例えばフォトリソ
グラフィー法により所望形状にパターニングする。 【００２３】次に、前記レジスト膜をマスクとして、例
えばイオン注入法を用いて基板と同導電型の不純物をド
ーピングして、凸型シリコン部１０内に図４に示すよう
な高濃度不純物領域１３を形成する。 【００２４】次に、図３（Ｂ）に示すように、ゲート電
極をマスクとし、自己整合的に素子形成領域の斜め上方
より不純物をイオン注入して、図５に示すようにソース
電極およびドレイン電極１６を形成する。この場合、凸
型シリコン側部側から導入された不純物による拡散層領
域は、その後の活性化工程等の熱工程を経た後において
も、凸型シリコン内部で接することなく、凸型シリコン
上部表面より導入された拡散層領域を介して接する構造
を形成する。この構造は、凸型シリコン側部および上部
表面から導入する不純物のドーピング条件、例えばイオ
ン注入条件と、その後の熱工程による拡散条件とによ
り、拡散層の深さが決定されるものである。 【００２５】その後、通常の工程により、例えば全面に
シリコン酸化膜をＣＶＤ法により堆積し、これにソース
電極、ドレイン電極、およびゲート電極に達するコンタ
クトホールを形成し、Ａｌ配線を配設して素子を完成さ
せる。 【００２６】図６に、上記のようにして作製された素子
（チャネル内部のソース−ドレイン電極間に基板と同じ
導電型の不純物を１×１０18ｃｍ-3程度導入したもの）
のチャネル長に対する閾電圧の変化を示す。また、比較
のために、チャネル内部のソース−ドレイン電極間に基
板と同じ導電型の不純物を１×１０16ｃｍ-3程度導入し
た素子のデータも図６に併記する。図６から明らかなよ
うに、参考例１にかかる素子の方が、短チャネル効果を
有効に抑制できていることが分かる。 【００２７】また、図７に、上記のようにして作製され
た素子（チャネル内部のソース−ドレイン電極間に基板
と同じ導電型の不純物を１×１０18ｃｍ-3程度導入した
もの）のチャネル長に対するサブスレッショールド係数
の変化を示す。ここでも、比較のために、チャネル内部
のソース−ドレイン電極間に基板と同じ導電型の不純物
を１×１０16ｃｍ-3程度導入した素子のデータを図７に
併記する。図７から明らかなように、参考例１にかかる
素子の方が、パンチスルー起因によるサブスレッショー
ルド係数の劣化を有効に抑制できていることが分かる。 【００２８】（参考例２） 図８（Ａ）は参考例２にかかる半導体装置（ＭＯＳ形ト
ランジスタ）の一形態を示す断面図である。図中２１は
半導体基板を示す。本参考例では、半導体基板２１とし
てｐ型シリコン基板を使用する。半導体基板２１には、
凹凸が形成されており、凹部２２が素子分離領域に対応
し、凸部２３が素子領域に対応している。この凸部２３
は、半導体基板２１上にエピタキシャル成長で形成して
もよく、エッチング法により形成してもよい。本参考例
では、凸部２３の高さは０．６μｍであり、幅は０．３
μｍである。また、凸部２３のｐ型不純物濃度は５×１
０15cm-3程度である。なお、凸部２３には、ｎ型不純物
の拡散層であるソース領域およびドレイン領域が凸部２
３上面から深さ０．０５μｍに形成されている。 【００２９】凹部２２上には、絶縁膜２４として厚さ
０．３μｍのＳｉＯ2が埋め込まれるようにして形成さ
れている。凸部２３の上面および側面には、ゲート絶縁
膜２５としてシリコン酸化膜が形成されている。ゲート
絶縁膜２５の厚さは、上面２５ａが１２ｎｍであり、側
面２５ｂが６ｎｍである。絶縁膜２４およびゲート絶縁
膜２５上には、ゲート電極２６として、リンをドープし
たポリシリコンが厚さ０．２μｍで形成されている。こ
のようにして、本参考例にかかる半導体装置（素子）が
構成されている。 【００３０】図８（Ｂ）は図８（Ａ）に示すトランジス
タのゲート電極２６に正の電位を印加したときに、凸部
２３内に発生する空乏領域の広がりを示している。図８
（Ｂ）から分かるように、凸部２３の上面の平坦部中央
の空乏領域の伸びＩが側面およびコーナー部２７に比べ
て小さい。このため、このトランジスタの特性は、コー
ナー部２７のトランジスタの特性に支配される。さら
に、ゲート電極２６の電位を上げると側面からの空乏領
域同士がつながり、上面に形成されたゲート電極２６か
らの支配を受けにくくなることもあって、それ以降空乏
領域が伸びにくくなる。したがって、それ以降のゲート
電極の電位の増加はすべて反転層形成に費やされるの
で、ゲート電圧の増加に対する反転層中のキャリアの増
加の割合が大きくなり、良好なカットオフ特性が得られ
る。 【００３１】ここで、凸部を有する半導体基板に形成さ
れたＭＯＳ形トランジスタの典型的なドレイン電流（Ｉ
D）−ゲート電圧（ＶG）特性を図９に示す。図９（Ａ）
は凸部上面の平坦部のみにゲート電極が形成されている
場合の特性を示している。この場合、ゲート電極の支配
力が弱いので、閾値はやや高く０．７Ｖ程度である。ま
た、この場合、logＩD−ＶG特性の傾きも急峻でない。
この傾向は、凸部上面に構成されるトランジスタが支配
的である場合でも同じように現れる。このような特性
は、凸部側面に形成されたゲート電極の電位による側面
からの空乏領域の伸びが小さい場合に観察される。 【００３２】一方、コーナー部のゲート電極の支配力が
強い場合では、ドレイン電流−ゲート電圧特性は図９
（Ｂ）に示すようになる。すなわち、閾値が低く、しか
もlogＩD−ＶG特性の傾きが急峻である。これは、凸部
側面から伸びる空乏領域同士がつながるような場合に起
こる。これは、それ以降の空乏領域の拡大が構造的に抑
えられるので、ゲート電圧の増加に伴い反転層内のキャ
リアが増加するからである。ただし、このような特性
は、ゲート電極の幅が比較的小さい場合にしか起こらな
い。側面からの空乏領域同士がつながらない程にゲート
電極の幅が広い場合では、ドレイン電流−ゲート電圧特
性は図９（Ｃ）に示すようになる。すなわち、図９
（Ａ）および図９（Ｂ）の特性曲線が重なったようにな
る。この場合、特性曲線にハンプ（こぶ）が発生し、回
路動作に悪影響を与える恐れがある。 【００３３】図８に示す構造の場合は、凸部２３側面に
形成されたゲート絶縁膜２５ｂの膜厚が薄く、側面に形
成されたゲート電極の支配力が強いので、コーナー部２
７に構成されるトランジスタの特性が主に現れる。 【００３４】図２３に示す構造、すなわち凸部上面およ
び側面に形成されているゲート絶縁膜の厚さが等しい構
造の場合にも、コーナー部には上面と側面の両方のゲー
ト電極からの電界が集中するので、比較的コーナー部の
トランジスタの特性が主に現れるが、図８に示す構造の
場合はその傾向がより顕著になる。したがって、図８に
示す構造の方が、ゲート電極の幅がより広い領域まで、
半導体基板の不純物濃度がより濃い領域まで図９（Ｂ）
の特性は維持される。このことは、ゲート絶縁膜の膜厚
を凸部２３上面および側面で変えることにより、トラン
ジスタ特性を変えることができることを示す。これによ
り、回路設計のマージン、閾値設定のマージンが拡大す
る。 【００３５】図１０〜図１２は参考例２にかかる半導体
装置の他の形態を示す断面図である。図１０では、凸部
２３上面に形成されたゲート絶縁膜２５ａの膜厚が６ｎ
ｍであり、凸部２３側面に形成されたゲート絶縁膜２５
ｂの膜厚が１２ｎｍである。この場合は、側面に形成さ
れたゲート電極２６の支配力が弱まるので、コーナー部
２７で構成されるトランジスタの特性が弱まり、凸部２
３上面で構成されるトランジスタの特性が主に現れる。
したがって、コーナー部２７で構成されたトランジスタ
に影響を受けにくい素子が必要な場合には、図１０に示
す構造が有効である。 【００３６】図１１では、凸部２３上面に形成するゲー
ト絶縁膜２８ａとして、比誘電率が３．９である厚さ１
２ｎｍのシリコン酸化膜を用い、凸部２３側面に形成す
るゲート絶縁膜２８ｂとして、比誘電率が７．５である
厚さ１２ｎｍのシリコン窒化膜を用いている。この場
合、凸部２３側面に形成されたゲート絶縁膜２８ｂが凸
部２３上面に形成されたゲート絶縁膜２８ａの約２倍の
比誘電率を有するので、コーナー部２７に構成されるト
ランジスタの特性が主に現れ、実効的には、ほぼ図８に
示す構造を有する素子と同等の結果が得られる。ただ
し、図８に示す構造に比べると、凸部２３側面に形成さ
れているゲート絶縁膜２８ｂの膜厚がゲート絶縁膜２５
ｂの２倍であるので、ゲート絶縁膜の信頼性が向上す
る。なお、信頼性に問題なければ凸部２３側面に形成す
るゲート絶縁膜２８ｂの膜厚を薄くして、よりコーナー
部２７に構成されるトランジスタの特性を強めることが
できる。 【００３７】この構造では、ゲート絶縁膜２８ａおよび
２８ｂの材料を異なるようにすれば、変形例が多数考え
られる。例えば、凸部２３上面に形成するゲート絶縁膜
２８ａとしてシリコン窒化膜を用い、凸部２３側面に形
成するゲート絶縁膜２８ｂとしてシリコン酸化膜を用い
ることにより、図９（Ａ）に示す特性を得ることができ
る。なお、ゲート絶縁膜２８ａおよび２８ｂの材料は、
シリコン酸化膜、シリコン窒化膜の他に、タンタル酸化
膜、チタン酸ストロンチウム膜、強誘電体膜等から適宜
選択して組み合わせることができる。この場合、ゲート
絶縁膜２８ａおよび２８ｂの膜厚は任意に選択すること
ができるので、回路設計においてゲート電極の幅、閾値
等を自由に規定することができる。 【００３８】図１２では、凸部２３上面に形成するゲー
ト電極２９ａとして、リンをドープしたポリシリコンを
用い、凸部２３側面に形成するゲート電極２９ｂとし
て、タングステンシリサイドを用いている。また、凸部
２３上面および側面に形成するゲート絶縁膜２０ａおよ
び２０ｂの膜厚は共に６０ｎｍである。 【００３９】この構造では、凸部２３上面および側面に
形成されているゲート電極２９ａおよび２９ｂの材料の
仕事関数差から、凸部２３側面で構成されるトランジス
タの閾値は凸部２３上面で構成されるトランジスタの閾
値より０．４Ｖ高くなる。したがって、この場合素子特
性は、コーナー部２７で構成されるトランジスタの特性
が弱く、凸部２３上面で構成されるトランジスタの特性
が強い図９（Ａ）に示すようになる。凸部２３上面およ
び側面のゲート電極の材料を交換すれば、素子特性は図
９（Ｂ）に示すようになる。 【００４０】この構造においては、凸部２３上面および
側面のゲート電極の材料が異なっていれば良く、ポリシ
リコン、タングステンシリサイド、またはタングステン
等の金属等の材料から任意に選択して組み合わせること
ができる。 【００４１】図１２に示す素子は、例えば、図１３
（Ａ）〜図１３（Ｄ）に示す工程にしたがって製造され
る。すなわち、まず、半導体基板２１の凸部２３上面
に、ゲート絶縁膜３０ａとして厚さ１２ｎｍの熱酸化に
よるシリコン酸化膜を形成する。次いで、ゲート絶縁膜
３０ａ上に、ゲート電極２９ａとしてＣＶＤ法によりリ
ンをドープした厚さ２００ｎｍのポリシリコン膜を形成
する。さらに、ＣＶＤ法により厚さ２００ｎｍのシリコ
ン酸化膜３１を形成する。 【００４２】次いで、フォトリソグラフィー法により素
子領域にレジスト層を形成し、このフォトレジストパタ
ーンをマスクにしてＲＩＥ法により、シリコン酸化膜３
１をエッチングする。次いで、図１３（Ａ）に示すよう
に、レジスト層を除去した後、エッチングしたシリコン
酸化膜３１をマスクにしてＲＩＥ法でポリシリコン膜、
熱酸化によるシリコン酸化膜、および半導体基板２１を
エッチングする。半導体基板２１をエッチングする深さ
は０．６μｍに設定する。なお、熱酸化によるシリコン
酸化膜は非常に薄いので、特別な工夫はしなくても他の
ポリシリコン膜および半導体基板と同時に加工すること
ができる。 【００４３】次に、図１３（Ｂ）に示すように、熱酸化
により表面にゲート絶縁膜３０ｂとして厚さ１０ｎｍの
シリコン酸化膜を形成する。次いで、ＣＶＤ法により厚
さ１μｍのシリコン酸化膜３２を形成し、さらに平坦化
のためのレジスト層３３を形成し、ベーシングによりフ
ローさせる。次に、図１３（Ｃ）に示すように、ＲＩＥ
法によるエッチバックを行って、半導体基板１１の凹部
の底部から０．３μｍの厚さまでシリコン酸化膜３２を
残す。このとき、ポリシリコン膜上のシリコン酸化膜３
１はエッチバックと同時に除去される。 【００４４】最後に、その上にＣＶＤ法またはスパッタ
リング法により厚さ１００ｎｍのタングステンシリサイ
ド膜３４を形成した後、フォトリソグラフィー法により
パターニングし、ＲＩＥを行って所望のゲート電極パタ
ーンに加工する。このようにして図１２に示す構造の素
子が得られる。 【００４５】また、図１３（Ａ）でゲート電極２９ａで
あるポリシリコン膜を形成しないか、あるいは図１３
（Ｃ）でポリシリコン膜を除去する工程を加えることに
より、凸部２３上面のゲート酸化膜の膜厚が凸部２３側
面より薄くなるような、両面でゲート酸化膜の膜厚のみ
が異なる素子を作製することができる。さらに、図１３
（Ｂ）の熱酸化工程の代わりに熱窒化工程を行った場合
は、凸部２３側面に形成されたゲート絶縁膜のみをシリ
コン窒化膜とすることができる。また、凸部２３側面に
形成されたゲート絶縁膜は、熱酸化ではなくＣＶＤによ
る堆積により形成してもよい。この場合は、図１３
（Ｃ）で全面に、例えばタンタル酸化膜を厚さ２０ｎｍ
で形成し、ＲＩＥ法により凸部２３側面だけにタンタル
酸化膜を残すことにより実現できる。このように、少な
くとも凸部２３上面のゲート絶縁膜を先に形成すること
により、簡潔なプロセスで所望の素子構造を実現でき
る。 【００４６】なお、参考例２においては、凸部上面およ
び側面において、ゲート絶縁膜の膜厚、ゲート絶縁膜の
材料、ゲート電極の材料のうち少なくとも１つを変える
ことにより効果が発揮されるので、前記のうち２つ以上
を組み合わせて適用しても本参考例の効果を発揮する。
また、１つのＬＳＩチップの中に、凸部上面および側面
のゲート絶縁膜の膜厚、ゲート絶縁膜の材料、ゲート電
極の材料を変えた素子と、変えない素子が混在していて
もよい。 【００４７】（参考例３） 図２３（Ａ）に示すような凸形トランジスタにおいて
は、ソース領域１０７およびドレイン領域１０８へのコ
ンタクト配線は、通常、ゲート電極１０６をパターニン
グし、ソース領域１０７およびドレイン領域１０８を形
成し、層間絶縁膜を形成し、コンタクトホールをフォト
リソグラフィー法によって形成し、その後コンタクト配
線層を形成することにより作製される。この場合、コン
タクトホールもしくは凸部１０５ａの位置がずれると、
ソース領域１０７およびドレイン領域１０８と、コンタ
クト配線層との接触面積が減少してコンタクト抵抗が増
大するという問題がある。 【００４８】したがって、本参考例に係る半導体装置に
おいては、図１４に示すようなコンタクト配線を形成す
ることが好ましい。すなわち、まず、上述したようにし
て素子を作製する。なお、絶縁膜２４としては、シリコ
ン酸化膜の他に、ＬＰ−ＴＥＯＳ、ＴＥＯＳ−Ｏ3等の
ガスを用いて形成されたシリコン酸化物系の膜を用いる
ことができる。 【００４９】次いで、素子全面にシリコン酸化膜等の層
間絶縁膜４１を形成し、この上にレジストをさらに形成
し、フォトリソグラフィー法により前記レジストをパタ
ーニングし、このレジストパターンをマスクとして異方
性エッチングを行ってコンタクトホールを形成する。次
いで、レジストを除去した後、厚さ３０〜１００nmのポ
リシリコン膜あるいはアモルファスシリコン膜をコンフ
ォーマルに形成する。次いで、フォトリソグラフィー法
を用いてマスクを形成し、そのマスクを用いてイオン注
入を行って、コンタクトが形成される領域４２上に形成
されたポリシリコン膜あるいはアモルファスシリコン膜
に固溶限以上の高濃度で不純物を導入する。この場合、
ｎ-／ｎ+拡散層のコンタクトを形成するときには、不純
物としてリン、ヒ素等のｎ型導電型を示す不純物が用い
られ、ｐ-／ｐ+拡散層のコンタクトを形成するときに
は、不純物としてホウ素等のｐ型導電型を示す不純物が
用いられる。 【００５０】その後、ラピッドサーマルアニール（ＲＴ
Ａ）法あるいは通常の拡散炉を用いた方法等によってポ
リシリコン膜あるいはアモルファスシリコン膜に導入さ
れた不純物を凸部２３に固相拡散させ、これによりコン
タクトホールに対してソース領域４７およびドレイン領
域４８を自己整合的に形成する。次いで、ポリシリコン
膜あるいはアモルファスシリコン膜をすべてあるいは選
択的に除去し、通常のコンタクト配線技法にしたがって
コンタクト配線層４３を形成する。このようにして、図
１４に示すようなコンタクト配線を形成することができ
る。 【００５１】上記方法によれば、同一の幅の凸部２３を
用いて相異なる駆動能力を有する素子を実現することが
できる。すなわち、大きな駆動能力を必要としない素子
は、図１５（Ａ）に示すように、凸部２３上面の幅と同
一あるいはそれより狭い幅のコンタクトホールによって
コンタクト配線を行ない、より大きな駆動能力を必要と
する素子は、図１４（Ｂ）に示すように、凸部２３上面
の幅より広い幅のコンタクトホールによりコンタクト配
線を行なう。このようにすることによって、素子の実効
的なチャネル幅をコンタクトホールの大きさによって制
御することができる。また、上記方法によれば、コンタ
クトホールがソース領域４７およびドレイン領域４８に
対してずれて形成されても、コンタクト抵抗の上昇が極
力抑制される。また、上記方法により作製された素子
は、ソース領域４７およびドレイン領域４８がコンタク
トホールに対して自己整合的に形成される。 【００５２】この構造の素子の利点は、図１４と図１６
（Ｂ）とを比較することにより理解できる。すなわち、
従来の凸形トランジスタにおいては、図１６（Ａ）の正
常な場合と異なり、図１６（Ｂ）に示すように、ソース
領域４７およびドレイン領域４８と、コンタクトホール
とがずれると、コンタクト部の面積が減少し、素子特性
に寄生抵抗による影響が現われる。一方、上記方法によ
り作製された素子においては、図１５に示すように、ソ
ース領域４７およびドレイン領域４８がコンタクトホー
ルによって開孔した凸部２３の領域４４すべてに対して
自己整合的に形成されるため、コンタクト配線層４３
と、ソース領域４７およびドレイン領域４８との間の接
触面積が極端には減少せず、コンタクト抵抗の増大によ
る素子特性の劣化を最小限に抑えることができる。な
お、上記方法では、その形成される素子構造は、コンタ
クトホールのソース領域４７およびドレイン領域４８に
対するずれの有無によって変化する。 【００５３】（参考例４） 図１７は参考例４にかかる半導体装置（ＭＯＳ形トラン
ジスタ）の例を示す斜視図である。 【００５４】この素子は、不純物濃度１×１０16cm-3で
あるｐ型シリコン基板５１を０．７μｍエッチングする
ことにより、幅０．１μｍの凸部５２を形成し、素子分
離領域に絶縁膜５３を埋め込み、絶縁膜５３を凸部上面
から０．３μｍエッチングした後に、凸部５２にホウ素
をイオン注入することにより、凸部５２上面から０．３
μｍの部分より深いところ（図１７においては絶縁膜５
３の上面より深いところ）に１×１０18cm-3のｐ型不純
物層５４を形成し、その後、厚さ４nmのゲート絶縁膜５
５を介してゲート電極５６を形成し、最後にソース領域
５７およびドレイン領域５８を形成することにより製造
される。 【００５５】この構造の素子によれば、高濃度のｐ型不
純物層５４はソース領域５７およびドレイン領域５８に
接していないため、拡散層耐圧を劣化することなく、ｐ
型不純物層５４の濃度を上限なく高くすることができ、
これにより短チャネル効果の抑制効果が飛躍的に増大
し、しかも、拡散層容量は低減化できる。 【００５６】本参考例ではＮＭＯＳについて説明してい
るが、ＰＭＯＳについても同様に製造することができ
る。また、チャネル領域である不純物層の濃度は、凸部
５２側面にあるゲート電極に印加される電圧によって凸
部５２全体が完全に空乏化する濃度であればよい。ま
た、本参考例では、凸部５２に形成にエッチング法を用
いているが、エピタキシャル成長により形成してもよ
い。この場合、ｐ型不純物層５４として、ｐ型ドープド
エピタキシャル層を用いてもよい。 【００５７】本参考例においては、凸部５２を形成する
際に、例えば、図１８に示すように、１００°の順テー
パを付けることが好ましい。これにより、ゲート電極５
６を形成した後に凸部５２側面にゲート電極が残存する
ことを防止し、ゲート電極５６同士の短絡を防止するこ
とができる。 【００５８】本参考例では、参考例３に示すコンタクト
配線を形成することもできる。ただし、この場合には、
コンタクトによるドレイン領域と半導体基板との間のジ
ャンクション耐圧が低下しないような構造にすることが
必要である。 【００５９】本参考例において、比較的高い不純物濃度
の領域は、ゲート電極よりも下方の素子領域に形成され
ていることが好ましい。ゲート電極よりも下方とは、素
子分離領域となるフィールド酸化膜の上面よりも下方の
ことをいう。また、チャネル領域より高い不純物濃度の
領域の不純物濃度は、パンチスルー等の短チャネル効果
を抑制する条件を満たすことが必要であり、一方、チャ
ネル領域の不純物濃度は、ゲート電圧により完全に空乏
化するように低濃度にする必要がある。 【００６０】本参考例においては、凸部のチャネル領域
の下部に素子領域中に比較的高い不純物濃度の領域を有
することを特徴としている。したがって、チャネル領域
は完全に空乏化し、短チャネル効果が抑制され、キャリ
アの移動度が向上することはもちろん、前記高い不純物
濃度の領域により、ソース領域−ドレイン領域間のパン
チスルー耐圧を向上させることができる。 【００６１】（実施例） 図１９（Ａ）は本発明にかかる半導体装置（ＭＯＳ形ト
ランジスタ）の一実施例を示す斜視図である。また、図
１９（Ｂ）および図１９（Ｃ）は、それぞれ図１７
（Ａ）のXIXB−XIXB線およびXIXC−XIXC線に沿う断面図
である。 【００６２】図中６１は凸部６２を有する半導体基板を
示す。半導体基板６１上には、ゲート絶縁膜６３を介し
てゲート電極６４が形成されている。ゲート電極６４に
は、凸部６２に形成された拡散層に達する開口部６５が
形成されており、その領域がドレイン領域６６となって
いる。さらに、チャネル領域６７を挟んでソース領域６
８が形成されている。 【００６３】このような構造の素子は図２０（Ａ）〜図
２０（Ｃ）にしたがって製造することができる。すなわ
ち、図２０（Ａ）に示すように、半導体基板６１である
１×１０16cm-3のｐ型不純物を有するシリコン基板の
（１００）表面上に、周知の電子線露光法を用いて、チ
ャネル領域となる幅０．２５μｍ、長さ１．５μｍの領
域にレジスト層を形成した後、ＲＩＥ法により、高さ
０．５μｍのシリコン凸部６２を形成する。次いで、図
２０（Ｂ）に示すように、半導体基板６１上に熱酸化に
より、ゲート酸化膜６３として厚さ１０nmのシリコン酸
化膜を形成し、さらに、その上にゲート電極６４として
リンをドープしたポリシリコン膜を形成し、電子線露光
によりパターニングした。この状態でゲート電極６４は
チャネル領域のみならず、ドレイン領域６６の側面に
も、ポリシリコン膜を残存させている。 【００６４】次いで、図２０（Ｃ）に示すように、ドレ
イン領域６６上のポリシリコン膜にＲＩＥ法により開口
部６５を形成し、加速電圧５０ｋＶ、ドーズ量２×１０
15cm-3でヒ素をイオン注入し、９００℃、１時間のアニ
ール処理を施すことにより、深さ０．２μｍのソース領
域６８およびドレイン領域６６を形成する。その後、ソ
ース領域６８、ドレイン領域６６、およびゲート電極６
４に対するコンタクトホールおよびコンタクト配線を電
子線露光法を用いて形成する。このとき、凸部６２の幅
ＷはＷ≦２√２（εS・φF／ｑ・Ｎsub）1/2（式中、ｑ
は電子電荷（クーロン）、φFは半導体基板のフェルミ
準位（ｅＶ）、εSは半導体基板の誘電率（ファラッド
／cm）、およびＮsubは半導体基板の不純物濃度（c
m-3）である。）を満足するように設定する。 【００６５】このように、本実施例においては、ドレイ
ン領域６６の側面にもゲート電極６４が形成され、凸形
状の素子領域の幅Ｗが素子領域の幅Ｗを上式を満足す
る。したがって、チャネル領域はすべて空乏化するのは
もちろん、ドレイン領域の側部に電気力線をシールドす
る電極を形成しているので、ドレイン領域から伸びる電
気力線はソース領域方向に伸びず、ほとんど側部の電極
で終端する。その結果、ドレイン電位によるチャネル領
域の電位の低下は抑えられ、短チャネル効果を効果的に
抑制することができる。 【００６６】上記のようにして作製された素子および従
来の素子の短チャネル効果を測定したところ、従来のも
のがチャネル長０．４μｍで短チャネル効果による閾値
の低下がみられたのに対し、本発明のものはチャネル長
０．２５μｍまで短チャネル効果による閾値の低下は見
られなかった。 【００６７】本実施例では、凸部５２の幅Ｗを０．２μ
ｍとし、ゲート絶縁膜６３の膜厚を１０nmにしている。
凸部６２の幅Ｗをさらに狭くするか、あるいはゲート絶
縁膜６３の膜厚をさらに薄くすることにより、短チャネ
ル効果の抑制はさらに短いチャネル長まで及ぶことは明
かである。 【００６８】図２１は本発明にかかる半導体装置の他の
実施例を示す斜視図である。この構造は、ＲＩＥによる
ゲート電極６４の側面残りを利用している。すなわち、
ゲート電極上にマスクパターンを設け、ＲＩＥ等の通常
の異方性エッチングを用い、異方性エッチングの条件を
適宜選定することにより、ドレイン領域６６の凸部６２
の側面にゲート電極６９を残しながらゲート電極６４を
形成できる。この場合、ソース領域６８の凸部６２の側
面にもゲート電極６９が形成されるが、短チャネル効果
を抑える意味からは特に問題はない。 【００６９】なお、本発明は、上記した実施例に限定さ
れず、ＰチャネルＭＯＳＦＥＴ、ＮチャネルＭＯＳＦＥ
Ｔのいずれに対しても適用可能である他、種々変形して
実施可能であることはいうまでもない。 【００７０】また、本発明は、例えば、半導体メモリ装
置のセル部分等において狭チャネル幅が要求される領域
に有効に適用することができる。この場合、基板として
ＳＯＩ基板を用い、メモリセル部分に本発明にかかる素
子を用い、周辺素子部に部分空乏化素子を適用すること
により、高密度で高速動作する半導体装置を実現するこ
とができる。 【００７１】本発明の半導体装置は、凸形トランジスタ
においてソース領域およびドレイン領域のうち少なくと
も高電位を印加する領域の側部に絶縁膜を介して一定電
位に保持された電極が形成され、凸形状の素子領域の幅
ＷがＷ≦２√２（εS・φF／ｑ・Ｎsub）1/2（式中、ｑ
は電子電荷（クーロン）、φFは半導体基板のフェルミ
準位（ｅＶ）、εSは半導体基板の誘電率（ファラッド
／cm）、およびＮsubは半導体基板の不純物濃度（c
m-3）である。）を満足するので、微細かつ駆動力の大
きいトランジスタを実現でき、高密度かつ高性能の集積
回路を実現することができる。
【図面の簡単な説明】
【図１】（Ａ）〜（Ｃ）は参考例１にかかる半導体装置
の製造工程を説明するための断面図。 【図２】（Ａ），（Ｂ）は参考例１にかかる半導体装置
の製造工程を説明するための断面図。 【図３】（Ａ），（Ｂ）は参考例１にかかる半導体装置
の製造工程を説明するための断面図。 【図４】図２（Ｂ）のIV−IV線に沿う断面図。 【図５】図３（Ｂ）のＶ−Ｖ線に沿う断面図。 【図６】チャネル長と閾電圧との関係を示すグラフ。 【図７】チャネル長とサブスレッショールド係数との関
係を示すグラフ。 【図８】（Ａ）は参考例２にかかる半導体装置の一形態
を示す断面図、（Ｂ）は（Ａ）に示す半導体装置の凸部
における空乏領域の広がりを示す図。 【図９】（Ａ）〜（Ｃ）はドレイン電流−ゲート電圧特
性を示す特性図。 【図１０】参考例２にかかる半導体装置の他の形態を示
す断面図。 【図１１】参考例２にかかる半導体装置の他の形態を示
す断面図。 【図１２】参考例２にかかる半導体装置の他の形態を示
す断面図。 【図１３】（Ａ）〜（Ｄ）は図１２に示す半導体装置の
製造工程図。 【図１４】参考例３の半導体装置を示す断面図。 【図１５】（Ａ），（Ｂ）は参考例３の半導体装置を示
す断面図。 【図１６】（Ａ）は従来の半導体装置の正常なコンタク
ト状態を示す断面図、（Ｂ）は従来の半導体装置のずれ
がある場合のコンタクト状態を示す断面図。 【図１７】参考例４にかかる半導体装置の実施形態を示
す断面図。 【図１８】図１７に示す素子の凸部のテーパーを説明す
るための図。 【図１９】（Ａ）は本発明にかかる半導体装置の実施形
態を示す斜視図、（Ｂ）は（Ａ）のXIXB−XIXB線に沿う
断面図、（Ｃ）は（Ａ）のXIXC−XIXC線に沿う断面図。 【図２０】（Ａ）〜（Ｃ）は図１９に示す半導体装置の
製造工程を説明するための図。 【図２１】本発明にかかる半導体装置の実施形態を示す
斜視図。 【図２２】従来の半導体装置を示す断面図。 【図２３】（Ａ）は従来の半導体装置を示す斜視図、
（Ｂ）は（Ａ）のXXIIIB−XXIIIB線に沿う断面図。 【符号の説明】 １…シリコン基板、２，４，８，３１，３２…シリコン
酸化膜、３，１５…ポリシリコン膜、５，１２…レジス
ト膜、６，６５…開口部、７…素子分離溝、９…ＳｉＯ
2 、１０…凸型シリコン部、１１，１４…熱酸化膜、１
３…高濃度不純物領域、１６…ドレイン電極、２１，５
１，６１…半導体基板、２２…凹部、２３，５２，６２
…凸部、２４，５３…絶縁膜、２５ａ，２５ｂ，２８
ａ，２８ｂ，３０ａ，３０ｂ，５５，６３…ゲート絶縁
膜、２６，２９ａ，２９ｂ，５６，６４…ゲート電極、
２７…コーナー部、３３…レジスト層、３４…タングス
テンシリサイド膜、４１…層間絶縁膜、４２…コンタク
トが形成される領域、４３…コンタクト配線層、４４…
領域、５４…ｐ型不純物層、５７，６８…ソース領域、
５８，６６…ドレイン領域、６７…チャネル領域。
の製造工程を説明するための断面図。 【図２】（Ａ），（Ｂ）は参考例１にかかる半導体装置
の製造工程を説明するための断面図。 【図３】（Ａ），（Ｂ）は参考例１にかかる半導体装置
の製造工程を説明するための断面図。 【図４】図２（Ｂ）のIV−IV線に沿う断面図。 【図５】図３（Ｂ）のＶ−Ｖ線に沿う断面図。 【図６】チャネル長と閾電圧との関係を示すグラフ。 【図７】チャネル長とサブスレッショールド係数との関
係を示すグラフ。 【図８】（Ａ）は参考例２にかかる半導体装置の一形態
を示す断面図、（Ｂ）は（Ａ）に示す半導体装置の凸部
における空乏領域の広がりを示す図。 【図９】（Ａ）〜（Ｃ）はドレイン電流−ゲート電圧特
性を示す特性図。 【図１０】参考例２にかかる半導体装置の他の形態を示
す断面図。 【図１１】参考例２にかかる半導体装置の他の形態を示
す断面図。 【図１２】参考例２にかかる半導体装置の他の形態を示
す断面図。 【図１３】（Ａ）〜（Ｄ）は図１２に示す半導体装置の
製造工程図。 【図１４】参考例３の半導体装置を示す断面図。 【図１５】（Ａ），（Ｂ）は参考例３の半導体装置を示
す断面図。 【図１６】（Ａ）は従来の半導体装置の正常なコンタク
ト状態を示す断面図、（Ｂ）は従来の半導体装置のずれ
がある場合のコンタクト状態を示す断面図。 【図１７】参考例４にかかる半導体装置の実施形態を示
す断面図。 【図１８】図１７に示す素子の凸部のテーパーを説明す
るための図。 【図１９】（Ａ）は本発明にかかる半導体装置の実施形
態を示す斜視図、（Ｂ）は（Ａ）のXIXB−XIXB線に沿う
断面図、（Ｃ）は（Ａ）のXIXC−XIXC線に沿う断面図。 【図２０】（Ａ）〜（Ｃ）は図１９に示す半導体装置の
製造工程を説明するための図。 【図２１】本発明にかかる半導体装置の実施形態を示す
斜視図。 【図２２】従来の半導体装置を示す断面図。 【図２３】（Ａ）は従来の半導体装置を示す斜視図、
（Ｂ）は（Ａ）のXXIIIB−XXIIIB線に沿う断面図。 【符号の説明】 １…シリコン基板、２，４，８，３１，３２…シリコン
酸化膜、３，１５…ポリシリコン膜、５，１２…レジス
ト膜、６，６５…開口部、７…素子分離溝、９…ＳｉＯ
2 、１０…凸型シリコン部、１１，１４…熱酸化膜、１
３…高濃度不純物領域、１６…ドレイン電極、２１，５
１，６１…半導体基板、２２…凹部、２３，５２，６２
…凸部、２４，５３…絶縁膜、２５ａ，２５ｂ，２８
ａ，２８ｂ，３０ａ，３０ｂ，５５，６３…ゲート絶縁
膜、２６，２９ａ，２９ｂ，５６，６４…ゲート電極、
２７…コーナー部、３３…レジスト層、３４…タングス
テンシリサイド膜、４１…層間絶縁膜、４２…コンタク
トが形成される領域、４３…コンタクト配線層、４４…
領域、５４…ｐ型不純物層、５７，６８…ソース領域、
５８，６６…ドレイン領域、６７…チャネル領域。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 寺内 衛
神奈川県川崎市幸区小向東芝町１番地
株式会社東芝研究開発センター内
(72)発明者 川中 繁
神奈川県川崎市幸区小向東芝町１番地
株式会社東芝研究開発センター内
(56)参考文献 特開 平６−302818（ＪＰ，Ａ)
特開 平２−125667（ＪＰ，Ａ)
特開 平６−302815（ＪＰ，Ａ)
特開 平５−136403（ＪＰ，Ａ)
特開 平４−44273（ＪＰ，Ａ)
特開 平５−82783（ＪＰ，Ａ)
特開 平５−21791（ＪＰ，Ａ)
特開 昭62−156872（ＪＰ，Ａ)
特開 昭56−42372（ＪＰ，Ａ)
特開 昭62−229880（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 29/78
H01L 21/336
Claims (1)
- (57)【特許請求の範囲】 【請求項１】 凸形状の半導体素子領域を有する基板
と、 前記素子領域の上面および側面にゲート絶縁膜を介して
形成されたゲート電極と、 前記ゲート電極を挟んで前記素子領域の上面にチャネル
領域を形成するように設けられたソース領域およびドレ
イン領域とを具備し、 前記ドレイン領域の側部に絶縁膜を介して一定電位に保
持された電極が形成され、前記凸形状の素子領域の幅Ｗ
が以下の式（Ｉ）を満足することを特徴とする半導体装
置。 Ｗ≦２√２（εS・φF／ｑ・Ｎsub）1/2…（Ｉ） （式中、ｑは電子電荷（クーロン）、φFは半導体基板
のフェルミ準位（ｅＶ）、εSは半導体基板の誘電率
（ファラッド／cm）、およびＮsubは半導体基板の不純
物濃度（cm-3）である。）
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23250695A JP3378414B2 (ja) | 1994-09-14 | 1995-09-11 | 半導体装置 |
| US08/527,636 US5844278A (en) | 1994-09-14 | 1995-09-13 | Semiconductor device having a projecting element region |
| KR1019950030002A KR0170468B1 (ko) | 1994-09-14 | 1995-09-14 | 반도체 장치 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22063294 | 1994-09-14 | ||
| JP6-220632 | 1994-09-14 | ||
| JP23250695A JP3378414B2 (ja) | 1994-09-14 | 1995-09-11 | 半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002235089A Division JP2003124463A (ja) | 1994-09-14 | 2002-08-12 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08139325A JPH08139325A (ja) | 1996-05-31 |
| JP3378414B2 true JP3378414B2 (ja) | 2003-02-17 |
Family
ID=26523821
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23250695A Expired - Lifetime JP3378414B2 (ja) | 1994-09-14 | 1995-09-11 | 半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5844278A (ja) |
| JP (1) | JP3378414B2 (ja) |
| KR (1) | KR0170468B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104854685A (zh) * | 2012-12-17 | 2015-08-19 | 美商新思科技有限公司 | 提高纳米线和finfet的ion/ioff比率 |
Families Citing this family (95)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5940691A (en) | 1997-08-20 | 1999-08-17 | Micron Technology, Inc. | Methods of forming SOI insulator layers and methods of forming transistor devices |
| DE19853268C2 (de) | 1998-11-18 | 2002-04-11 | Infineon Technologies Ag | Feldeffektgesteuerter Transistor und Verfahren zu dessen Herstellung |
| JP4044276B2 (ja) * | 2000-09-28 | 2008-02-06 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US6472258B1 (en) * | 2000-11-13 | 2002-10-29 | International Business Machines Corporation | Double gate trench transistor |
| DE10131276B4 (de) | 2001-06-28 | 2007-08-02 | Infineon Technologies Ag | Feldeffekttransistor und Verfahren zu seiner Herstellung |
| TWI261358B (en) * | 2002-01-28 | 2006-09-01 | Semiconductor Energy Lab | Semiconductor device and method of manufacturing the same |
| US7749818B2 (en) * | 2002-01-28 | 2010-07-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| KR100458288B1 (ko) * | 2002-01-30 | 2004-11-26 | 한국과학기술원 | 이중-게이트 ＦｉｎＦＥＴ 소자 및 그 제조방법 |
| KR100420070B1 (ko) * | 2002-02-01 | 2004-02-25 | 한국과학기술원 | 이중-게이트 플래쉬 메모리소자 및 그 제조방법 |
| US6906343B2 (en) * | 2002-03-26 | 2005-06-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device |
| US6821834B2 (en) * | 2002-12-04 | 2004-11-23 | Yoshiyuki Ando | Ion implantation methods and transistor cell layout for fin type transistors |
| JP2004214413A (ja) | 2002-12-27 | 2004-07-29 | Toshiba Corp | 半導体装置 |
| US7148526B1 (en) * | 2003-01-23 | 2006-12-12 | Advanced Micro Devices, Inc. | Germanium MOSFET devices and methods for making same |
| JP2004281782A (ja) | 2003-03-17 | 2004-10-07 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2005005465A (ja) * | 2003-06-11 | 2005-01-06 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
| KR100843244B1 (ko) | 2007-04-19 | 2008-07-02 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
| KR100476940B1 (ko) * | 2003-06-20 | 2005-03-16 | 삼성전자주식회사 | 기판으로부터 수직으로 연장된 게이트 채널을 갖는디램기억 셀 및 그 제조방법 |
| US7456476B2 (en) | 2003-06-27 | 2008-11-25 | Intel Corporation | Nonplanar semiconductor device with partially or fully wrapped around gate electrode and methods of fabrication |
| US6909151B2 (en) | 2003-06-27 | 2005-06-21 | Intel Corporation | Nonplanar device with stress incorporation layer and method of fabrication |
| JP2005045245A (ja) * | 2003-07-18 | 2005-02-17 | Interuniv Micro Electronica Centrum Vzw | マルチゲート半導体デバイスおよびそれを形成するための方法 |
| EP1498958B1 (en) * | 2003-07-18 | 2014-10-15 | Imec | Method for forming a mutiple gate semiconductor device |
| KR100487567B1 (ko) * | 2003-07-24 | 2005-05-03 | 삼성전자주식회사 | 핀 전계효과 트랜지스터 형성 방법 |
| US6970373B2 (en) * | 2003-10-02 | 2005-11-29 | Intel Corporation | Method and apparatus for improving stability of a 6T CMOS SRAM cell |
| KR100506460B1 (ko) * | 2003-10-31 | 2005-08-05 | 주식회사 하이닉스반도체 | 반도체소자의 트랜지스터 및 그 형성방법 |
| KR100521384B1 (ko) * | 2003-11-17 | 2005-10-12 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
| US7385247B2 (en) * | 2004-01-17 | 2008-06-10 | Samsung Electronics Co., Ltd. | At least penta-sided-channel type of FinFET transistor |
| KR100577562B1 (ko) | 2004-02-05 | 2006-05-08 | 삼성전자주식회사 | 핀 트랜지스터 형성방법 및 그에 따른 구조 |
| KR100526889B1 (ko) * | 2004-02-10 | 2005-11-09 | 삼성전자주식회사 | 핀 트랜지스터 구조 |
| KR100598099B1 (ko) * | 2004-02-24 | 2006-07-07 | 삼성전자주식회사 | 다마신 게이트를 갖는 수직 채널 핀 전계효과 트랜지스터 및 그 제조방법 |
| US7154118B2 (en) | 2004-03-31 | 2006-12-26 | Intel Corporation | Bulk non-planar transistor having strained enhanced mobility and methods of fabrication |
| KR20050108916A (ko) * | 2004-05-14 | 2005-11-17 | 삼성전자주식회사 | 다마신 공정을 이용한 핀 전계 효과 트랜지스터의 형성 방법 |
| KR100618827B1 (ko) * | 2004-05-17 | 2006-09-08 | 삼성전자주식회사 | ＦｉｎＦＥＴ을 포함하는 반도체 소자 및 그 제조방법 |
| US7579280B2 (en) | 2004-06-01 | 2009-08-25 | Intel Corporation | Method of patterning a film |
| KR100560818B1 (ko) * | 2004-06-02 | 2006-03-13 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
| JP4675585B2 (ja) * | 2004-06-22 | 2011-04-27 | シャープ株式会社 | 電界効果トランジスタ |
| US7042009B2 (en) | 2004-06-30 | 2006-05-09 | Intel Corporation | High mobility tri-gate devices and methods of fabrication |
| KR100545863B1 (ko) | 2004-07-30 | 2006-01-24 | 삼성전자주식회사 | 핀 구조물을 갖는 반도체 장치 및 이를 제조하는 방법 |
| US7348284B2 (en) | 2004-08-10 | 2008-03-25 | Intel Corporation | Non-planar pMOS structure with a strained channel region and an integrated strained CMOS flow |
| US7332439B2 (en) | 2004-09-29 | 2008-02-19 | Intel Corporation | Metal gate transistors with epitaxial source and drain regions |
| US7422946B2 (en) | 2004-09-29 | 2008-09-09 | Intel Corporation | Independently accessed double-gate and tri-gate transistors in same process flow |
| US7361958B2 (en) | 2004-09-30 | 2008-04-22 | Intel Corporation | Nonplanar transistors with metal gate electrodes |
| KR100583391B1 (ko) * | 2004-10-14 | 2006-05-26 | 한국과학기술원 | 이층 구조로 된 핀 전계 효과 트랜지스터 및 씨모스인버터의 형성 방법 및 그 구조 |
| US20060086977A1 (en) | 2004-10-25 | 2006-04-27 | Uday Shah | Nonplanar device with thinned lower body portion and method of fabrication |
| KR100612718B1 (ko) * | 2004-12-10 | 2006-08-17 | 경북대학교 산학협력단 | 안장형 플래시 메모리 소자 및 제조방법 |
| KR100689211B1 (ko) * | 2004-12-11 | 2007-03-08 | 경북대학교 산학협력단 | 안장형 엠오에스 소자 |
| JP4074292B2 (ja) * | 2005-01-17 | 2008-04-09 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US7518196B2 (en) | 2005-02-23 | 2009-04-14 | Intel Corporation | Field effect transistor with narrow bandgap source and drain regions and method of fabrication |
| US20060202266A1 (en) | 2005-03-14 | 2006-09-14 | Marko Radosavljevic | Field effect transistor with metal source/drain regions |
| KR100610421B1 (ko) * | 2005-03-25 | 2006-08-08 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| JP4551811B2 (ja) * | 2005-04-27 | 2010-09-29 | 株式会社東芝 | 半導体装置の製造方法 |
| US7858481B2 (en) | 2005-06-15 | 2010-12-28 | Intel Corporation | Method for fabricating transistor with thinned channel |
| US7547637B2 (en) | 2005-06-21 | 2009-06-16 | Intel Corporation | Methods for patterning a semiconductor film |
| US7279375B2 (en) | 2005-06-30 | 2007-10-09 | Intel Corporation | Block contact architectures for nanoscale channel transistors |
| US7402875B2 (en) | 2005-08-17 | 2008-07-22 | Intel Corporation | Lateral undercut of metal gate in SOI device |
| JP4921755B2 (ja) * | 2005-09-16 | 2012-04-25 | 株式会社東芝 | 半導体装置 |
| US20070090416A1 (en) | 2005-09-28 | 2007-04-26 | Doyle Brian S | CMOS devices with a single work function gate electrode and method of fabrication |
| US7479421B2 (en) | 2005-09-28 | 2009-01-20 | Intel Corporation | Process for integrating planar and non-planar CMOS transistors on a bulk substrate and article made thereby |
| US7485503B2 (en) | 2005-11-30 | 2009-02-03 | Intel Corporation | Dielectric interface for group III-V semiconductor device |
| US7402856B2 (en) * | 2005-12-09 | 2008-07-22 | Intel Corporation | Non-planar microelectronic device having isolation element to mitigate fringe effects and method to fabricate same |
| US7439588B2 (en) * | 2005-12-13 | 2008-10-21 | Intel Corporation | Tri-gate integration with embedded floating body memory cell using a high-K dual metal gate |
| US7512017B2 (en) * | 2005-12-21 | 2009-03-31 | Intel Corporation | Integration of planar and tri-gate devices on the same substrate |
| US7525160B2 (en) | 2005-12-27 | 2009-04-28 | Intel Corporation | Multigate device with recessed strain regions |
| US7396711B2 (en) | 2005-12-27 | 2008-07-08 | Intel Corporation | Method of fabricating a multi-cornered film |
| US20070148926A1 (en) * | 2005-12-28 | 2007-06-28 | Intel Corporation | Dual halo implant for improving short channel effect in three-dimensional tri-gate transistors |
| US20070235763A1 (en) * | 2006-03-29 | 2007-10-11 | Doyle Brian S | Substrate band gap engineered multi-gate pMOS devices |
| US7407847B2 (en) * | 2006-03-31 | 2008-08-05 | Intel Corporation | Stacked multi-gate transistor design and method of fabrication |
| US7425500B2 (en) * | 2006-03-31 | 2008-09-16 | Intel Corporation | Uniform silicide metal on epitaxially grown source and drain regions of three-dimensional transistors |
| US7449373B2 (en) | 2006-03-31 | 2008-11-11 | Intel Corporation | Method of ion implanting for tri-gate devices |
| US8143646B2 (en) | 2006-08-02 | 2012-03-27 | Intel Corporation | Stacking fault and twin blocking barrier for integrating III-V on Si |
| US7435683B2 (en) * | 2006-09-15 | 2008-10-14 | Intel Corporation | Apparatus and method for selectively recessing spacers on multi-gate devices |
| US20080097346A1 (en) * | 2006-09-19 | 2008-04-24 | Alcon, Inc. | Trocar cannula |
| US7700470B2 (en) | 2006-09-22 | 2010-04-20 | Intel Corporation | Selective anisotropic wet etching of workfunction metal for semiconductor devices |
| US7611936B2 (en) * | 2007-05-11 | 2009-11-03 | Freescale Semiconductor, Inc. | Method to control uniformity/composition of metal electrodes, silicides on topography and devices using this method |
| US20080315310A1 (en) * | 2007-06-19 | 2008-12-25 | Willy Rachmady | High k dielectric materials integrated into multi-gate transistor structures |
| JP5069070B2 (ja) * | 2007-09-27 | 2012-11-07 | ラピスセミコンダクタ株式会社 | 半導体装置の製造方法 |
| JP5159413B2 (ja) * | 2008-04-24 | 2013-03-06 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US8362566B2 (en) | 2008-06-23 | 2013-01-29 | Intel Corporation | Stress in trigate devices using complimentary gate fill materials |
| US20100155801A1 (en) * | 2008-12-22 | 2010-06-24 | Doyle Brian S | Integrated circuit, 1T-1C embedded memory cell containing same, and method of manufacturing 1T-1C memory cell for embedded memory application |
| US7999298B2 (en) * | 2008-12-30 | 2011-08-16 | Intel Corporation | Embedded memory cell and method of manufacturing same |
| CN102349133A (zh) | 2009-01-12 | 2012-02-08 | 台湾积体电路制造股份有限公司 | 半导体器件及半导体器件的制造方法 |
| US7948307B2 (en) * | 2009-09-17 | 2011-05-24 | International Business Machines Corporation | Dual dielectric tri-gate field effect transistor |
| US8785286B2 (en) | 2010-02-09 | 2014-07-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Techniques for FinFET doping |
| JP5714831B2 (ja) * | 2010-03-18 | 2015-05-07 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP5172893B2 (ja) * | 2010-04-23 | 2013-03-27 | 株式会社東芝 | トランジスタの製造方法 |
| JP5718585B2 (ja) * | 2010-05-19 | 2015-05-13 | ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． | 半導体装置及びその製造方法、並びにデータ処理システム |
| JP2011054985A (ja) * | 2010-10-28 | 2011-03-17 | Sharp Corp | 電界効果トランジスタの製造方法 |
| US20130011986A1 (en) * | 2011-07-08 | 2013-01-10 | Huajie Zhou | Method for Manufacturing Full Silicide Metal Gate Bulk Silicon Multi-Gate Fin Field Effect Transistors |
| US20140103437A1 (en) * | 2012-10-15 | 2014-04-17 | Gold Standard Simulations Ltd. | Random Doping Fluctuation Resistant FinFET |
| CN103811343B (zh) * | 2012-11-09 | 2016-12-21 | 中国科学院微电子研究所 | FinFET及其制造方法 |
| WO2014142856A1 (en) | 2013-03-14 | 2014-09-18 | Intel Corporation | Leakage reduction structures for nanowire transistors |
| JP6171250B2 (ja) * | 2013-06-28 | 2017-08-02 | 住友電工デバイス・イノベーション株式会社 | 半導体装置 |
| US9847404B2 (en) | 2013-07-06 | 2017-12-19 | Semiwise Limited | Fluctuation resistant FinFET |
| KR102287398B1 (ko) | 2015-01-14 | 2021-08-06 | 삼성전자주식회사 | 반도체 장치 |
| US9806154B2 (en) * | 2015-01-20 | 2017-10-31 | Taiwan Semiconductor Manufacturing Company Ltd. | FinFET structure and method for manufacturing thereof |
| WO2018122659A1 (en) * | 2016-12-27 | 2018-07-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2582794B2 (ja) * | 1987-08-10 | 1997-02-19 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JP2768719B2 (ja) * | 1988-11-21 | 1998-06-25 | 株式会社日立製作所 | 半導体装置及び半導体記憶装置 |
| JP3015679B2 (ja) * | 1993-09-01 | 2000-03-06 | 株式会社東芝 | 半導体装置およびその製造方法 |
| US5413949A (en) * | 1994-04-26 | 1995-05-09 | United Microelectronics Corporation | Method of making self-aligned MOSFET |
-
1995
- 1995-09-11 JP JP23250695A patent/JP3378414B2/ja not_active Expired - Lifetime
- 1995-09-13 US US08/527,636 patent/US5844278A/en not_active Expired - Lifetime
- 1995-09-14 KR KR1019950030002A patent/KR0170468B1/ko active IP Right Grant
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104854685A (zh) * | 2012-12-17 | 2015-08-19 | 美商新思科技有限公司 | 提高纳米线和finfet的ion/ioff比率 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR960012562A (ko) | 1996-04-20 |
| JPH08139325A (ja) | 1996-05-31 |
| US5844278A (en) | 1998-12-01 |
| KR0170468B1 (ko) | 1999-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3378414B2 (ja) | 半導体装置 | |
| US7256458B2 (en) | Doubly asymmetric double gate transistor structure | |
| US7687365B2 (en) | CMOS structure for body ties in ultra-thin SOI (UTSOI) substrates | |
| US6492212B1 (en) | Variable threshold voltage double gated transistors and method of fabrication | |
| JP4453960B2 (ja) | ダブル・ゲート・トランジスタおよび製法 | |
| JP3462301B2 (ja) | 半導体装置及びその製造方法 | |
| US6879009B2 (en) | Integrated circuit with MOSFETS having bi-layer metal gate electrodes | |
| KR100366965B1 (ko) | 소스-드레인 확산에 대해 자기 정렬된, 게이트를 통한 절연체 상 실리콘 상보형 모스 바디 콘택트 | |
| US6538278B1 (en) | CMOS integrated circuit having PMOS and NMOS devices with different gate dielectric layers | |
| TWI390666B (zh) | 絕緣體上半導體裝置之製造方法 | |
| US6479866B1 (en) | SOI device with self-aligned selective damage implant, and method | |
| JP3396186B2 (ja) | 活性ｆｅｔボディ・デバイス及びその製造方法 | |
| US6933183B2 (en) | Selfaligned source/drain FinFET process flow | |
| US20050124101A1 (en) | Oxide/nitride stacked in finfet spacer process | |
| KR20080058341A (ko) | 낮은 밀러 용량 및 향상된 구동 전류를 위한 단일 게이트상의 다중 저유전율 및 고유전율 게이트 산화막 | |
| US6335248B1 (en) | Dual workfunction MOSFETs with borderless diffusion contacts for high-performance embedded DRAM technology | |
| US6664150B2 (en) | Active well schemes for SOI technology | |
| KR20030050995A (ko) | 고집적 트랜지스터의 제조 방법 | |
| US20080286930A1 (en) | Nitride-encapsulated fet (nncfet) | |
| US6605843B1 (en) | Fully depleted SOI device with tungsten damascene contacts and method of forming same | |
| JP4491858B2 (ja) | 半導体装置の製造方法 | |
| JP2000012851A (ja) | 電界効果型トランジスタ及びその製造方法 | |
| US20030032227A1 (en) | MOSFET, semiconductor device using the same and production process therefor | |
| JP2003124463A (ja) | 半導体装置 | |
| JP2006196926A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071206 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081206 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091206 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091206 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101206 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111206 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121206 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121206 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131206 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |