AlGaN/GaN−HEMTに代表される窒化物半導体を用いたトランジスタは、ゲート絶縁膜を用いたMIS(Metal Insulator Semiconductor)構造とすることによってゲート電圧を正に印加することが可能となる。また、それによって、高出力化を実現することができる。
しかしながら、ゲート絶縁膜を用いるとゲート電極とチャネルとの距離が長くなるために相互コンダクタンスgmが低下してしまう。そのため、ゲート電極直下をリセス構造としてゲート電極とチャネルとの距離を短くすることが重要であり、ゲートリセスMIS構造が高出力化に有望な構造となる(例えば、特許文献1或いは特許文献2参照)。
また、GaN系半導体においてはゲート絶縁膜の材料として、Al2O3が最も用いられている。Al2O3はSiO2に比べてバンドギャップが広く高耐圧であり、比較的誘電率が高く、またGaNとのΔEcが大きいことがその理由である。ここで、図29を参照して、従来のAlGaN/GaNゲートリセスMISFETを説明する。
図29は、従来のAlGaN/GaNゲートリセスMISFETの概略的断面図であり、SiC基板101上にAlNバッファ層102を介して、i型GaN電子走行層103、n型AlGaN電子供給層104及びn型GaNキャップ層105を順次成膜する。なお、i型GaN電子走行層103とn型AlGaN電子供給層104との界面には二次元電子ガス層106が形成される。
次いで、ゲートリセス領域を形成してゲート絶縁膜として設けたAl2O3膜111を介してゲート電極114を設ける。一方、ゲート電極114から離れた両側にオーミックリセス領域を形成してソース電極118及びドレイン電極119を設けている。このように、ゲート電極114の直下をリセス構造としてゲート電極114と二次元電子ガス層106との距離を短くしているので、相互コンダクタンスgmを大きくすることができる。
このような、リセスMIS構造の作製方法としては2通りのプロセスに大別できる。一つはゲートファーストプロセスであり、ゲート絶縁膜およびゲート電極を設けた後にオーミック電極を形成する手法である。もう一つはオーミックファーストプロセスであり、オーミック電極を形成した後にゲート絶縁膜を成膜する。
この二つの方法を比較すると、ゲートファーストプロセスの方がゲート絶縁膜/半導体界面の準位が少なくすることができる。そのため、絶縁膜/半導体界面への電子トラップを抑制でき、閾値電圧シフトや電流コラプスを抑制できる。ここで、図30乃至図32を参照して、従来のゲートファーストプロセスによるAlGaN/GaNゲートリセスMISFETの製造工程を説明する。
まず、図30(a)に示すように、SiC基板101上に、AlNバッファ層102、i型GaN電子走行層103、n型AlGaN電子供給層104及びn型GaNキャップ層105を順次成膜する。次いで、図30(b)に示すように、レジストパターン107をマスクとしてn型GaNキャップ層105をエッチングするとともに、n型AlGaN電子供給層104の途中までエッチングしてオーミックリセス領域108を形成する。
次いで、図30(c)に示すように、レジストパターン107を除去したのち、新たなレジストパターン109を設けて、n型GaNキャップ層105とn型AlGaN電子供給層104の表面側をエッチングしてゲートリセス領域110を形成する。次いで、図31(d)に示すように、レジストパターン109を除去したのち、全面にゲート絶縁膜となるAl2O3膜111を成膜する。
次いで、図31(e)に示すように、レジストパターン112を設けたのち、Ni膜及びAu膜を順次堆積させてNi/Au膜113を形成する。この時、ゲートリセス領域110に堆積したNi/Au膜がゲート電極114となる。次いで、レジストパターン112とともにレジストパターン112上に堆積したNi/Au膜113をリフトオフする。
次いで、図31(f)に示すように、新たなレジストパターン115を設け、このレジストパターン115をマスクとしてオーミックリセス領域108に露出しているAl2O3膜111をエッチング除去する。
次いで、図32(g)に示すように、レジストパターン115を除去したのち、新たなレジストパターン116を設けてTi膜及びAl膜を順次成膜してTi/Al膜117を形成する。次いで、図32(h)に示すように、レジストパターン116とともにレジストパターン116上に堆積したTi/Al膜117をリフトオフする。次いで、窒素雰囲気中において550℃程度で熱処理し、Ti/Al膜117をn型AlGaN電子供給層104とオーミックコンタクトしてソース電極118及びドレイン電極119とする。以上によって、AlGaN/GaNゲートリセスMISFETの基本構造が完成する。なお、実際には、ソース電極118とドレイン電極119はゲート電極114を挟んで交互に配置されており、ゲート電極114は櫛歯状の電極構造になっている。
ここで、図1及び図2を参照して、本発明の実施の形態の化合物半導体装置を説明する。図1は、本発明の実施の形態の化合物半導体装置の製造工程の説明図であり、ここでは、ゲート電極形成後の工程を図示している。まず、図1(a)に示すように、基板11上に少なくとも窒化物キャリア走行層12及び窒化物キャリア供給層13を順に成膜する。なお、窒化物キャリア走行層12と窒化物キャリア供給層13との界面には二次元キャリアガス層15が形成される。
次いで、全面に第1の絶縁膜16を堆積したのち、ゲート形成領域を含む領域に堆積した第1の絶縁膜16を選択的に除去してゲート形成領域を含む領域を露出させる。次いで、ゲート形成領域を含む領域及び残存する第1の絶縁膜16を覆うように第1の絶縁膜16より誘電率が高い第2の絶縁膜17を堆積する。次いで、ゲート形成領域にゲート電極18を設ける。
第2の絶縁膜17としては、高誘電率であり、且つ、窒化物半導体とのΔEcが大きい酸化アルミニウム膜或いは酸化アルミニウムより誘電率の高い絶縁膜、例えば、酸化ハフニウム(HfO2)を用いる。
また、第1の絶縁膜16の条件としては、
(1)窒化物半導体にほとんどダメージを与えることなく成膜できること、
(2)パターニング(加工)が可能であること、
(3)BCl3によるエッチングレートが第2の絶縁膜18として用いるAl2O3或いはHfO2と同程度もしくはそれよりも小さいこと、
(4)窒化物半導体がエッチングされないフッ素系ガスを用いてエッチングができる
等が挙げられる。典型的には窒化珪素膜(SiN膜)、酸化珪素膜(SiO2膜)或いは酸窒化珪素膜(SiON膜)のいずれかを用いる。
次いで、図1(b)に示すように、レジストパターン19をマスクとして、ソース電極ドレイン電極を形成する電極形成領域20を覆う第2の絶縁膜17をドライエッチングする。次いで、図1(c)に示すように、電極形成領域20を覆う第1の絶縁膜16を選択的にエッチングする。なお、第1の絶縁膜16を堆積する工程の前に、電極形成領域20を予め掘り下げても良い。或いは、電極形成領域20を覆う第1の絶縁膜16を選択的に除去する工程の後に、電極形成領域20を掘り下げても良い。
この第2の絶縁膜17をドライエッチングする工程において、三塩化硼素(BCl3)を含む材料を用いても、下層に第1の絶縁膜16を設けているので、窒化物半導体がエッチングされることがない。また、第1の絶縁膜16を選択的にエッチングする工程において、フッ素系ガスを含むガスを用いたドライエッチングを用いることによって、第2の絶縁膜17のエッチング工程でマイクロトレンチが発生しても下地の窒化物半導体層がエッチンされることがない。
なお、基板11としては、SiC基板、サファイア基板、GaN基板或いはSi基板を用いることができる。また、基板11と窒化物キャリア走行層12の間にバッファ層を設けても良く、バッファ層としては、AlNバッファ層、GaNバッファ層、AlN低温バッファ層或いはGaN低温バッファ層を用いることができる。
窒化物キャリア走行層12としては、典型的にはi型GaN層であるが、i型InGaN等でも良い。また、窒化物キャリア供給層13としては、典型的にはn型AlGaN層であるが、窒化物キャリア走行層12がi型InGaN層の場合には、n型GaN層を用いても良い。さらには、正孔をキャリアとして用いる場合には、ドーパントとして、Siの代わりにMgをドープしてp型にすれば良い。
また、窒化物キャリア供給層13の成長表面側に予めn型GaN層等のキャップ層14を設けても良く、キャップ層14を設けることで窒化物キャリア供給層13の表面の酸化等を防止することができる。
以上の窒化物半導体層を成長させる場合には、有機金属気相成長(MOVPE:Metal Organic Vapor Phase Epitaxy)法を用いる。或いは、有機金属気相成長法の代わりに、分子線エピタキシー(MBE:Molecular Beam Epitaxy)法等を用いても良い。
有機金属気相成長法を用いる場合には、Al源としてトリメチルアルミニウムガス(TMAl)等を用い、Ga源としてトリメチルガリウムガス(TMGa)等を用い、N源としては、アンモニア(NH3)を用いる。アンモニアガスの流量は100sccm〜10000sccm程度とし、また、成長圧力は50Torr〜300Torr程度、成長温度は1000°〜1200°程度とする。Siのドーピング濃度は、1×1018cm−3〜1×1020cm−3程度とする。
なお、図1に示した本発明の実施の形態においては、ゲートリセス構造及びオーミックリセス構造を用いていないが、その一方の構造或いは両方の構造を併せて採用しても良いものであり、両方の構造を採用したものを図2を参照して説明する。図2は、本発明の実施の形態の他の化合物半導体装置の製造工程の説明図であり、ここでも、ゲート電極形成後の工程を図示している。まず、図2(a)に示すように、基板11上に少なくとも窒化物キャリア走行層12及び窒化物キャリア供給層13を順に成膜する。なお、窒化物キャリア走行層12と窒化物キャリア供給層13との界面には二次元キャリアガス層15が形成される。次いで、窒化物キャリア供給層13にゲートリセス領域を形成する。
次いで、全面に第1の絶縁膜16を堆積したのち、ゲートリセス領域を含む領域に堆積した第1の絶縁膜16を選択的に除去してゲートリセス領域を含む領域を露出させる。次いで、ゲートリセス領域を含む領域及び残存する第1の絶縁膜16を覆うように第1の絶縁膜16より誘電率が高い第2の絶縁膜17を堆積する。次いで、ゲートリセス領域及びその近傍を覆うようにゲート電極18を設ける。
次いで、図2(b)に示すように、レジストパターン19をマスクとして、ソース電極ドレイン電極を形成する電極形成領域20を覆う第2の絶縁膜17をドライエッチングする。次いで、図2(c)に示すように、電極形成領域20を覆う第1の絶縁膜16を選択的にエッチングする。なお、第1の絶縁膜16を堆積する工程の前に、電極形成領域20を予め掘り下げても良い。或いは、電極形成領域20を覆う第1の絶縁膜16を選択的に除去する工程の後に、電極形成領域20を掘り下げても良い。
このように、ゲートリセス構造及びオーミックリセス構造を採用しても、第2の絶縁膜17をBCl3でドライエッチングする工程において、下層に第1の絶縁膜16を設けているので、窒化物半導体がエッチングされることがない。また、第1の絶縁膜16を選択的にエッチングする工程において、フッ素系ガスを含むガスを用いたドライエッチングを用いることによって、第2の絶縁膜17のエッチング工程でマイクロトレンチが発生しても下地の窒化物半導体層がエッチンされることがない。
本発明の実施の形態においては、オーミック電極を形成する箇所において、第2の絶縁膜17の下に第1の絶縁膜16を介在させているので、マイクロトレンチが発生したとしても、その形状が窒化物半導体層に引き継がれることがない。その結果、従来のような窒化物半導体層にマイクロトレンチが導入されたゲートファーストプロセスと比較して、コンタクト抵抗(Ωcm2)を1桁程度低減することが可能になる。
次に、図3乃至図5を参照して、本発明の実施例1のAlGaN/GaNMISFETの製造工程を説明する。まず、図3(a)に示すように、成長用基板であるSiC基板21上に有機金属気相成長法により、厚さが100nmのAlNバッファ層22を成長させる。引き続いて、厚さが300nmのi型GaN電子走行層23、厚さが20nmでAl組成比が0.2のn型AlGaN電子供給層24及び厚さが5nmのn型GaNキャップ層を順次成長させる。この時、i型GaN電子走行層23とn型AlGaN電子供給層24の界面に二次元電子ガス層26が発生する。次いで、Arをイオン注入することにより、SiC基板21に達する素子分離領域(図示は省略)を形成する。
なお、成長条件の際の原料ガスとしてトリメチルアルミニウムガス(TMAl)、トリメチルガリウムガス(TMGa)、及びアンモニアガスの混合ガスを用いる。例えば、GaN層を成長させる場合には、TMGaを200sccm、アンモニアガスを4000sccmとし、成長圧力は100Torr、成長温度は1100℃とする。また、n型層を成長させる場合のn型不純物源としては、SiH4を用い、n型AlGaN電子供給層24のSi濃度は5×1018cm−3とし、n型GaNキャップ層25のSi濃度は5×1018cm−3とする。
次いで、図3(b)に示すように、CVD(化学気相成長)法を用いて厚さが50nmのSiN膜27を全面に堆積する。次いで、図3(c)に示すように、ゲート開口部に対応する開口部を有するレジストパターン28を設け、レジストパターン28をマスクとしてCF4ガスを用いてSiN膜27の露出部を除去してゲート開口部29を形成する。
次いで、図4(d)に示すように、レジストパターン28を除去したのち、ALD(Atomic Layer Deposition)法を用いて、ゲート絶縁膜となるAl2O3膜30を全面に設ける。Al2O3膜30の厚さは、厚くするとゲート電極により正の電圧を印加できるがgmは下がるため、厚さはデバイスの要求仕様によって決定されるが、ここでは、20nmとする。
次いで、図4(e)に示すように、ゲート形成領域を開口するレジストパターン31を設け、蒸着法を用いて、厚さが50nmのNi膜及び厚さが150nmのAu膜を順次成膜してNi/Au膜32を形成する。なお、この時、ゲート形成領域に堆積したNi/Au膜がゲート電極33となる。
次いで、図4(f)に示すように、レジストパターン31上に堆積したNi/Au膜32をレジストパターン31とともにリフトオフしたのち、オーミック電極形成領域を開口するレジストパターン34を設ける。次いで、レジストパターン34をマスクとしてBCl3を用いて露出するAl2O3膜30を除去する。なお、この時、SiN膜27にマイクロトレンチが発生する場合がある。
引き続いて、図5(g)に示すように、レジストパターン34をそのままマスクとして、CF4ガスを用いて露出しているSiN膜27を選択的に除去する。この時、AlGaN或いはGaNはフッ素系ガスでエッチングされないので、n型GaNキャップ層25の表面で停止する。
次いで、図5(h)に示すように、レジストパターン34を除去したのち、新たなレジストパターン35を設け、蒸着法を用いて厚さが20nmのTi膜及び厚さが200nmのAl膜を順次成膜してTi/Al膜36を形成する。
次いで、図5(i)に示すように、レジストパターン35上に堆積したTi/Al膜36をレジストパターン35とともにリフトオフする。次いで、窒素雰囲気中において550℃程度で熱処理し、Ti/Al膜36をn型GaNキャップ層25とオーミックコンタクトさせてソース電極37及びドレイン電極38とする。以上によって、本発明の実施例1のAlGaN/GaNMISFETの基本構造が完成する。なお、実際には、ソース電極37とドレイン電極38はゲート電極33を挟んで交互に配置されており、ゲート電極33は櫛歯状の電極構造になっている。
本発明の実施例1においては、ゲート電極形成後にソース電極及びドレイン電極を形成する際に、ゲート絶縁膜となるAl2O3膜の下にSiN膜を設けているので、マイクロトレンチが発生するとしてもSiN膜に発生する。そして、マイクロトレンチが発生したSiN膜をCF4でエッチングした場合、GaN及びAlGaNはエッチングされないので、GaN及びAlGaNにマイクロトレンチの形状が引き継がれることがない。その結果、マイクロトレンチに起因するオーミック抵抗の増加を防ぐことができる。また、ゲートファーストプロセスを適用しているので、オーミックファーストプロセスで作製するトランジスタよりも閾値電圧シフトを低減することができる。
なお、図6は本発明の実施例1のAlGaN/GaNゲートリセスMISFETの変形例の断面図であり、この変形例においては、n型GaNキャップ層を省略している。その他の構造及び製造工程は実施例1のAlGaN/GaNMISFETと全く同様である。
次に、図7乃至図10を参照して、本発明の実施例2のAlGaN/GaNMISFETの製造工程を説明する。まず、図7(a)に示すように、実施例1と同様に、成長用基板であるSiC基板21上に有機金属気相成長法により、厚さが100nmのAlNバッファ層22を成長させる。引き続いて、厚さが300nmのi型GaN電子走行層23、厚さが20nmでAl組成比が0.2のn型AlGaN電子供給層24及び厚さが5nmのn型GaNキャップ層を順次成長させる。この時、i型GaN電子走行層23とn型AlGaN電子供給層24の界面に二次元電子ガス層26が発生する。次いで、Arをイオン注入することにより、SiC基板21に達する素子分離領域(図示は省略)を形成する。
なお、成長条件の際の原料ガスとしてTMAl、TMGa、及びアンモニアガスの混合ガスを用いる。例えば、GaN層を成長させる場合には、TMGaを200sccm、アンモニアガスを4000sccmとし、成長圧力は100Torr、成長温度は1100℃とする。また、n型層を成長させる場合のn型不純物源としては、SiH4を用い、n型AlGaN電子供給層24のSi濃度は5×1018cm−3とし、n型GaNキャップ層25のSi濃度は5×1018cm−3とする。
次いで、図7(b)に示すように、オーミックリセス領域40に対応する開口部を有するレジストパターン39を設け、レジストパターン39をマスクとして露出部をCl2ガスを用いてエッチングしてオーミックリセス領域40を形成する。
次いで、図7(c)に示すように、レジストパターン39を除去したのち、CVD法を用いて厚さが50nmのSiN膜41を全面に堆積する。次いで、図8(d)に示すように、オーミックリセス領域(40)を完全に覆うようにレジストパターン42を設け、レジストパターン42をマスクとしてCF4ガスを用いてSiN膜41の露出部を除去してゲート開口部43を形成する。
次いで、図8(e)に示すように、レジストパターン42を除去したのち、ALD法を用いて、ゲート絶縁膜となるAl2O3膜44を全面に設ける。Al2O3膜44の厚さは、厚くするとゲート電極により正の電圧を印加できるがgmは下がるため、厚さはデバイスの要求仕様によって決定され、また、ゲートリセス深さとの兼ね合いにもなるが、ここでは、20nmとする。
次いで、図8(f)に示すように、ゲート形成領域を開口するレジストパターン45を設け、蒸着法を用いて、厚さが50nmのNi膜及び厚さが150nmのAu膜を順次成膜してNi/Au膜46を形成する。なお、この時、ゲート形成領域に堆積したNi/Au膜がゲート電極47となる。
次いで、図9(g)に示すように、レジストパターン45上に堆積したNi/Au膜46をレジストパターン45とともにリフトオフしたのち、オーミックリセス領域(40)を開口するレジストパターン48を設ける。次いで、レジストパターン48をマスクとしてBCl3を用いて露出するAl2O3膜44を除去する。なお、この時、SiN膜41にマイクロトレンチが発生する場合がある。
引き続いて、図9(h)に示すように、レジストパターン48をそのままマスクとして、CF4ガスを用いて露出しているSiN膜41を選択的に除去する。この時、AlGaNはフッ素系ガスでエッチングされないので、エッチングはオーミックリセス領域(40)の底面に露出するn型AlGaN電子供給層24の表面で停止する。
次いで、図10(i)に示すように、レジストパターン48を除去したのち、新たなレジストパターン49を設け、蒸着法を用いて厚さが20nmのTi膜及び厚さが200nmのAl膜を順次成膜してTi/Al膜50を形成する。
次いで、図10(j)に示すように、レジストパターン49上に堆積したTi/Al膜50をレジストパターン49とともにリフトオフする。次いで、窒素雰囲気中において550℃程度で熱処理し、Ti/Al膜50をn型AlGaN電子供給層24とオーミックコンタクトさせてソース電極51及びドレイン電極52とする。以上によって、本発明の実施例2のAlGaN/GaNMISFETの基本構造が完成する。なお、この場合も、実際には、ソース電極51とドレイン電極52はゲート電極47を挟んで交互に配置されており、ゲート電極47は櫛歯状の電極構造になっている。
本発明の実施例2においてもゲート絶縁膜となるAl2O3膜の下にSiN膜を設けているので、マイクロトレンチが発生するとしてもSiN膜に発生する。そして、マイクロトレンチが発生したSiN膜をCF4でエッチングした場合、AlGaNはエッチングされないので、AlGaNにマイクロトレンチの形状が引き継がれることがない。その結果、マイクロトレンチに起因するオーミック抵抗の増加を防ぐことができる。また、ゲートファーストプロセスを適用しているので、オーミックファーストプロセスで作製するトランジスタよりも閾値電圧シフトを低減することができる。また、実施例2においては、オーミックリセス構造を採用しているので、n型AlGaN電子供給層24を薄くした分だけ抵抗を低減することができる。なお、実施例2においても、n型GaNキャップ層を省略しても良い。
次に、図11を参照して本発明の実施例3のAlGaN/GaNMISFETを説明するが、ソース電極及びドレイン電極を設ける位置が異なるだけで、基本的製造工程は実施例2と同じであるので、製造工程の相違部のみ説明する。図11は、本発明の実施例3のAlGaN/GaNMISFETの製造工程の要部説明図である。
図11(a)に示すように、上述の実施例2の図7(a)乃至図8(f)までは同様の工程でゲート電極47を形成する。次いで、オーミックリセス領域(40)を開口するレジストパターン48を設ける。この時、実施例1に比べてレジストパターン48のサイズを大きくして、レジストパターン48をマスクとしてBCl3を用いてAl2O3膜40をエッチングし、端部において側壁に付着したAl2O3膜40が残存するようにする。
引き続いて、図11(b)示すように、レジストパターン48をそのままマスクとして、CF4ガスを用いて露出しているSiN膜41を選択的に除去する。この時、AlGaNはフッ素系ガスでエッチングされないので、マイクロトレンチが発生していてもエッチングはオーミックリセス領域(40)の底面で停止する。
以降は、図11(c)に示すように、レジストパターン48を除去したのち、新たなレジストパターンを設け、蒸着法を用いて厚さが20nmのTi膜及び厚さが200nmのAl膜を順次成膜してTi/Al膜を形成する。次いで、レジストパターン上に堆積したTi/Al膜をレジストパターンとともにリフトオフする。次いで、窒素雰囲気中において550℃程度で熱処理し、Ti/Al膜をn型AlGaN電子供給層24とオーミックコンタクトさせてソース電極51及びドレイン電極52を形成する。以上によって、本発明の実施例3のAlGaN/GaNMISFETの基本構造が完成する。なお、この場合も、実際には、ソース電極51とドレイン電極52はゲート電極47を挟んで交互に配置されており、ゲート電極47は櫛歯状の電極構造になっている。
この実施例3においては、レジストパターン48を最初に掘り下げたオーミックリセス領域(40)に厳密に位置合わせする必要がないので、実施例2に比べて製造マージンを大きくとることができる。なお、実施例3においても、n型GaNキャップ層を省略しても良い。
次に、図12乃至図15を参照して、本発明の実施例4のAlGaN/GaNMISFETの製造工程を説明する。まず、図12(a)に示すように、実施例1と同様に、成長用基板であるSiC基板21上に有機金属気相成長法により、厚さが100nmのAlNバッファ層22を成長させる。引き続いて、厚さが300nmのi型GaN電子走行層23、厚さが20nmでAl組成比が0.2のn型AlGaN電子供給層24及び厚さが5nmのn型GaNキャップ層を順次成長させる。この時、i型GaN電子走行層23とn型AlGaN電子供給層24の界面に二次元電子ガス層26が発生する。次いで、Arをイオン注入することにより、SiC基板21に達する素子分離領域(図示は省略)を形成する。
なお、成長条件の際の原料ガスとしてTMAl、TMGa、及びアンモニアガスの混合ガスを用いる。例えば、GaN層を成長させる場合には、TMGaを200sccm、アンモニアガスを4000sccmとし、成長圧力は100Torr、成長温度は1100℃とする。また、n型層を成長させる場合のn型不純物源としては、SiH4を用い、n型AlGaN電子供給層24のSi濃度は5×1018cm−3とし、n型GaNキャップ層25のSi濃度は5×1018cm−3とする。
次いで、図12(b)に示すように、CVD法を用いて厚さが50nmのSiN膜27を全面に堆積する。次いで、図12(c)に示すように、ゲート開口部に対応する開口部を有するレジストパターン28を設け、レジストパターン28をマスクとしてCF4ガスを用いてSiN膜27の露出部を除去してゲート開口部29を形成する。
次いで、図13(d)に示すように、レジストパターン28を除去したのち、ALD法を用いて、ゲート絶縁膜となるAl2O3膜30を全面に設ける。Al2O3膜30の厚さは、厚くするとゲート電極により正の電圧を印加できるがgmは下がるため、厚さはデバイスの要求仕様によって決定されるが、ここでは、20nmとする。
次いで、図13(e)に示すように、ゲート形成領域を開口するレジストパターン31を設け、蒸着法を用いて、厚さが50nmのNi膜及び厚さが150nmのAu膜を順次成膜してNi/Au膜32を形成する。なお、この時、ゲート形成領域に堆積したNi/Au膜がゲート電極33となる。
次いで、図13(f)に示すように、レジストパターン31上に堆積したNi/Au膜32をレジストパターン31とともにリフトオフしたのち、オーミック電極形成領域を開口するレジストパターン34を設ける。次いで、レジストパターン34をマスクとしてBCl3を用いて露出するAl2O3膜30を除去する。なお、この時、SiN膜27にマイクロトレンチが発生する場合がある。
引き続いて、図14(g)に示すように、レジストパターン34をそのままマスクとして、CF4ガスを用いて露出しているSiN膜27を選択的に除去する。この時、AlGaN或いはGaNはフッ素系ガスでエッチングされないので、n型GaNキャップ層25の表面で停止する。ここまでの工程は上記の実施例1と同様である。
引き続いて、図14(h)に示すように、レジストパターン34をそのままマスクとして、BCl3ガスを用いてn型GaNキャップ層25とn型AlGaN電子供給層24の一部をエッチングしてオーミックリセス領域53を形成する。
次いで、図15(i)に示すように、レジストパターン34を除去したのち、新たなレジストパターン54を設け、蒸着法を用いて厚さが20nmのTi膜及び厚さが200nmのAl膜を順次成膜してTi/Al膜55を形成する。
次いで、図15(j)に示すように、レジストパターン54上に堆積したTi/Al膜55をレジストパターン54とともにリフトオフする。次いで、窒素雰囲気中において550℃程度で熱処理し、Ti/Al膜をn型AlGaN電子供給層24とオーミックコンタクトさせてソース電極56及びドレイン電極57とする。以上によって、本発明の実施例4のAlGaN/GaNMISFETの基本構造が完成する。なお、実際には、ソース電極56とドレイン電極57はゲート電極33を挟んで交互に配置されており、ゲート電極33は櫛歯状の電極構造になっている。
本発明の実施例4においても、ゲート電極形成後にソース電極及びドレイン電極を形成する際に、ゲート絶縁膜となるAl2O3膜の下にSiN膜を設けているので、マイクロトレンチが発生するとしてもSiN膜に発生する。そして、マイクロトレンチが発生したSiN膜をCF4でエッチングした場合、GaN及びAlGaNはエッチングされないので、GaN及びAlGaNにマイクロトレンチの形状が引き継がれることがない。その結果、マイクロトレンチに起因するオーミック抵抗の増加を防ぐことができる。また、ゲートファーストプロセスを適用しているので、オーミックファーストプロセスで作製するトランジスタよりも閾値電圧シフトを低減することができる。
また、実施例4においても実施例2と同様に、オーミックリセス構造を採用しているので、n型AlGaN電子供給層24を薄くした分だけ抵抗を低減することができる。なお、実施例4においても、n型GaNキャップ層は省略しても良い。
次に、図16乃至図19を参照して、本発明の実施例5のAlGaN/GaNMISFETの製造工程を説明する。まず、図16(a)に示すように、実施例1と同様に、成長用基板であるSiC基板21上に有機金属気相成長法により、厚さが100nmのAlNバッファ層22を成長させる。引き続いて、厚さが300nmのi型GaN電子走行層23、厚さが20nmでAl組成比が0.2のn型AlGaN電子供給層24及び厚さが5nmのn型GaNキャップ層を順次成長させる。この時、i型GaN電子走行層23とn型AlGaN電子供給層24の界面に二次元電子ガス層26が発生する。次いで、Arをイオン注入することにより、SiC基板21に達する素子分離領域(図示は省略)を形成する。
なお、成長条件の際の原料ガスとしてTMAl、TMGa、及びアンモニアガスの混合ガスを用いる。例えば、GaN層を成長させる場合には、TMGaを200sccm、アンモニアガスを4000sccmとし、成長圧力は100Torr、成長温度は1100℃とする。また、n型層を成長させる場合のn型不純物源としては、SiH4を用い、n型AlGaN電子供給層24のSi濃度は5×1018cm−3とし、n型GaNキャップ層25のSi濃度は5×1018cm−3とする。
次いで、図16(b)に示すように、ゲートリセス領域59に対応する開口部を有するレジストパターン58を設け、レジストパターン58をマスクとして露出部をCl2ガスを用いてエッチングしてゲートリセス領域59を形成する。なお、エッチング量は、デバイスの閾値電圧、高周波特性に繋がるため、デバイスの要求仕様に合わせてエッチング深さを決定するが、ここでは、20nmとする。
次いで、図16(c)に示すように、レジストパターン58を除去したのち、CVD法を用いて厚さが50nmのSiN膜60を全面に堆積する。次いで、図17(d)に示すように、ゲート開口部に対応する開口部を有するレジストパターン61を設け、レジストパターン61をマスクとしてCF4ガスを用いてSiN膜60の露出部を除去してゲート開口部62を形成する。
次いで、図17(e)に示すように、レジストパターン61を除去したのち、ALD法を用いて、ゲート絶縁膜となるAl2O3膜63を全面に設ける。Al2O3膜63の厚さは、厚くするとゲート電極により正の電圧を印加できるがgmは下がるため、厚さはデバイスの要求仕様によって決定され、また、ゲートリセス深さとの兼ね合いにもなるが、ここでは、20nmとする。
次いで、図17(f)に示すように、ゲートリセス領域(59)の近傍を開口するレジストパターン64を設け、蒸着法を用いて、厚さが50nmのNi膜及び厚さが150nmのAu膜を順次成膜してNi/Au膜65を形成する。なお、この時、ゲートリセス領域近傍に堆積したNi/Au膜がゲート電極66となる。
次いで、図18(g)に示すように、レジストパターン64上に堆積したNi/Au膜65をレジストパターン64とともにリフトオフしたのち、ソース電極形成領域及びドレイン電極形成領域を開口するレジストパターン67を設ける。次いで、レジストパターン67をマスクとしてBCl3を用いて露出するAl2O3膜63を除去する。なお、この時、SiN膜60にマイクロトレンチ68が発生する場合がある。
引き続いて、図18(h)に示すように、レジストパターン67をそのままマスクとして、CF4ガスを用いて露出しているSiN膜60を選択的に除去する。この時、GaNはフッ素系ガスでエッチングされないので、エッチングはソース電極形成領域及びドレイン電極形成領域におけるn型GaNキャップ層25の表面で停止する。
次いで、図19(i)に示すように、レジストパターン67を除去したのち、新たなレジストパターン69を設け、蒸着法を用いて厚さが20nmのTi膜及び厚さが200nmのAl膜を順次成膜してTi/Al膜70を形成する。
次いで、図19(j)に示すように、レジストパターン69上に堆積したTi/Al膜70をレジストパターン69とともにリフトオフする。次いで、窒素雰囲気中において550℃程度で熱処理し、Ti/Al膜をn型GaNキャップ層25とオーミックコンタクトさせてソース電極71及びドレイン電極72を形成する。以上によって、本発明の実施例5のAlGaN/GaNMISFETの基本構造が完成する。なお、この場合も、実際には、ソース電極71とドレイン電極72はゲート電極66を挟んで交互に配置されており、ゲート電極66は櫛歯状の電極構造になっている。
本発明の実施例5においては、平坦部でAl2O3膜をエッチングしているので、実施例2に比べてオーミックリセス領域の位置合わせに精度を必要としないが、実施例2に比べてマイクロトレンチが発生しやすい。しかし、この場合もゲート絶縁膜となるAl2O3膜の下にSiN膜を設けているので、マイクロトレンチが発生するとしてもSiN膜に発生する。そして、マイクロトレンチが発生したSiN膜をCF4でエッチングした場合、GaNはエッチングされないので、GaNにマイクロトレンチの形状が引き継がれることがない。その結果、マイクロトレンチに起因するオーミック抵抗の増加を防ぐことができる。
また、ゲート電極直下をリセス構造としてゲート電極とチャネルとの距離を短くしているので、相互コンダクタンスgmの低下を抑制することができる。また、ゲートファーストプロセスを適用しているので、オーミックファーストプロセスで作製するトランジスタよりも閾値電圧シフトを低減することができる。なお、実施例5においても、n型GaNキャップ層は省略しても良い。
次に、図20乃至図24を参照して、本発明の実施例6のAlGaN/GaNMISFETの製造工程を説明する。まず、図20(a)に示すように、実施例1と同様に、成長用基板であるSiC基板21上に有機金属気相成長法により、厚さが100nmのAlNバッファ層22を成長させる。引き続いて、厚さが300nmのi型GaN電子走行層23、厚さが20nmでAl組成比が0.2のn型AlGaN電子供給層24及び厚さが5nmのn型GaNキャップ層を順次成長させる。この時、i型GaN電子走行層23とn型AlGaN電子供給層24の界面に二次元電子ガス層26が発生する。次いで、Arをイオン注入することにより、SiC基板21に達する素子分離領域(図示は省略)を形成する。
なお、成長条件の際の原料ガスとしてTMAl、TMGa、及びアンモニアガスの混合ガスを用いる。例えば、GaN層を成長させる場合には、TMGaを200sccm、アンモニアガスを4000sccmとし、成長圧力は100Torr、成長温度は1100℃とする。また、n型層を成長させる場合のn型不純物源としては、SiH4を用い、n型AlGaN電子供給層24のSi濃度は5×1018cm−3とし、n型GaNキャップ層25のSi濃度は5×1018cm−3とする。
次いで、図20(b)に示すように、ゲートリセス領域59に対応する開口部を有するレジストパターン58を設け、レジストパターン58をマスクとして露出部をCl2ガスを用いてエッチングしてゲートリセス領域59を形成する。なお、エッチング量は、デバイスの閾値電圧、高周波特性に繋がるため、デバイスの要求仕様に合わせてエッチング深さを決定するが、ここでは、20nmとする。
次いで、図20(c)に示すように、レジストパターン58を除去したのち、CVD法を用いて厚さが50nmのSiN膜60を全面に堆積する。次いで、次いで、図21(d)に示すように、ゲート開口部に対応する開口部を有するレジストパターン61を設け、レジストパターン61をマスクとしてCF4ガスを用いてSiN膜60の露出部を除去してゲート開口部62を形成する。
次いで、図21(e)に示すように、レジストパターン61を除去したのち、ALD法を用いて、ゲート絶縁膜となるAl2O3膜63を全面に設ける。Al2O3膜63の厚さは、厚くするとゲート電極により正の電圧を印加できるがgmは下がるため、厚さはデバイスの要求仕様によって決定され、また、ゲートリセス深さとの兼ね合いにもなるが、ここでは、20nmとする。
次いで、図21(f)に示すように、ゲートリセス領域(59)の近傍を開口するレジストパターン64を設け、蒸着法を用いて、厚さが50nmのNi膜及び厚さが150nmのAu膜を順次成膜してNi/Au膜65を形成する。なお、この時、ゲートリセス領域近傍に堆積したNi/Au膜がゲート電極66となる。
次いで、図22(g)に示すように、レジストパターン64上に堆積したNi/Au膜65をレジストパターン64とともにリフトオフしたのち、ソース電極形成領域及びドレイン電極形成領域を開口するレジストパターン67を設ける。次いで、レジストパターン67をマスクとしてBCl3を用いて露出するAl2O3膜63を除去する。なお、この時、SiN膜60にマイクロトレンチ68が発生する場合がある。
引き続いて、図22(h)に示すように、レジストパターン67をそのままマスクとして、CF4ガスを用いて露出しているSiN膜60を選択的に除去する。この時、GaNはフッ素系ガスでエッチングされないので、エッチングはソース電極形成領域及びドレイン電極形成領域におけるn型GaNキャップ層25の表面で停止する。引き続いて、図22(i)に示すように、レジストパターン67をそのままマスクとして、BCl3ガスを用いてn型GaNキャップ層25とn型AlGaN電子供給層24の一部をエッチングしてオーミックリセス領域74を形成する。
次いで、図23(j)に示すように、レジストパターン67を除去したのち、新たなレジストパターン75を設け、蒸着法を用いて厚さが20nmのTi膜及び厚さが200nmのAl膜を順次成膜してTi/Al膜76を形成する。
次いで、図23(k)に示すように、レジストパターン75上に堆積したTi/Al膜76をレジストパターン75とともにリフトオフする。次いで、窒素雰囲気中において550℃程度で熱処理し、Ti/Al膜をn型AlGaN電子供給層24とオーミックコンタクトさせてソース電極77及びドレイン電極78を形成する。以上によって、本発明の実施例6のAlGaN/GaNMISFETの基本構造が完成する。なお、この場合も、実際には、ソース電極77とドレイン電極78はゲート電極66を挟んで交互に配置されており、ゲート電極66は櫛歯状の電極構造になっている。
本発明の実施例6においても、平坦部でAl2O3膜をエッチングしているので、実施例1に比べてオーミックリセス領域の位置合わせに精度を必要としないが、実施例1に比べてマイクロトレンチが発生しやすい。しかし、この場合もゲート絶縁膜となるAl2O3膜の下にSiN膜を設けているので、マイクロトレンチが発生するとしてもSiN膜に発生する。そして、マイクロトレンチが発生したSiN膜をCF4でエッチングした場合、GaNはエッチングされないので、GaNにマイクロトレンチの形状が引き継がれることがない。その結果、マイクロトレンチに起因するオーミック抵抗の増加を防ぐことができる。また、ゲートファーストプロセスを適用しているので、オーミックファーストプロセスで作製するトランジスタよりも閾値電圧シフトを低減することができる。
また、実施例6においても実施例2と同様に、オーミックリセス構造を採用しているので、実施例5に比べて、n型AlGaN電子供給層24を薄くした分だけ抵抗を低減することができる。また、ゲート電極直下をリセス構造としてゲート電極とチャネルとの距離を短くしているので、相互コンダクタンスgmの低下を抑制することができる。なお、実施例6においても、n型GaNキャップ層は省略しても良い。
次に、図24乃至図27を参照して、本発明の実施例7のAlGaN/GaNMISFETの製造工程を説明する。まず、図24(a)に示すように、実施例1と同様に、成長用基板であるSiC基板21上に有機金属気相成長法により、厚さが100nmのAlNバッファ層22を成長させる。引き続いて、厚さが300nmのi型GaN電子走行層23、厚さが20nmでAl組成比が0.2のn型AlGaN電子供給層24及び厚さが5nmのn型GaNキャップ層を順次成長させる。この時、i型GaN電子走行層23とn型AlGaN電子供給層24の界面に二次元電子ガス層26が発生する。次いで、Arをイオン注入することにより、SiC基板21に達する素子分離領域(図示は省略)を形成する。
なお、成長条件の際の原料ガスとしてTMAl、TMGa、及びアンモニアガスの混合ガスを用いる。例えば、GaN層を成長させる場合には、TMGaを200sccm、アンモニアガスを4000sccmとし、成長圧力は100Torr、成長温度は1100℃とする。また、n型層を成長させる場合のn型不純物源としては、SiH4を用い、n型AlGaN電子供給層24のSi濃度は5×1018cm−3とし、n型GaNキャップ層25のSi濃度は5×1018cm−3とする。
次いで、図24(b)に示すように、ソース電極形成領域及びドレイン電極形成領域を開口する開口部を有するレジストパターン39を設け、レジストパターン39をマスクとして露出部をCl2ガスを用いてエッチングしてオーミックリセス領域40を形成する。
次いで、図24(c)に示すように、レジストパターン39を除去したのち、ゲートリセス領域80に対応する開口部を有する新たなレジストパターン79を設ける。次いで、レジストパターン79をマスクとして露出部をCl2ガスを用いてエッチングしてゲートリセス領域80を形成する。なお、エッチング量は、デバイスの閾値電圧、高周波特性に繋がるため、デバイスの要求仕様に合わせてエッチング深さを決定するが、ここでは、20nmとする。
次いで、図25(d)に示すように、レジストパターン79を除去したのち、CVD法を用いて厚さが50nmのSiN膜81を全面に堆積する。次いで、図25(e)に示すように、オーミックリセス領域40を完全に覆うようにレジストパターン82を設け、レジストパターン82をマスクとしてCF4ガスを用いてSiN膜81の露出部を除去してゲート開口部83を形成する。
次いで、図25(f)に示すように、レジストパターン82を除去したのち、ALD法を用いて、ゲート絶縁膜となるAl2O3膜84を全面に設ける。Al2O3膜84の厚さは、厚くするとゲート電極により正の電圧を印加できるがgmは下がるため、厚さはデバイスの要求仕様によって決定され、また、ゲートリセス深さとの兼ね合いにもなるが、ここでは、20nmとする。
次いで、図26(g)に示すように、ゲートリセス領域(80)の近傍を開口するレジストパターン85を設け、蒸着法を用いて、厚さが50nmのNi膜及び厚さが150nmのAu膜を順次成膜してNi/Au膜86を形成する。なお、この時、ゲートリセス領域近傍に堆積したNi/Au膜がゲート電極87となる。
次いで、図26(h)に示すように、レジストパターン85上に堆積したNi/Au膜86をレジストパターン85とともにリフトオフしたのち、オーミックリセス領域40を開口するレジストパターン88を設ける。次いで、レジストパターン88をマスクとしてBCl3を用いて露出するAl2O3膜84を除去する。
引き続いて、図26(i)に示すように、レジストパターン88をそのままマスクとして、CF4ガスを用いて露出しているSiN膜81を選択的に除去する。この時、AlGaNはフッ素系ガスでエッチングされないので、エッチングはオーミックリセス領域40の底面で停止する。引き続いて、図27(j)に示すように、レジストパターン88をそのままマスクとして、Cl2ガスを用いてオーミックリセス領域40を掘り下げる。
次いで、図27(k)に示すように、レジストパターン88を除去したのち、新たなレジストパターン89を設け、蒸着法を用いて厚さが20nmのTi膜及び厚さが200nmのAl膜を順次成膜してTi/Al膜90を形成する。
次いで、図27(l)に示すように、レジストパターン89上に堆積したTi/Al膜90をレジストパターン89とともにリフトオフする。次いで、窒素雰囲気中において550℃程度で熱処理し、Ti/Al膜をn型AlGaN電子供給層24とオーミックコンタクトさせてソース電極91及びドレイン電極92を形成する。以上によって、本発明の実施例7のAlGaN/GaNMISFETの基本構造が完成する。なお、実際には、ソース電極91とドレイン電極92はゲート電極87を挟んで交互に配置されており、ゲート電極87は櫛歯状の電極構造になっている。
本発明の実施例7においても、ゲート電極形成後にソース電極及びドレイン電極を形成する際に、ゲート絶縁膜となるAl2O3膜の下にSiN膜を設けているので、マイクロトレンチが発生するとしてもSiN膜に発生する。そして、マイクロトレンチが発生したSiN膜をCF4でエッチングした場合、AlGaNはエッチングされないので、AlGaNにマイクロトレンチの形状が引き継がれることがない。その結果、マイクロトレンチに起因するオーミック抵抗の増加を防ぐことができる。また、ゲートファーストプロセスを適用しているので、オーミックファーストプロセスで作製するトランジスタよりも閾値電圧シフトを低減することができる。
また、実施例7においても、オーミックリセス構造を採用しているので、n型AlGaN電子供給層24を薄くした分だけ抵抗を低減することができる。また、ゲート電極直下をリセス構造としてゲート電極とチャネルとの距離を短くしているので、相互コンダクタンスgmの低下を抑制することができる。なお、実施例7においても、n型GaNキャップ層は省略しても良い。
次に、図28を参照して本発明の実施例8のAlGaN/GaNMISFETを説明するが、ソース電極及びドレイン電極を設ける位置が異なるだけで、基本的製造工程は実施例7と同じであるので、製造工程の相違部のみ説明する。図28は、本発明の実施例8のAlGaN/GaNMISFETの製造工程の要部説明図である。
図28(a)に示すように、上述の実施例7の図24(a)乃至図26(g)までは同様の工程でゲート電極87を形成する。次いで、オーミックリセス領域40を開口するレジストパターン88を設ける。この時、実施例7に比べてレジストパターン88のサイズを大きくして、レジストパターン88をマスクとしてBCl3を用いてAl2O3膜84をエッチングし、端部において側壁に付着したAl2O3膜84が残存するようにする。
引き続いて、図28(b)示すように、レジストパターン88をそのままマスクとして、CF4ガスを用いて露出しているSiN膜81を選択的に除去する。この時、AlGaNはフッ素系ガスでエッチングされないので、マイクロトレンチが発生していてもエッチングはオーミックリセス領域40の底面で停止する。
以降は、図28(c)に示すように、レジストパターン88を除去したのち、新たなレジストパターンを設け、蒸着法を用いて厚さが20nmのTi膜及び厚さが200nmのAl膜を順次成膜してTi/Al膜を形成する。次いで、レジストパターン上に堆積したTi/Al膜をレジストパターンとともにリフトオフする。次いで、窒素雰囲気中において550℃程度で熱処理し、Ti/Al膜をn型AlGaN電子供給層24とオーミックコンタクトさせてソース電極91及びドレイン電極92を形成する。以上によって、本発明の実施例8のAlGaN/GaNMISFETの基本構造が完成する。なお、この場合も、実際には、ソース電極91とドレイン電極92はゲート電極87を挟んで交互に配置されており、ゲート電極87は櫛歯状の電極構造になっている。この実施例8においては、レジストパターン88をオーミックリセス領域に厳密に位置合わせする必要がないので、実施例7に比べて製造マージンを大きくとることができる。
ここで、実施例1乃至実施例8を含む本発明の実施の形態に関して、以下の付記を付す。
(付記1)基板上に窒化物半導体のキャリア走行層を形成し、前記キャリア走行層上に窒化物半導体のキャリア供給層を形成し、前記キャリア供給層上に、Siを含有する第1の絶縁膜を形成し、前記第1の絶縁膜の一部の領域を除去し、前記第1の絶縁膜上に、前記除去された一部の領域を覆う第2の絶縁膜を形成し、前記第2の絶縁膜のうち前記除去された一部の領域を覆う部分に、ゲート電極を形成し、前記第1の絶縁膜及び前記第2の絶縁膜に、前記ゲート電極と離間し、前記ゲート電極を挟んだ位置に第1の開口部及び第2の開口部を形成し、前記第1の開口部及び前記第2の開口部にソース電極及びドレイン電極を形成し、前記第1の開口部及び前記第2の開口部の形成において、第1のガスで前記第2の絶縁膜をエッチングし、前記第1のガスよりも窒化物半導体のエッチングレートが低い第2のガスで前記第1の絶縁膜をエッチングすることを特徴とする化合物半導体装置の製造方法。
(付記2)前記第1の絶縁膜を形成する前に、前記キャリア供給層にゲートリセス領域を形成することを特徴とする付記1に記載の化合物半導体装置の製造方法。
(付記3)前記ゲート電極を形成する前に、前記ソース電極及びドレイン電極を形成する領域にリセス領域を形成することを特徴とする付記1または付記2に記載の化合物半導体装置の製造方法。
(付記4)前記ゲート電極を形成した後に、前記ソース電極及びドレイン電極を形成する領域にリセス領域を形成することを特徴とする付記1または付記2に記載の化合物半導体装置の製造方法。
(付記5)前記第2の絶縁膜の誘電率が、前記第1の絶縁膜の誘電率よりも高いことを特徴とする付記1乃至付記4のいずれか1に記載の化合物半導体装置の製造方法。
(付記6)前記第1の絶縁膜が、窒化珪素、酸化珪素、酸窒化珪素の何れかにより形成されていることを特徴とする付記1乃至付記5のいずれか1に記載の化合物半導体装置の製造方法。
(付記7)前記第2の絶縁膜が酸化アルミニウム、酸化ハフニウムの何れかにより形成されていることを特徴とする付記1乃至付記6のいずれか1に記載の化合物半導体装置の製造方法。
(付記8)前記第1のガスは塩素を含有したガスであることを特徴とする付記1乃至付記7のいずれか1に記載の化合物半導体装置の製造方法。
(付記9) 前記第2のガスはフッ素を含有したガスであることを特徴とする付記1乃至付記8のいずれか1に記載の化合物半導体装置の製造方法。
(付記10)前記基板が、SiC基板、サファイア基板、GaN基板或いはSi基板のいずれかであることを特徴とする付記1乃至付記9のいずれか1に記載の窒化物半導体装置の製造方法。
(付記11)前記キャリア走行層がi型GaN層であり、前記キャリア供給層がn型AlGaN層であることを特徴とする付記10に記載の窒化物半導体装置の製造方法。
(付記12)基板と、前記基板上に形成された、窒化物半導体のキャリア走行層と、前記キャリア走行層上に形成された、窒化物半導体のキャリア供給層と、前記キャリア供給層上に形成された第2の絶縁膜と、前記第2の絶縁膜を介して、形成されたゲート電極と、前記ゲート電極を挟む位置に形成された、ソース電極及びドレイン電極と、前記キャリア供給層上に形成された、前記ソース電極の前記ゲート電極側及び前記ドレイン電極の前記ゲート電極側に、前記ソース電極及び前記ドレイン電極と接した、Siを含有する第1の絶縁膜とを有し、前記第2の絶縁膜は、前記第1の絶縁膜上まで延在していることを特徴とする化合物半導体装置。
(付記13)前記ゲート電極が、ゲートリセス領域及びその近傍を設けられていることを特徴とする付記12に記載された化合物半導体装置。
(付記14)前記第2の絶縁膜の誘電率が、前記第1の絶縁膜の誘電率より高いことを特徴とする付記12または付記13に記載の化合物半導体装置。