JP7265109B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP7265109B2 JP7265109B2 JP2020091778A JP2020091778A JP7265109B2 JP 7265109 B2 JP7265109 B2 JP 7265109B2 JP 2020091778 A JP2020091778 A JP 2020091778A JP 2020091778 A JP2020091778 A JP 2020091778A JP 7265109 B2 JP7265109 B2 JP 7265109B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- etching
- semiconductor layer
- forming
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
Description
本明細書の技術分野は、半導体装置の製造方法に関する。
一般に、半導体装置は、基板と半導体層と絶縁膜と電極とを有する。半導体層は、半導体装置の電気的特性の根幹を担う。絶縁膜は、半導体層を保護する役割を担う。ＭＩＳＦＥＴにおいては、ゲート絶縁膜の材料や状態によって、例えば、閾値電圧の安定性が変化する。このように絶縁膜が半導体装置の電気的特性に影響を及ぼすことがある。
このため、絶縁膜を成膜する技術および絶縁膜をエッチングする技術が開発されてきている。特許文献１では、酸化シリコン膜を反応性イオンエッチング（ＲＩＥ）によりエッチングする技術が開示されている。エッチングガスとして、六フッ化硫黄（ＳＦ6 ）およびＯ2 を用いることが記載されている（特許文献１の段落［０１０８］）。また、エッチングガスとして、四フッ化炭素（ＣＦ4 ）およびＯ2 を用いてもよい旨が記載されている（特許文献１の段落［０１０８］）。また、酸化アルミニウム膜をウェットエッチングすることが記載されている（特許文献１の段落［０１１０］）。
また、特許文献２では、Ｈｉｇｈ－ｋ膜をエッチングする技術が開示されている。ＳｉＯ2 膜をマスクとしてＨｉｇｈ－ｋ膜２０５をエッチングする際に、ＢＣｌ3 、Ｃｌ2 、ＨＢｒ、ＣＦ4 、Ｏ2 、Ａｒ、Ｎ2 、Ｈｅ等を用いる旨が記載されている（特許文献２の段落［００４３］）。
特許文献１に記載の技術のように酸化アルミニウム膜をウェットエッチングする場合には、サイドエッチングが生じることにより寸法広がりが生じる。ウェットエッチングが等方性エッチングであるためである。つまり、加工精度が十分に高くない。特許文献２に記載の技術では、エッチングレートが小さく、処理時間が長くなってしまう。これにより、半導体層に対するダメージが大きくなる傾向がある。
本明細書の技術が解決しようとする課題は、絶縁膜を高精度でエッチングするとともに半導体層に対するダメージを抑制する半導体装置の製造方法を提供することである。
第１の態様における半導体装置の製造方法は、半導体層の上に第１絶縁膜を成膜する工程と、第１絶縁膜の上に第２絶縁膜を成膜する工程と、第２絶縁膜の上にマスクを形成する工程と、第１絶縁膜および第２絶縁膜をエッチングする工程と、を有する。第２絶縁膜の誘電率は第１絶縁膜の誘電率よりも大きい。第１絶縁膜および第２絶縁膜をエッチングする工程は、第１エッチング工程および第２エッチング工程を有する。第１エッチング工程では、ＣＨＦ３ガスを含むガスをプラズマ化するドライエッチングにより、マスクに覆われていない領域の第２絶縁膜を除去して第１絶縁膜を露出させ、露出させた前記第１絶縁膜をエッチングするとともに前記半導体層を露出させない。第２エッチング工程では、ＣＯＦ２ガスを含むガスをプラズマ化するドライエッチングにより、露出させた第１絶縁膜を除去して半導体層を露出させる。
第２の態様における半導体装置の製造方法は、半導体層の上に第１絶縁膜としてゲート絶縁膜を成膜する工程と、第１絶縁膜の上にゲート電極を形成する工程と、第１絶縁膜の上に第２絶縁膜としてパッシベーション膜をゲート電極および第１絶縁膜の上に成膜する成膜する工程と、第２絶縁膜の上にマスクを形成する工程と、第１絶縁膜および第２絶縁膜をエッチングする工程を有する。第１エッチング工程では、ＣＨＦ ３ ガスを含むガスをプラズマ化するドライエッチングにより、マスクに覆われていない領域の第２絶縁膜を除去して第１絶縁膜を露出させる。第２エッチング工程では、ＣＯＦ ２ ガスを含むガスをプラズマ化するドライエッチングにより、露出させた第１絶縁膜を除去して半導体層を露出させる。
第３の態様における半導体装置の製造方法は、半導体層の上に第１絶縁膜を成膜する工程と、第１絶縁膜の上に第２絶縁膜を成膜する工程と、第２絶縁膜の上にマスクを形成する工程と、第１絶縁膜および第２絶縁膜をエッチングする工程と、を有する。第２絶縁膜の誘電率は第１絶縁膜の誘電率よりも大きい。第１絶縁膜および第２絶縁膜をエッチングする工程は、第１エッチング工程および第２エッチング工程を有する。第１エッチング工程では、ＣＨＦ ３ ガスを含むガスをプラズマ化するドライエッチングにより、マスクに覆われていない領域の第２絶縁膜を除去して第１絶縁膜を露出させる。第２エッチング工程では、ＣＯＦ ２ ガスを含むガスをプラズマ化するドライエッチングにより、露出させた第１絶縁膜を除去して半導体層を露出させる。第２エッチング工程のエッチングレートは、第１エッチング工程のエッチングレートよりも遅い。
第２の態様における半導体装置の製造方法は、半導体層の上に第１絶縁膜としてゲート絶縁膜を成膜する工程と、第１絶縁膜の上にゲート電極を形成する工程と、第１絶縁膜の上に第２絶縁膜としてパッシベーション膜をゲート電極および第１絶縁膜の上に成膜する成膜する工程と、第２絶縁膜の上にマスクを形成する工程と、第１絶縁膜および第２絶縁膜をエッチングする工程を有する。第１エッチング工程では、ＣＨＦ ３ ガスを含むガスをプラズマ化するドライエッチングにより、マスクに覆われていない領域の第２絶縁膜を除去して第１絶縁膜を露出させる。第２エッチング工程では、ＣＯＦ ２ ガスを含むガスをプラズマ化するドライエッチングにより、露出させた第１絶縁膜を除去して半導体層を露出させる。
第３の態様における半導体装置の製造方法は、半導体層の上に第１絶縁膜を成膜する工程と、第１絶縁膜の上に第２絶縁膜を成膜する工程と、第２絶縁膜の上にマスクを形成する工程と、第１絶縁膜および第２絶縁膜をエッチングする工程と、を有する。第２絶縁膜の誘電率は第１絶縁膜の誘電率よりも大きい。第１絶縁膜および第２絶縁膜をエッチングする工程は、第１エッチング工程および第２エッチング工程を有する。第１エッチング工程では、ＣＨＦ ３ ガスを含むガスをプラズマ化するドライエッチングにより、マスクに覆われていない領域の第２絶縁膜を除去して第１絶縁膜を露出させる。第２エッチング工程では、ＣＯＦ ２ ガスを含むガスをプラズマ化するドライエッチングにより、露出させた第１絶縁膜を除去して半導体層を露出させる。第２エッチング工程のエッチングレートは、第１エッチング工程のエッチングレートよりも遅い。
この半導体装置の製造方法においては、第２エッチング工程のプラズマガスであるＣＯＦ2 ガスは半導体にダメージをほとんど与えない。このため、エッチングにより露出された半導体は、低いコンタクト抵抗を有する。
本明細書では、絶縁膜を高精度でエッチングするとともに半導体層に対するダメージを抑制する半導体装置の製造方法が提供されている。
以下、具体的な実施形態について、半導体装置とその製造方法を例に挙げて説明する。しかし、本明細書の技術はこれらの実施形態に限定されるものではない。本明細書において、第１導電型はｎ型を表し、第２導電型はｐ型を表す。ただし、第１導電型はｐ型を表し、第２導電型はｎ型を表してもよい場合がある。
（第１の実施形態）
１．絶縁膜の成膜方法
第１の実施形態の技術は、III 族窒化物半導体に第１絶縁膜を成膜し、その第１絶縁膜の上に第２絶縁膜を成膜する方法である。この方法は、半導体準備工程と、第１絶縁膜成膜工程と、第２絶縁膜成膜工程と、マスクパターン形成工程と、第１エッチング工程と、第２エッチング工程と、を有する。
１．絶縁膜の成膜方法
第１の実施形態の技術は、III 族窒化物半導体に第１絶縁膜を成膜し、その第１絶縁膜の上に第２絶縁膜を成膜する方法である。この方法は、半導体準備工程と、第１絶縁膜成膜工程と、第２絶縁膜成膜工程と、マスクパターン形成工程と、第１エッチング工程と、第２エッチング工程と、を有する。
１－１．半導体準備工程
図１は、第１の実施形態の絶縁膜の成膜方法を説明するための図（その１）である。まず、絶縁膜を成膜するための半導体Ａ１を準備する。半導体Ａ１はIII 族窒化物半導体である。
図１は、第１の実施形態の絶縁膜の成膜方法を説明するための図（その１）である。まず、絶縁膜を成膜するための半導体Ａ１を準備する。半導体Ａ１はIII 族窒化物半導体である。
１－２．第１絶縁膜成膜工程
図２は、第１の実施形態の絶縁膜の成膜方法を説明するための図（その２）である。半導体Ａ１の上に第１絶縁膜ＩＦ１を成膜する。成膜方法は、例えば、反応性スパッタリング、ＣＶＤ法、ＡＬＤ法である。第１絶縁膜ＩＦ１の膜厚は特に限定されない。第１絶縁膜ＩＦ１の成膜後には、第１絶縁膜ＩＦ１は半導体Ａ１に接触している。第１絶縁膜ＩＦ１の材質は、例えば、ＳｉＯ2 である。
図２は、第１の実施形態の絶縁膜の成膜方法を説明するための図（その２）である。半導体Ａ１の上に第１絶縁膜ＩＦ１を成膜する。成膜方法は、例えば、反応性スパッタリング、ＣＶＤ法、ＡＬＤ法である。第１絶縁膜ＩＦ１の膜厚は特に限定されない。第１絶縁膜ＩＦ１の成膜後には、第１絶縁膜ＩＦ１は半導体Ａ１に接触している。第１絶縁膜ＩＦ１の材質は、例えば、ＳｉＯ2 である。
１－３．第２絶縁膜成膜工程
図３は、第１の実施形態の絶縁膜の成膜方法を説明するための図（その３）である。第１絶縁膜ＩＦ１の上に第２絶縁膜ＩＦ２を成膜する。成膜方法は、例えば、反応性スパッタリング、ＣＶＤ法、ＡＬＤ法である。第２絶縁膜ＩＦ２の膜厚は特に限定されない。第２絶縁膜ＩＦ２の成膜後には、第２絶縁膜ＩＦ２は第１絶縁膜ＩＦ１に接触している。第２絶縁膜ＩＦ２の材質は、例えば、Ａｌ2 Ｏ3 である。ここで、第２絶縁膜ＩＦ２の誘電率は、第１絶縁膜ＩＦ１の誘電率より大きい。
図３は、第１の実施形態の絶縁膜の成膜方法を説明するための図（その３）である。第１絶縁膜ＩＦ１の上に第２絶縁膜ＩＦ２を成膜する。成膜方法は、例えば、反応性スパッタリング、ＣＶＤ法、ＡＬＤ法である。第２絶縁膜ＩＦ２の膜厚は特に限定されない。第２絶縁膜ＩＦ２の成膜後には、第２絶縁膜ＩＦ２は第１絶縁膜ＩＦ１に接触している。第２絶縁膜ＩＦ２の材質は、例えば、Ａｌ2 Ｏ3 である。ここで、第２絶縁膜ＩＦ２の誘電率は、第１絶縁膜ＩＦ１の誘電率より大きい。
１－４．マスクパターン形成工程
図４は、第１の実施形態の絶縁膜の成膜方法を説明するための図（その４）である。第２絶縁膜ＩＦ２の上にマスクパターンＭＳ１を形成する。マスクパターンＭＳ１を形成するために、レジストの露光および現像をしてもよい。これにより、マスク領域ＭＲ１と非マスク領域ＮＭＲ１とが発生する。マスク領域ＭＲ１は、マスクパターンＭＳ１で覆われている領域である。非マスク領域ＮＭＲ１は、マスクパターンＭＳ１で覆われていない領域である。マスク領域ＭＲ１は、マスクパターンＭＳ１に直接接触せずに、マスクパターンＭＳ１の側からみてマスクパターンＭＳ１に隠れている領域（第１絶縁膜ＩＦ１）を含む。
図４は、第１の実施形態の絶縁膜の成膜方法を説明するための図（その４）である。第２絶縁膜ＩＦ２の上にマスクパターンＭＳ１を形成する。マスクパターンＭＳ１を形成するために、レジストの露光および現像をしてもよい。これにより、マスク領域ＭＲ１と非マスク領域ＮＭＲ１とが発生する。マスク領域ＭＲ１は、マスクパターンＭＳ１で覆われている領域である。非マスク領域ＮＭＲ１は、マスクパターンＭＳ１で覆われていない領域である。マスク領域ＭＲ１は、マスクパターンＭＳ１に直接接触せずに、マスクパターンＭＳ１の側からみてマスクパターンＭＳ１に隠れている領域（第１絶縁膜ＩＦ１）を含む。
１－５．エッチング工程
エッチング工程は、非マスク領域ＮＭＲ１の第１絶縁膜ＩＦ１および第２絶縁膜ＩＦ２をエッチングする。エッチング工程は、第１エッチング工程と第２エッチング工程とを有する。
エッチング工程は、非マスク領域ＮＭＲ１の第１絶縁膜ＩＦ１および第２絶縁膜ＩＦ２をエッチングする。エッチング工程は、第１エッチング工程と第２エッチング工程とを有する。
１－５－１．第１エッチング工程
図５は、第１の実施形態の絶縁膜の成膜方法を説明するための図（その５）である。第１エッチング工程では、ＣＨＦ3 ガスを含むガスをプラズマ化するドライエッチングにより、マスクパターンＭＳ１に覆われていない非マスク領域ＮＭＲ１の第２絶縁膜ＩＦ２を除去して非マスク領域ＮＭＲ１の第１絶縁膜ＩＦ１を露出させる。プラズマガスとして、例えば、ＣＨＦ3 ガスとＡｒガスとを含む混合ガスを用いる。Ａｒガスの代わりにその他の希ガスを用いてもよい。プラズマ装置は、例えば、ＩＣＰ装置、ＲＩＥ装置、ＥＣＲ装置である。
図５は、第１の実施形態の絶縁膜の成膜方法を説明するための図（その５）である。第１エッチング工程では、ＣＨＦ3 ガスを含むガスをプラズマ化するドライエッチングにより、マスクパターンＭＳ１に覆われていない非マスク領域ＮＭＲ１の第２絶縁膜ＩＦ２を除去して非マスク領域ＮＭＲ１の第１絶縁膜ＩＦ１を露出させる。プラズマガスとして、例えば、ＣＨＦ3 ガスとＡｒガスとを含む混合ガスを用いる。Ａｒガスの代わりにその他の希ガスを用いてもよい。プラズマ装置は、例えば、ＩＣＰ装置、ＲＩＥ装置、ＥＣＲ装置である。
第１エッチング工程におけるバイアスパワーは、例えば、１００Ｗ以上３００Ｗ以下である。
第１エッチング工程におけるプラズマを発生させる電力（例えば、ＩＣＰパワー）は、例えば、１００Ｗ以上７００Ｗ以下である。
第１エッチング工程におけるエッチングレートは、例えば、１０ｎｍ／ｍｉｎ以上６０ｎｍ／ｍｉｎ以下である。
第１エッチング工程の終了時刻は、干渉型の検出装置または発光分光型の検出装置を用いて決定することができる。つまり、第２絶縁膜ＩＦ２のエッチングが終了して、第１絶縁膜ＩＦ１が露出したところで第１エッチング工程を終了する。このため、第１絶縁膜ＩＦ１はわずかにエッチングされる。
１－５－２．第２エッチング工程
図６は、第１の実施形態の絶縁膜の成膜方法を説明するための図（その６）である。第２エッチング工程では、ＣＯＦ2 ガスを含むガスをプラズマ化するドライエッチングにより、非マスク領域ＮＭＲ１において露出させた第１絶縁膜ＩＦ１を除去して非マスク領域ＮＭＲ１の半導体Ａ１を露出させる。プラズマガスとして、例えば、ＣＯＦ2 ガスとＡｒガスとを含む混合ガスを用いる。Ａｒガスの代わりにその他の希ガスを用いてもよい。プラズマ装置は、例えば、ＩＣＰ装置、ＲＩＥ装置、ＥＣＲ装置である。
図６は、第１の実施形態の絶縁膜の成膜方法を説明するための図（その６）である。第２エッチング工程では、ＣＯＦ2 ガスを含むガスをプラズマ化するドライエッチングにより、非マスク領域ＮＭＲ１において露出させた第１絶縁膜ＩＦ１を除去して非マスク領域ＮＭＲ１の半導体Ａ１を露出させる。プラズマガスとして、例えば、ＣＯＦ2 ガスとＡｒガスとを含む混合ガスを用いる。Ａｒガスの代わりにその他の希ガスを用いてもよい。プラズマ装置は、例えば、ＩＣＰ装置、ＲＩＥ装置、ＥＣＲ装置である。
半導体Ａ１を保持する保持部に印加するバイアスパワーは、例えば、１Ｗ以上９０Ｗ以下であるとよい。好ましくは、２Ｗ以上７５Ｗ以下である。より好ましくは、３Ｗ以上５０Ｗ以下である。露出させる半導体Ａ１のダメージを軽減するため、バイアスパワーは弱いほうがよい。このため、第２エッチング工程のパイアスパワーは、第１エッチング工程のバイアスパワーよりも小さい。
第２エッチング工程におけるプラズマを発生させる電力（例えば、ＩＣＰパワー）は、例えば、１００Ｗ以上７００Ｗ以下である。第２エッチング工程におけるプラズマを発生させる電力は、第１エッチング工程におけるプラズマを発生させる電力よりも小さいほうがよい。
第２エッチング工程のエッチングレートは、第１エッチング工程のエッチングレートよりも遅い。第２エッチング工程におけるエッチングレートは、例えば、５ｎｍ／ｍｉｎ以上２０ｎｍ／ｍｉｎ以下である。
第２エッチング工程の終了時刻は、第１エッチング工程と同様に、干渉型の検出装置または発光分光型の検出装置を用いて決定することができる。つまり、第１絶縁膜ＩＦ１のエッチングが終了して、半導体Ａ１が露出したところで第２エッチング工程を終了する。
１－６．マスクパターン除去工程
第２エッチング工程の後にマスクパターンＭＳ１を除去する。以上により、非マスク領域ＮＭＲ１における第１絶縁膜ＩＦ１および第２絶縁膜ＩＦ２はエッチングにより除去される。
第２エッチング工程の後にマスクパターンＭＳ１を除去する。以上により、非マスク領域ＮＭＲ１における第１絶縁膜ＩＦ１および第２絶縁膜ＩＦ２はエッチングにより除去される。
２．第１の実施形態の効果
第２エッチング工程のプラズマガスであるＣＯＦ2 ガスはIII 族窒化物半導体にダメージをほとんど与えない。このため、半導体Ａ１は、低いコンタクト抵抗を有する。また、第１エッチング工程のエッチングレートが速いため、所望の形状の２層の絶縁膜を高い生産性で形成することができる。
第２エッチング工程のプラズマガスであるＣＯＦ2 ガスはIII 族窒化物半導体にダメージをほとんど与えない。このため、半導体Ａ１は、低いコンタクト抵抗を有する。また、第１エッチング工程のエッチングレートが速いため、所望の形状の２層の絶縁膜を高い生産性で形成することができる。
３．変形例
３－１．第１絶縁膜の材質
第１絶縁膜ＩＦ１の材質は、例えば、ＳｉＯ2 、Ｇａ2 Ｏ3 、ＭｇＯ、ＺｒＯ2 、Ａｌ2 Ｏ3 、ＴｉＯ2 、Ｇｄ2 Ｏ3 などの酸化物、ＳｉＮ、ＡｌＮ等の窒化物、ＳｉＯＮ、ＡｌＯＮ等の酸窒化物のいずれであってもよい。ただし、第１絶縁膜ＩＦ１の誘電率は、第２絶縁膜ＩＦ２の誘電率より小さい。
３－１．第１絶縁膜の材質
第１絶縁膜ＩＦ１の材質は、例えば、ＳｉＯ2 、Ｇａ2 Ｏ3 、ＭｇＯ、ＺｒＯ2 、Ａｌ2 Ｏ3 、ＴｉＯ2 、Ｇｄ2 Ｏ3 などの酸化物、ＳｉＮ、ＡｌＮ等の窒化物、ＳｉＯＮ、ＡｌＯＮ等の酸窒化物のいずれであってもよい。ただし、第１絶縁膜ＩＦ１の誘電率は、第２絶縁膜ＩＦ２の誘電率より小さい。
３－２．第２絶縁膜の材質
第２絶縁膜ＩＦ２の材質は、例えば、ＳｉＯ2 、Ｇａ2 Ｏ3 、ＭｇＯ、ＺｒＯ2 、Ａｌ2 Ｏ3 、ＴｉＯ2 、Ｇｄ2 Ｏ3 などの酸化物、ＳｉＮ、ＡｌＮ等の窒化物、ＳｉＯＮ、ＡｌＯＮ等の酸窒化物のいずれであってもよい。ただし、第２絶縁膜ＩＦ２の誘電率は、第１絶縁膜ＩＦ１の誘電率より大きい。
第２絶縁膜ＩＦ２の材質は、例えば、ＳｉＯ2 、Ｇａ2 Ｏ3 、ＭｇＯ、ＺｒＯ2 、Ａｌ2 Ｏ3 、ＴｉＯ2 、Ｇｄ2 Ｏ3 などの酸化物、ＳｉＮ、ＡｌＮ等の窒化物、ＳｉＯＮ、ＡｌＯＮ等の酸窒化物のいずれであってもよい。ただし、第２絶縁膜ＩＦ２の誘電率は、第１絶縁膜ＩＦ１の誘電率より大きい。
３－３．第１エッチング工程の終了タイミング
第１エッチング工程では、半導体Ａ１を露出させなければ第１絶縁膜ＩＦ１をエッチングしてもよい。つまり、第１エッチング工程では、露出させた第１絶縁膜ＩＦ１をエッチングするとともにIII 族窒化物半導体層を露出させない。
第１エッチング工程では、半導体Ａ１を露出させなければ第１絶縁膜ＩＦ１をエッチングしてもよい。つまり、第１エッチング工程では、露出させた第１絶縁膜ＩＦ１をエッチングするとともにIII 族窒化物半導体層を露出させない。
図７は、第１の実施形態の変形例における第１エッチング工程の終了時の状態を示す図である。図７に示すように、非マスク領域ＮＭＲ１の第２絶縁膜ＩＦ２はすべて除去されている。一方、非マスク領域ＮＭＲ１の第１絶縁膜ＩＦ１は一部が除去され、ある程度の膜厚の第１絶縁膜ＩＦ１が残留している。
膜厚ｔ１は、第１エッチング工程の終了後のマスク領域ＭＲ１の第１絶縁膜ＩＦ１の厚みである。膜厚ｔ２は、第１エッチング工程の終了後の非マスク領域ＮＭＲ１の第１絶縁膜ＩＦ１の厚みである。
膜厚ｔ１と膜厚ｔ２との間の関係は次式を満たすとよい。
０．１ ≦ ｔ２／ｔ１ ≦ １
好ましくは、次式を満たすとよい。
０．１５ ≦ ｔ２／ｔ１ ≦ ０．９
より好ましくは、次式を満たすとよい。
０．２ ≦ ｔ２／ｔ１ ≦ ０．８
半導体Ａ１へのダメージを軽減することが可能であるとともに、トータルのエッチング時間が短いためである。
０．１ ≦ ｔ２／ｔ１ ≦ １
好ましくは、次式を満たすとよい。
０．１５ ≦ ｔ２／ｔ１ ≦ ０．９
より好ましくは、次式を満たすとよい。
０．２ ≦ ｔ２／ｔ１ ≦ ０．８
半導体Ａ１へのダメージを軽減することが可能であるとともに、トータルのエッチング時間が短いためである。
第１エッチング工程の終了タイミングは、第１絶縁膜ＩＦ１の膜厚ｔ１とエッチングレートとにより制御することができる。
３－４．３層以上の絶縁膜
３層以上の絶縁膜を成膜する場合にも、第１の実施形態の技術を適用することができる。その場合には、第１エッチング工程により半導体Ａ１の直上の最後の１層以外の絶縁膜をエッチングし、第２エッチング工程により半導体Ａ１の直上の最後の１層の絶縁膜をエッチングすればよい。
３層以上の絶縁膜を成膜する場合にも、第１の実施形態の技術を適用することができる。その場合には、第１エッチング工程により半導体Ａ１の直上の最後の１層以外の絶縁膜をエッチングし、第２エッチング工程により半導体Ａ１の直上の最後の１層の絶縁膜をエッチングすればよい。
３－５．組み合わせ
上記の変形例を自由に組み合わせてよい。
上記の変形例を自由に組み合わせてよい。
（第２の実施形態）
１．半導体装置
図８は、第２の実施形態の半導体装置１００の概略構成図である。半導体装置１００は、縦型ＭＯＳＦＥＴである。図８に示すように、半導体装置１００は、導電性基板１１０と、第１半導体層１２０と、第２半導体層１３０と、第３半導体層１４０と、ボディ電極Ｂ１と、ソース電極Ｓ１と、ドレイン電極Ｄ１と、ゲート電極Ｇ１と、ゲート絶縁膜ＩＦ１０と、パッシベーション膜ＰＳＦ１０と、を有する。なお、ゲート電極Ｇ１は、ゲートパッド電極（図示せず）を有する。
１．半導体装置
図８は、第２の実施形態の半導体装置１００の概略構成図である。半導体装置１００は、縦型ＭＯＳＦＥＴである。図８に示すように、半導体装置１００は、導電性基板１１０と、第１半導体層１２０と、第２半導体層１３０と、第３半導体層１４０と、ボディ電極Ｂ１と、ソース電極Ｓ１と、ドレイン電極Ｄ１と、ゲート電極Ｇ１と、ゲート絶縁膜ＩＦ１０と、パッシベーション膜ＰＳＦ１０と、を有する。なお、ゲート電極Ｇ１は、ゲートパッド電極（図示せず）を有する。
導電性基板１１０は、導電性材料からなる基板である。導電性基板１１０は、第１面１１０ａと第２面１１０ｂとを有する。第１面１１０ａと第２面１１０ｂとは互いに正反対の面である。第１面１１０ａは、半導体層を形成する面である。第２面１１０ｂは、ドレイン電極Ｄ１を形成する面である。例えば、第１面１１０ａは＋ｃ面であり、第２面１１０ｂは－ｃ面である。導電性基板１１０は、例えば、ＧａＮ基板である。ＧａＮ基板の材質は多くの場合ｎＧａＮである。導電性基板１１０としてその他の導電性材料を用いてもよいが、導電性基板１１０がIII 族窒化物半導体であれば、上層の半導体を成膜するのに好適である。
第１半導体層１２０は、導電性基板１１０の第１面１１０ａの上に形成されている。第１半導体層１２０は第１導電型のIII 族窒化物半導体層である。第１半導体層１２０は、例えば、ｎＧａＮである。第１半導体層１２０の膜厚は、例えば、５μｍ以上２０μｍ以下である。
第２半導体層１３０は、第１半導体層１２０の上に形成されている。第２半導体層１３０は、第２導電型のIII 族窒化物半導体層である。第２半導体層１３０は、例えば、ｐＧａＮである。第２半導体層１３０の膜厚は、例えば、０．５μｍ以上１．５μｍ以下である。
第３半導体層１４０は、第２半導体層１３０の上に形成されている。第３半導体層１４０は、第１導電型のIII 族窒化物半導体層である。第３半導体層１４０は、例えば、ｎ+ ＧａＮである。第３半導体層１４０の膜厚は、例えば、０．１μｍ以上０．６μｍ以下である。
ボディ電極Ｂ１は、第２半導体層１３０から正孔を引き抜くための電極である。ボディ電極Ｂ１は、リセスＲ１に形成されている。リセスＲ１は、第３半導体層１４０を貫通し、第２半導体層１３０の途中まで達する凹部である。ボディ電極Ｂ１は、第２半導体層１３０と、第３半導体層１４０と、ソース電極Ｓ１と、に接触している。
ソース電極Ｓ１は、第３半導体層１４０およびボディ電極Ｂ１の上に形成された電極である。ソース電極Ｓ１は、第３半導体層１４０に接触している。そのためソース電極Ｓ１は、第３半導体層１４０に電流を注入することができる。ソース電極Ｓ１は、ボディ電極Ｂ１に接触している。そのため、ソース電極Ｓ１とボディ電極Ｂ１とは等電位である。
ドレイン電極Ｄ１は、導電性基板１１０の第２面１１０ｂの上に形成された電極である。前述のように、第２面１１０ｂは、例えば、－ｃ面である。
ゲート電極Ｇ１は、トレンチＴＲ１の箇所にゲート絶縁膜ＩＦ１０を介して形成された電極である。ゲート電極Ｇ１は、ゲート絶縁膜ＩＦ１０の上に形成されている。トレンチＴＲ１は、第３半導体層１４０と、第２半導体層１３０と、を貫通し、第１半導体層１２０の途中まで達する凹部である。ゲート電極Ｇ１は、ソース電極Ｓ１に向かって延伸している。ゲート電極Ｇ１は、半導体層と直接接触していない。ゲート電極Ｇ１の材質は、例えば、ＴｉＮである。
２．ゲート絶縁膜およびパッシベーション膜
２－１．ゲート絶縁膜
ゲート絶縁膜ＩＦ１０は、ゲート電極Ｇ１と各半導体層とを絶縁する絶縁膜である。ゲート絶縁膜ＩＦ１０は、ゲート電極Ｇ１と第３半導体層１４０との間に位置している。ゲート絶縁膜ＩＦ１０は、トレンチＴＲ１の半導体層の上に形成されている。ゲート絶縁膜ＩＦ１０の膜厚は、例えば、５０ｎｍ以上１００ｎｍ以下である。もちろん、これ以外の膜厚であってもよい。ゲート絶縁膜ＩＦ１０の材質は、例えば、ＳｉＯ2 である。
２－１．ゲート絶縁膜
ゲート絶縁膜ＩＦ１０は、ゲート電極Ｇ１と各半導体層とを絶縁する絶縁膜である。ゲート絶縁膜ＩＦ１０は、ゲート電極Ｇ１と第３半導体層１４０との間に位置している。ゲート絶縁膜ＩＦ１０は、トレンチＴＲ１の半導体層の上に形成されている。ゲート絶縁膜ＩＦ１０の膜厚は、例えば、５０ｎｍ以上１００ｎｍ以下である。もちろん、これ以外の膜厚であってもよい。ゲート絶縁膜ＩＦ１０の材質は、例えば、ＳｉＯ2 である。
ゲート絶縁膜ＩＦ１０は、トレンチＴＲ１を全体的に覆っている。ゲート絶縁膜ＩＦ１０は、トレンチＴＲ１の箇所で第１半導体層１２０の底面および側面と、第２半導体層１３０の側面と、第３半導体層１４０の側面と、を覆うとともに、第３半導体層１４０の表面の一部を覆っている。
ゲート絶縁膜ＩＦ１０は、トレンチＴＲ１の箇所で第１半導体層１２０と第２半導体層１３０と第３半導体層１４０と接触し、第３半導体層１４０の上面で第３半導体層１４０と接触している。また、ゲート絶縁膜ＩＦ１０は、ゲート電極Ｇ１と接触するとともに、ゲート電極Ｇ１の外側でパッシベーション膜ＰＳＦ１０と接触している。
２－２．パッシベーション膜
パッシベーション膜ＰＳＦ１０は、ゲート電極Ｇ１が外部と電荷の授受を行うことを抑制する膜である。パッシベーション膜ＰＳＦ１０は、ゲート電極Ｇ１の上を覆う絶縁膜である。パッシベーション膜ＰＳＦ１０は、ゲート電極Ｇ１と、ゲート絶縁膜ＩＦ１０と、接触している。
パッシベーション膜ＰＳＦ１０は、ゲート電極Ｇ１が外部と電荷の授受を行うことを抑制する膜である。パッシベーション膜ＰＳＦ１０は、ゲート電極Ｇ１の上を覆う絶縁膜である。パッシベーション膜ＰＳＦ１０は、ゲート電極Ｇ１と、ゲート絶縁膜ＩＦ１０と、接触している。
パッシベーション膜ＰＳＦ１０の膜厚は、例えば、１００ｎｍ以上２００ｎｍ以下である。
パッシベーション膜ＰＳＦ１０の誘電率は、ゲート絶縁膜ＩＦ１０の誘電率よりも大きい。パッシベーション膜ＰＳＦ１０の材質は、例えば、Ａｌ2 Ｏ3 である。
３．半導体装置の製造方法
３－１．半導体層形成工程
図９に示すように、導電性基板１１０の上に第１半導体層１２０、第２半導体層１３０、第３半導体層１４０をこの順序で成長させる。そのために、例えば、ＭＯＣＶＤ法を用いればよい。または、その他の気相成長法を用いてもよい。
３－１．半導体層形成工程
図９に示すように、導電性基板１１０の上に第１半導体層１２０、第２半導体層１３０、第３半導体層１４０をこの順序で成長させる。そのために、例えば、ＭＯＣＶＤ法を用いればよい。または、その他の気相成長法を用いてもよい。
３－２．凹部形成工程
図１０に示すように、トレンチＴＲ１およびリセスＲ１を形成する。その際にドライエッチングを用いればよい。例えば、塩素系のガスを用いたＩＣＰによりエッチングを実施すればよい。
図１０に示すように、トレンチＴＲ１およびリセスＲ１を形成する。その際にドライエッチングを用いればよい。例えば、塩素系のガスを用いたＩＣＰによりエッチングを実施すればよい。
３－３．第１絶縁膜成膜工程（ゲート絶縁膜成膜工程）
図１１に示すように、トレンチＴＲ１およびリセスＲ１を形成された第３半導体層１４０の表面に一様に絶縁膜Ｉ１を成膜する。この絶縁膜Ｉ１はゲート絶縁膜ＩＦ１０となる膜である。成膜方法は、例えば、反応性スパッタリング、ＣＶＤ法、ＡＬＤ法である。絶縁膜Ｉ１が酸化物でありＡＬＤ法を用いる場合には、オゾンや酸素プラズマを酸素源として用いるとよい。絶縁膜Ｉ１の膜厚は、例えば、５０ｎｍ以上１００ｎｍ以下である。また、絶縁膜Ｉ１に熱処理を施してもよい。
図１１に示すように、トレンチＴＲ１およびリセスＲ１を形成された第３半導体層１４０の表面に一様に絶縁膜Ｉ１を成膜する。この絶縁膜Ｉ１はゲート絶縁膜ＩＦ１０となる膜である。成膜方法は、例えば、反応性スパッタリング、ＣＶＤ法、ＡＬＤ法である。絶縁膜Ｉ１が酸化物でありＡＬＤ法を用いる場合には、オゾンや酸素プラズマを酸素源として用いるとよい。絶縁膜Ｉ１の膜厚は、例えば、５０ｎｍ以上１００ｎｍ以下である。また、絶縁膜Ｉ１に熱処理を施してもよい。
３－４．ゲート電極形成工程
図１２に示すように、一様な絶縁膜Ｉ１の上にゲート電極Ｇ１を形成する。このためにまず、ゲート電極Ｇ１と同じ積層構造の一様な金属層を絶縁膜Ｉ１の上に形成する。そして、レジスト等を用いたエッチングにより一様な金属層を部分的に除去する。これにより、ゲート電極Ｇ１が形成される。
図１２に示すように、一様な絶縁膜Ｉ１の上にゲート電極Ｇ１を形成する。このためにまず、ゲート電極Ｇ１と同じ積層構造の一様な金属層を絶縁膜Ｉ１の上に形成する。そして、レジスト等を用いたエッチングにより一様な金属層を部分的に除去する。これにより、ゲート電極Ｇ１が形成される。
３－５．第２絶縁膜成膜工程（パッシベーション膜成膜工程）
図１３に示すように、ゲート電極Ｇ１の表面および絶縁膜Ｉ１の上に一様な絶縁膜Ｉ２を成膜する。この絶縁膜Ｉ２はパッシベーション膜ＰＳＦ１０となる膜である。成膜方法は、例えば、反応性スパッタリング、ＣＶＤ法、ＡＬＤ法である。絶縁膜Ｉ２が酸化物でありＡＬＤ法を用いる場合には、オゾンや酸素プラズマを酸素源として用いるとよい。絶縁膜Ｉ２の膜厚は、例えば、１００ｎｍ以上２００ｎｍ以下である。また、絶縁膜Ｉ２に熱処理を施してもよい。
図１３に示すように、ゲート電極Ｇ１の表面および絶縁膜Ｉ１の上に一様な絶縁膜Ｉ２を成膜する。この絶縁膜Ｉ２はパッシベーション膜ＰＳＦ１０となる膜である。成膜方法は、例えば、反応性スパッタリング、ＣＶＤ法、ＡＬＤ法である。絶縁膜Ｉ２が酸化物でありＡＬＤ法を用いる場合には、オゾンや酸素プラズマを酸素源として用いるとよい。絶縁膜Ｉ２の膜厚は、例えば、１００ｎｍ以上２００ｎｍ以下である。また、絶縁膜Ｉ２に熱処理を施してもよい。
３－６．マスクパターン形成工程
図１４に示すように、一様な絶縁膜Ｉ２の上にマスクパターンＭＳ２を形成する。マスクパターンが、例えば、レジストである場合には、レジストを部分的に露光および現像し、マスクパターンＭＳ２を形成すればよい。マスクパターンＭＳ２に覆われている領域は、パッシベーション膜ＰＳＦ１０およびゲート絶縁膜ＩＦ１０として半導体装置１００に残留する。マスクパターンＭＳ２に覆われていない領域は、後述するエッチングにより除去される。
図１４に示すように、一様な絶縁膜Ｉ２の上にマスクパターンＭＳ２を形成する。マスクパターンが、例えば、レジストである場合には、レジストを部分的に露光および現像し、マスクパターンＭＳ２を形成すればよい。マスクパターンＭＳ２に覆われている領域は、パッシベーション膜ＰＳＦ１０およびゲート絶縁膜ＩＦ１０として半導体装置１００に残留する。マスクパターンＭＳ２に覆われていない領域は、後述するエッチングにより除去される。
３－７．エッチング工程
図１５に示すように、マスクパターンＭＳ２に覆われていない領域をエッチングにより除去する。このエッチング工程は、第１の実施形態と同様に第１エッチング工程と第２エッチング工程とを有する。これにより、ボディ電極Ｂ１およびソース電極Ｓ１の形成領域に半導体が露出する。エッチングを実施した後に、マスクパターンＭＳ２を除去する。
図１５に示すように、マスクパターンＭＳ２に覆われていない領域をエッチングにより除去する。このエッチング工程は、第１の実施形態と同様に第１エッチング工程と第２エッチング工程とを有する。これにより、ボディ電極Ｂ１およびソース電極Ｓ１の形成領域に半導体が露出する。エッチングを実施した後に、マスクパターンＭＳ２を除去する。
３－８．電極形成工程
次に、リセスＲ１の上にボディ電極Ｂ１を形成する。次に、ボディ電極Ｂ１の上にソース電極Ｓ１を形成する。また、導電性基板１１０の第２面１１０ｂにドレイン電極Ｄ１を形成する。これらの電極の形成方法として、例えば、スパッタリング、ＥＢ蒸着法、抵抗加熱蒸着法が挙げられる。
次に、リセスＲ１の上にボディ電極Ｂ１を形成する。次に、ボディ電極Ｂ１の上にソース電極Ｓ１を形成する。また、導電性基板１１０の第２面１１０ｂにドレイン電極Ｄ１を形成する。これらの電極の形成方法として、例えば、スパッタリング、ＥＢ蒸着法、抵抗加熱蒸着法が挙げられる。
３－９．素子分離工程
そして、ウエハから半導体装置１００を切り出し、各々の独立した半導体装置１００を製造する。
そして、ウエハから半導体装置１００を切り出し、各々の独立した半導体装置１００を製造する。
３－１０．その他の工程
半導体装置１００に保護膜を形成する工程、熱処理工程等、その他の工程を適宜実施してもよい。以上により、半導体装置１００が製造される。
半導体装置１００に保護膜を形成する工程、熱処理工程等、その他の工程を適宜実施してもよい。以上により、半導体装置１００が製造される。
４．第２の実施形態の効果
第２の実施形態では、第１の実施形態と同様に、第２エッチング工程のプラズマガスであるＣＯＦ2 ガスはIII 族窒化物半導体にダメージをほとんど与えない。このため、第２半導体層１３０および第３半導体層１４０は、低いコンタクト抵抗を有する。
第２の実施形態では、第１の実施形態と同様に、第２エッチング工程のプラズマガスであるＣＯＦ2 ガスはIII 族窒化物半導体にダメージをほとんど与えない。このため、第２半導体層１３０および第３半導体層１４０は、低いコンタクト抵抗を有する。
５．変形例
５－１．ゲート絶縁膜の材質
ゲート絶縁膜ＩＦ１０の材質は、例えば、ＳｉＯ2 、Ｇａ2 Ｏ3 、ＭｇＯ、ＺｒＯ2 、Ａｌ2 Ｏ3 、ＴｉＯ2 、Ｇｄ2 Ｏ3 などの酸化物、ＳｉＮ、ＡｌＮ等の窒化物、ＳｉＯＮ、ＡｌＯＮ等の酸窒化物のいずれであってもよい。ただし、ゲート絶縁膜ＩＦ１０の誘電率は、パッシベーション膜ＰＳＦ１０の誘電率より小さい。
５－１．ゲート絶縁膜の材質
ゲート絶縁膜ＩＦ１０の材質は、例えば、ＳｉＯ2 、Ｇａ2 Ｏ3 、ＭｇＯ、ＺｒＯ2 、Ａｌ2 Ｏ3 、ＴｉＯ2 、Ｇｄ2 Ｏ3 などの酸化物、ＳｉＮ、ＡｌＮ等の窒化物、ＳｉＯＮ、ＡｌＯＮ等の酸窒化物のいずれであってもよい。ただし、ゲート絶縁膜ＩＦ１０の誘電率は、パッシベーション膜ＰＳＦ１０の誘電率より小さい。
５－２．パッシベーション膜の材質
パッシベーション膜ＰＳＦ１０の材質は、例えば、ＳｉＯ2 、Ｇａ2 Ｏ3 、ＭｇＯ、ＺｒＯ2 、Ａｌ2 Ｏ3 、ＴｉＯ2 、Ｇｄ2 Ｏ3 などの酸化物、ＳｉＮ、ＡｌＮ等の窒化物、ＳｉＯＮ、ＡｌＯＮ等の酸窒化物のいずれであってもよい。ただし、パッシベーション膜ＰＳＦ１０の誘電率は、ゲート絶縁膜ＩＦ１０の誘電率より大きい。
パッシベーション膜ＰＳＦ１０の材質は、例えば、ＳｉＯ2 、Ｇａ2 Ｏ3 、ＭｇＯ、ＺｒＯ2 、Ａｌ2 Ｏ3 、ＴｉＯ2 、Ｇｄ2 Ｏ3 などの酸化物、ＳｉＮ、ＡｌＮ等の窒化物、ＳｉＯＮ、ＡｌＯＮ等の酸窒化物のいずれであってもよい。ただし、パッシベーション膜ＰＳＦ１０の誘電率は、ゲート絶縁膜ＩＦ１０の誘電率より大きい。
５－３．保護膜の材質
半導体装置１００は、保護膜を有していてもよい。保護膜は、各電極のパッド部分を除いて半導体装置１００を覆うとよい。保護膜の材質は、例えば、ＳｉＯ2 、Ｇａ2 Ｏ3 、ＭｇＯ、ＺｒＯ2 、Ａｌ2 Ｏ3 、ＴｉＯ2 、Ｇｄ2 Ｏ3 などの酸化物、ＳｉＮ、ＡｌＮ等の窒化物、ＳｉＯＮ、ＡｌＯＮ等の酸窒化物、ポリイミド等の有機絶縁膜のいずれであってもよい。
半導体装置１００は、保護膜を有していてもよい。保護膜は、各電極のパッド部分を除いて半導体装置１００を覆うとよい。保護膜の材質は、例えば、ＳｉＯ2 、Ｇａ2 Ｏ3 、ＭｇＯ、ＺｒＯ2 、Ａｌ2 Ｏ3 、ＴｉＯ2 、Ｇｄ2 Ｏ3 などの酸化物、ＳｉＮ、ＡｌＮ等の窒化物、ＳｉＯＮ、ＡｌＯＮ等の酸窒化物、ポリイミド等の有機絶縁膜のいずれであってもよい。
５－４．基板
導電性基板１１０はＧａＮ基板以外の導電性基板を用いてもよい。その他の導電性基板として、例えば、導電性Ｓｉ基板が挙げられる。
導電性基板１１０はＧａＮ基板以外の導電性基板を用いてもよい。その他の導電性基板として、例えば、導電性Ｓｉ基板が挙げられる。
５－５．組み合わせ
上記の変形例を自由に組み合わせてよい。
上記の変形例を自由に組み合わせてよい。
（第３の実施形態）
第３の実施形態について説明する。
第３の実施形態について説明する。
１．半導体装置
図１６は、第３の実施形態の半導体装置２００の概略構成図である。半導体装置２００は、ＨＥＭＴである。半導体装置２００は、基板２１０と、第１半導体層２２０と、第２半導体層２３０と、第３半導体層２４０と、ソース電極Ｓ２と、ドレイン電極Ｄ２と、ゲート電極Ｇ２と、ゲート絶縁膜ＩＦ２０と、パッシベーション膜ＰＳＦ２０と、を有する。半導体装置２００はトレンチを有さない。また、半導体装置２００は、ゲートパッド電極（図示せず）を有する。
図１６は、第３の実施形態の半導体装置２００の概略構成図である。半導体装置２００は、ＨＥＭＴである。半導体装置２００は、基板２１０と、第１半導体層２２０と、第２半導体層２３０と、第３半導体層２４０と、ソース電極Ｓ２と、ドレイン電極Ｄ２と、ゲート電極Ｇ２と、ゲート絶縁膜ＩＦ２０と、パッシベーション膜ＰＳＦ２０と、を有する。半導体装置２００はトレンチを有さない。また、半導体装置２００は、ゲートパッド電極（図示せず）を有する。
第１半導体層２２０と、第２半導体層２３０と、第３半導体層２４０とは、III 族窒化物半導体層である。第１半導体層２２０は、下地層である。第１半導体層２２０は、例えば、ＧａＮ層である。第２半導体層２３０は、キャリア走行層である。第２半導体層２３０は、例えば、ＧａＮ層である。第３半導体層２４０は、キャリア供給層である。第３半導体層２４０は、例えば、ＡｌＧａＮ層である。
２．第３の実施形態の効果
第３の実施形態では、第１の実施形態と同様に、第２エッチング工程のプラズマガスであるＣＯＦ2 ガスはIII 族窒化物半導体にダメージをほとんど与えない。このため、第３半導体層２４０は、低いコンタクト抵抗を有する。
第３の実施形態では、第１の実施形態と同様に、第２エッチング工程のプラズマガスであるＣＯＦ2 ガスはIII 族窒化物半導体にダメージをほとんど与えない。このため、第３半導体層２４０は、低いコンタクト抵抗を有する。
（実施形態の組み合わせ）
第１の実施形態から第３の実施形態までをこれらの変形例を含めて自由に組み合わせることができる場合がある。また、第１の実施形態の技術をその他のIII 族窒化物半導体装置に適用することができる。例えば、バイポーラトランジスタ、ショットキーバリアダイオード、ｐｎ接合ダイオードが挙げられる。
第１の実施形態から第３の実施形態までをこれらの変形例を含めて自由に組み合わせることができる場合がある。また、第１の実施形態の技術をその他のIII 族窒化物半導体装置に適用することができる。例えば、バイポーラトランジスタ、ショットキーバリアダイオード、ｐｎ接合ダイオードが挙げられる。
（実験）
１．実験１
１－１．実験方法
ｎ型ＧａＮ層の表面に膜厚５０ｎｍのＳｉＯ2 膜を成膜し、その上に膜厚１００ｎｍのＡｌ2 Ｏ3 膜を成膜して試験片を作製した。
１．実験１
１－１．実験方法
ｎ型ＧａＮ層の表面に膜厚５０ｎｍのＳｉＯ2 膜を成膜し、その上に膜厚１００ｎｍのＡｌ2 Ｏ3 膜を成膜して試験片を作製した。
ＩＣＰ－ＲＩＥ装置を用いるとともに、第１エッチング工程としてＣＨＦ3 ガスとＡｒガスとを含む混合ガスを用いてエッチングを実施した。ＩＣＰパワーは２００Ｗであった。バイアスパワーは１００Ｗであった。チャンバー圧力は１Ｐａであった。ＣＨＦ3 の流量は５ｓｃｃｍであった。Ａｒの流量は１００ｓｃｃｍであった。
ＩＣＰ－ＲＩＥ装置を用いるとともに、第２エッチング工程としてＣＯＦ2 ガスとＡｒガスとを含む混合ガスを用いてエッチングを実施した。ＩＣＰパワーは２００Ｗであった。バイアスパワーは１００Ｗであった。チャンバー圧力は１Ｐａであった。ＣＯＦ2 の流量は２５ｓｃｃｍであった。Ａｒの流量は１００ｓｃｃｍであった。
１－２．実験結果
干渉型の検出装置を用いて、Ａｌ2 Ｏ3 膜のエッチングのエンドポイントを検出することができた。シグナルの変化量が不連続になった時点をエッチングのエンドポイントと判断した。
干渉型の検出装置を用いて、Ａｌ2 Ｏ3 膜のエッチングのエンドポイントを検出することができた。シグナルの変化量が不連続になった時点をエッチングのエンドポイントと判断した。
また、同じ干渉型の検出装置を用いて、ＳｉＯ2 膜のエッチングのエンドポイントを検出することができた。この場合には、波形の変化が止まり、シグナルが一定になった時点をエンドポイントと判断した。
２．実験２
２－１．実験方法
ｎ型ＧａＮ層にＳｉＯ2 膜を成膜して試験片を作製した。エッチング方法およびエッチング条件を変えて試験片のＳｉＯ2 膜をエッチングし、ｎ型ＧａＮ層を露出させた。
２－１．実験方法
ｎ型ＧａＮ層にＳｉＯ2 膜を成膜して試験片を作製した。エッチング方法およびエッチング条件を変えて試験片のＳｉＯ2 膜をエッチングし、ｎ型ＧａＮ層を露出させた。
ＩＣＰ－ＲＩＥ装置を用いるとともに、ＣＨＦ3 ガスとＡｒガスとを含む混合ガスまたはＣＯＦ2 ガスとＡｒガスとを含む混合ガスを用いてエッチングを実施した。ＩＣＰパワーは６００Ｗであった。バイアスパワーは５０Ｗから３００Ｗの間で変化させた。チャンバー圧力は１Ｐａであった。ＣＨＦ3 の流量は５ｓｃｃｍであった。ＣＯＦ2 の流量は２５ｓｃｃｍであった。Ａｒの流量は１００ｓｃｃｍであった。
２－２．実験結果
図１７は、ｎ型ＧａＮ層の上のＳｉＯ2 膜を種々のエッチング条件でエッチングしたときのｎ型ＧａＮ層のコンタクト抵抗を示すグラフである。図１７の横軸はエッチング条件である。図１７の縦軸はコンタクト抵抗（Ωｃｍ2 ）である。
図１７は、ｎ型ＧａＮ層の上のＳｉＯ2 膜を種々のエッチング条件でエッチングしたときのｎ型ＧａＮ層のコンタクト抵抗を示すグラフである。図１７の横軸はエッチング条件である。図１７の縦軸はコンタクト抵抗（Ωｃｍ2 ）である。
図１７の右端のＢＨＦは、バッファードフッ酸（ＢＨＦ）を用いてウェットエッチングした結果を示す。図１７には、ドライエッチングについては、Ａｒとともに用いたガスとバイアスパワーとが記載されている。
図１７に示すように、ＣＯＦ2 とＡｒとの混合ガスを用いてバイアスパワーを５０Ｗとしてドライエッチングした場合には、ｎ型ＧａＮ層のコンタクト抵抗は、１．５×１０-5（Ωｃｍ2 ）以下の程度であった。それ以外のドライエッチングまたはウェットエッチングを実施した場合には、ｎ型ＧａＮ層のコンタクト抵抗は、２．０×１０-5（Ωｃｍ2 ）程度であった。特に、ＣＯＦ2 とＡｒとの混合ガスを用いてパイアスパワーを２００Ｗとしてドライエッチングした場合には、ｎ型ＧａＮ層のコンタクト抵抗は、３．０×１０-5（Ωｃｍ2 ）以下の程度であった。
図１８は、ｎ型ＧａＮ層の上のＳｉＯ2 膜を種々のエッチング条件でエッチングしたときのｎ型ＧａＮ層のシート抵抗を示すグラフである。図１８の横軸はエッチング条件である。図１８の縦軸はシート抵抗（Ω／ｓｑ）である。
図１８に示すように、ｎ型ＧａＮ層のシート抵抗は、ドライエッチングの条件によらずほぼ一定であった。ドライエッチングをした後のｎ型ＧａＮ層のシート抵抗は１９０Ω／ｓｑ程度であった。ウェットエッチングをした後のｎ型ＧａＮ層のシート抵抗は１７０Ω／ｓｑ程度であった。ドライエッチングをした後のｎ型ＧａＮ層のシート抵抗は、ウェットエッチングをした後のｎ型ＧａＮ層のシート抵抗と同程度であった。
２－３．実験のまとめ
ＣＯＦ2 とＡｒとの混合ガスを用いてバイアスパワーを３０Ｗ以上８０Ｗ以下としてドライエッチングしたｎ型ＧａＮ層のコンタクト抵抗は、その他のエッチング方法およびエッチング条件によりエッチングしたｎ型ＧａＮ層のコンタクト抵抗よりも低い。
ＣＯＦ2 とＡｒとの混合ガスを用いてバイアスパワーを３０Ｗ以上８０Ｗ以下としてドライエッチングしたｎ型ＧａＮ層のコンタクト抵抗は、その他のエッチング方法およびエッチング条件によりエッチングしたｎ型ＧａＮ層のコンタクト抵抗よりも低い。
（付記）
第１の態様における半導体装置の製造方法は、半導体層の上に第１絶縁膜を成膜する工程と、第１絶縁膜の上に第２絶縁膜を成膜する工程と、第２絶縁膜の上にマスクを形成する工程と、第１絶縁膜および第２絶縁膜をエッチングする工程と、を有する。第２絶縁膜の誘電率は第１絶縁膜の誘電率よりも大きい。第１絶縁膜および第２絶縁膜をエッチングする工程は、第１エッチング工程および第２エッチング工程を有する。第１エッチング工程では、ＣＨＦ3 ガスを含むガスをプラズマ化するドライエッチングにより、マスクに覆われていない領域の第２絶縁膜を除去して第１絶縁膜を露出させる。第２エッチング工程では、ＣＯＦ2 ガスを含むガスをプラズマ化するドライエッチングにより、露出させた第１絶縁膜を除去して半導体層を露出させる。
第１の態様における半導体装置の製造方法は、半導体層の上に第１絶縁膜を成膜する工程と、第１絶縁膜の上に第２絶縁膜を成膜する工程と、第２絶縁膜の上にマスクを形成する工程と、第１絶縁膜および第２絶縁膜をエッチングする工程と、を有する。第２絶縁膜の誘電率は第１絶縁膜の誘電率よりも大きい。第１絶縁膜および第２絶縁膜をエッチングする工程は、第１エッチング工程および第２エッチング工程を有する。第１エッチング工程では、ＣＨＦ3 ガスを含むガスをプラズマ化するドライエッチングにより、マスクに覆われていない領域の第２絶縁膜を除去して第１絶縁膜を露出させる。第２エッチング工程では、ＣＯＦ2 ガスを含むガスをプラズマ化するドライエッチングにより、露出させた第１絶縁膜を除去して半導体層を露出させる。
第２の態様における半導体装置の製造方法においては、第１エッチング工程では、露出させた第１絶縁膜をエッチングするとともに半導体層を露出させない。
第３の態様における半導体装置の製造方法は、第１絶縁膜の上にゲート電極を形成する工程を有する。第１絶縁膜を成膜する工程では、第１絶縁膜としてゲート絶縁膜を成膜する。第２絶縁膜を成膜する工程では、第２絶縁膜としてパッシベーション膜をゲート電極およびゲート絶縁膜の上に成膜する。
第４の態様における半導体装置の製造方法においては、第１絶縁膜はＳｉＯ2 である。第２絶縁膜はＡｌ2 Ｏ3 である。
第５の態様における半導体装置の製造方法においては、第２エッチング工程のエッチングレートは、第１エッチング工程のエッチングレートよりも遅い。
Ａ１…半導体
ＩＦ１…第１絶縁膜
ＩＦ２…第２絶縁膜
ＭＳ１、ＭＳ２…マスクパターン
１００…半導体装置
１１０…導電性基板
１２０…第１半導体層
１３０…第２半導体層
１４０…第３半導体層
Ｂ１…ボディ電極
Ｓ１…ソース電極
Ｄ１…ドレイン電極
Ｇ１…ゲート電極
ＩＦ１０…ゲート絶縁膜
ＰＳＦ１０…パッシベーション膜
ＩＦ１…第１絶縁膜
ＩＦ２…第２絶縁膜
ＭＳ１、ＭＳ２…マスクパターン
１００…半導体装置
１１０…導電性基板
１２０…第１半導体層
１３０…第２半導体層
１４０…第３半導体層
Ｂ１…ボディ電極
Ｓ１…ソース電極
Ｄ１…ドレイン電極
Ｇ１…ゲート電極
ＩＦ１０…ゲート絶縁膜
ＰＳＦ１０…パッシベーション膜
Claims (4)
- 半導体層の上に第１絶縁膜を成膜する工程と、
前記第１絶縁膜の上に第２絶縁膜を成膜する工程と、
前記第２絶縁膜の上にマスクを形成する工程と、
前記第１絶縁膜および前記第２絶縁膜をエッチングする工程と、
を有し、
前記第２絶縁膜の誘電率は前記第１絶縁膜の誘電率よりも大きく、
前記第１絶縁膜および前記第２絶縁膜をエッチングする工程は、
第１エッチング工程および第２エッチング工程を有し、
前記第１エッチング工程では、
ＣＨＦ３ガスを含むガスをプラズマ化するドライエッチングにより、前記マスクに覆われていない領域の前記第２絶縁膜を除去して前記第１絶縁膜を露出させ、露出させた前記第１絶縁膜をエッチングするとともに前記半導体層を露出させず、
前記第２エッチング工程では、
ＣＯＦ２ガスを含むガスをプラズマ化するドライエッチングにより、露出させた前記第１絶縁膜を除去して前記半導体層を露出させること
を含む半導体装置の製造方法。 - 半導体層の上に第１絶縁膜としてゲート絶縁膜を成膜する工程と、
前記第１絶縁膜の上にゲート電極を形成する工程と、
前記第１絶縁膜の上に第２絶縁膜としてパッシベーション膜を前記ゲート電極および前記第１絶縁膜の上に成膜する成膜する工程と、
前記第２絶縁膜の上にマスクを形成する工程と、
前記第１絶縁膜および前記第２絶縁膜をエッチングする工程と、
を有し、
前記第２絶縁膜の誘電率は前記第１絶縁膜の誘電率よりも大きく、
前記第１絶縁膜および前記第２絶縁膜をエッチングする工程は、
第１エッチング工程および第２エッチング工程を有し、
前記第１エッチング工程では、
ＣＨＦ３ガスを含むガスをプラズマ化するドライエッチングにより、前記マスクに覆われていない領域の前記第２絶縁膜を除去して前記第１絶縁膜を露出させ、
前記第２エッチング工程では、
ＣＯＦ２ガスを含むガスをプラズマ化するドライエッチングにより、露出させた前記第１絶縁膜を除去して前記半導体層を露出させること
を含む半導体装置の製造方法。 - 半導体層の上に第１絶縁膜を成膜する工程と、
前記第１絶縁膜の上に第２絶縁膜を成膜する工程と、
前記第２絶縁膜の上にマスクを形成する工程と、
前記第１絶縁膜および前記第２絶縁膜をエッチングする工程と、
を有し、
前記第２絶縁膜の誘電率は前記第１絶縁膜の誘電率よりも大きく、
前記第１絶縁膜および前記第２絶縁膜をエッチングする工程は、
第１エッチング工程および第２エッチング工程を有し、
前記第１エッチング工程では、
ＣＨＦ３ガスを含むガスをプラズマ化するドライエッチングにより、前記マスクに覆われていない領域の前記第２絶縁膜を除去して前記第１絶縁膜を露出させ、
前記第２エッチング工程では、
ＣＯＦ２ガスを含むガスをプラズマ化するドライエッチングにより、露出させた前記第１絶縁膜を除去して前記半導体層を露出させ、
前記第２エッチング工程のエッチングレートは、前記第１エッチング工程のエッチングレートよりも遅い、ことを含む半導体装置の製造方法。 - 請求項１から請求項３までのいずれか１項に記載の半導体装置の製造方法において、
前記第１絶縁膜はＳｉＯ２であり、
前記第２絶縁膜はＡｌ２Ｏ３であること
を含む半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020091778A JP7265109B2 (ja) | 2020-05-26 | 2020-05-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020091778A JP7265109B2 (ja) | 2020-05-26 | 2020-05-26 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2021190482A JP2021190482A (ja) | 2021-12-13 |
| JP7265109B2 true JP7265109B2 (ja) | 2023-04-26 |
Family
ID=78847439
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020091778A Active JP7265109B2 (ja) | 2020-05-26 | 2020-05-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7265109B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2023095618A1 (ja) | 2021-11-24 | 2023-06-01 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000040208A (ja) | 1998-07-23 | 2000-02-08 | Hitachi Ltd | 薄膜磁気ヘッド及びそれを搭載した磁気ディスク装置 |
| JP2002158181A (ja) | 2000-09-11 | 2002-05-31 | Research Institute Of Innovative Technology For The Earth | クリーニングガス及びエッチングガス |
| US20040087159A1 (en) | 2002-11-01 | 2004-05-06 | Samsung Electronics Co., Ltd. | Method for manufacturing multi-thickness gate dielectric layer of semiconductor device |
| WO2012172753A1 (ja) | 2011-06-13 | 2012-12-20 | パナソニック株式会社 | 半導体装置及びその製造方法 |
| JP2015130427A (ja) | 2014-01-08 | 2015-07-16 | 豊田合成株式会社 | ドライエッチング装置およびドライエッチング方法 |
| JP2016134541A (ja) | 2015-01-21 | 2016-07-25 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
| JP2016174064A (ja) | 2015-03-17 | 2016-09-29 | 株式会社東芝 | 半導体装置および半導体装置の製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3298205B2 (ja) * | 1992-03-25 | 2002-07-02 | ソニー株式会社 | ドライエッチング方法 |
-
2020
- 2020-05-26 JP JP2020091778A patent/JP7265109B2/ja active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000040208A (ja) | 1998-07-23 | 2000-02-08 | Hitachi Ltd | 薄膜磁気ヘッド及びそれを搭載した磁気ディスク装置 |
| JP2002158181A (ja) | 2000-09-11 | 2002-05-31 | Research Institute Of Innovative Technology For The Earth | クリーニングガス及びエッチングガス |
| US20040087159A1 (en) | 2002-11-01 | 2004-05-06 | Samsung Electronics Co., Ltd. | Method for manufacturing multi-thickness gate dielectric layer of semiconductor device |
| WO2012172753A1 (ja) | 2011-06-13 | 2012-12-20 | パナソニック株式会社 | 半導体装置及びその製造方法 |
| JP2015130427A (ja) | 2014-01-08 | 2015-07-16 | 豊田合成株式会社 | ドライエッチング装置およびドライエッチング方法 |
| JP2016134541A (ja) | 2015-01-21 | 2016-07-25 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
| JP2016174064A (ja) | 2015-03-17 | 2016-09-29 | 株式会社東芝 | 半導体装置および半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2021190482A (ja) | 2021-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104009074B (zh) | 高电子迁移率晶体管及其制造方法 | |
| CN103972284B (zh) | 半导体器件 | |
| US8207574B2 (en) | Semiconductor device and method for manufacturing the same | |
| US9722064B2 (en) | Isolated gate field effect transistor and manufacture method thereof | |
| US8946771B2 (en) | Gallium nitride semiconductor devices and method making thereof | |
| TWI496284B (zh) | 化合物半導體裝置及其製造方法 | |
| US20070051979A1 (en) | Semiconductor device | |
| US8586462B2 (en) | Method of manufacturing a field-effect transistor | |
| WO2010038150A1 (en) | Semiconductor device | |
| JP2014045174A (ja) | 窒化物半導体装置 | |
| CN108417493A (zh) | 基于氧化自停止技术的p型栅增强型晶体管及其制备方法 | |
| CN105304704A (zh) | 半导体装置与其的制造方法 | |
| JP7265109B2 (ja) | 半導体装置の製造方法 | |
| US20240222133A1 (en) | High electron mobility transistor and fabricating method of the same | |
| TW201901750A (zh) | 半導體裝置之製造方法及半導體裝置 | |
| US20240243179A1 (en) | Semiconductor device and manufacturing method thereof | |
| US20240243011A1 (en) | Methods for Forming Stacked Layers and Devices Formed Thereof | |
| JP2012234984A (ja) | 半導体装置 | |
| CN111933708B (zh) | 一种氮化镓mis-hemt钝化设计及其制备方法 | |
| CN109148574A (zh) | 半导体装置和制造半导体装置的方法 | |
| JPWO2008117718A1 (ja) | ショットキーバリアダイオードおよびその製造方法 | |
| WO2013122154A1 (ja) | 窒化物半導体装置 | |
| JP4857487B2 (ja) | トレンチ型半導体装置の製造方法 | |
| TW569459B (en) | GaAs-based semiconductor field-effect transistor | |
| CN105355557A (zh) | 一种基于GaN基HEMT器件的Fin-HEMT器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220324 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20220701 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20221205 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221213 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230208 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230307 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230320 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 7265109 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |