TWI496284B - 化合物半導體裝置及其製造方法 - Google Patents

化合物半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI496284B
TWI496284B TW100142105A TW100142105A TWI496284B TW I496284 B TWI496284 B TW I496284B TW 100142105 A TW100142105 A TW 100142105A TW 100142105 A TW100142105 A TW 100142105A TW I496284 B TWI496284 B TW I496284B
Authority
TW
Taiwan
Prior art keywords
film
compound semiconductor
layer
opening
cerium
Prior art date
Application number
TW100142105A
Other languages
English (en)
Other versions
TW201227959A (en
Inventor
Masahito Kanamura
Toshihide Kikkawa
Kenji Imanishi
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of TW201227959A publication Critical patent/TW201227959A/zh
Application granted granted Critical
Publication of TWI496284B publication Critical patent/TWI496284B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

化合物半導體裝置及其製造方法 相關申請案之對照參考資料
本申請案係根據並主張於2010年12月3日申請在先之日本專利申請案第2010-270802號案之優先權，其完整內容合併於本文中以供參考。
領域
本揭露內容係有關於一種化合物半導體裝置，及製造此化合物半導體裝置之方法。
 背景
氮化物半導體裝置係藉由利用其諸如高飽和電子速率及寬能帶間隙之特性已被廣泛發展作為具高耐受電壓及輸出之半導體裝置。許多有關於場效電晶體之報導已被作出，特別是高電子移動性電晶體(HEMT)。特別地，AlGaN/GaN-HEMT已受到許多注意，其具有作為一電子傳送層之GaN，及作為一電子供應層之AlGaN。AlGaN/GaN HEMT於包括AlGaN之一層具有因GaN與AlGaN間之晶格常數差異而造成之應變。AlGaN之壓電極化及自發性極化因而被誘發，因此，產生高濃度之二維電子氣體(2DEG)。因此，高臨界電壓及出輸可被達成。
相關技術係揭示於日本未審查專利申請告開第2007-329483、2005-86171，及2006-278857號案。
 概要
依據本發明之一方面，一化合物半導體裝置包含：一化合物半導體層；一第一膜，其係形成於化合物半導體層上，此第一膜於與化合物半導體層之一界面處係呈一負電荷狀態或一無電荷狀態；一第二膜，其係形成於第一膜上，第二膜於與第一膜之一界面處係呈一正電荷狀態；以及一閘極電極，其係被埋置於在第二膜形成之一開口內。
依據本發明之另一方面，一種製造化合物半導體裝置之方法包括：於一化合物半導體層上形成一第一膜，此第一膜於化合物半導體層之一界面處係一負電荷狀態或一無電荷狀態；於第一膜上形成一第二膜，第二膜於與第一膜之一界面處係一正電荷狀態；於第二膜內形成一開口；以及形成被埋置於開口內之一閘極電極。
本發明之目的及優點會至少藉由於申請專利範圍中特別指出之元件及組合而實現及獲得。
需瞭解前述之概略說明及下列之詳細說明係例示性及解釋性，且非如申請專利範圍所界定般限制本發明。
圖式簡單說明
第1A至1H圖係例示製造依據實施例1之一金屬絕緣體半導體(MIS)結構之一AlGaN/GaN HEMT(其後係稱為"AlGaN/GaN MIS-HEMT")之方法之截面圖；
第2A至2C圖係例示於一第二膜在一第一膜上形成時產生之2DEG之實驗結果之圖；
第3A至3C圖係例示形成依據實施例2之AlGaN/GaN MIS-HEMT之主要步驟之截面圖；
第4A至4C圖係例示形成依據實施例3之一Schottky結構之一AlGaN/GaN HEMT(其後稱為"AlGaN/GaN Schottky-HEMT")之主要步驟之截面圖；
第5圖係例示依據實施例4之一供電裝置之一示意結構之圖；且
第6圖係例示依據實施例5之一高頻率放大器之一示意結構之圖。
 實施例說明
於將一氮化物半導體裝置應用於一供電器，所欲地係發展具有低損失及高耐受電壓且當一閘極電壓關閉時電流不會流動之正常關閉裝置。由於壓電作用，AlGaN/GaN HEMT於一電子傳送層具有數個電子件為2DEG。此作用於達成一大電流操作係扮演重大角色。但是，當一裝置具有一簡單結構，此裝置可能變成一正常開啟裝置，因為一電子傳送層於一閘極電極下立即具有數個電極，即使當閘極電壓係關閉。因此，一閘極凹部結構已被檢測，其中，一電極溝槽係藉由於一閘極蝕刻一電子供應層(或電子供應層及電子傳送層二者)而形成，以降低電子傳送層內之電子，因此升高臨界值。
但是可能難以於諸如GaN或AlGaN之一以氮化物為主之半導體上精確地實施乾式蝕刻以具有一凹部結構。因此，製得之HEMT於其電子晶體特性會具有大的差異。
實施例於下將參考所附圖式詳細說明。
為了實際目的，某些組件於圖式中可無需相對於其它者呈正確比例而例示。
[實施例1]
此實施例揭露一AlGaN/GaN MIS-HEMT作為一化合物半導體裝置。
第1A至1H圖係例示製造依據實施例1之一AlGaN/GaN MIS-HEMT之方法之截面圖。
如第1A圖所例示，一化合物半導體層2係於，例如，作為供生長之一基材之一半絕緣SiC基材1上形成。
化合物半導體層2包括一緩衝層2a、一電子傳送層2b、一中間層2c、一電子供應層2d，及一罩蓋層2e。
於SiC基材1上，每一化合物半導體係藉由，例如，金屬有機蒸發相磊晶(MOVPE)生長。替代MOVPE，分子束磊晶等可被使用。
於SiC基材1上、AlN、i(故意未經摻雜)-GaN、i-AlGaN、n-AlGaN，及n-GaN係個別被沉積形成緩衝層2a、電子傳送層2b、中間層2c、電子供應層2d，及罩蓋層2e。作為用於生長AlN、GaN、AlGaN及GaN之條件，例如，三甲基鋁氣體、三甲基鎵氣體，及氨氣體之一混合氣體係作為一來源氣體。依欲被生長之化合物半導體層之型式而定，作為Al來源之三甲基鋁氣體及作為Ga來源之三甲基鎵氣體之供應及流速係適當選擇。作為一共同材料之氨氣體之流速係約，例如，100 ccm至10 LM。再者，生長壓力係約50至300 Torr，且生長溫度係約1,000至1,200℃。
當以n-型生長GaN及AlGaN，例如，含有Si之SiH4 氣體係以一特定流速添加至一來源氣體作為一n-型雜質，且GaN及AlGaN係以Si摻雜。經摻雜之Si之濃度係，例如，約1×1018 /cm3 至1×1020 /cm3 ，且較佳係約5×1018 /cm3 。
例如，緩衝層2a係約0.1 μm厚，電子傳送層2b係約3 μm厚，中間層2c係約5 nm厚，且罩蓋層2e係約10 nm厚。例如，電子供應層2d具有約1至10 nm之厚度，且此處係約5 nm厚。Alx Ga1-x N具有0.1至0.15之Al比率x，且於此處此比率係約0.1。當電子供應層2d係比1 nm更薄，可能難以形成具有高結晶性之AlGaN。當電子供應層2d比10 nm更厚，2DEG可能於化合物半導體層2之表面曝露出時於電子傳送層2b產生。若電子供應層2d之Al比率少於0.1，於中間層2c與電子傳送層2b間之一界面之一傳導帶會具有較小之不連續性，且電子之移動性會實際上減少。若電子供應層2d之Al比率大於0.15，2DEG會於化合物半導體層2之表面曝露出時於電子傳送層2b產生。藉由形成於上述厚度範圍內且具上述組成物之電子供應層2d，於電子傳送層2b所產生2DEG之量係於化合物半導體層2之表面曝露出時之狀態下減少，即，如第1A圖所例示，組份係於化合物半導體層2上形成。
其後，如第1B圖所例示，形成一元素隔離結構3。
例如，氬氣(Ar)注射至化合物半導體層2之元素隔離區內。因此，元素隔離結構3係於化合物半導體層2及SiC基材1形成。活性區係於化合物半導體層2藉由元素隔離結構3界定。
元素隔離結構3可藉由淺溝槽隔離(STI)替代上述之注射而形成。
其後，如第1C圖所例示，形成一源極電極4及一汲極電極5。
首先，一電極溝槽係於罩蓋層2e、電子供應層2d、中間層2c及電子傳送層2b之每一者之於源極電極及汲極電極將於化合物半導體層2之表面形成之位置形成。
形成一阻劑遮罩，以便於源極電極及汲極電極將於化合物半導體層2之表面形成之位置形成一開口。於此等位置之罩蓋層2e、電子供應層2d、中間層2c及電子傳送層2b之一表面部份係藉由使用阻劑遮罩之乾式蝕刻移除。因此，形成電極溝槽。對於蝕刻，諸如Ar之惰性氣體或諸如Cl2 之氯氣體係作為蝕刻氣體。Cl2 之流速係30 sccm，其壓力係2 Pa，且RF輸入功率係20 W。
Ta/Al係作為用於此等電極之材料。，例如，具有屋簷狀結構之一個二層式阻劑被用以形成此等電極，其係適於沉積或剝離。阻劑係塗覆於化合物半導體層2上，因此，形成用以開通一電極溝槽之一阻劑遮罩。Ta/Al係藉由阻劑遮罩沉積。Ta之厚度係約20 nm，且Al之厚度係約200 nm。具有屋簷狀結構之阻劑遮罩及沉積於其上之Ta/Al係藉由剝離移除。其後，SiC基材1係於，例如，氮氛圍內於約600℃以達處理，以便將剩餘之Ta/Al與電子傳送層2b歐姆接觸，藉此，形成源極電極4及汲極電極5。
然後，如第1D圖所例示，形成一第一膜6。
例如，氮化鋁(AlN)被沉積作為具有一第一特性之一絕緣材料，以便覆蓋化合物半導體層2(罩蓋層2e)之表面，因此，形成第一膜6。第一特性係當第一膜6於化合物半導體層2上形成時，第一膜6於此第一膜6與化合物半導體層2之表面間之一界面係於一負電荷或無電荷之狀態。AlN係藉由，例如，原子層沉積(ALD)形成，且膜厚度係約1至100 nm，或更佳地係約10至50 nm。於此處，AlN具有約20 nm之厚度。當AlN比100 nm更厚時，上述第一特性於與化合物半導體層2之相關者可能未被充份地達成。當AlN比1 nm更薄時，其可能不足以作為一閘極絕緣膜。藉由形成於上述厚度範圍內之AlN，第一特性可被獲得，而不會損失其作為一閘極絕緣膜之性質。因為AlN係藉由ALD形成，因此，形成多結晶性之AlN。於此實施例，第一膜6係作為如下所述之一閘極絕緣膜。
藉此形成之第一膜6具有如上所述之第一特性。因此，於第1D圖例示之其中第一膜6係於化合物半導體層2上形成之狀態，於電子傳送層2b係實質上未產生2DEG。
其後，如第1E圖所例示，形成一第二膜7。
例如，氧化鋁(Al2 O3 )係沉積於第一膜6上作為具有第二特性之一絕緣材料，因此，形成第二膜7。第二特性係當第二膜7堆疊於第一膜6上時，第二膜7於此第二膜7與第一膜6之表面間之一界面係呈一正電荷狀態。例如，Al2 O3 係藉由ALD沉積於如第1D圖例示般形成之AlN上，至約1至500 nm之厚度。此處，Al2 O3 具有約40 nm之厚度。當Al2 O3 比1 nm更薄時，上述第二特性於與化合物半導體層2之相關者可能未被充份地達成。當Al2 O3 比500 nm更厚時，由於應力而會造成物理性及電性之惡化。藉由形成於上述厚度範圍內之Al2 O3 ，第二特性會被獲得，且無藉由應力而造成之物理性及電性之惡化。替代Al2 O3 ，第二膜7可包括含有選自由氮氧化鋁、氧化矽、氮化矽、氮氧化矽、氮化硼、氧化鉿、氮化鉿，及氮氧化鉿所構成族群之至少一化合物之材料。
沉積Al2 O3 後，熱處理可於約350至1,000℃之溫度實行。
第二膜7具有上述之第二特性。因此，當第二膜7於第一膜6上形成時，或特別地當如此圖中般第一膜6及第二膜7係堆疊於化合物半導體層2上時，2DEG(第1E圖係以虛線例示)係於電子傳送層2b產生。
其後，如第1F圖所例示，一開口7a係於第二膜7形成。
首先，一阻劑係塗覆於第二膜7上。阻劑係藉由微影術處理，藉此，於將形成一閘極電極之位置形成一開口。一阻劑遮罩因而被形成，以便使第二膜7之表面相對應於將形成一閘極電極之位置者自開口露出。
第二膜7係藉由使用阻劑遮罩蝕刻至第一膜6之表面露出為止。使用以氟為主之氣體作為蝕刻氣體之乾式蝕刻及使用氟蝕刻劑之濕式蝕刻被實行。開口7a因此於第二膜7形成。
阻劑遮罩係藉由灰化等移除。
當開口7a如第1F圖所例示般於第二膜7形成，具有上述第二特性之第二膜7係於開口7a處被移除。於化合物半導體層2上，於開口7a僅具有第一膜6。因此，於電子傳送層2b之2DEG係於開口7a下之一區域消散掉(於圖中係以一圓C例示)。
然後，如第1G所例示，形成一閘極電極8。
首先，一下層阻劑(例如，MicroChem Corp.之PMGI(商品名))及一上層阻劑(例如，Sumitomo Chemical Co.,Ltd.之PFI32-A8(商品名)係塗覆於第二膜7上，包括開口7a。具有例如約0.8 μm之直徑之一開口係於上層阻劑，藉由紫外線曝光於包含開口7a之將形成一閘極電極之位置形成。然後，下層阻劑係以一鹼性顯影劑同時使用上層阻劑作為一遮罩而濕式蝕刻。其後，於上層阻劑及下層阻劑作為一遮罩時，其中Ni係約10 nm厚且Au係約300 nm厚之一Ni/Au閘極金屬係沉積於整個表面上，包括開口內側。然後，剝離係以一加熱有機溶劑實行，藉此，移除下層阻劑、上層阻劑，及上層阻劑上之閘極金屬。因此，形成閘極電極8，其中，開口7a係以一部份之閘極金屬埋置。第一膜6係於化合物半導體層2之第一表面與閘極電極8之間，且第一膜6係作為一閘極絕緣膜。
如第1H圖所例示，用於一源極電極4之一接觸孔9a及用於一汲極電極5之一接觸孔9b係於第一膜6及第二膜7形成。
接觸孔9a及9b係於第二膜7及第一膜6形成，以便藉由微影術及乾式蝕刻曝露出源極電極4及汲極電極5之表面之一部份。
替代地，一特定保護膜可先於第二膜7上形成，以便覆蓋閘極電極8，且每一接觸孔可於保護膜、第二膜7，及第一膜6形成。
於將源極電極4、汲極電極5，及閘極電極8佈線後，形成一AlGaN/GaN MIS-HEMT。
當如第1H圖所例示般電壓未施加至閘極電極8時(於OV狀態)，於化合物半導體層2之電子傳送層之2DEG係於閘極電極8下相對應於一通道區之一區消散掉(圖中之圓C所例示)。此指示正常關閉於此實施例之AlGaN/GaN HEMT達成。
當如上所述般於第一膜6上形成第二膜7時產生2DEG將以實驗說明。於實驗中，一所謂CV之性質測定被實行，以測量一評估標的之電容。
首先，於如第1C圖所例示般之第一膜6尚未於化合物半導體層2上形成之狀態，SiC基材1與化合物半導體層2上之一表面電極間之電容被測量。結果係例示於第2A圖。於此情況，即使電壓施加於通道與表面電極之間，於電容並無改變。因此，發現2DEG於第一膜6未於化合物半導體層2上形成時可能未產生。
其後，於如第1D圖例示般之第一膜6形成且第二膜7尚未於化合物半導體層2上形成之狀態，SiC基材1與第一膜6上之一電極間之電容被測量。結果係例示於第2B圖。如同第2A圖，即使電壓施加於SiC基材1與第一膜6之電極間，於電容可能無變化。因此，瞭解當僅第一膜6於化合物半導體層2上形成時可能未產生2DEG。
於如第1E圖例示般之第一膜6及第二膜7堆疊於化合物半導體層2上之狀態，SiC基材1與第二膜7上之一電極間之電容被測量。結果係例示於第2C圖。於此情況，當電壓施加於SiC基材1與第二膜7上之電極之間時，於電容具重大改變。因此，瞭解2DEG係於第一膜6及第二膜7於化合物半導體層2上堆疊時產生。
如上所述，一高度可靠性之AlGaN/GaN HEMT係依據此實施例提供，其可以一相對較簡單之結構實施正常關閉之操作，即使於化合物半導體層2無用於一閘極電極之一溝槽。
[實施例2]
此實施例亦如實施例1般揭露一AlGaN/GaN MIS-HEMT作為一化合物半導體裝置，但此實施例係不同於實施例1，因為閘極絕緣膜具有一不同組成物。
第3A至3C圖係例示形成依據實施例2之一AlGaN/GaN MIS-HEMT之主要步驟之截面圖。
首先，開口7a係經由如實施例1般於第1A至1F圖例示之步驟於第二膜7形成。
其後，如第3A圖所例示，一第三膜11係於第二膜7上形成。
第三膜11係於第二膜7上形成，以便覆蓋開口7a之內壁表面。諸如氮化矽(SiN)之絕緣材料係作為用於第三膜11之材料，且係藉由，例如，CVD以約40 nm之厚度沉積。替代SiN，此材料可含有至少一選自由氧化鋁、氮氧化鋁、氧化矽、氮氧化矽、氮化硼、氧化鉿、氮化鉿，及氮氧化鉿所構成族群之化合物。
即使第三膜11形成，化合物半導體層2上之電子傳送層2b之2DEG維持相同，且僅於開口7a下之一區域消散(於第3A圖中以一圓C例示)。
其後，如第3B圖所例示，形成一閘極電極8。
首先，一下層阻劑(例如，MicroChem Corp.之PMGI(商品名))及一上層阻劑(例如，Sumitomo Chemical Co.,Ltd.之PFI32-A8(商品名))係藉由，例如，旋轉塗覆而塗覆於第三膜11上。具有，例如，約0.8 μm直徑之一開口係於上層阻劑，藉由紫外線曝光於包含開口7a之將形成一閘極電極之位置形成。然後，下層阻劑係以鹼性顯影劑且以上層阻劑作為一遮罩而蝕刻。其後，當上層阻劑及下層阻劑作為一遮罩，其中Ni係約10 nm厚且Au係約300 nm厚之一Ni/Au閘極金屬沉積於整個表面上，包括開口。然後，剝離係以一加熱有機溶劑實行，藉此移除下層阻劑、上層阻劑，及於上層阻劑上之閘極金屬。因此形成閘極電極8，其中，開口7a係以一部份之閘極金屬埋置。第一膜6及第三膜11係設於化合物半導體層2之表面與閘極電極8之間，且第一膜6及第三膜11之一堆疊膜係作為一閘極絕緣膜。
於此實施例，第二膜7係以作為一保護膜之第三膜11塗覆。再者，因為第一膜6及第三膜11之堆疊物作為閘極絕緣膜，此堆疊物由於第三膜11而最佳化作為一閘極絕緣膜，因此，提供所欲閘極特性。
如第3C圖所例示，用於一源極電極4之一接觸孔10a及用於一汲極電極5之一接觸孔10b係於第一膜6、第二膜7及第三膜11形成。
接觸孔10a及10b係於第三膜11、第二膜7及第一膜6形成，以便藉由微影術及乾式蝕刻曝露出源極電極4及汲極電極5之表面之一部份。
於將源極電極4、汲極電極5及閘極電極8佈線後，形成AlGaN/GaN MIS-HEMT。
當如第3C圖所例示般電壓未施加至閘極電極8(呈OV狀態)，於化合物半導體層2之電子傳送層之2DEG係於閘極電極8下相對應於一通道區之一區域消散(於第3C圖以一圓C例示)。此指示正常關閉於此實施例係之AlGaN/GaN HEMT達成。
如上所述，一高度可靠性之AlGaN/GaN HEMT係依據此實施例而提供，其係以一相對較簡單之結構實施正常關閉之操作，即使於化合物半導體層2無用於一閘極電極之一溝槽。
[實施例3]
此實施例揭露一AlGaN/GaN Schottky-HEMT作為一化合物半導體裝置。
第4A至4C圖係例示形成依據實施例3之AlGaN/GaN Schottky-HEMT之主要步驟之截面圖。
如於實施例1般，第一膜6及第二膜7係如實施例1般經由第1A至1E之步驟於化合物半導體層2上形成。
其後，如第4A圖所例示，一開口12係於第一膜6及第二膜7形成。
首先，一阻劑係塗覆於第二膜7上。阻劑係以微影術處理，藉此，於將形成一閘極電極之位置形成一開口。一阻劑遮罩藉此形成，以便於第二膜7之表面相對於將形成一閘極電極之位置者形成此開口。
第二膜7及第一膜6係藉由使用此阻劑遮罩蝕刻至一罩蓋層2e之表面露出為止。使用以氟為主之酒體作為蝕刻氣體之乾式蝕刻，及使用氟蝕刻劑之濕式蝕刻被進行。因此，開口12係於第一膜6及第二膜7形成。
阻劑遮罩係藉由灰化等移除。
當開口12如第4A圖所例示般於第一膜6及第二膜7形成時，第一膜6及第二膜7係於開口12移除。第一膜6或第二膜7皆未於如上所述之位置設於化合物半導體層2上。因此，於電子傳送層2b之2DEG係於開口12下之一區域消散(於第4A圖中以一圓C例示)。
然後，如第4B圖所例示，形成一閘極電極8。
一下層阻劑(例如，MicroChem Corp.之PMGI(商品名))及一上層阻劑(例如，Sumitomo Chemical Co.,Ltd.之PFI32-A8(商品名))係藉由，例如，旋轉塗覆塗覆於第二膜7上，包含開口12。具，例如，約0.8 μm直徑之一開口係於上層阻劑藉由紫外線曝光於包含開口12之將形成一閘極電極之位置形成。然後，下層阻劑係於使用上層阻劑作為一遮罩時以鹼性顯影劑濕式蝕刻。其後，於上層阻劑及下層層阻劑作為遮罩時，其中Ni係約10 nm厚且Au係約300 nm厚之一Ni/Au閘極金屬係沉積於整個表面上，包括開口內側。然後，剝離係以一加熱有機溶劑實行，藉此，移除下層阻劑、上層阻劑，及於上層阻劑上之閘極金屬。閘極電極8因而形成，其中，開口7a係以一部份之閘極金屬埋置。於開口12，閘極電極8係與化合物半導體層2呈Schottky連接。
如第4C圖所例示，用於源極電極4之接觸孔9a及用於汲極電極5之接觸孔9b係於第一膜6及第二膜7形成。
接觸孔9a及9b係於第二膜7及第一膜6形成，以便藉由微影術及乾式蝕刻曝露出源極電極4及汲極電極5之表面之一部份。
替代地，一特定之保護膜可先於第二膜7上形成以便覆蓋閘極電極8，然後，每一接觸孔可於保護膜、第二膜7及第一膜6形成。
於將源極電極4、汲極電極5及閘極電極8佈線後，形成一AlGaN/GaN Schottky-HEMT。
當如第4C圖所例示電壓未施加至閘極電極8(呈OV狀態)，於化合物半導體層2之電子傳送層2之2DEG係於閘極電極8下相對應於一通道區之一區域消散(於第4C圖以一圓C例示)。此指示正常關閉係於此實施例之AlGaN/GaN HEMT達成。
雖然於實施例1至3係使用SiC基材1，但諸如藍寶石、Si及GaAs之另外材料可用於一基材。再者，基材可為半絕緣性或導電性。實施例1至3之源極電極4、汲極電極5及閘極電極8之結構係一例子，且可具有單一層、多層，或其它。於實施例1至3形成源極電極4及汲極電極5時使用之方法係範例。若歐姆特性被獲得，實施例1至3之熱處理可能不需要。另一熱處理亦可於形成閘極電極8後實行。
[實施例4]
此實施例揭露一供電裝置，其具有選自實施例1及2之一AlGaN/GaN HEMT。
第5圖係例示依據實施例4之供電裝置之一示意結構之電路圖。
此實施例之供電裝置包括具高電壓之一主要側電路21、具低電壓之一次要側電路22，及於主要側電路21與次要側電路22間之一變壓器23。
主要側電路21包括一AC供電器24、一所謂之橋式整流電路25，及複數個切換元件26a，26b，26c，及26d。橋式整流電路25包括一切換元件26e。
次要側電路22包括複數個切換元件27a，27b，及27c。
於此實施例，主要側電路21之切換元件26a，26b，26c，26d，及26e之每一者係選自實施例1及2之一AlGaN/GaN HEMT。次要側電路22之切換元件27a，27b，及27c之每一者係使用矽之一般MIS-FET。
於此實施例，一高度可靠性之AlGaN/GaN HEMT施加至一高電壓電路，其可以一相對較簡單之結構實施正確之正常關閉操作，即使於化合物半導體層2無用於一閘極電極之一溝槽。因此，提供一高度可靠性之高功率電力電路。
[實施例5]
此實施例揭露一高頻率放大器，其具有選自實施例1及2之AlGaN/GaN HEMT。
第6圖係例示依據實施例5之一高頻率放大器之一示意結構之電路圖。
此實施例之高頻率放大器包括一數位預失真電路31、混合器32a及32b，及一功率放大器33。
數位預失真電路31係補償輸入信號之非線性失真。混合器32a將非線性失真被補償之輸入信號與AC信號混合。功率放大器33將與AC信號混合之輸入信號放大，且具有選自實施例1及2之一AlGaN/GaN HEMT。於第6圖，輸出側上之信號係藉由切換與於混合器32b之AC信號混合，然後，傳送至數位預失真電路31。
於此實施例，一高度可靠性之AlGaN/GaN HEMT係應用於一高頻率放大器，其可以一相對較簡單之結構實施正確之正常關閉操作，即使於化合物半導體層2無用於一閘極電極之一溝槽。因此，提供具有高臨界電壓之一高度可靠性之高頻率放大器。
[其它實施例]
實施例1至5係例示AlGaN/GaN HEMT作為一例示之化合物半導體裝置。除AlGaN/GaN HEMT外，下列之HEMT亦可應用作為一化合物半導體裝置。
[範例1]
此範例揭露一InAlN/GaN HEMT作為一化合物半導體裝置。
InAlN及GaN係化合物半導體，其可具有接近之以組成為基準之晶格常數。於上述之實施例1至4，電子傳送層可為i-GaN；中間層可為i-InAlN；電子供應層可為n-InAlN；且罩蓋層可為n-GaN。因為壓電極化幾乎未發生，二維電子氣體由於InAlN之自發性極化而產生。
於此範例，如上所述之AlGaN/GaN HEMT般之一高度可靠性之InAlN/GaN HEMT被提供，其係以一相對較簡單之結構實施正確之正常關閉操作，即使於一化合物半導體無用於一閘極電極之一溝槽。
[範例2]
此範例揭露一InAlGaN/GaN HEMT作為一化合物半導體裝置。
GaN及InAlGaN係化合物半導體，其中，InAlGaN具有比GaN更小之晶格常數。於上述之實施例1至4，電子傳送層可為i-GaN；中間層可為i-InAlGaN；電子供應層可為n-InAlGaN；且罩蓋層可為n+ -GaN。
於此範例，提供一高度可靠性之InAlGaN/GaN HEMT，其係以一相對較簡單之結構實施正確之正常關閉操作，即使於一化合物半導體無用於一閘極電極之一溝槽。
此處引述之所有範例及條件用語係意欲用於教育目的，以幫助讀者瞭解發明人用以促進此項技藝而促成之發明及思想，且係闡釋為不限於此等特別描述之範例及條件。雖然依據本發明各方面之實施例已被詳細說明，但需瞭解各種改變、取代，及變化可於未偏離本發明之精神及範圍下進行。
1．．．SiC基材
2．．．化合物半導體層
2a．．．緩衝層
2b．．．電子傳送層
2c．．．中間層
2d．．．電子供應層
2e．．．罩蓋層
3．．．元素隔離結構
4．．．源極電極
5．．．汲極電極
6．．．第一膜
7．．．第二膜
7a．．．開口
C．．．圓
8．．．閘極電極
9a,9b．．．接觸孔
10a,10b．．．接觸孔
11．．．第三膜
12．．．開口
21．．．主要側電路
22．．．次要側電路
23．．．變壓器
24．．．AC供電器
25．．．橋式整流電路
26a,26b,26c,26d,26e．．．切換元件
27a,27b,27c．．．切換元件
31．．．數位預失真電路
32a,32b．．．混合器
33．．．功率放大器
第1A至1H圖係例示製造依據實施例1之一金屬絕緣體半導體(MIS)結構之一AlGaN/GaN HEMT(其後係稱為"AlGaN/GaN MIS-HEMT")之方法之截面圖；
第2A至2C圖係例示於一第二膜在一第一膜上形成時產生之2DEG之實驗結果之圖；
第3A至3C圖係例示形成依據實施例2之AlGaN/GaN MIS-HEMT之主要步驟之截面圖；
第4A至4C圖係例示形成依據實施例3之一Schottky結構之一AlGaN/GaN HEMT(其後稱為"AlGaN/GaN Schottky-HEMT")之主要步驟之截面圖；
第5圖係例示依據實施例4之一供電裝置之一示意結構之圖；且
第6圖係例示依據實施例5之一高頻率放大器之一示意結構之圖。
1．．．SiC基材
2．．．化合物半導體層
2a．．．緩衝層
2b．．．電子傳送層
2c．．．中間層
2d．．．電子供應層
2e．．．罩蓋層
3．．．元素隔離結構
4．．．源極電極
5．．．汲極電極
6．．．第一膜
7．．．第二膜
7a．．．開口
C．．．圓
8．．．閘極電極
9a,9b．．．接觸孔

Claims (9)

  1. 一種化合物半導體裝置，包含：一化合物半導體層；一第一膜，係於該化合物半導體層上形成，該第一膜係於與該化合物半導體層之一界面呈一負電荷狀態或一無電荷狀態；一第二膜，係於該第一膜上形成，該第二膜係於與該第一膜之一界面呈一正電荷狀態；以及一閘極電極，係被埋置於在該第二膜形成之一開口內，其中，該第一膜含有氮化鋁；且該第二膜含有至少一選自由氧化鋁、氮氧化鋁、氧化矽、氮化矽、氮氧化矽、氮化硼、氧化鉿、氮化鉿，及氮氧化鉿所構成族群之化合物。
  2. 如申請專利範圍第1項之化合物半導體裝置，其中，該第一膜之該氮化鋁具有一多結晶結構。
  3. 如申請專利範圍第1項之化合物半導體裝置，其中，該化合物半導體層包括產生二維氣體之一電子傳送層，以及於該電子傳送層上之一電子供應層；以及其中，該電子供應層具有一厚度及一組成，以避免該二維氣體於該化合物半導體層之一表面曝露出時自該電子傳送層產生。
  4. 如申請專利範圍第1項之化合物半導體裝置，進一步包 含：一第三膜，係於該第二膜上形成，且覆蓋於該第二膜形成之該開口之一內壁表面，其中，該閘極電極係於埋置於該開口內之該第三膜上形成。
  5. 一種製造化合物半導體裝置之方法，包含：於一化合物半導體層上形成一第一膜，該第一膜係於與該化合物半導體層之一界面呈一負電荷狀態或一無電荷狀態；於該第一膜上形成一第二膜，該第二膜係於與該第一膜之一界面呈一正電荷狀態；於該第二膜形成一開口；以及形成埋置於該開口內之一閘極電極，其中，該第一膜含有氮化鋁；以及其中，該第二膜含有至少一選自由氧化鋁、氮氧化鋁、氧化矽、氮化矽、氮氧化矽、氮化硼、氧化鉿、氮化鉿，及氮氧化鉿所構成族群之化合物。
  6. 如申請專利範圍第5項之方法，其中，該化合物半導體層包括產生二維氣體之一電子傳送層，以及於該電子傳送層上之一電子供應層；以及其中，該電子供應層係於形成該第一膜之前形成，以使其具有一厚度及一組成，以避免該二維氣體於該化合物半導體層之一表面曝露出時自該電子傳送層產生。
  7. 如申請專利範圍第5項之方法，進一步包含：於該第二膜上形成一第三膜，以使該第二膜形成該開口後，覆蓋該開口之一內壁表面，其中，該閘極電極係於埋置於該開口內之該第三膜上形成。
  8. 如申請專利範圍第5項之方法，其中，該第一膜及該第二膜係藉由原子層沉積形成。
  9. 如申請專利範圍第5項之方法，其中，該第一膜之該氮化鋁具有一多結晶結構。
TW100142105A 2010-12-03 2011-11-17 化合物半導體裝置及其製造方法 TWI496284B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010270802A JP5724339B2 (ja) 2010-12-03 2010-12-03 化合物半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
TW201227959A TW201227959A (en) 2012-07-01
TWI496284B true TWI496284B (zh) 2015-08-11

Family

ID=46161381

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100142105A TWI496284B (zh) 2010-12-03 2011-11-17 化合物半導體裝置及其製造方法

Country Status (4)

Country Link
US (1) US8912571B2 (zh)
JP (1) JP5724339B2 (zh)
CN (1) CN102569377B (zh)
TW (1) TWI496284B (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6054621B2 (ja) * 2012-03-30 2016-12-27 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
KR101952176B1 (ko) * 2012-07-30 2019-02-26 엘지전자 주식회사 인헨스먼트 질화물 반도체 소자 및 이의 제조 방법
EP2720257A4 (en) * 2012-08-10 2015-09-23 Ngk Insulators Ltd SEMICONDUCTOR ELEMENT, HEMT ELEMENT, AND METHOD FOR MANUFACTURING SEMICONDUCTOR ELEMENT
US9373689B2 (en) 2012-12-28 2016-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor and method of forming the same
US20140264449A1 (en) * 2013-03-15 2014-09-18 Semiconductor Components Industries, Llc Method of forming hemt semiconductor devices and structure therefor
JP6199147B2 (ja) * 2013-10-02 2017-09-20 トランスフォーム・ジャパン株式会社 電界効果型化合物半導体装置及びその製造方法
JP6194769B2 (ja) * 2013-11-12 2017-09-13 富士通株式会社 半導体装置及び半導体装置の製造方法
JP6135487B2 (ja) 2013-12-09 2017-05-31 富士通株式会社 半導体装置及び半導体装置の製造方法
JP6792135B2 (ja) * 2015-10-30 2020-11-25 富士通株式会社 化合物半導体装置及びその製造方法
JP6524888B2 (ja) * 2015-10-30 2019-06-05 富士通株式会社 化合物半導体装置及びその製造方法
US9871067B2 (en) * 2015-11-17 2018-01-16 Taiwan Semiconductor Manufacturing Co., Ltd. Infrared image sensor component
JP6640762B2 (ja) * 2017-01-26 2020-02-05 株式会社東芝 半導体装置
TWI736600B (zh) 2017-03-31 2021-08-21 聯穎光電股份有限公司 高電子遷移率電晶體
TWI722166B (zh) * 2017-04-10 2021-03-21 聯穎光電股份有限公司 高電子遷移率電晶體
JP6953886B2 (ja) * 2017-08-10 2021-10-27 富士通株式会社 半導体装置、電源装置、増幅器及び半導体装置の製造方法
US11670709B2 (en) * 2019-03-11 2023-06-06 Intel Corporation III-N transistors with local stressors for threshold voltage control
CN109950317A (zh) * 2019-03-27 2019-06-28 厦门市三安集成电路有限公司 半导体器件及制作方法
TWI725433B (zh) * 2019-05-24 2021-04-21 大陸商聚力成半導體(重慶)有限公司 半導體裝置的製作方法
CN118099203A (zh) 2019-08-14 2024-05-28 联华电子股份有限公司 高电子迁移率晶体管及其制作方法
US11855198B2 (en) * 2020-04-09 2023-12-26 Qualcomm Incorporated Multi-gate high electron mobility transistors (HEMTs) employing tuned recess depth gates for improved device linearity

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008084942A (ja) * 2006-09-26 2008-04-10 Oki Electric Ind Co Ltd Ｍｉｓ型ｆｅｔのゲート絶縁層
JP2008103617A (ja) * 2006-10-20 2008-05-01 Toshiba Corp 窒化物系半導体装置
WO2010014128A2 (en) * 2008-07-31 2010-02-04 Cree, Inc. Normally-off semiconductor devices and methods of fabricating the same
TW201010076A (en) * 2008-04-23 2010-03-01 Transphorm Inc Enhancement mode III-N HEMTs

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02197138A (ja) * 1989-01-26 1990-08-03 Sumitomo Electric Ind Ltd 電界効果トランジスタ
JP2005086171A (ja) 2003-09-11 2005-03-31 Fujitsu Ltd 半導体装置及びその製造方法
US7573078B2 (en) * 2004-05-11 2009-08-11 Cree, Inc. Wide bandgap transistors with multiple field plates
JP4845872B2 (ja) * 2005-01-25 2011-12-28 富士通株式会社 Ｍｉｓ構造を有する半導体装置及びその製造方法
JP2006279032A (ja) * 2005-03-02 2006-10-12 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2006278857A (ja) 2005-03-30 2006-10-12 Ngk Insulators Ltd 半導体積層構造、半導体素子及び当該半導体素子を用いた装置
US20070018199A1 (en) * 2005-07-20 2007-01-25 Cree, Inc. Nitride-based transistors and fabrication methods with an etch stop layer
JP2007109830A (ja) * 2005-10-12 2007-04-26 Univ Nagoya 電界効果トランジスタ
EP2677544B1 (en) * 2006-03-16 2015-04-22 Fujitsu Limited Compound Semiconductor Device and Manufacturing Method of the Same
US8399911B2 (en) 2006-06-07 2013-03-19 Imec Enhancement mode field effect device and the method of production thereof
JP5183975B2 (ja) 2006-06-07 2013-04-17 アイメック エンハンスモード電界効果デバイスおよびその製造方法
JP2008124262A (ja) 2006-11-13 2008-05-29 Oki Electric Ind Co Ltd 選択再成長を用いたＡｌＧａＮ／ＧａＮ−ＨＥＭＴの製造方法
JP4296195B2 (ja) * 2006-11-15 2009-07-15 シャープ株式会社 電界効果トランジスタ
FR2924271B1 (fr) * 2007-11-27 2010-09-03 Picogiga Internat Dispositif electronique a champ electrique controle
FR2924270B1 (fr) * 2007-11-27 2010-08-27 Picogiga Internat Procede de fabrication d'un dispositif electronique
JP5499441B2 (ja) * 2008-04-01 2014-05-21 沖電気工業株式会社 半導体装置及びその製造方法
JP2010050347A (ja) * 2008-08-22 2010-03-04 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP5608969B2 (ja) * 2008-10-20 2014-10-22 富士通株式会社 化合物半導体装置及びその製造方法
JP2010118556A (ja) * 2008-11-13 2010-05-27 Furukawa Electric Co Ltd:The 半導体装置および半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008084942A (ja) * 2006-09-26 2008-04-10 Oki Electric Ind Co Ltd Ｍｉｓ型ｆｅｔのゲート絶縁層
JP2008103617A (ja) * 2006-10-20 2008-05-01 Toshiba Corp 窒化物系半導体装置
TW201010076A (en) * 2008-04-23 2010-03-01 Transphorm Inc Enhancement mode III-N HEMTs
WO2010014128A2 (en) * 2008-07-31 2010-02-04 Cree, Inc. Normally-off semiconductor devices and methods of fabricating the same

Also Published As

Publication number Publication date
US20120138944A1 (en) 2012-06-07
TW201227959A (en) 2012-07-01
CN102569377A (zh) 2012-07-11
CN102569377B (zh) 2015-04-29
JP5724339B2 (ja) 2015-05-27
US8912571B2 (en) 2014-12-16
JP2012119638A (ja) 2012-06-21

Similar Documents

Publication Publication Date Title
TWI496284B (zh) 化合物半導體裝置及其製造方法
US9035353B2 (en) Compound semiconductor device comprising electrode above compound semiconductor layer and method of manufacturing the same
JP5786323B2 (ja) 化合物半導体装置の製造方法
EP2575178B1 (en) Compound semiconductor device and manufacturing method therefor
US9165851B2 (en) Semiconductor device, method for manufacturing the same, power supply apparatus and high-frequency amplification unit
JP5765171B2 (ja) 化合物半導体装置の製造方法
US9035357B2 (en) Compound semiconductor device and manufacturing method therefor
JP5919626B2 (ja) 化合物半導体装置及びその製造方法
TW201417286A (zh) 化合物半導體裝置及其製造方法
US9368359B2 (en) Method of manufacturing compound semiconductor device
TW201413960A (zh) 化合物半導體裝置及其製造方法
TW201427013A (zh) 化合物半導體裝置及其製造方法
TW201417153A (zh) 化合物半導體裝置及其製造方法
TWI488302B (zh) 化合物半導體裝置及其製造方法
TW201419530A (zh) 化合物半導體裝置及其製造方法
US9691890B2 (en) Compound semiconductor device and manufacturing method thereof
JP2017085059A (ja) 化合物半導体装置及びその製造方法
JP2017085051A (ja) 化合物半導体装置及びその製造方法
JP6245311B2 (ja) 化合物半導体装置及びその製造方法