CN102569377A - 化合物半导体器件及其制造方法 - Google Patents

化合物半导体器件及其制造方法 Download PDF

Info

Publication number
CN102569377A
CN102569377A CN2011104027974A CN201110402797A CN102569377A CN 102569377 A CN102569377 A CN 102569377A CN 2011104027974 A CN2011104027974 A CN 2011104027974A CN 201110402797 A CN201110402797 A CN 201110402797A CN 102569377 A CN102569377 A CN 102569377A
Authority
CN
China
Prior art keywords
film
compound semiconductor
layer
semiconductor layer
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011104027974A
Other languages
English (en)
Other versions
CN102569377B (zh
Inventor
金村雅仁
吉川俊英
今西健治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN102569377A publication Critical patent/CN102569377A/zh
Application granted granted Critical
Publication of CN102569377B publication Critical patent/CN102569377B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开一种化合物半导体器件及其制造方法，该化合物半导体器件包括：化合物半导体层；第一膜，形成在化合物半导体层的上方，第一膜在与化合物半导体层的界面处处于带负电状态或非带电状态；第二膜，形成在第一膜的上方，第二膜在与第一膜的界面处处于带正电状态；以及栅极，被嵌入在第二膜中形成的开口中。

Description

化合物半导体器件及其制造方法
相关申请交叉引用
本申请基于在2010年12月3日提交的申请号为2010-270802的在先日本专利申请并要求该申请的优先权，其全部内容通过引用的方式并入于此。
技术领域
本公开文本涉及一种化合物半导体器件及其制造方法。
背景技术
通过利用诸如高饱和电子速度和宽带隙等特性，作为具有高耐压和高输出半导体器件的氮化物半导体器件取得了广泛的发展。关于场效应晶体管，尤其是高电子迁移率晶体管(HEMTs)的报告也已经作出了许多。尤其是，利用GaN作为电子传输层和利用AlGaN作为电子供应层的AlGaN/GaNHEMT已经备受关注。AlGaN/GaN HEMT在包括AlGaN的层处具有由于GaN与AlGaN之间的晶格常数不同所引起的应力(strain)。从而诱导AlGaN的压电极化和自发极化，这样，产生了处于高浓度的二维电子气(2DEG)。因此，能够实现高耐压和高输出。
相关技术在公开号为2007-329483、2005-86171以及2006-278857的未审查的日本专利申请中被公开。
发明内容
根据本发明的一个方案，一种化合物半导体器件，包括；化合物半导体层；第一膜，在化合物半导体层的上方形成，第一膜在与化合物半导体层的界面处处于带负电状态或非带电状态；第二膜，在第一膜的上方形成，第二膜在与第一膜的界面处处于带正电状态；以及栅极，被嵌入在第二膜中形成的开口中。
根据本发明的另一个方案，一种化合物半导体器件的制造方法，包括：在化合物半导体层的上方形成第一膜，第一膜在与化合物半导体层的界面处处于带负电状态或非带电状态；在第一膜的上方形成第二膜，第二膜在与第一膜的界面处处于带正电状态；在第二膜中形成开口；以及形成嵌入开口中的栅极。
本发明的目的和优点将至少通过权利要求中特别指出的元件、特征以及组合来实现和获得。
应当理解，前述的大致描述和随后的详细描述都是示例性和说明性的，并非限制如权利要求所要求保护的本发明。
附图说明
图1A至图1H为示出根据第1实施例的金属绝缘体半导体(MIS)结构的AlGaN/GaN HEMT(以下称为“AlGaN/GaN MIS-HEMT”)的制造方法的剖视图；
图2A至图2C为示出与当第二膜在第一膜的上方形成时产生的2DEG有关的实验结果的图表；
图3A至图3C为示出根据第2实施例的形成AlGaN/GaN MIS-HEMT的主要步骤的剖视图；
图4A至图4C为示出根据第3实施例的形成Schottky结构的AlGaN/GaNHEMT(以下称为“AlGaN/GaN Schottky-HEMT”)的主要步骤的剖视图；
图5为根据第4实施例的电源器件的示意性结构的示意图；以及
图6为根据第5实施例的高频放大器的示意性结构的示意图。
具体实施方式
在将氮化物半导体器件应用于电源方面，期望的是发展具有低损耗和高耐压的常关器件，其中当栅电压断开时无电流流动。由于压电效应，AlGaN/GaN HEMT在电子传输层中具有许多作为2DEG的电子。该效应在获得大的电流操作方面起着重要作用。然而，当器件具有简单的结构时，该器件可以变为常开器件，这是因为即使当栅电压断开时，在栅极下方电子传输层也会立即具有许多电子。这样，研究了这样的栅极凹陷结构，其中通过在栅极处对电子供应层(或电子供应层和电子传输层两者)进行蚀刻来形成电极沟槽以便减少电子传输层中的这些电子，这样，阈值得以提高。
然而，难以在诸如GaN或AlGaN等氮化物基半导体上精确执行为了获有凹陷结构的干蚀刻。这样，已制成的HEMTs的晶体管特性会有较大的变化。
下面将参照附图来详细描述实施例。
为实用目的，附图中的一些部件与其他部件之间的相对关系可以不必以精确的比例示出。
【第1实施例】
本实施例公开了一种作为化合物半导体器件的AlGaN/GaN MIS-HEMT。
图1A至图1H为示出根据第1实施例的AlGaN/GaN MIS-HEMT的制造方法的剖视图。
如图1A所示，在作为生长衬底的例如半绝缘SiC衬底1的上方形成化合物半导体层2。
化合物半导体层2包括缓冲层2a、电子传输层2b、中间层2c、电子供应层2d以及覆盖层2e。
通过例如金属有机气相外延(MOVPE)在SiC衬底1的上方生长每一个化合物半导体。可以使用分子束外延(MBE)等代替MOVPE。
在SiC衬底1的上方分别沉积AlN、i(有意未掺杂的)-GaN、i-AlGaN、n-AlGaN以及n-GaN以形成缓冲层2a、电子传输层2b、中间层2c、电子供应层2d以及覆盖层2e。作为AlN、GaN、AlGaN以及GaN的生长条件，例如，三甲基铝气体、三甲基镓气体以及氨气的混合气体被用作源气体。根据将要生长的化合物半导体层的类型来适当选择作为Al源的三甲基铝气体和作为Ga源的三甲基镓气体的供应量和流量。作为普通材料的氨气的流量例如为大约100ccm至10LM。而且，生长压强为大约50Torr至300Torr，生长温度为大约1000℃至1200℃。
当将GaN和AlGaN生长为n型时，例如，将包含Si的SiH4气体作为n型杂质以特定的流量添加到源气体中，从而将使GaN和AlGaN掺杂硅。硅的掺杂浓度例如为大约1×1018/cm3至1×1020/cm3，优选为大约5×1018/cm3。
例如，缓冲层2a为大约0.1μm厚，电子传输层2b为大约3μm厚，中间层2c为大约5nm厚，以及覆盖层2e为大约10nm厚。例如，电子供应层2d具有大约1nm至10nm的厚度，此处为大约5nm厚。AlxGa1-xN具有0.1至0.15的Al比率x，并且此处比率为大约0.1。当电子供应层2d比1nm薄时，难以形成高结晶度的AlGaN。当电子供应层2d比10nm厚时，在化合物半导体层2的表面暴露时会在电子传输层2b处产生2DEG。如果电子供应层2d的Al比率小于0.1，则位于中间层2c与电子传输层2b之间的界面处的导带将具有较小的中断(discontinuity)，并且实际上可能会减小电子的移动性。如果电子供应层2d的Al比率大于0.15，则当化合物半导体层2的表面暴露时会在电子传输层2b处产生2DEG。如图1A所示，通过在上述厚度范围且以上述构成形成电子供应层2d，在化合物半导体层2的表面暴露(即，部件在化合物半导体层2的上方形成)的状态下，会减少电子传输层2b处产生的2DEG的量。
随后，如图1B所示，形成元件隔离结构3。
例如，氩(Ar)被注入到化合物半导体层2的元件隔离区。因此，在化合物半导体层2和SiC衬底1处形成元件隔离结构3。通过元件隔离结构3在化合物半导体层2处划分出有源区。
可以通过例如浅沟槽隔离(STI)法代替上述注入法来形成元件隔离结构3。
随后，如图1C所示，形成源极4和漏极5。
首先，在化合物半导体层2的表面处将要形成源极和漏极的位置处的覆盖层2e、电子供应层2d、中间层2c以及电子传输层2b的每一个处形成电极沟槽。
形成抗蚀剂掩模以便在化合物半导体层2的表面处将要形成源极和漏极的位置处形成开口。使用抗蚀剂掩模，通过干蚀刻将位于该位置处的覆盖层2e、电子供应层2d、中间层2c以及电子传输层2b的表面部分去除。因此，形成电极沟槽。对于蚀刻，诸如Ar等惰性气体或诸如Cl2等氯气用作刻蚀气体。Cl2的流量为30sccm，压强为2Pa，以及RF输入功率为20W。
Ta/Al被用作电极的材料。由于适合用于沉积或剥离(lift-off)，具有屋檐结构的两层抗蚀剂例如被用来形成电极。将抗蚀剂涂覆在化合物半导体层2的上方，这样形成了抗蚀剂掩模以开出电极沟槽。通过使用这种抗蚀剂掩模来沉积Ta/Al。Ta的厚度为大约20nm，Al的厚度为大约200nm。通过剥离去除具有屋檐结构的抗蚀剂掩模和沉积在其上的Ta/Al。随后，例如，在氮气氛中大约600℃的温度下对SiC衬底1进行热处理以便使残留的Ta/Al与电子传输层2b欧姆接触，从而形成源极4和漏极5。
如图1D所示，然后形成第一膜6。
例如，将作为具有第一特性的绝缘材料的氮化铝(AlN)沉积以便覆盖化合物半导体层2(覆盖层2e)的表面，这样形成了第一膜6。第一特性是这一特性：当第一膜6在化合物半导体层2的上方形成时，第一膜6在其与化合物半导体层2的表面之间的界面处处于带负电状态或非带电状态。通过例如原子层沉积(ALD)形成AlN，其膜厚度为大约1nm至100nm，或者更为优选的是大约10nm至50nm。此处，AlN具有大约20nm的厚度。当AlN比100nm厚时，与化合物半导体层2相关的上述第一特性会实现得不充分。当AlN比1nm薄时，其可能不能充分用作栅绝缘膜。通过以上述厚度范围形成AlN，可以获得第一特性而不失去作为栅绝缘膜的特性。由于通过ALD形成AlN，因而形成多晶AlN。在本实施例中，第一膜6用作如下要描述的栅绝缘膜。
由此形成的第一膜6具有上述第一特性。这样，在图1D所示的第一膜6在化合物半导体层2的上方形成的状态下，基本上无2DEG在电子传输层2b处产生。
随后，如图1E所示，形成第二膜7。
例如，在第一膜6的上方沉积作为具有第二特性的绝缘材料的氧化铝(Al2O3)，这样形成第二膜7。第二特性是这一特性：当第二膜7堆叠在第一膜6的上方时，第二膜7在其与第一膜6的表面之间的界面处处于带正电状态。例如，通过ALD在如图1D所示的方式形成的AlN的上方将Al2O3沉积到大约1nm至500nm的厚度。此处，Al2O3具有大约40nm的厚度。当Al2O3比1nm薄时，与化合物半导体层2相关的上述第二特性会实现得不充分。当Al2O3比500nm厚时，由于应力，会引起物理性劣化和电子性劣化。通过以上述厚度范围形成Al2O3，能够获得第二特性而不会由应力引起物理性劣化和电子性劣化。第二膜7可以包括这样的材料来代替Al2O3，其中该材料包括选自氮氧化铝、氧化硅、氮化硅、氮氧化硅、氮化硼、氧化铪、氮化铪以及氮氧化铪组里的至少一种化合物。
在沉积Al2O3之后，可以在大约350℃至1000℃的温度下执行热处理。
第二膜7具有上述第二特性。因此，如图所示，当第二膜7在第一膜6的上方形成时，或者，具体地说，当第一膜6和第二膜7堆叠在化合物半导体层2的上方时，在电子传输层2b处产生2DEG(图1E中虚线所示)。
随后，如图1F所示，在第二膜7中形成开口7a。
首先，将抗蚀剂涂覆在第二膜7的上方。通过光刻对抗蚀剂进行处理，从而在将要形成栅极的位置处形成开口。这样形成抗蚀剂掩模以便从对应于将要形成栅极的位置的第二膜7表面的开口暴露。
通过使用抗蚀剂掩模来蚀刻第二膜7直到第一膜6的表面暴露。执行使用氟基气体作为刻蚀气体的干蚀刻和使用氟蚀刻剂的湿蚀刻。这样在第二膜7中形成开口7a。
通过灰化等去除抗蚀剂掩模。
如图1F所示，当开口7a在第二膜7中形成时，在开口7a处去除具有上述第二特性的第二膜7。从而在化合物半导体层2上方的开口7a处只有第一膜6。这样，位于电子传输层2b处的2DEG在开口7a下方的区域(如图中的圈C所示)处消散。
如图1G所示，然后形成栅极8。
首先，将下层抗蚀剂(例如，MicroChem公司的PMGI(商品名称))和上层抗蚀剂(例如，Sumitomo化学有限公司的PFI32-A8(商品名称))涂覆在包括开口7a的第二膜7的上方。通过在将要形成栅极的包括开口7a的位置处进行紫外线曝光而在上层抗蚀剂中形成例如直径大约0.8μm的开口。然后，当使用上层抗蚀剂作为掩模时，用碱性显影剂对下层抗蚀剂进行湿蚀刻。随后，当使用上层抗蚀剂和下层抗蚀剂作为掩模时，在包括开口内部的整个表面的上方沉积Ni/Au栅极金属(Ni为大约10nm厚，Au为大约300nm厚)。然后，用加热的有机溶剂执行剥离，从而去除下层抗蚀剂、上层抗蚀剂以及上层抗蚀剂上的栅极金属。这样形成了栅极8，其中开口7a嵌入有部分栅极金属。第一膜6位于化合物半导体层2的表面和栅极8之间，并且第一膜6用作栅绝缘膜。
如图1H所示，在第一膜6和第二膜7中形成源极4的接触孔9a和漏极5的接触孔9b。
在第二膜7和第一膜6中形成接触孔9a和9b以便通过光刻和干蚀刻使源极4和漏极5的部分表面暴露。
可替代地，可以首先在第二膜7的上方形成特定的保护膜以便覆盖栅极8，然后可以在保护膜、第二膜7以及第一膜6中形成每一个接触孔。
在对源极4、漏极5以及栅极8进行布线之后，形成AlGaN/GaNMIS-HEMT。
如图1H所示，当未给栅极8施加电压(处于OV状态)时，位于化合物半导体层2的电子传输层处的2DEG在对应于沟道区(图中的圈C所示)的栅极8下方的区域处消散。这表示在该实施例中的AlGaN/GaN HEMT实现了常关。
将参照实验来描述第二膜7以上述方式在第一膜6的上方形成时的2DEG的产生。在实验中，进行所谓的CV特性描述以便测量评估对象的电容。
首先，如图1C所示，在化合物半导体层2的上方还未形成第一膜6的状态下，测量SiC衬底1与化合物半导体层2上方的表面电极之间的电容。结果为图2A所示。这种情况下，即使在沟道和表面电极之间施加电压，电容也没有变化。这样，可以获知当化合物半导体层2的上方没有形成第一膜6时，不会产生2DEG。
随后，如图1D所示，在化合物半导体层2的上方形成有第一膜6而未形成第二膜7的状态下，测量SiC衬底1与第一膜6上方的电极之间的电容。结果为图2B所示。与图2A一样，即使在SiC衬底1与第一膜6上方的电极之间施加电压，电容也没有变化。这样，了解到当化合物半导体层2的上方只有第一膜6形成时，不会产生2DEG。
如图1E所示，在第一膜6和第二膜7堆叠在化合物半导体层2上方的状态下，测量SiC衬底1与第二膜7上方的电极之间的电容。结果为图2C所示。这种情况下，当在SiC衬底1与第二膜7上方的电极之间施加电压时，电容发生了极大的变化。这样，了解到当第一膜6和第二膜7堆叠在化合物半导体层2的上方时，会产生2DEG。
如上所述，根据该实施例提供了高度可靠的AlGaN/GaN HEMT，其中即使在化合物半导体层2处没有用于栅极的沟槽，也能够利用相对简单的结构执行常关操作。
【第2实施例】
如同第1实施例，本实施例也公开了一种作为化合物半导体器件的AlGaN/GaN MIS-HEMT，但本实施例与第1实施例不同的是：栅绝缘膜具有不同的构成。
图3A至图3C为示出根据第2实施例的形成AlGaN/GaN MIS-HEMT的主要步骤的剖视图。
首先，通过如第1实施例中的图1A至图1F所示的步骤在第二膜7中形成开口7a。
随后，如图3A所示，在第二膜7的上方形成第三膜11。
在第二膜7的上方形成第三膜11以便覆盖开口7a的内壁表面。诸如氮化硅(SiN)等绝缘材料被用作第三膜11的材料，并且通过例如CVD将其沉积大约40nm厚。该材料可以包含选自氧化铝、氮氧化铝、氧化硅、氮氧化硅、氮化硼、氧化铪、氮化铪以及氮氧化铪组里的至少一种化合物来代替SiN。
即使形成了第三膜11，位于化合物半导体层2上方的电子传输层2b处的2DEG保持相同，并且只在开口7a下方的区域(图3A中的圈C所示)处消散。
随后，如图3B所示，形成栅极8。
首先，通过例如旋涂法将下层抗蚀剂(例如，MicroChem公司的PMGI(商品名称))和上层抗蚀剂(例如，Sumitomo化学有限公司的PFI32-A8(商品名称))涂覆在第三膜11的上方。通过在将要形成栅极的包括开口7a的位置处进行紫外线曝光而在上层抗蚀剂中形成例如直径大约0.8μm的开口。然后，利用上层抗蚀剂作为掩模，用碱性显影剂对下层抗蚀剂进行湿蚀刻。随后，当上层抗蚀剂和下层抗蚀剂被用作掩模时，在包括开口的整个表面的上方沉积Ni/Au栅极金属(Ni为大约10nm厚，Au为大约300nm厚)。然后，用加热的有机溶剂执行剥离，从而去除下层抗蚀剂、上层抗蚀剂以及上层抗蚀剂上方的栅极金属。这样形成了栅极8，其中开口7a嵌入有部分栅极金属。第一膜6和第三膜11设置在化合物半导体层2的表面和栅极8之间，第一膜6和第三膜11所堆叠的用作栅绝缘膜。
在本实施例中，第二膜7涂覆有用作保护膜的第三膜11。而且，由于该堆叠的第一膜6和第三膜11用作栅绝缘膜，由于第三膜11，该堆叠的膜被最优化为栅绝缘膜，这样提供了理想的栅极特性。
如图3C所示，在第一膜6、第二膜7以及第三膜11中形成源极4的接触孔10a和漏极5的接触孔10b。
在第三膜11、第二膜7以及第一膜6中形成接触孔10a和10b以便通过光刻和干蚀刻使源极4和漏极5的部分表面暴露。
在对源极4、漏极5以及栅极8进行布线之后，形成AlGaN/GaNMIS-HEMT。
如图3C所示，当未给栅极8施加电压(处于OV状态)时，位于化合物半导体层2的电子传输层处的2DEG在对应于沟道区(图3C中的圈C所示)的栅极8下方的区域处消散。这表示在该实施例中的AlGaN/GaN HEMT实现了常关。
如上所述，根据该实施例提供了高度可靠的AlGaN/GaN HEMT，其中即使在化合物半导体层2处没有用于栅极的沟槽，也能够利用相对简单的结构执行常关操作。
【第3实施例】
本实施例公开了一种作为化合物半导体器件的AlGaN/GaNSchottky-HEMT。
图4A至图4C为示出根据第3实施例的形成AlGaN/GaN Schottky-HEMT的主要步骤的剖视图。
如同第1实施例，通过如第1实施例中的图1A至图1E所示的步骤在化合物半导体层2的上方形成第一膜6和第二膜7。
随后，如图4A所示，在第一膜6和第二膜7中形成开口12。
首先，将抗蚀剂涂覆在第二膜7的上方。通过光刻对抗蚀剂进行处理，从而在将要形成栅极的位置处形成开口。从而形成抗蚀剂掩模以便在对应于将要形成栅极的位置的第二膜7的表面处形成开口。
通过使用抗蚀剂掩模蚀刻第二膜7和第一膜6直到覆盖层2e的表面暴露。执行使用氟基气体作为刻蚀气体的干蚀刻和使用氟蚀刻剂的湿蚀刻。这样，在第一膜6和第二膜7中形成了开口12。
通过灰化等去除抗蚀剂掩模。
如图4A所示，当在第一膜6和第二膜7中形成开口12时，在开口12处去除第一膜6和第二膜7。第一膜6和第二膜7两者都不设置在化合物半导体层2上方的上述位置处。这样，位于电子传输层2b处的2DEG在开口12下方的区域(图4A中的圈C所示)处消散。
如图4B所示，然后形成栅极8。
通过例如旋涂法将下层抗蚀剂(例如，MicroChem公司的PMGI(商品名称))和上层抗蚀剂(例如，Sumitomo化学有限公司的PFI32-A8(商品名称))涂覆在包括开口12的第二膜7的上方。通过在将要形成栅极的包括开口12的位置处进行紫外线曝光而在上层抗蚀剂中形成例如直径大约0.8μm的开口。然后，当使用上层抗蚀剂作为掩模时，用碱性显影剂对下层抗蚀剂进行湿蚀刻。随后，当上层抗蚀剂和下层抗蚀剂被用作掩模时，在包括开口内部的整个表面的上方沉积Ni/Au栅极金属(Ni为大约10nm厚，Au为大约300nm厚)。然后，用加热的有机溶剂执行剥离，从而去除下层抗蚀剂、上层抗蚀剂以及上层抗蚀剂上方的栅极金属。这样形成了栅极8，其中开口12a嵌入有部分栅极金属。在开口12中，栅极8与化合物半导体层2进行Schottky连接。
如图4C所示，在第一膜6和第二膜7中形成源极4的接触孔9a和漏极5的接触孔9b。
在第二膜7和第一膜6中形成接触孔9a和9b以便通过光刻和干蚀刻使源极4和漏极5的部分表面暴露。
可替代地，可以首先在第二膜7的上方形成特定的保护膜以便覆盖栅极8，然后，可以在保护膜、第二膜7以及第一膜6中形成每一个接触孔。
在对源极4、漏极5以及栅极8进行布线之后，形成AlGaN/GaNSchottky-HEMT。
如图4C所示，当未给栅极8施加电压(处于OV状态)时，位于化合物半导体层2的电子传输层2处的2DEG在对应于沟道区(图4C中的圈C所示)的栅极8下方的区域处消散。这表示在该实施例中的AlGaN/GaNHEMT实现了常关。
虽然在第1实施例至第3实施例中使用了SiC衬底1，然而诸如蓝宝石、硅以及GaAs的其它材料也能够用于衬底。而且，所述衬底可以是半绝缘的或导电的。第1实施例至第3实施例中的源极4、漏极5以及栅极8的结构是一个例子，它们也可以具有单层、多层或其它形式的结构。第1实施例至第3实施例中形成源极4和漏极5时使用的方法是示例性的。如果获得了欧姆特性，则可以无需第1实施例至第3实施例中的热处理。在栅极8形成之后，也可以执行另一个热处理。
【第4实施例】
本实施例公开了具有选自第1实施例和第2实施例的AlGaN/GaNHEMT的电源器件。
图5为示出根据第4实施例的电源器件的示意性结构的电路图。
该实施例的电源器件包括高压初级侧电路21、低压次级侧电路22以及位于初级侧电路21与次级侧电路22之间的变压器23。
初级侧电路21包括交流电源24、所谓的桥式整流电路25以及多个开关元件26a、26b、26c以及26d。桥式整流电路25包括开关元件26e。
次级侧电路22包括多个开关元件27a、27b以及27c。
在该实施例中，初级侧电路21的开关元件26a、26b、26c、26d以及26e中的每一个均是选自第1实施例和第2实施例的AlGaN/GaNHEMT。次级侧电路22的开关元件27a、27b以及27c中的每一个是使用硅的普通的MIS-FET。
在该实施例中，将高度可靠的AlGaN/GaNHEMT应用于高压电路，其中即使在化合物半导体层2处没有用于栅极的沟槽，该高压电路也能够利用相对简单的结构执行准确的常关操作。这样，提供了高度可靠的高功率功率电路。
【第5实施例】
本实施例公开了具有选自第1实施例和第2实施例的AlGaN/GaN HEMT的高频放大器。
图6为示出根据第5实施例的高频放大器的示意性结构的电路图。
该实施例的高频放大器包括数字预失真电路31、混合器32a和32b以及功率放大器33。
数字预失真电路31补偿输入信号的非线性失真。混合器32a将非线性失真经过补偿的输入信号与交流信号混合。功率放大器33将与交流信号混合的输入信号放大，并且其具有选自第1实施例和第2实施例的AlGaN/GaNHEMT。在图6中，输出侧上的信号通过开关与混合器32b处的交流信号混合，然后被传输到数字预失真电路31。
在该实施例中，将高度可靠的AlGaN/GaNHEMT应用于高频放大器，其中即使在化合物半导体层2处没有用于栅极的沟槽，该高频放大器也能够利用相对简单的结构执行准确的常关操作。因此，提供了具有高耐压的高度可靠的高频放大器。
【其它实施例】
第1实施例至第5实施例示出了作为示例性化合物半导体器件的AlGaN/GaN HEMT。除了AlGaN/GaN HEMT之外，下面的HEMTs也适于作为化合物半导体器件。
【示例1】
本示例公开了一种作为化合物半导体器件的InAlN/GaN HEMT。
基于其构成，InAlN和GaN是可以具有相近的晶格常数的化合物半导体。在上述第1实施例至第4实施例中，电子传输层可以是i-GaN；中间层可以是i-InAlN；电子供应层可以是n-InAlN；以及覆盖层可以是n-GaN。由于几乎不发生压电极化，二维电子气由于InAlN的自发极化而产生。
在该示例中，提供了与上述AlGaN/GaN HEMT相似的InAlN/GaNHEMT，其中即使在化合物半导体处没有用于栅极的沟槽也能够利用相对简单的结构执行准确的常关操作。
【示例2】
本示例公开了一种作为化合物半导体器件的InAlGaN/GaN HEMT。
GaN和InAlGaN是化合物半导体，其中InAlGaN具有的晶格常数小于GaN。在上述第1实施例至第4实施例中，电子传输层可以是i-GaN；中间层可以是i-InAlGaN；电子供应层可以是n-InAlGaN；以及覆盖层可以是n+-GaN。
在该示例中，提供了高度可靠的InAlGaN/GaN HEMT，其中即使在化合物半导体处没有用于栅极的沟槽也能够利用相对简单的结构执行准确的常关操作。
本文所述的全部示例和条件性语言是为了教示性的目的，以帮助读者理解本发明以及发明人为了促进技术而贡献的概念，并应解释为不限制于这些具体描述的示例和条件。尽管已经详细描述了根据本发明的方案的实施例，但应理解在不背离本发明的精神和范围的情况下可作出各种变化、替换以及更改。

Claims (11)

1.一种化合物半导体器件，包括：
化合物半导体层；
第一膜，形成在所述化合物半导体层的上方，所述第一膜在与所述化合物半导体层的界面处处于带负电状态或非带电状态；
第二膜，形成在所述第一膜的上方，所述第二膜在与所述第一膜的界面处处于带正电状态；以及
栅极，被嵌入在所述第二膜中形成的开口中。
2.根据权利要求1所述的化合物半导体器件，其中，
所述第一膜包含氮化铝；并且所述第二膜包含选自氧化铝、氮氧化铝、氧化硅、氮化硅、氮氧化硅、氮化硼、氧化铪、氮化铪以及氮氧化铪组里的至少一种化合物。
3.根据权利要求2所述的化合物半导体器件，其中，
所述第一膜的所述氮化铝具有多晶结构。
4.根据权利要求1所述的化合物半导体器件，
其中，所述化合物半导体层包括电子传输层和电子供应层，该电子传输层处产生二维气体，该电子供应层位于所述电子传输层上方；并且
其中，所述电子供应层具有能够防止当所述化合物半导体层的表面暴露时在所述电子传输层处产生二维气体的厚度和构成。
5.根据权利要求1所述的化合物半导体器件，还包括：
第三膜，形成在所述第二膜的上方且覆盖在所述第二膜中形成的所述开口的内壁表面，
其中，被嵌入所述开口中的所述栅极在所述第三膜的上方形成。
6.一种化合物半导体器件的制造方法，包括：
在化合物半导体层的上方形成第一膜，所述第一膜在与所述化合物半导体层的界面处处于带负电状态或非带电状态；
在所述第一膜的上方形成第二膜，所述第二膜在与所述第一膜的界面处处于带正电状态；
在所述第二膜中形成开口；以及
形成嵌入所述开口中的栅极。
7.根据权利要求6所述的方法，
其中，所述化合物半导体层包括电子传输层和电子供应层，该电子传输层处产生二维气体，该电子供应层位于所述电子传输层上方；并且
其中，在形成所述第一膜之前形成所述电子供应层以便具有能够防止当所述化合物半导体层的表面暴露时在所述电子传输层处产生二维气体的厚度和构成。
8.根据权利要求6所述的方法，
其中，所述第一膜包含氮化铝；并且
其中，所述第二膜包含选自氧化铝、氮氧化铝、氧化硅、氮化硅、氮氧化硅、氮化硼、氧化铪、氮化铪以及氮氧化铪组里的至少一种化合物。
9.根据权利要求6所述的方法，还包括：
在所述第二膜的上方形成第三膜以便在所述第二膜中形成所述开口之后覆盖所述开口的内壁表面，
其中，所述栅极在所述第三膜的上方形成以被嵌入所述开口中。
10.根据权利要求6所述的方法，其中，
通过原子层沉积形成所述第一膜和所述第二膜。
11.根据权利要求6所述的方法，其中，
所述第一膜的所述氮化铝具有多晶结构。
CN201110402797.4A 2010-12-03 2011-12-02 化合物半导体器件及其制造方法 Active CN102569377B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010270802A JP5724339B2 (ja) 2010-12-03 2010-12-03 化合物半導体装置及びその製造方法
JP2010-270802 2010-12-03

Publications (2)

Publication Number Publication Date
CN102569377A true CN102569377A (zh) 2012-07-11
CN102569377B CN102569377B (zh) 2015-04-29

Family

ID=46161381

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110402797.4A Active CN102569377B (zh) 2010-12-03 2011-12-02 化合物半导体器件及其制造方法

Country Status (4)

Country Link
US (1) US8912571B2 (zh)
JP (1) JP5724339B2 (zh)
CN (1) CN102569377B (zh)
TW (1) TWI496284B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103828030A (zh) * 2012-08-10 2014-05-28 日本碍子株式会社 半导体元件、hemt元件、以及半导体元件的制造方法
CN103915492A (zh) * 2012-12-28 2014-07-09 台湾积体电路制造股份有限公司 高电子迁移率晶体管及其形成方法
CN109950317A (zh) * 2019-03-27 2019-06-28 厦门市三安集成电路有限公司 半导体器件及制作方法
CN112397582A (zh) * 2019-08-14 2021-02-23 联华电子股份有限公司 高电子迁移率晶体管及其制作方法
CN112397582B (zh) * 2019-08-14 2024-05-14 联华电子股份有限公司 高电子迁移率晶体管及其制作方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6054621B2 (ja) * 2012-03-30 2016-12-27 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
KR101952176B1 (ko) * 2012-07-30 2019-02-26 엘지전자 주식회사 인헨스먼트 질화물 반도체 소자 및 이의 제조 방법
US20140264449A1 (en) * 2013-03-15 2014-09-18 Semiconductor Components Industries, Llc Method of forming hemt semiconductor devices and structure therefor
JP6199147B2 (ja) * 2013-10-02 2017-09-20 トランスフォーム・ジャパン株式会社 電界効果型化合物半導体装置及びその製造方法
JP6194769B2 (ja) * 2013-11-12 2017-09-13 富士通株式会社 半導体装置及び半導体装置の製造方法
JP6135487B2 (ja) * 2013-12-09 2017-05-31 富士通株式会社 半導体装置及び半導体装置の製造方法
JP6792135B2 (ja) * 2015-10-30 2020-11-25 富士通株式会社 化合物半導体装置及びその製造方法
JP6524888B2 (ja) * 2015-10-30 2019-06-05 富士通株式会社 化合物半導体装置及びその製造方法
US9871067B2 (en) * 2015-11-17 2018-01-16 Taiwan Semiconductor Manufacturing Co., Ltd. Infrared image sensor component
JP6640762B2 (ja) 2017-01-26 2020-02-05 株式会社東芝 半導体装置
TWI736600B (zh) 2017-03-31 2021-08-21 聯穎光電股份有限公司 高電子遷移率電晶體
TWI722166B (zh) * 2017-04-10 2021-03-21 聯穎光電股份有限公司 高電子遷移率電晶體
JP6953886B2 (ja) * 2017-08-10 2021-10-27 富士通株式会社 半導体装置、電源装置、増幅器及び半導体装置の製造方法
US11670709B2 (en) * 2019-03-11 2023-06-06 Intel Corporation III-N transistors with local stressors for threshold voltage control
TWI725433B (zh) * 2019-05-24 2021-04-21 大陸商聚力成半導體(重慶)有限公司 半導體裝置的製作方法
US11855198B2 (en) * 2020-04-09 2023-12-26 Qualcomm Incorporated Multi-gate high electron mobility transistors (HEMTs) employing tuned recess depth gates for improved device linearity

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1950945A (zh) * 2004-05-11 2007-04-18 美商克立股份有限公司 具有多个场板的宽能带隙晶体管
EP1843390A1 (en) * 2005-01-25 2007-10-10 Fujitsu Limited Semiconductor device provided with mis structure and method for manufacturing the same
JP2008084942A (ja) * 2006-09-26 2008-04-10 Oki Electric Ind Co Ltd Ｍｉｓ型ｆｅｔのゲート絶縁層
CN101183647A (zh) * 2006-11-13 2008-05-21 冲电气工业株式会社 采用选择再生长的AlGaN/GaN-HEMT的制造方法
US20080308843A1 (en) * 2006-11-15 2008-12-18 Sharp Kabushiki Kaisha Field effect transistor having a compositionally graded layer
WO2009068566A1 (en) * 2007-11-27 2009-06-04 Picogiga International Electronic device with controlled electrical field
CN101552288A (zh) * 2008-04-01 2009-10-07 冲电气工业株式会社 半导体装置及其制造方法
WO2010014128A2 (en) * 2008-07-31 2010-02-04 Cree, Inc. Normally-off semiconductor devices and methods of fabricating the same
US20100044752A1 (en) * 2008-08-22 2010-02-25 Oki Electric Industry Co., Ltd. Semiconductor device and manufacturing method
JP2010098255A (ja) * 2008-10-20 2010-04-30 Fujitsu Ltd 化合物半導体装置及びその製造方法
US20100117146A1 (en) * 2008-11-13 2010-05-13 Furukawa Electric Co., Ltd. Semiconductor device and method for fabricating the same
CN101878532A (zh) * 2007-11-27 2010-11-03 皮科吉加国际公司 制造电子器件的工艺

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02197138A (ja) * 1989-01-26 1990-08-03 Sumitomo Electric Ind Ltd 電界効果トランジスタ
JP2005086171A (ja) 2003-09-11 2005-03-31 Fujitsu Ltd 半導体装置及びその製造方法
JP2006279032A (ja) * 2005-03-02 2006-10-12 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2006278857A (ja) 2005-03-30 2006-10-12 Ngk Insulators Ltd 半導体積層構造、半導体素子及び当該半導体素子を用いた装置
US20070018199A1 (en) * 2005-07-20 2007-01-25 Cree, Inc. Nitride-based transistors and fabrication methods with an etch stop layer
JP2007109830A (ja) * 2005-10-12 2007-04-26 Univ Nagoya 電界効果トランジスタ
EP2677544B1 (en) * 2006-03-16 2015-04-22 Fujitsu Limited Compound Semiconductor Device and Manufacturing Method of the Same
JP5183975B2 (ja) 2006-06-07 2013-04-17 アイメック エンハンスモード電界効果デバイスおよびその製造方法
US8399911B2 (en) 2006-06-07 2013-03-19 Imec Enhancement mode field effect device and the method of production thereof
JP4282708B2 (ja) 2006-10-20 2009-06-24 株式会社東芝 窒化物系半導体装置
US8519438B2 (en) * 2008-04-23 2013-08-27 Transphorm Inc. Enhancement mode III-N HEMTs

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1950945A (zh) * 2004-05-11 2007-04-18 美商克立股份有限公司 具有多个场板的宽能带隙晶体管
EP1843390A1 (en) * 2005-01-25 2007-10-10 Fujitsu Limited Semiconductor device provided with mis structure and method for manufacturing the same
JP2008084942A (ja) * 2006-09-26 2008-04-10 Oki Electric Ind Co Ltd Ｍｉｓ型ｆｅｔのゲート絶縁層
CN101183647A (zh) * 2006-11-13 2008-05-21 冲电气工业株式会社 采用选择再生长的AlGaN/GaN-HEMT的制造方法
US20080308843A1 (en) * 2006-11-15 2008-12-18 Sharp Kabushiki Kaisha Field effect transistor having a compositionally graded layer
WO2009068566A1 (en) * 2007-11-27 2009-06-04 Picogiga International Electronic device with controlled electrical field
CN101878532A (zh) * 2007-11-27 2010-11-03 皮科吉加国际公司 制造电子器件的工艺
CN101552288A (zh) * 2008-04-01 2009-10-07 冲电气工业株式会社 半导体装置及其制造方法
WO2010014128A2 (en) * 2008-07-31 2010-02-04 Cree, Inc. Normally-off semiconductor devices and methods of fabricating the same
US20100044752A1 (en) * 2008-08-22 2010-02-25 Oki Electric Industry Co., Ltd. Semiconductor device and manufacturing method
JP2010098255A (ja) * 2008-10-20 2010-04-30 Fujitsu Ltd 化合物半導体装置及びその製造方法
US20100117146A1 (en) * 2008-11-13 2010-05-13 Furukawa Electric Co., Ltd. Semiconductor device and method for fabricating the same

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103828030A (zh) * 2012-08-10 2014-05-28 日本碍子株式会社 半导体元件、hemt元件、以及半导体元件的制造方法
US9478650B2 (en) 2012-08-10 2016-10-25 Ngk Insulators, Ltd. Semiconductor device, HEMT device, and method of manufacturing semiconductor device
CN103915492A (zh) * 2012-12-28 2014-07-09 台湾积体电路制造股份有限公司 高电子迁移率晶体管及其形成方法
US9373689B2 (en) 2012-12-28 2016-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor and method of forming the same
CN103915492B (zh) * 2012-12-28 2016-12-28 台湾积体电路制造股份有限公司 高电子迁移率晶体管及其形成方法
US9876093B2 (en) 2012-12-28 2018-01-23 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor and method of forming the same
US10157994B2 (en) 2012-12-28 2018-12-18 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor and method of forming the same
CN109950317A (zh) * 2019-03-27 2019-06-28 厦门市三安集成电路有限公司 半导体器件及制作方法
CN112397582A (zh) * 2019-08-14 2021-02-23 联华电子股份有限公司 高电子迁移率晶体管及其制作方法
US11929431B2 (en) 2019-08-14 2024-03-12 United Microelectronics Corp. HEMT and method of fabricating the same
CN112397582B (zh) * 2019-08-14 2024-05-14 联华电子股份有限公司 高电子迁移率晶体管及其制作方法

Also Published As

Publication number Publication date
US8912571B2 (en) 2014-12-16
US20120138944A1 (en) 2012-06-07
JP2012119638A (ja) 2012-06-21
JP5724339B2 (ja) 2015-05-27
CN102569377B (zh) 2015-04-29
TW201227959A (en) 2012-07-01
TWI496284B (zh) 2015-08-11

Similar Documents

Publication Publication Date Title
CN102569377B (zh) 化合物半导体器件及其制造方法
CN103000685B (zh) 半导体器件及其制造方法、电源装置以及高频放大单元
JP5609055B2 (ja) 化合物半導体装置及びその製造方法
KR101357477B1 (ko) 화합물 반도체 장치 및 그 제조 방법
CN102487079B (zh) 化合物半导体器件及其制造方法
CN103367424B (zh) 化合物半导体器件及其制造方法
CN102822950B (zh) 化合物半导体装置及其制造方法
CN101308796A (zh) 场效应晶体管及其制造方法
CN102763204B (zh) 化合物半导体装置及其制造方法
JP5866766B2 (ja) 化合物半導体装置及びその製造方法
CN103545362B (zh) 化合物半导体器件及其制造方法
CN102544088A (zh) 化合物半导体器件及其制造方法
CN103367426A (zh) 化合物半导体器件及其制造方法
CN102651385A (zh) 化合物半导体器件及其制造方法
EP3550610A1 (en) High electron mobility transistor with deep charge carrier gas contact structure
JP2019192698A (ja) 半導体装置、半導体装置の製造方法及び増幅器
JP5899879B2 (ja) 化合物半導体装置及びその製造方法
TW201401506A (zh) 化合物半導體裝置及其製造方法
CN103715243A (zh) 化合物半导体器件及其制造方法
CN103715250A (zh) 化合物半导体器件及其制造方法
TW201427013A (zh) 化合物半導體裝置及其製造方法
JP5942371B2 (ja) 化合物半導体装置及びその製造方法
CN103700700A (zh) 化合物半导体器件及其制造方法
JP6199147B2 (ja) 電界効果型化合物半導体装置及びその製造方法
JP5183975B2 (ja) エンハンスモード電界効果デバイスおよびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant