CN102822950B - 化合物半导体装置及其制造方法 - Google Patents

化合物半导体装置及其制造方法 Download PDF

Info

Publication number
CN102822950B
CN102822950B CN201080065567.7A CN201080065567A CN102822950B CN 102822950 B CN102822950 B CN 102822950B CN 201080065567 A CN201080065567 A CN 201080065567A CN 102822950 B CN102822950 B CN 102822950B
Authority
CN
China
Prior art keywords
compound semiconductor
gan
compound
layer
algan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201080065567.7A
Other languages
English (en)
Other versions
CN102822950A (zh
Inventor
今田忠纮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN102822950A publication Critical patent/CN102822950A/zh
Application granted granted Critical
Publication of CN102822950B publication Critical patent/CN102822950B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7788—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7789—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface the two-dimensional charge carrier gas being at least partially not parallel to a main surface of the semiconductor body
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Dc-Dc Converters (AREA)

Abstract

在基板（1）上层叠形成有第一GaN层（2）、第一AlGaN层（3）、第二GaN层（4）、及第三GaN层（5），在形成于该层叠体的开口（10A）的侧面形成有第二AlGaN层（6）。以填埋绝缘膜（7）的电极沟（7a）的方式形成有栅极（8），在栅极（8）和第二AlGaN层（6）之间存在的绝缘膜（7）的部分（7c）作为栅绝缘膜起作用。在栅极（8）的上方形成有源极（11），在其下方形成有漏极（12）。利用该构成，实现如下可靠性高的纵型结构的HEMT：在不发生因使用p型化合物半导体所引起的各种问题的情况下，在可获得充分的高耐压、高输出的同时，可进行常关动作，可进行微细化。

Description

化合物半导体装置及其制造方法
技术领域
本发明涉及具备化合物半导体层的化合物半导体装置及其制造方法。
背景技术
化合物半导体的电场效应晶体管（FieldEffectTransistor：FET）、例如使用GaN的GaN-FET与通常的Si-MOSFET相比耐压高，被视为有望制成汽车用等的高耐压电力设备。
在GaN-FET中，与通常的Si-MOSFET同样，存在所谓横型结构和纵型结构的GaN-FET。横型结构的FET以漏极、栅极及源极排列在半导体基板上或半导体层上的方式构成。纵型结构的FET以依次层叠有漏极、栅极及源极的方式构成。
纵型结构的FET与横型结构的FET相比，具有如下所述的优点。
由于电流通路成为垂直方向，因此单位半导体芯片的电流量增加。此外，由于将因大电流流动而要求大面积的源极及漏极配置于栅极的上下，因此芯片面积变小。进而，由于单位半导体芯片的金属比例变大，因此散热特性也提高。
以往，研究出纵型结构的GaN-FET。在该GaN-FET中，化合物半导体层被制成层叠有n型GaN（n-GaN）、p型GaN（p-GaN）、及n-GaN的所谓npn结构。而且，以填埋形成于化合物半导体层的沟槽的方式设有栅极（参照专利文献1、非专利文献1、2）。
专利文献
专利文献1：日本特开2008-192701号公报
非专利文献
非专利文献1：AppliedPhysicsExpress1（2008）011105
非专利文献2：AppliedPhysicsExpress1（2008）021104
发明内容
然而，以往的纵型结构的GaN-FET由于存在如下问题而未达到实际应用。
由于将p-GaN用于化合物半导体层、进而在p-GaN上存在n-GaN，因此p-GaN未活化。存在晶体管动作中p-GaN的p型杂质、例如Mg扩散（迁移）等问题。
以往的纵型结构的GaN-FET在其结构上不存在高电子密度且高电子迁移率的二维电子气体（Two-DimensionalElectronGas：2DEG），无法获得化合物半导体装置所期待的高耐压、高输出。
本发明是鉴于上述课题而作出的，其目的在于提供一种可靠性高的纵型结构的化合物半导体装置及其制造方法，其不发生因使用p型化合物半导体所引起的各种问题，在可获得充分的高耐压、高输出的同时，可进行常关动作，可进行微细化。
化合物半导体装置的一种方式为，具有：第1电极，形成于所述第1电极的上方、具有开口的化合物半导体层，形成于所述化合物半导体层的上方的第2电极，及隔着绝缘膜而被埋入所述开口内的栅极；所述化合物半导体层包含：第1化合物半导体，形成于所述第1化合物半导体上的第2化合物半导体，形成于所述第2化合物半导体上的第3化合物半导体，及与所述绝缘膜的侧面相接且与所述第1化合物半导体、所述第2化合物半导体及所述第3化合物半导体的侧面相接的第4化合物半导体；在所述第1化合物半导体与所述第4化合物半导体的界面及所述第3化合物半导体与所述第4化合物半导体的界面，产生二维电子气体。
化合物半导体装置的另一种方式为，具有：第1电极，形成于所述第1电极的上方、具有开口的化合物半导体层，形成于所述化合物半导体层的上方的第2电极，及隔着绝缘膜而被埋入所述开口内的栅极；所述化合物半导体层包含：第1化合物半导体，形成于所述第1化合物半导体上的第2化合物半导体，形成于所述第2化合物半导体上的第3化合物半导体，及与所述绝缘膜的侧面相接且与所述第1化合物半导体、所述第2化合物半导体及所述第3化合物半导体的侧面相接的第4化合物半导体；所述第2化合物半导体的晶格常数比所述第1化合物半导体及所述第3化合物半导体的晶格常数小，所述第4化合物半导体的晶格常数比所述第1化合物半导体及所述第3化合物半导体的晶格常数小。
化合物半导体装置的制造方法的一种方式为，以具有开口的方式形成第1化合物半导体、晶格常数比所述第1化合物半导体小的第2化合物半导体、及晶格常数比所述第2化合物半导体大的第3化合物半导体，在所述开口的内壁的侧面形成晶格常数比所述第1化合物半导体及所述第3化合物半导体小的第4化合物半导体，以覆盖所述开口的内壁面的方式形成绝缘膜，以隔着所述绝缘膜而被埋入所述开口内的方式形成栅极，在所述第1化合物半导体的下方形成第1电极，在所述第3化合物半导体的上方形成第2电极。
根据上述各方式，实现了不发生因使用p型化合物半导体所引起的各种问题，可获得充分的高耐压、高输出，可微细化的可靠性高的纵型结构的化合物半导体装置。并且，在该化合物半导体装置中，实现了在不对栅极施加电压的状态下电流不流动的常关动作，且可恰当地控制晶体管的导通/截止。
附图说明
图1为表示根据第1实施方式的纵型结构的HEMT的构成的示意性俯视图。
图2为表示根据第1实施方式的纵型结构的HEMT的构成的示意性截面图。
图3为表示根据第1实施方式的纵型结构的HEMT的其它例的示意性截面图。
图4A为表示根据第1实施方式的AlGaN/GaN·HEMT的制造方法的示意性俯视图。
图4B为与图4A接续地表示根据第1实施方式的AlGaN/GaN·HEMT的制造方法的示意性俯视图。
图4C为与图4B接续地表示根据第1实施方式的AlGaN/GaN·HEMT的制造方法的示意性俯视图。
图4D为与图4C接续地表示根据第1实施方式的AlGaN/GaN·HEMT的制造方法的示意性俯视图。
图5A为表示根据第1实施方式的AlGaN/GaN·HEMT的制造方法的示意性截面图。
图5B为与图5A接续地表示根据第1实施方式的AlGaN/GaN·HEMT的制造方法的示意性截面图。
图5C为与图5B接续地表示根据第1实施方式的AlGaN/GaN·HEMT的制造方法的示意性截面图。
图5D为与图5C接续地表示根据第1实施方式的AlGaN/GaN·HEMT的制造方法的示意性截面图。
图5E为与图5D接续地表示根据第1实施方式的AlGaN/GaN·HEMT的制造方法的示意性截面图。
图5F为与图5E接续地表示根据第1实施方式的AlGaN/GaN·HEMT的制造方法的示意性截面图。
图5G为与图5F接续地表示根据第1实施方式的AlGaN/GaN·HEMT的制造方法的示意性截面图。
图5H为与图5G接续地表示根据第1实施方式的AlGaN/GaN·HEMT的制造方法的示意性截面图。
图5I为与图5H接续地表示根据第1实施方式的AlGaN/GaN·HEMT的制造方法的示意性截面图。
图6为表示在第1实施方式中使用的MOCVD装置的示意性构成的图。
图7为表示根据第1实施方式的AlGaN/GaN·HEMT中的栅极的其它构成例的示意性俯视图。
图8为表示根据第1实施方式的AlGaN/GaN·HEMT中的、电子密度（/cm3）与距基板表面的距离的关系的特性图。
图9为表示根据第1实施方式的AlGaN/GaN·HEMT中的、能带中的传导带（eV）与距基板表面的距离的关系的特性图。
图10为表示根据第1实施方式的AlGaN/GaN·HEMT中的、漏电流Id（A/m）与栅电压Vgs（V）的关系的特性图。
图11为表示根据第1实施方式的AlGaN/GaN·HEMT中的、漏电流Id（A/m）与漏-源间电压Vds（V）的关系的特性图。
图12A为表示根据第1实施方式的变型例1的AlGaN/GaN·HEMT的制造方法的主要工序的示意性截面图。
图12B为与图12A接续地表示根据第1实施方式的变型例1的AlGaN/GaN·HEMT的制造方法的主要工序的示意性截面图。
图12C为与图12B接续地表示根据第1实施方式的变型例1的AlGaN/GaN·HEMT的制造方法的主要工序的示意性截面图。
图12D为与图12C接续地表示根据第1实施方式的变型例1的AlGaN/GaN·HEMT的制造方法的主要工序的示意性截面图。
图12E为与图12D接续地表示根据第1实施方式的变型例1的AlGaN/GaN·HEMT的制造方法的主要工序的示意性截面图。
图13A为表示根据第1实施方式的变型例2的AlGaN/GaN·HEMT的制造方法的主要工序的示意性截面图。
图13B为与图13A接续地表示根据第1实施方式的变型例2的AlGaN/GaN·HEMT的制造方法的主要工序的示意性截面图。
图13C为与图13B接续地表示根据第1实施方式的变型例2的AlGaN/GaN·HEMT的制造方法的主要工序的示意性截面图。
图13D为与图13C接续地表示根据第1实施方式的变型例2的AlGaN/GaN·HEMT的制造方法的主要工序的示意性截面图。
图14为表示根据第2实施方式的电源装置的示意性构成的接线图。
图15为表示根据第3实施方式的高频放大器的示意性构成的接线图。
具体实施方式
以下，对于各实施方式，参照附图进行详细说明。
（第1实施方式）
在本实施方式中，作为化合物半导体装置，对于所谓纵型结构的高电子迁移率晶体管（HighElectronMobilityTransistor：HEMT），公开了其装置构成与制造方法。
[纵型结构的HEMT的装置构成]
图1为表示根据第1实施方式的纵型结构的HEMT的示意性俯视图。出于易于理解的考虑，在图1中表示栅极的上层没有结构物的状态。图2为表示根据第1实施方式的纵型结构的HEMT的示意性截面图。在图2中，左侧的图与沿着图1的虚线I-I的截面对应，右侧的图与沿着图1的虚线II-II的截面对应。
在根据本实施方式的纵型结构的HEMT中，在基板1的表面层叠形成第1化合物半导体层2、第2化合物半导体层3、第3化合物半导体层4、及第5化合物半导体层5。在形成于该层叠体的开10A的侧面形成第4化合物半导体层6。在开10A中，隔着第4化合物半导体层6而形成具有电极沟7a的绝缘膜7。以填埋绝缘膜7的电极沟7a的方式形成栅极8。在栅极8的上面形成层间绝缘膜9，栅极8被制成由绝缘膜7及层间绝缘膜9所覆盖的形状。在栅极8的上方形成源极11，所述源极11被埋入形成于绝缘膜7及层间绝缘膜9的开10B且与第5化合物半导体层5连接。在栅极8的下方，在基板1的背面形成漏极12。
基板1例如为GaN单晶基板。作为基板1，为了防止在该基板侧产生漏电流而优选使用高电阻的基板，对基板1掺杂导电性杂质、例如n型杂质Si，将基板1制成n+型。在纵型结构的晶体管中，由于有必要在背面形成电极（漏极），因此使用导电性基板。应予说明，作为基板1，也可使用导电性蓝宝石基板、导电性SiC基板、导电性Si基板等来代替导电性GaN单晶基板的使用。
第2化合物半导体层3的晶格常数比第1及第3化合物半导体层2、4的晶格常数小。第4化合物半导体层6的晶格常数比第1及第3化合物半导体层2、4的晶格常数小。通过该构成，在第4化合物半导体层6产生由第1化合物半导体层2与第4化合物半导体层6的晶格常数差、第3化合物半导体层4与第4化合物半导体层6的晶格常数差所引起的应变。通过该应变而产生压电极化及自发极化，在第1、第3及第5化合物半导体层2、4、5与第4化合物半导体层6的界面产生2DEG（图2中，用虚线表示）。该2DEG为高电子密度且高电子迁移率的电子气体。利用该构成，实现了可产生所期望的2DEG、获得高耐压及高输出的纵型HEMT结构。
从上述晶格常数的关系可知，在第2化合物半导体层3与第4化合物半导体层6的界面几乎不产生2DEG。利用该构成，实现了所期望的充分的常关动作。
进而，作为第2化合物半导体层3及第4化合物半导体层6的化合物半导体，适合使用前者的晶格常数成为后者的晶格常数以下的化合物半导体。在该情况下，在第2化合物半导体层3与第4化合物半导体层6的界面不产生2DEG（第2化合物半导体层3与第4化合物半导体层6的界面被视为2DEG的非产生区域）。利用该构成，实现了完全的常关动作。
第5化合物半导体层5在其表面直接连接形成有源极11。因此，通过在第5化合物半导体层5掺杂高浓度的导电性杂质，从而降低与源极11的接触电阻。
如图1所示，梳齿状（指状）地形成多个栅极8。各栅极8形成一端与栅母线8a连接的形状。
绝缘膜7具有形成有栅极8的电极沟7a，形成为覆盖栅极8的底面的部分7b的膜厚比覆盖栅极8的侧面的部分7c的膜厚更厚。
部分7c作为栅极8的栅绝缘膜而起作用。部分7b形成为比部分7c厚，且在第1化合物半导体层2的膜厚以下。若部分7b的厚度在部分7c的膜厚以下，则不能得到栅极8的充分耐压。另一方面，若部分7b的厚度比第1化合物半导体层2的膜厚更厚，则第1化合物半导体层2的侧面变得与隔着部分7c（及第4化合物半导体层6）的栅极8的侧面完全不重合。因此，存在栅极8的电压不被充分施加于第1化合物半导体层2而不能得到所期望浓度的2DEG的可能。通过将部分7b形成为比部分7c厚且在第1化合物半导体层2的膜厚以下，从而可在栅极8与源极11的距离变大而确保充分的耐压的同时，使所期望的高浓度的2DEG产生。
以下，对在根据本实施方式的纵型的HEMT中使用的化合物半导体的具体例进行说明。
（1）使用GaN及AlGaN的情况
GaN与AlGaN为后者的晶格常数比前者的晶格常数小的化合物半导体。在该情况下，各层成为如下所述。第1及第3化合物半导体层2、4成为GaN层，第2及第4化合物半导体层3、6成为AlGaN层。第5化合物半导体层5成为作为导电性杂质的n型杂质浓度高的n+-GaN层。第1~第5化合物半导体层2~6例如由后述的MOCVD法形成。
起因于GaN与AlGaN的晶格常数的差异而在第1、第3及第5化合物半导体层2、4、5与第4化合物半导体层6的界面产生高电子密度且高电子迁移率的2DEG。
此外，通过将第2及第4化合物半导体层3、6制成Al的组成比率相同的AlGaN，从而两者的晶格常数成为相同。因此，在第2化合物半导体层3与第4化合物半导体层6的界面不产生2DEG，实现完全的常关。
（2）使用InAlN及AlN的情况
InAlN与AlN为后者的晶格常数比前者的晶格常数小的化合物半导体。在该情况下，各层成为如下所述。第1及第3化合物半导体层2、4成为InAlN层，第2及第4化合物半导体层3、6成为AlN层。第5化合物半导体层5成为作为导电性杂质的n型杂质浓度高的n+-InAlN层。第1~第5化合物半导体层2~6例如由后述的MOCVD法形成。
起因于InAlN与AlN的晶格常数的差异而在第1、第3及第5化合物半导体层2、4、5与第4化合物半导体层6的界面产生高电子密度且高电子迁移率的2DEG。
此外，在第2及第4化合物半导体层3、6中，两者的AlN的晶格常数成为相同。因此，在第2化合物半导体层3与第4化合物半导体层6的界面不产生2DEG，实现完全的常关。
（3）使用InAlGaN及AlN的情况
InAlGaN与AlN为后者的晶格常数比前者的晶格常数小的化合物半导体。在该情况下，各层成为如下所述。第1及第3化合物半导体层2、4成为InAlGaN层，第2及第4化合物半导体层3、6成为AlN层。第5化合物半导体层5成为作为导电性杂质的n型杂质浓度高的n+-InAlGaN层。第1~第5化合物半导体层2~6例如由后述的MOCVD法形成。
起因于InAlGaN与AlN的晶格常数的差异，在第1、第3及第5化合物半导体层2、4、5与第4化合物半导体层6的界面，产生高电子密度且高电子迁移率的2DEG。
此外，在第2及第4化合物半导体层3、6中，两者的AlN的晶格常数成为相同。因此，在第2化合物半导体层3与第4化合物半导体层6的界面不产生2DEG，实现完全的常关。
（4）使用InAlN及InAlGaN的情况
在InAlN与InAlGaN中，通过调节其In、Al、Ga的组成比率而改变晶格常数的大小关系。通过组成比率的调节，可使InAlN的晶格常数比InAlGaN的晶格常数小，或者相反地使InAlGaN的晶格常数比InAlN的晶格常数小。在此，例示出使InAlGaN的晶格常数比InAlN的晶格常数小的情况。在该情况下，各层成为如下所述。第1及第3化合物半导体层2、4成为InAlN层，第2及第4化合物半导体层3、6成为InAlGaN层。第5化合物半导体层5成为作为导电性杂质的n型杂质浓度高的n+-InAlN层。第1~第5化合物半导体层2~6例如由后述的MOCVD法形成。
起因于InAlN与InAlGaN的晶格常数的差异，在第1、第3及第5化合物半导体层2、4、5与第4化合物半导体层6的界面，产生高电子密度且高电子迁移率的2DEG。
此外，通过将第2及第4化合物半导体层3、6制成In、Al、Ga的组成比率相同的InAlGaN，两者的晶格常数成为相同。因此，在第2化合物半导体层3与第4化合物半导体层6的界面不产生2DEG，实现完全的常关。
（5）使用Al组成不同的AlGaN的情况
即使为同种的化合物半导体，若其组成比率不同，则晶格常数也不同。作为在1种化合物半导体中晶格常数不同的化合物半导体，例如，关于AlGaN，认为形成Al0.3Ga0.7N与Al0.5Ga0.5N。在AlGaN中，Al的组成比率越大，则晶格常数变得越小。因此，Al0.5Ga0.5N的晶格常数比Al0.3Ga0.7N小。
在该情况下，各层成为如下所述。第1及第3化合物半导体层2、4成为Al0.3Ga0.7N层，第2及第4化合物半导体层3、6成为Al0.5Ga0.5N层。第5化合物半导体层5成为作为导电性杂质的n型杂质浓度高的n+-Al0.3Ga0.7N层。第1~第5化合物半导体层2~6例如由后述的MOCVD法形成。
起因于Al0.3Ga0.7N与Al0.5Ga0.5N的晶格常数的差异，在第1、第3及第5化合物半导体层2、4、5与第4化合物半导体层6的界面，产生高电子密度且高电子迁移率的2DEG。
此外，在第2及第4化合物半导体层3、6中，两者的Al0.5Ga0.5N的晶格常数相同。因此，在第2化合物半导体层3与第4化合物半导体层6的界面不产生2DEG，实现完全的常关。
应予说明，也可使用InAlN并改变In及Al的各组成比率而使用晶格常数不同的2种InAlN。此外，也可使用InAlGaN并改变In、Al、Ga的各组成比率而使用晶格常数不同的2种InAlGaN。
（6）使用不同的3种化合物半导体的情况
在图3中示出一例。在图3中，在（1）的使用GaN及AlGaN的构成中，对第2化合物半导体层3使用与GaN及AlGaN不同的化合物半导体。第2化合物半导体层3例如构成为依次层叠有AlGaN层3a、AlN层3b、及AlGaN层3c。考虑到第1及第3化合物半导体层2、4的GaN与AlN的晶格常数差大，形成夹持AlN层3b的AlGaN层3a、3c作为缓冲层。
就该层叠结构的第2化合物半导体层3而言，例如利用后述的MOCVD法，AlGaN层3a被形成为膜厚100nm左右，AlN层3b被形成为膜厚10nm左右，AlGaN层3c被形成为膜厚100nm左右。
起因于GaN与AlGaN的晶格常数的差异，在第1、第3及第5化合物半导体层2、4、5与第4化合物半导体层6的界面，产生高电子密度且高电子迁移率的2DEG。
由于第2化合物半导体层3具有AlN层3b，因此漏电流显著减少。此外，在第2及第4化合物半导体层3、6中，由于第2化合物半导体层3具有AlN层3b，因此前者的晶格常数比后者的晶格常数实质上变小。因此，在第2化合物半导体层3与第4化合物半导体层6的界面不产生2DEG，实现完全的常关。
[纵型结构的HEMT的制造方法]
以下，对于根据本实施方式的纵型结构的HEMT的制造方法进行说明。在此，例示出将GaN及AlGaN用作化合物半导体层的纵型结构的AlGaN/GaN·HEMT。以下的制造方法为用于获得根据本实施方式的纵型结构的HEMT的一例。
图4A~图4D为表示根据第1实施方式的AlGaN/GaN·HEMT的制造方法的示意性俯视图。图5A~图5I为以工序顺序表示根据第1实施方式的AlGaN/GaN·HEMT的制造方法的示意性截面图。在图5A~图5I的各图中，左侧的图与沿着图4A~图4D的虚线I-I的截面对应，右侧的图与沿着图4A~图4D的虚线II-II的截面对应。
以下，为了便于图示及说明，将图1及图2的第1、第2、第3、第5、第4化合物半导体层2~6设为第一GaN层2、第一AlGaN层3、第二GaN层4、第三GaN层5、第二AlGaN层6，附加相同的符号。
首先，如图4A及图5A所示，在基板1上形成用于选择生长的掩模21。
具体而言，例如在作为GaN单晶基板的基板1上用化学气相沉积（ChemicalVapordeposition：CVD）法等堆积掩模材料（在此为SiO）。利用光刻及干法蚀刻来加工SiO，在基板1上除去后述的外延生长的部位的SiO膜，形成用于选择生长的掩模21。掩模21如图4A所述，形成为覆盖后述的栅极的形成预定部位的所谓梳齿状（指状）。
接着，如图4B及图5B所示，在基板1上，依次形成第一GaN层2，第一AlGaN层3，第二GaN层4，及第三GaN层5。
第1及第二GaN层2、4由掺杂n型杂质（在此为Si）的n-GaN构成。第一AlGaN层3由有意非掺杂（intentionallyundope）AlGaN（i-AlGaN）构成。第三GaN层5由与第1及第二GaN层2、4相比高浓度地掺杂n型杂质、例如Si的n+-GaN构成。
具体而言，利用有机化学气相沉积（MetalOrganicChemicalVaporDeposition：MOCVD）法，使以下各化合物半导体进行生长。应予说明，也可例如使用分子束外延（MolecularBeamEpitaxy：MBE）法来代替MOCVD法。
在此，使用如图6所示的MOCVD装置。在MOCVD装置中，在石英制反应管100的周围卷绕有高频线圈101，在反应管100的内侧配置有用于载置基板1的碳电纳102。在反应管100的上游端（图6中的左侧的端部）连接有2根气体导入管103、104，供给化合物半导体的源气体。例如，作为氮（N）的源气体的NH3气体被从气体导入管103导入至反应管100内。作为III族元素的源气体的三甲基铝（TMA）、三甲基镓（TMA）、三甲基铟（TMI）等III族的有机化合物原料被从导入管104导入至反应管100内。在基板1上进行晶体生长，剩余的气体从气体排出管105排出到除害塔。应予说明，在减压气氛下进行利用MOCVD法的晶体生长时，气体排出管105被连接到真空泵，真空泵的排出口与除害塔连接。
使用该MOCVD装置，在基板1上依次沉积n-GaN、i-AlGaN、n-GaN、及n+-GaN，形成第一GaN层2、第一AlGaN层3、第二GaN层4、及第三GaN层5。
由于在基板1上形成有掩模21，因此仅在基板1表面的露出部分选择性地生长n-GaN、i-AlGaN、n-GaN、及n+-GaN。
作为上述n-GaN、n+-GaN、i-AlGaN的生长条件，将作为Al源的三甲基铝（TMA）气体、作为Ga源的三甲基镓（TMG）气体、及作为N源的氨气的混合气体用作原料气体。进而，在此基础上，还存在使用作为In源的三甲基铟（TMI）的情况。与生长的化合物半导体层相应，适当设定作为Al源的TMA气体、作为Ga源的TMG的供给的有无及流量。作为共用原料的氨气的流量设为10slm~50slm左右。此外，生长压力设为50Torr~300Torr左右，生长温度设为800℃~1300℃左右。在生长n-GaN，n+-GaN时，将作为n型杂质的例如包含Si的例如SiH4气体以规定的流量添加至原料气体中，以成为上述各浓度范围内的规定值的方式掺杂Si。
形成第一AlGaN层3的i-AlGaN的情况下的生长条件例如设定如下。
三甲基镓（TMG）的流量：0～50sccm
三甲基铝（TMA）的流量：0~50sccm
三甲基铟（TMI）的流量：0~50sccm
氨（NH3）的流量：10~30slm
生长压力：100Torr
生长温度：1100℃
应予说明，也可以代替该选择生长法而使用光刻及干法蚀刻来获得与第一GaN层2、第一AlGaN层3、第二GaN层4、及第三GaN层5相同形状的层叠体。在该情况下，在基板1上的整面层叠形成n-GaN、i-AlGaN、n-GaN、及n+-GaN。利用光刻及干法蚀刻，除去相当于该层叠体的栅极的形成预定部位的部分即可。
在本实施方式中，第一GaN层2的n-GaN为膜厚100nm~10μm左右，例如1000nm左右，以1×1013/cm3~1×1020/cm3左右的浓度掺杂有作为n型杂质的Si。
第一AlGaN层3的i-AlGaN被设为膜厚1nm~10000nm左右，例如200nm左右，例如Al的组成比率为0.3（30%）。若第一AlGaN层3的膜厚比1nm薄，则变得难以充分进行利用第一AlGaN层3可实现的常关动作。若第一AlGaN层3的膜厚比10000nm厚，变得难以在导通时获得充分高的电子浓度。因此，通过将第一AlGaN层3形成1nm~10000nm左右的膜厚，能够得到可靠的常关动作及导通时的充分高的电子浓度。
第二GaN层4的n-GaN为膜厚1nm~10μm左右，例如300nm，Si的浓度被掺杂成1×1016/cm3~1×1020/cm3左右的浓度。若第二GaN层4的膜厚比1nm薄，则不能得到充分的耐压，若比10μm厚，则因导通电阻的增加而导致导通时的电流密度下降。因此，通过以1nm~10μm左右的膜厚形成第二GaN层4，可得到充分的耐压及高的电流密度。
第三GaN层5的n+-GaN为膜厚10nm~1000nm左右，例如200nm左右，Si的浓度为1×1015/cm3~1×1020/cm3左右，被掺杂成比第1及第二GaN层2、4高的浓度。由于在第三GaN层5上连接形成有源极，因此通过对第三GaN层5掺杂高浓度的导电性杂质，从而可使与源极的接触电阻减少。
在形成第一GaN层2、第一AlGaN层3、第二GaN层4、及第三GaN层5后，利用湿法蚀刻等除去掩模21。如图5B所示，通过除去掩模21，第一GaN层2、第一AlGaN层3、第二GaN层4、及第三GaN层5的层叠体形成具有露出基板1表面的一部分的开口10A的形状。
接着，如图5C所示，仅在第三GaN层5的上面形成用于选择生长的掩模22。
具体而言，以覆盖第一GaN层2、第一AlGaN层3、第二GaN层4、及第三GaN层5的方式，在基板1的整面用CVD法等沉积掩模材料（在此为SiO）。利用光刻及干法蚀刻来加工SiO，残留仅覆盖第三GaN层5的上面的SiO，形成用于选择生长的掩模22。掩模22具有与开口10A连通的、与开口10A大致相同形状的开口22a。
接着，如图5D所示，仅在第一GaN层2、第一AlGaN层3、第二GaN层4、及第三GaN层5的开口10A的侧面（内壁侧面），形成第二AlGaN层6。
具体而言，在第三GaN层5的上面形成有掩模22的状态下，使用上述MOCVD装置，在规定的条件下生长AlGaN。即，在第一GaN层2、第一AlGaN层3、第二GaN层4、及第三GaN层5的开口10A的侧面（0001）面，在易于选择生长的条件下生长i-AlGaN。作为该生长条件，设为比形成第一AlGaN层3的i-AlGaN时低的生长压力及高的生长温度。在本实施方式中，为了可靠地在第三GaN层5上不形成i-AlGaN，形成掩模22。
形成第二AlGaN层6的i-AlGaN的生长条件例如设定如下。
三甲基镓（TMG）的流量：0～50sccm
三甲基铝（TMA）的流量：0~50sccm
三甲基铟（TMI）的流量：0~50sccm
氨（NH3）的流量：20slm
生长压力：40Torr
生长温度：1150℃
在此，由于形成有掩模22，因此在第三GaN层5的表面不生长i-AlGaN。此外，虽然认为在开口10A的底面（内壁底面）中在基板1的露出表面也生长i-AlGaN，但是在根据本实施方式的纵型HEMT的构成上，没有特别问题。因此，在本实施方式中，仅在第三GaN层5上形成掩模22。在第一GaN层2、第一AlGaN层3、第二GaN层4、及第三GaN层5的开口10A中成为（0001）面的侧面选择性生长，形成第二AlGaN层6。
第二AlGaN层6的i-AlGaN被设为与第一AlGaN层3的i-AlGaN相同。即，膜厚1nm~100nm左右，在此为20nm，例如为Al组成比率0.3（30%）的i-AlGaN。
若第二AlGaN层6的膜厚比1nm薄，则不能得到充分浓度的2DEG。若第二AlGaN层6的膜厚比100nm厚，则无法充分地对第一GaN层2、第一AlGaN层3、及第二GaN层4施加栅电压Vgs。因此，通过以1nm~100nm左右的膜厚形成第二AlGaN层6，可在确保充分的栅电压Vgs的同时，获得充分浓度的2DEG。
在形成第二AlGaN层6后，利用湿法蚀刻等除去掩模22。
接着，如图5E所示，形成一部分作为栅绝缘膜起作用的绝缘膜7。
具体而言，首先，以覆盖第一GaN层2、第一AlGaN层3、第二GaN层4、第三GaN层5、及第二AlGaN层6的方式，在基板1的整面沉积绝缘膜，例如SiN。在此，利用等离子体CVD法，以例如50nm左右的厚度沉积氮化硅膜（SiN）。可使用原子层生长（AtomicLayerDeposition：ALD）法来代替等离子体CVD法。作为绝缘膜的材料，可使用选自HfO、TaO及AlO中的1种来代替SiN。此外，如下方式也是合适的，即，作为该材料，使用选自SiN、HfO、TaO及AlO中的多种进行层叠等而形成绝缘膜。
将第一GaN层2、第一AlGaN层3、第二GaN层4、第三GaN层5、及第二AlGaN层6上的SiN所产生的高低平面差（突出）部分例如用化学机械研磨（ChemicalMechanicalPolishing：CMP）进行平坦化。在SiN上的整面涂覆抗蚀剂，利用光刻来加工抗蚀剂，在栅极的形成预定部位形成具有开口23a的抗蚀剂掩模23。
使用抗蚀剂掩模23，利用干法蚀刻加工SiN，在栅极的形成预定部位形成电极沟7a。在SiN的干法蚀刻中，例如将SF6气体用作蚀刻气体。由此，形成绝缘膜7。就绝缘膜7而言，通过形成电极沟7a，形成为覆盖基板1表面的部分7b（电极沟7a的底面部分）的膜厚比覆盖第二AlGaN层6的部分7c（电极沟7a的侧面部分）的膜厚更厚。
部分7c作为栅绝缘膜起作用。因此，作为部分7c的栅绝缘膜的恰当的膜厚为1nm~100nm左右，在此为20nm左右。
部分7b形成为比部分7c厚、且在第一GaN层2的n-GaN的膜厚（在此为1000nm左右）以下。部分7b在其厚度为部分7c的膜厚以下时不能得到充分的耐压。另一方面，若部分7b的厚度比第一GaN层2的n-GaN的膜厚更厚，则第一GaN层2的侧面成为与作为栅绝缘膜的部分7c的侧面（隔着第二AlGaN层6）完全不重合。因此，有可能对第一GaN层2不充分施加沿着栅绝缘膜而形成的栅极的电压而不能得到所期望浓度的2DEG。通过将部分7b形成为比部分7c厚且在第一GaN层2的n-GaN的膜厚以下，栅极与漏极的距离变大而确保充分的耐压，并且可使所期望的高浓度的2DEG产生。
接着，如图4C及图5F所示，形成栅极8。应予说明，在图4C中，为了便于图示，省略第二AlGaN层6。
具体而言，继续使用用于SiN的干法蚀刻的抗蚀剂掩模23，沉积作为电极用金属的例如Ni/Au。即，例如利用蒸镀法，以填埋电极沟7a的程度的膜厚依次沉积Ni及Au。然后，利用剥脱（lift-off）法，除去抗蚀剂掩模23及在其上存在的电极用金属。如上所述，形成用电极用金属填埋电极沟7a的、如图4C所示的梳齿状（指状）的多个栅极8。各栅极8形成为一端与栅母线8a连接的形状。
也可以代替如图4C所示形成栅极8及栅母线8a，而如图7所示，以将多个中的一部分的栅极8用其两端连接的方式，形成栅母线8b。两端与栅母线8a、8b连接的栅极8与一端与栅母线8a连接的栅极8相比，信号传递的速度快。因此，可根据目的将前者的栅极8用作需要迅速的信号传递的电极，将后者的栅极8用作并非要求迅速的信号传递的电极。
接着，如图5G所示，形成层间绝缘膜9。
具体而言，以覆盖栅极8的露出部位的方式，在基板1的整面以例如膜厚1000nm左右沉积绝缘膜，在此利用等离子体CVD法沉积SiN。由此，形成层间绝缘膜9。
接着，如图5H所示，在绝缘膜7及层间绝缘膜9形成电极连接用的开口10B。
具体而言，利用光刻及干法蚀刻，除去绝缘膜7及层间绝缘膜9的覆盖第三GaN层5及第二AlGaN层6的部位。由此，在绝缘膜7及层间绝缘膜9上形成露出第三GaN层5及第二AlGaN层6的上面的开口10B。
接着，如图4D及图5I所示，在基板1的表面侧形成源极11。另一方面，如图5I所示，在基板1的背面侧形成漏极12。应予说明，在图4D中，为了便于图示，省略第二AlGaN层6、绝缘膜7、及层间绝缘膜9。
具体而言，首先，根据需要将基板1的背面进行研磨等，将基板1调节至所需的厚度。
在基板1的表面侧，沉积例如Ta/Al作为电极用金属。即，以覆盖基板1表面的整面的方式，利用蒸镀法依次沉积Ta及Al，形成源极11。对于源极11，用电极金属填埋开口10B，与第三GaN层5及第二AlGaN层6的露出面连接。
在基板1的背面侧，沉积例如Ta/Al作为电极用金属。即，以覆盖基板1背面的整面的方式，利用蒸镀法T依次沉积a及Al，形成漏极12。
之后，经过与源极11及漏极12连接的规定的配线形成工序等，形成根据本实施方式的纵型结构的AlGaN/GaN·HEMT。
对于对通过本实施方式制作的AlGaN/GaN·HEMT进行的实验进行说明。
在AlGaN/GaN·HEMT中，对电子密度（/cm3）与距基板1表面的距离的关系进行调查。将实验结果示于图8中。在图8中，将电源（栅电压Vgs）的截止时（Vgs（=源-漏间电压Vds）=0V）用虚线表示，将电源导通时（Vgs（=Vds）=10V）用实线表示。
在电源截止时，在第一AlGaN层3中的AlGaN/GaN异质接合面，载流子密度不连续地减少。由于存在这样的载流子密度的分布，因此若栅极的电位为0V，则在源极与漏极之间电流不流动。此外，在电源导通时，载流子被由栅极施加的电场吸引，因此在截止时载流子密度小的第一AlGaN层3中，载流子密度与截止时相比显著变高。因此，若对栅极施加规定的电压，则在源极与漏极之间可靠地流动电流。由此可知，可靠地进行AlGaN/GaN·HEMT的导通/截止动作。
在AlGaN/GaN·HEMT中，对于能带中的传导带（eV）与距基板1表面的距离的关系进行调查。将实验结果示于图9中。与图8同样，将电源截止时（Vgs（=Vds）=0V）用虚线表示，将电源导通时（Vgs（=Vds）=10V）用实线表示。
在电源截止时，与电源导通时相比，第一AlGaN层2中的传导带成为高值。这意味着在电源截止时与电源导通时相比，在第一AlGaN层2中存在的电子显著少。由此可知，可靠地进行AlGaN/GaN·HEMT的常关动作。
在AlGaN/GaN·HEMT中，对于漏电流Id（A/m）与栅电压Vgs（V）的关系进行调查。将实验结果示于图10中。在图10中，设定成Vds=10V。如图示的那样，Vgs=0V时为Id=0，实现了良好的常关动作。Id在与Vgs的关系中被确认所期望的增加。因此可知，根据本实施方式的AlGaN/GaN·HEMT实现了常关动作，作为纵型结构的HEMT，设备特性优异。
在AlGaN/GaN·HEMT中，对于漏电流Id（A/m）与漏-源间电压Vds（V）的关系进行调查。将实验结果示于图11中。在图11中，分别设定栅电压Vgs=0V、2V、4V、6V、8V、10V。如图示的那样，Vgs=0V时与Vds的值无关地为Id=0，实现了良好的常关动作。Id在与Vds的关系中被确认所期望的增加。因此可知，根据本实施方式的AlGaN/GaN·HEMT实现了常关动作，作为纵型结构的HEMT，设备特性优异。
如以上说明的那样，根据本实施方式，实现了在不发生起因于使用p-GaN等p型化合物半导体的各种问题的情况下，可获得充分的高耐压、高输出的可靠性高的纵型结构的HEMT。并且，在该纵型结构的HEMT中，可在对栅极8不施加电压的状态下进行在源极11与漏极12不流动电流的常关动作，且可恰当地控制晶体管的导通/截止。
―变型例―
以下，对于第1实施方式的各变型例进行说明。
（变型例1）
在本例中，与第1实施方式同样制造纵型结构的AlGaN/GaN-HEMT，但是在栅极之前形成源极，在这点上与第1实施方式不同。
图12A~图12E为表示根据第1实施方式的变型例1的AlGaN/GaN·HEMT的制造方法的主要工序的示意性截面图。
首先，与第1实施方式同样，实行图5A~图5D的工序。
接着，如图12A所示，在基板1的表面侧形成源极31。
具体而言，在基板1的整面涂覆抗蚀剂，利用光刻来加工抗蚀剂，形成具有露出第三GaN层5的上面及第二AlGaN层6的上面的开口的抗蚀剂掩模。以覆盖基板1的整面的方式，利用蒸镀法依次沉积电极金属，例如Ta及Al。利用剥脱法，除去抗蚀剂掩模及其上的电极金属。如上所述，形成与第三GaN层5及第二AlGaN层6的露出面连接的源极31。
接着，如图12B所示，在基板1的整面，形成一部分作为栅绝缘膜起作用的绝缘膜7。
具体而言，首先，以覆盖第一GaN层2、第一AlGaN层3、第二GaN层4、第三GaN层5、第二AlGaN层6、及源极31的方式，在基板1的整面沉积绝缘膜，例如SiN。在此，利用等离子体CVD法，以例如50nm左右的厚度沉积SiN。也可使用ALD法来代替等离子体CVD法。作为绝缘膜的材料，也可使用选自HfO、TaO及AlO中的1种来代替SiN。此外，以下方式也是适合的，即作为该材料，使用选自SiN、HfO、TaO及AlO中的多种进行层叠等，形成绝缘膜。
将SiN的高低平面差（突出）部分例如利用CMP进行平坦化。在SiN上的整面涂覆抗蚀剂，利用光刻来加工抗蚀剂，在栅极的形成预定部位形成具有开口23a的抗蚀剂掩模23。
使用刻胶掩模23，利用干法蚀刻来加工SiN，在栅极的形成预定部位形成电极沟7a。由此，形成绝缘膜7。绝缘膜7通过形成电极沟7a，从而形成为覆盖基板1表面的部分7b（电极沟7a的底部分）的膜厚比覆盖第二AlGaN层6的部分7c的膜厚更厚。部分7b，7c的各膜厚与第1实施方式同样。
接着，如图12C所示，形成栅极8。
具体而言，继续使用用于SiN的干法蚀刻的抗蚀剂掩模23，例如利用蒸镀法，以填埋电极沟7a程度的膜厚依次沉积电极用金属，例如Ni及Au。然后，利用剥脱法，除去抗蚀剂掩模23及其上存在的电极用金属。如上所述，形成用电极用金属填埋电极沟7a的、梳齿状的多个栅极8。
接着，如图12D所示，形成层间绝缘膜32。
具体而言，以覆盖栅极8的露出部位的方式，在基板1的整面以例如膜厚1000nm左右沉积绝缘膜，在此为利用等离子体CVD法沉积SiN。由此，形成层间绝缘膜32。
接着，如图12E所示，在基板1的背面侧形成漏极12。
具体而言，首先，根据需要，将基板1的背面进行研磨等，将基板1调节至所望的厚度。
在基板1的背面侧，以覆盖其整面的方式，利用蒸镀法依次沉积Ta及Al，形成漏极12。
之后，经过与源极31及漏极12连接的规定的配线形成工序等，形成根据本例的纵型结构的AlGaN/GaN·HEMT。
如以上说明的那样，根据本例，在不发生起因于使用p-GaN等p型化合物半导体的各种问题的情况下，实现了可获得充分的高耐压、高输出，可进行微细化的可靠性高的纵型结构的HEMT。并且，在该纵型结构的HEMT中，可在对栅极8不施加电压的状态下进行在源极31与漏极12之间电流不流动的常关动作，且可恰当地控制晶体管的导通/截止。
（变型例2）
在本例中，与第1实施方式同样制造纵型结构的AlGaN/GaN-HEMT，但是将具有栅极的电极沟且作为栅绝缘膜起作用的绝缘膜分成2次工序而成膜，在这点上，与第1实施方式不同。
图13A~图13D为表示根据第1实施方式的变型例2的AlGaN/GaN·HEMT的制造方法的主要工序的示意性截面图。
首先，与第1实施方式同样，实行图5A~图5D的工序。
接着，如图13A所示，形成薄的第1绝缘膜33。
具体而言，以覆盖第一GaN层2、第一AlGaN层、第二GaN层4、第三GaN层5、及第二AlGaN层6的方式，在基板1的整面沉积绝缘膜，例如SiN。在此，利用各向同性地沉积SiN的等离子体CVD法，以所需的厚度沉积作为栅绝缘膜。例如形成1nm~100nm左右的厚度，在此为20nm左右的厚度。SiN以覆盖第三GaN层5、第二AlGaN层6、及基板1的露出面的方式进行沉积，形成第1绝缘膜33。也可使用ALD法来代替等离子体CVD法。作为第1绝缘膜33的材料，可使用选自HfO、TaO及AlO中的1种来代替SiN。此外，以下方式也是适合的，即作为该材料，使用选自SiN、HfO、TaO及AlO中的多种进行层叠等，形成第1绝缘膜33。
接着，如图13B所示，形成抗蚀剂掩模34。
具体而言，在第1绝缘膜33上的整面涂覆抗蚀剂，利用光刻来加工抗蚀剂，在栅极的形成预定部位形成具有开口34a的抗蚀剂掩模34。
接着，如图13C所示，形成第2绝缘膜35。
具体而言，使用抗蚀剂掩模34，在基板1的整面沉积绝缘膜，例如SiN。在此，利用各向异性地沉积SiN的溅射法，沉积SiN。在开口34a内露出的第1绝缘膜33的底面上沉积SiN，形成第2绝缘膜35。SiN也沉积在抗蚀剂掩模34上。作为第2绝缘膜35的材料，可使用选自HfO、TaO及AlO中的1种来代替SiN。此外，以下方式也是适合的，即作为该材料，使用选自SiN、HfO、TaO及AlO中的多种进行层叠等而沉积。
第1绝缘膜33与第2绝缘膜35一体化，在栅极的形成预定部位形成电极沟30。第1绝缘膜33作为栅绝缘膜起作用。
在第1绝缘膜33上层叠有第2绝缘膜35而变厚。该层叠部分的厚度形成为第一GaN层2的n-GaN的膜厚（在此为1000nm左右）以下。该层叠部分若其厚度比第一GaN层2的n-GaN的膜厚更厚，则第一AlGaN层3的侧面变得与栅绝缘膜第1绝缘膜33的侧面（隔着第二AlGaN层6）完全不重合。因此，存在沿着栅绝缘膜而形成的栅极的电压未被充分地施加于第一GaN层2而不能得到所期望浓度的2DEG的可能。应予说明，对于该层叠部分，由于仅第2绝缘膜35的厚度即比第1绝缘膜33厚，因此可确保栅极与漏极的距离而获得充分的耐压。
如上所述，在本例中，通过以第一GaN层2的n-GaN的膜厚以下形成上述层叠部分，从而栅极与漏极的距离变大而确保充分的耐压，并且可使所期望的高浓度的2DEG产生。
接着，如图13D所示，形成栅极8。
具体而言，继续使用用于SiN的干法蚀刻的抗蚀剂掩模34，沉积例如Ni/Au作为电极用金属。即，例如利用溅射法，以填埋电极沟30的程度的膜厚依次沉积Ni及Au。然后，利用剥脱法，除去抗蚀剂掩模34及其上存在的SiN及电极用金属。如上所述，形成用电极用金属填埋电极沟30的栅极8。
然后，实行与第1实施方式的图5G~图5I同样的工序。
之后，经过与源极11及漏极12连接的规定的配线形成工序等，形成根据本例的纵型结构的AlGaN/GaN·HEMT。
如以上说明的那样，根据本例在不发生由使用p-GaN等p型化合物半导体引起的各种问题的情况下，实现了可获得充分的高耐压、高输出的可靠性高的纵型结构的HEMT。并且，在该纵型结构的HEMT中，可在对栅极8不施加电压的状态下进行在源极11与漏极12之间不流动电流的常关动作，且可恰当地控制晶体管的导通/截止。
（第2实施方式）
在本实施方式中公开了具备根据第1实施方式的纵型结构的AlGaN/GaN·HEMT的电源装置。
图14为表示根据第2实施方式的电源装置的示意性构成的接线图。
根据本实施方式的电源装置构成为具备高压的一次侧电路41和低压的二次侧电路42、以及在一次侧电路41与二次侧电路42之间配设的变压器43。
一次侧电路41构成为具备交流电源44、所谓桥式整流电路45，以及多个（在此为4个）开关元件46a、46b、46c、46d。此外，桥式整流电路45具有开关元件46e。
二次侧电路42构成为具备多个（在此为3个）开关元件47a、47b、47c。
在本实施方式中，一次侧电路41的开关元件46a、46b、46c、46d、46e被设为根据第1实施方式的纵型结构的HEMT。另一方面，二次侧电路42的开关元件47a、47b、47c被设为使用硅的通常的MIS·FET。
在本实施方式中，将如下可靠性高的纵型结构的HEMT适用于高压电路，所述HEMT在不发生由使用p-GaN等p型化合物半导体引起的各种问题的情况下，可得到充分的高耐压、高输出，并且可进行所期望的常关动作。由此，实现了可靠性高的大电力的电源电路。
（第3实施方式）
在本实施方式中公开了具备根据第1实施方式的纵型结构的AlGaN/GaN·HEMT的高频放大器。
图15为表示根据第3实施方式的高频放大器的示意性构成的接线图。
根据本实施方式的高频放大器适用于例如手机的基站用功率放大器。该高频放大器构成为具备数字预失真电路51，混频器52a、52b，以及功率放大器53。
数字预失真电路51补偿输入信号的非线形应变。混频器52a将补偿了非线形应变的输入信号与交流信号进行混频。功率放大器53将交流信号和进行混频了的输入信号进行放大，具有根据第1实施方式的纵型结构的HEMT。应予说明，在图15中，构成为例如能够利用开关的切换，将输出侧的信号用混频器52b与交流信号进行混频，送出至数字预失真电路51。
在本实施方式中，将如下可靠性高的纵型结构的HEMT适用于高频放大器，所述HEMT在不发生由使用p-GaN等p型化合物半导体引起的各种问题的情况下，可得到充分的高耐压、高输出，并且可进行所期望的常关动作。由此，实现可靠性高的高耐压的高频放大器。
根据本申请，实现如下可靠性高的纵型结构的化合物半导体装置：在不发生由使用p型化合物半导体引起的各种问题的情况下，可获得充分的高耐压、高输出，并且可实现常关动作，可进行微细化。该纵型结构的化合物半导体装置也可搭载于汽车等的部件中而进行实际应用。

Claims (12)

1.一种化合物半导体装置，其特征在于，具有：
基板，
第1电极，形成于所述基板的背面，
化合物半导体层，形成于所述基板的表面的上方，具有开口，
第2电极，形成于所述化合物半导体层的上方，及
栅极，隔着绝缘膜而埋入所述开口内；
所述化合物半导体层包含：
第1化合物半导体，
第2化合物半导体，形成于所述第1化合物半导体上，
第3化合物半导体，形成于所述第2化合物半导体上，及
第4化合物半导体，与所述绝缘膜的侧面相接，且与所述第1化合物半导体、所述第2化合物半导体及所述第3化合物半导体的侧面相接，并且，在所述栅极的底部的下方的区域中断，在该区域不存在；
所述第2化合物半导体的晶格常数比所述第1化合物半导体及所述第3化合物半导体的晶格常数小，
所述第4化合物半导体的晶格常数比所述第1化合物半导体及所述第3化合物半导体的晶格常数小，
在所述第1化合物半导体与所述第4化合物半导体的界面及所述第3化合物半导体与所述第4化合物半导体的界面，在与所述基板的表面垂直的方向，产生二维电子气体。
2.根据权利要求1所述的化合物半导体装置，其特征在于，所述第2化合物半导体的晶格常数为所述第4化合物半导体的晶格常数以下。
3.根据权利要求1所述的化合物半导体装置，其特征在于，所述绝缘膜的与所述栅极的下面相接的部分的膜厚比与所述栅极的侧面相接的部分的膜厚更厚。
4.根据权利要求1所述的化合物半导体装置，其特征在于，所述化合物半导体层进一步包含在所述第3化合物半导体的上方且在所述第2电极下形成的第5化合物半导体，
所述第5化合物半导体以比所述第3化合物半导体高的浓度含有导电性杂质。
5.根据权利要求1所述的化合物半导体装置，其特征在于，所述绝缘膜含有选自SiN、HfO、TaO及AlO中的1种或多种。
6.一种化合物半导体装置的制造方法，其特征在于，在基板的表面上，以具有开口的方式形成第1化合物半导体、晶格常数比所述第1化合物半导体小的第2化合物半导体、及晶格常数比所述第2化合物半导体大的第3化合物半导体，
在所述开口的内壁的侧面形成晶格常数比所述第1化合物半导体及所述第3化合物半导体小的第4化合物半导体，
以覆盖所述开口的内壁面的方式形成绝缘膜，
以隔着所述绝缘膜而埋入所述开口内的方式形成栅极，
在所述基板的背面形成第1电极，在所述第3化合物半导体的上方形成第2电极，
所述第4化合物半导体存在于所述开口的内壁的侧面，并且，在所述栅极的底部的下方的区域中断，在该区域不存在，
在所述第1化合物半导体与所述第4化合物半导体的界面及所述第3化合物半导体与所述第4化合物半导体的界面，在与所述基板的表面垂直的方向，产生二维电子气体。
7.根据权利要求6所述的化合物半导体装置的制造方法，其特征在于，所述第2化合物半导体的晶格常数为所述第4化合物半导体的晶格常数以下。
8.根据权利要求6所述的化合物半导体装置的制造方法，其特征在于，所述绝缘膜的与所述栅极的下面相接的部分的膜厚比与所述栅极的侧面相接的部分的膜厚更厚。
9.根据权利要求6所述的化合物半导体装置的制造方法，其特征在于，在形成所述第3化合物半导体之后，接着在所述第3化合物半导体的上方形成第5化合物半导体，
所述第5化合物半导体在其上形成有所述第2电极，以比所述第3化合物半导体高的浓度含有导电性杂质。
10.根据权利要求6所述的化合物半导体装置的制造方法，其特征在于，所述绝缘膜含有选自SiN、HfO、TaO及AlO中的1种或多种。
11.根据权利要求6所述的化合物半导体装置的制造方法，其特征在于，形成覆盖所述第3化合物半导体的上方的掩模，在所述第1化合物半导体、所述第2化合物半导体、及所述第3化合物半导体的侧面，选择性地生长所述第4化合物半导体。
12.根据权利要求6所述的化合物半导体装置的制造方法，其特征在于，在形成所述第3化合物半导体之后，在所述第3化合物半导体的上方形成所述第2电极，然后，形成所述绝缘膜。
CN201080065567.7A 2010-03-19 2010-03-19 化合物半导体装置及其制造方法 Expired - Fee Related CN102822950B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2010/054887 WO2011114535A1 (ja) 2010-03-19 2010-03-19 化合物半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN102822950A CN102822950A (zh) 2012-12-12
CN102822950B true CN102822950B (zh) 2016-06-22

Family

ID=44648661

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080065567.7A Expired - Fee Related CN102822950B (zh) 2010-03-19 2010-03-19 化合物半导体装置及其制造方法

Country Status (5)

Country Link
US (2) US9166030B2 (zh)
EP (1) EP2549528B1 (zh)
JP (1) JP5573941B2 (zh)
CN (1) CN102822950B (zh)
WO (1) WO2011114535A1 (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5672734B2 (ja) * 2010-03-25 2015-02-18 富士通株式会社 半導体装置及びその製造方法
JP5510544B2 (ja) * 2010-07-14 2014-06-04 富士通株式会社 化合物半導体装置及びその製造方法
TWI508281B (zh) * 2011-08-01 2015-11-11 Murata Manufacturing Co Field effect transistor
EP3022771A4 (en) * 2013-07-15 2017-03-15 HRL Laboratories, LLC Hemt device and method
KR102021887B1 (ko) 2013-12-09 2019-09-17 삼성전자주식회사 반도체 소자
JP2016164906A (ja) * 2015-03-06 2016-09-08 豊田合成株式会社 半導体装置およびその製造方法ならびに電力変換装置
US9601610B1 (en) 2015-06-18 2017-03-21 Hrl Laboratories, Llc Vertical super junction III/nitride HEMT with vertically formed two dimensional electron gas
CN105679823B (zh) * 2016-02-17 2019-09-03 香港商莫斯飞特半导体有限公司 一种纵向型氮化镓基异质结半导体器件及其制造方法
US10128365B2 (en) * 2016-03-17 2018-11-13 Cree, Inc. Bypassed gate transistors having improved stability
JPWO2018181200A1 (ja) 2017-03-31 2020-02-06 パナソニックＩｐマネジメント株式会社 半導体装置
JP6666305B2 (ja) 2017-06-09 2020-03-13 株式会社東芝 半導体装置及びその製造方法
CN108511513B (zh) * 2018-02-09 2019-12-10 海迪科（南通）光电科技有限公司 一种具有垂直结构的AlGaN\GaN功率器件及其制备方法
US10483352B1 (en) 2018-07-11 2019-11-19 Cree, Inc. High power transistor with interior-fed gate fingers
US10763334B2 (en) 2018-07-11 2020-09-01 Cree, Inc. Drain and/or gate interconnect and finger structure
US10600746B2 (en) 2018-07-19 2020-03-24 Cree, Inc. Radio frequency transistor amplifiers and other multi-cell transistors having gaps and/or isolation structures between groups of unit cell transistors
US10770415B2 (en) 2018-12-04 2020-09-08 Cree, Inc. Packaged transistor devices with input-output isolation and methods of forming packaged transistor devices with input-output isolation
US11417746B2 (en) 2019-04-24 2022-08-16 Wolfspeed, Inc. High power transistor with interior-fed fingers
WO2020216250A1 (zh) * 2019-04-26 2020-10-29 苏州晶湛半导体有限公司 一种增强型器件及其制备方法
US11552189B2 (en) * 2019-09-25 2023-01-10 Stmicroelectronics S.R.L. High electron mobility transistor (HEMT) devices and methods
CN116978943B (zh) * 2023-09-14 2024-01-30 广东致能科技有限公司 一种增强型半导体器件及其制备方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03196573A (ja) * 1989-12-26 1991-08-28 Hitachi Ltd 半導体装置
US5436474A (en) 1993-05-07 1995-07-25 Board Of Regents Of The University Of Texas System Modulation doped field effect transistor having built-in drift field
US6373098B1 (en) 1999-05-25 2002-04-16 Fairchild Semiconductor Corporation Trench-gated device having trench walls formed by selective epitaxial growth and process for forming device
JP4916671B2 (ja) 2005-03-31 2012-04-18 住友電工デバイス・イノベーション株式会社 半導体装置
JP2007103727A (ja) * 2005-10-05 2007-04-19 Toyota Motor Corp 炭化珪素半導体装置及びその製造方法
JP5017865B2 (ja) * 2006-01-17 2012-09-05 富士電機株式会社 半導体装置
TWI312219B (en) * 2006-07-20 2009-07-11 Holtek Semiconductor Inc Power supply apparatus for field emission display
JP2008053449A (ja) * 2006-08-24 2008-03-06 Rohm Co Ltd 半導体装置およびその製造方法
JP2008078604A (ja) * 2006-08-24 2008-04-03 Rohm Co Ltd Ｍｉｓ型電界効果トランジスタおよびその製造方法
JP2008091595A (ja) * 2006-10-02 2008-04-17 Eudyna Devices Inc 半導体装置およびその製造方法
US7538718B2 (en) 2007-01-30 2009-05-26 Tdk Corporation Radar system
JP4320347B2 (ja) * 2007-01-30 2009-08-26 Ｔｄｋ株式会社 レーダ装置
JP5189771B2 (ja) 2007-02-01 2013-04-24 ローム株式会社 ＧａＮ系半導体素子
JP5252813B2 (ja) * 2007-03-15 2013-07-31 株式会社豊田中央研究所 半導体装置の製造方法
JP2008270794A (ja) * 2007-03-29 2008-11-06 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP5208463B2 (ja) * 2007-08-09 2013-06-12 ローム株式会社 窒化物半導体素子および窒化物半導体素子の製造方法
JP2009164235A (ja) * 2007-12-28 2009-07-23 Rohm Co Ltd 窒化物半導体素子およびその製造方法
JP2009212472A (ja) * 2008-03-06 2009-09-17 Rohm Co Ltd 窒化物半導体素子
US7985986B2 (en) * 2008-07-31 2011-07-26 Cree, Inc. Normally-off semiconductor devices
JP4375497B1 (ja) 2009-03-11 2009-12-02 住友電気工業株式会社 Ｉｉｉ族窒化物半導体素子、エピタキシャル基板、及びｉｉｉ族窒化物半導体素子を作製する方法
JP5593673B2 (ja) * 2009-10-20 2014-09-24 富士通株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
CN102822950A (zh) 2012-12-12
JPWO2011114535A1 (ja) 2013-06-27
EP2549528A1 (en) 2013-01-23
EP2549528A4 (en) 2014-04-02
US9166030B2 (en) 2015-10-20
WO2011114535A1 (ja) 2011-09-22
US9337326B2 (en) 2016-05-10
US20130099286A1 (en) 2013-04-25
EP2549528B1 (en) 2018-12-19
JP5573941B2 (ja) 2014-08-20
US20150333164A1 (en) 2015-11-19

Similar Documents

Publication Publication Date Title
CN102822950B (zh) 化合物半导体装置及其制造方法
US11522066B2 (en) Sidewall passivation for HEMT devices
CN103325823B (zh) 化合物半导体器件及其制造方法
CN103367422B (zh) 化合物半导体器件及其制造方法
JP5292716B2 (ja) 化合物半導体装置
CN103035696B (zh) 化合物半导体器件和用于制造化合物半导体器件的方法
CN103367426B (zh) 化合物半导体器件及其制造方法
CN102651385B (zh) 化合物半导体器件及其制造方法
US10516023B2 (en) High electron mobility transistor with deep charge carrier gas contact structure
EP2575180A2 (en) Compound semiconductor device and method of manufacturing the same
CN103715251A (zh) 化合物半导体器件及其制造方法
CN103367424A (zh) 化合物半导体器件及其制造方法
JP2011238931A (ja) エンハンスメントモード電界効果デバイスおよびそれを製造する方法
JP4474292B2 (ja) 半導体装置
CN103700700A (zh) 化合物半导体器件及其制造方法
US10847642B2 (en) Compound semiconductor device and fabrication method
KR20110067512A (ko) 인헨스먼트 노멀리 오프 질화물 반도체 소자 및 그 제조방법
TWI798728B (zh) 半導體結構及其製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160622

CF01 Termination of patent right due to non-payment of annual fee