CN103367424A - 化合物半导体器件及其制造方法 - Google Patents

化合物半导体器件及其制造方法 Download PDF

Info

Publication number
CN103367424A
CN103367424A CN2013101003680A CN201310100368A CN103367424A CN 103367424 A CN103367424 A CN 103367424A CN 2013101003680 A CN2013101003680 A CN 2013101003680A CN 201310100368 A CN201310100368 A CN 201310100368A CN 103367424 A CN103367424 A CN 103367424A
Authority
CN
China
Prior art keywords
dielectric film
compound semiconductor
hydrogen content
electrode
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013101003680A
Other languages
English (en)
Other versions
CN103367424B (zh
Inventor
吉川俊英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN103367424A publication Critical patent/CN103367424A/zh
Application granted granted Critical
Publication of CN103367424B publication Critical patent/CN103367424B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28264—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

本发明提供化合物半导体及其制造方法。本发明提供一种AlGaN/GaN HEMT，其包括化合物半导体堆叠结构；在化合物半导体堆叠结构上界定元件区的元件隔离结构；形成在元件区上而不形成在元件隔离结构上的第一绝缘膜；至少形成在元件隔离结构上并且氢含量高于第一绝缘膜的氢含量的第二绝缘膜；以及通过第二绝缘膜形成在化合物半导体堆叠结构的元件区上的栅电极。

Description

化合物半导体器件及其制造方法
技术领域
本文中讨论的实施方案涉及化合物半导体器件及其制造方法。
背景技术
已经考虑到通过利用氮化物半导体的特性如高饱和电子速度和宽带隙以将氮化物半导体应用到耐高压、高功率的半导体器件。例如，氮化物半导体GaN具有3.4eV的带隙，高于Si的带隙(1.1eV)和GaAs的带隙(1.4eV)，并且具有高的击穿电场强度。这使得GaN非常有望用作用于实现高电压操作和高功率的电源的半导体器件的材料。
已经对作为使用氮化物半导体的器件的场效应晶体管、特别是HEMT(高电子迁移率晶体管)做了许多报道。例如，在GaN基HEMT(GaN-HEMT)中，使用GaN作为电子传输层和使用AlGaN作为电子供给层的AlGaN/GaN HEMT一直在得到关注。在AlGaN/GaN HEMT中，由于GaN和AlGaN之间的晶格常数差，所以在AlGaN中出现了畸变。由于该畸变引起的压电极化和AlGaN的自发极化，获得了高浓度的二维电子气(2DEG)。因此，AlGaN/GaN HEMT预期用作用于电动车辆等的高效率开关元件或耐高压、高功率器件。
[专利文件1]日本公开特许公报第2010-219247号
在氮化物半导体器件中，通常通过沉积覆盖氮化物半导体层的绝缘体来形成保护膜。在一些情况下，使用该保护膜作为栅极绝缘膜形成所谓的MIS型HEMT。在形成保护膜的情况下，在保护膜形成之后对保护膜应用高温退火以改进其绝缘膜品质。
然而，已经发现了如下问题：尽管改进了保护膜的绝缘膜品质，但是高温退火增加了氮化物半导体器件中的关断漏电流。
图1是示出在具有保护膜的AlGaN/GaN HEMT中的关断漏电流和漏极电压的相互关系的特性图。通过ALD法(原子层沉积法)使用氧化铝作为材料来形成保护膜。当处理温度低时(例如，600℃)，几乎没有关断漏电流的问题。另一方面，当处理温度是在保护膜的绝缘膜品质显著改进的高温时(例如，720℃)，已经发现关断漏电流根据漏极电压的增加而增加。
发明内容
考虑到上述问题，做出了本实施方案，并且本实施方案的一个目的是提供高可靠性化合物半导体器件，其中保护膜形成为具有优异的绝缘膜品质，但是确保抑制关断漏电流的出现，使得在电源关断时的损耗降低，以及制造该化合物半导体器件的方法。
根据一个方面的化合物半导体器件包括：化合物半导体区；在化合物半导体区上界定元件区的元件隔离结构；形成在元件区上而不形成在元件隔离结构上的第一绝缘膜；以及至少形成在元件隔离结构上的并且氢含量高于第一绝缘膜的氢含量的第二绝缘膜。
根据一个方面的制造半导体器件的方法包括：在化合物半导体区上形成在元件隔离区上具有开口的并且覆盖元件区的第一绝缘膜；在元件隔离区中形成元件隔离结构；以及形成至少覆盖元件隔离结构的并且氢含量高于第一绝缘膜的氢含量的第二绝缘膜。
附图说明
图1是示出在具有保护膜的AlGaN/GaN HEMT中的关断漏电流与漏极电压的相互关系的特性图；
图2是按照步骤顺序示出根据第一实施方案的制造MIS型AlGaN/GaN HEMT的方法的示意性截面视图；
图3是接着图2按照步骤顺序示出根据第一实施方案制造MIS型AlGaN/GaN HEMT的方法的示意性截面视图；
图4是接着图3按照步骤顺序示出根据第一实施方案制造MIS型AlGaN/GaN HEMT的方法的示意性截面视图；
图5是接着图4按照步骤顺序示出根据第一实施方案制造MIS型AlGaN/GaN HEMT的方法的示意性截面视图；
图6是接着图5按照步骤顺序示出根据第一实施方案制造MIS型AlGaN/GaN HEMT的方法的示意性截面视图；
图7是接着图6按照步骤顺序示出根据第一实施方案制造MIS型AlGaN/GaN HEMT的方法的示意性截面视图；
图8是接着图7按照步骤顺序示出根据第一实施方案制造MIS型AlGaN/GaN HEMT的方法的示意性截面视图；
图9是接着图8按照步骤顺序示出根据第一实施方案制造MIS型AlGaN/GaN HEMT的方法的示意性截面视图；
图10是接着图9按照步骤顺序示出根据第一实施方案制造MIS型AlGaN/GaN HEMT的方法的示意性截面视图；
图11是接着图10按照步骤顺序示出根据第一实施方案制造MIS型AlGaN/GaN HEMT的方法的示意性截面视图；
图12是接着图11按照步骤顺序示出根据第一实施方案制造MIS型AlGaN/GaN HEMT的方法的示意性截面视图；
图13是示出比较例的AlGaN/GaN HEMT的示意性截面视图；
图14是示出关于比较例中的关断漏电流与PDA温度的相互关系的研究结果的特性图；
图15是示出关于2DEG薄层电阻值与PDA温度的相互关系的研究结果的特性图；
图16是示出关于在保护膜中的水分浓度与退火温度的相互关系的研究结果的特性图；
图17是示出当基于与比较例对比来研究根据实施方案的AlGaN/GaN HEMT中的关断漏电流与漏极电压的相互关系时所获得的结果的特性图；
图18是示出根据第一实施方案的改进实施例制造MIS型AlGaN/GaN HEMT的方法的主要步骤的示意性截面视图；
图19是接着图18示出根据第一实施方案的改进实施例制造MIS型AlGaN/GaN HEMT的方法的主要步骤的示意性截面视图；
图20是示出根据第二实施方案制造肖特基型AlGaN/GaN HEMT的方法的主要步骤的示意性截面视图；
图21是接着图20示出根据第二实施方案制造肖特基型AlGaN/GaNHEMT的方法的主要步骤的示意性截面视图；
图22是示出根据第二实施方案的改进实施例制造肖特基型AlGaN/GaN HEMT的方法的主要步骤的示意性截面视图；
图23是接着图22示出根据第二实施方案的改进实施例制造肖特基型AlGaN/GaN HEMT的方法的主要步骤的示意性截面视图；
图24是示出使用选自第一实施方案和第二实施方案及其改进实施例中的一种类型的AlGaN/GaN HEMT的HEMT芯片的示意性平面图；
图25是使用选自第一实施方案和第二实施方案及其改进实施例中的一种类型的AlGaN/GaN HEMT的HEMT芯片的分立封装件的示意性平面图；
图26是示出根据第三实施方案的PFC电路的连接图；
图27是示出根据第四实施方案的电源器件的示意性结构的连接图；以及
图28是示出根据第五实施方案的高频放大器的示意性结构的连接图。
具体实施方式
下文中将参照附图详细描述实施方案。在下述实施方案中，将描述化合物半导体器件的结构和制造化合物半导体器件的方法。
注意，为了方便说明，在下述图中，一些构成元件未用精确的相对尺寸和厚度示出。
(第一实施方案)
在本实施方案中，公开了作为化合物半导体器件的MIS型AlGaN/GaN HEMT。
图2至图12是按照步骤顺序示出根据第一实施方案的制造MIS型AlGaN/GaN HEMT的方法的示意性截面视图。
首先，如图2所示，在例如作为生长衬底的Si衬底1上形成化合物半导体区，此处为化合物半导体堆叠结构2。可以使用SiC衬底、蓝宝石衬底、GaAs衬底、GaN衬底等来代替Si衬底用作生长衬底。此外，衬底的导电性可以是半绝缘的或者是导电的。
化合物半导体堆叠结构2包括成核层2a、电子传输层2b、中间层(间隔层)2c、电子供给层2d和盖层2e。盖层2e具有三层结构，并且包括依次堆叠的第一盖层2e1、第二盖层2e2和第三盖层2e3。
更详细地，通过例如MOVPE(金属有机气相外延)法在Si衬底1上生长下述化合物半导体。可以使用MBE(分子束外延)法等代替MOVPE法。
在Si衬底1上，依次生长待作为成核层2a、电子传输层2b、中间层2c、电子供给层2d和盖层2e的化合物半导体。由在Si衬底1上生长具有例如约0.1μm厚度的AlN来形成成核层2a。由生长具有例如约3μm厚度的i(有意未掺杂的)-GaN来形成电子传输层2b。由生长具有例如约5nm厚度的i-AlGaN来形成中间层2c。由生长具有约30nm厚度的n-AlGaN来形成电子供给层2d。在形成盖层2e中，生长为例如7nm的n-GaN作为第一盖层2e1。生长为例如约2nm的AlN作为第二盖层2e2，以及生长为例如约4nm的n-GaN作为第三盖层2e3。有时不形成中间层2c。可以由i-AlGaN形成电子供给层2d。
为了生长GaN，使用作为Ga源的三甲基镓(TMGa)气体和氨(NH3)气体的混合气体作为源气体。为了生长AlGaN，使用三甲基铝(TMAl)气体、TMGa气体和NH3气体的混合气体作为源气体。根据待生长的化合物半导体层，适当地设定是否供给TMAl气体和TMGa气体以及气体流量。作为共用源的NH3气体的流量设定为约100sccm至约10sim。此外，生长压力设为约50托至约300托，并且生长温度设定为约1000℃至约1200℃。
为了将AlGaN和GaN生长为n型，即，为了形成电子供给层2d(n-AlGaN)和第一盖层2e1(n-GaN)以及第三盖层2e3(n-GaN)，向AlGaN和GaN的源气体添加n型杂质。此处，例如，以预定的流量向源气体添加包含Si的硅烷(SiH4)气体，由此用Si掺杂AlGaN和GaN。Si的掺杂浓度设定为约1×1018/cm3至约1×1020/cm3，例如设定为约5×1018/cm3。
在形成的化合物半导体堆叠结构2中，由于GaN的晶格常数和AlGaN的晶格常数之间的差所引起的畸变而产生的压电极化发生在电子传输层2b和电子供给层2d的界面(确切地说，是与中间层2c的界面，在下文称为GaN/AlGaN界面)上。由于电子传输层2b和电子供给层2d的自发极化作用以及压电极化作用两者，在GaN/AlGaN界面中产生高电子浓度的二维电子气(2DEG)。
接着，如图3所示，在待形成栅电极的部分中形成凹部2A。
更详细地，首先，在化合物半导体堆叠结构2的表面上施加抗蚀剂。通过光刻法处理该抗蚀剂，由此在抗蚀剂中形成露出与化合物半导体结构2的表面的待形成栅电极的部分相对应的部分的开口。因此，形成具有开口的抗蚀剂掩模。
通过使用该抗蚀剂掩模，对化合物半导体堆叠结构2进行干法蚀刻，直到电子传输层2b的表面层被蚀刻为止，此处，直至在电子传输层2b的界面中生成的2DEG被分开的大致深度。因此，在化合物半导体堆叠结构2中形成从其底面露出被蚀刻的电子传输层2b的一部分的凹部2A。从而，形成凹部2A使得能够进行所谓的常断操作。对于干法蚀刻，使用惰性气体如Ar和氯基气体如Cl2作为蚀刻气体。
通过湿法工艺、灰化等移除该抗蚀剂掩模。
接着，如图4所示，形成Al2O3膜3A。
更详细地，例如，在化合物半导体堆叠结构2的整个表面上沉积氧化铝(Al2O3)以填充凹部2A。通过例如ALD法在约300℃的处理温度下沉积具有约40nm的膜厚的Al2O3。可以沉积氧化铪(HfO2)、氧氮化铝(AlON)或者氧化钽(Ta2O5)或者其任意组合来代替Al2O3。
因此，形成了覆盖化合物半导体堆叠结构2的整个表面的Al2O3膜3A。
接着，如图5所示，对Al2O3膜3A进行高温退火以形成第一绝缘膜3。
更详细地，在700℃以上、此处为在高于随后描述的低温退火的温度的850℃的处理温度下，使Al2O3膜3A经受一分钟的高温退火。通过该高温退火，使Al2O3膜3A重新形成为具有优异的绝缘膜品质的膜，其中该膜的氢含量低于随后描述的第二绝缘膜的氢含量。已经经受高温退火的Al2O3膜3A是第一绝缘膜3。第一绝缘膜3的氢含量变为1％以下，此处约0.5％。“氢含量”意为每单位体积(1cm3)的氢原子的量与铝原子的量之比。如通过热解析质谱法(TDS法)所评价的，第一绝缘膜3的氢浓度为约5×1019/cm3以下，此处约1×1019/cm3。
接着，如图6所示，在第一绝缘膜3中形成开口3a。
更详细地，首先在第一绝缘膜3上施加抗蚀剂，并且通过光刻法处理抗蚀剂。因此，形成具有露出第一绝缘膜3的元件隔离区(待形成元件隔离结构的部分)的开口10a的抗蚀剂掩模10。
通过使用该抗蚀剂掩模10，对第一绝缘膜3进行干法蚀刻。例如，使用SF6作为蚀刻气体。因此，移除第一绝缘膜3的元件隔离区上的部分，由此在第一绝缘膜3中形成露出元件隔离区的开口3a。
接着，如图7所示，形成元件隔离结构4。
更详细地，例如，通过再次使用抗蚀剂掩模10，将氩(Ar)注入化合物半导体堆叠结构2的元件隔离区。注入条件如下：Ar的加速度能量为约40keV，并且Ar的剂量为约1×1014/cm2。因此，在化合物半导体堆叠结构2和Si衬底1的表面层部分中形成元件隔离结构4。元件隔离结构4在化合物半导体堆叠结构2上界定元件区。
附带提及，对于元件隔离，可以使用另一已知方法例如STI(浅沟槽隔离)法来代替上述注入法。此时，对于化合物半导体堆叠结构2的干法蚀刻，使用例如氯基蚀刻气体。
通过湿法工艺、灰化等移除抗蚀剂掩模10。
接着，如图8所示，形成Al2O3膜5A。
更详细地，在包括元件隔离结构4上的区域的化合物半导体堆叠结构2的整个表面上沉积例如氧化铝(Al2O3)。通过例如ALD法，在约300℃的处理温度下沉积具有约20nm膜厚的Al2O3。通过例如ALD法，可以沉积氧化铪(HfO2)、氧氮化铝(AlON)或者氧化钽(Ta2O5)或者其任意组合来代替Al2O3。
因此，形成了覆盖包括在元件隔离结构4上的区域的化合物半导体堆叠结构2的整个表面的Al2O3膜5A。
接着，如图9所示，对Al2O3膜5A进行低温退火以形成第二绝缘膜5。
更详细地，在700℃以下、此处为在温度低于上述高温退火的温度的600℃的处理温度下，使Al2O3膜5A经受一分钟的低温退火。通过该低温退火，Al2O3膜5A变为氢含量高于上述第一绝缘膜3的Al2O3。已经经受低温退火的Al2O3膜5A是第二绝缘膜5。第二绝缘膜5的氢含量变为1％以上，此处约10％，其高于第一绝缘膜3的氢含量。如通过热解析质谱法(TDS法)所评价的，第二绝缘膜5的氢浓度是5×1019/cm3以上，此处约5×1019/cm3。
接着，如图10所示，形成源电极6和漏电极7。
更详细地，首先在化合物半导体堆叠结构2的表面上施加抗蚀剂。通过光刻法处理抗蚀剂，由此形成露出与化合物半导体层结构2的表面的待形成源电极和漏电极的部分相对应的部分的开口。因此，形成具有开口的抗蚀剂掩模。
通过使用该抗蚀剂掩模，对盖层2e进行干法蚀刻，直到露出电子供给层2d的表面为止。因此，在盖层2e中形成用于电极的凹部2B、2C，从凹部2B、2C露出在电子供给层2d的表面上待形成源电极和漏电极的部分。对于干法蚀刻，使用惰性气体如Ar和氯基气体如Cl2作为蚀刻气体。附带提及，为了形成用于电极的凹部2B、2C，可以将蚀刻进行直至盖层2e的中间，或者将蚀刻进行直至从电子供给层2d起预定的深度。
通过湿法工艺、灰化等移除该抗蚀剂掩模。
接下来，形成用于形成源电极和漏电极的抗蚀剂掩模。例如，此处使用适合于气相沉积法和剥离法的檐式结构的双层抗蚀剂。在化合物半导体结构2上施加该抗蚀剂，并且形成露出用于电极的凹部2B、2C的开口。因此，形成具有开口的抗蚀剂掩模。
使用该抗蚀剂掩模，通过例如气相沉积法在包括用于电极的凹部2B、2C的内部的抗蚀剂掩模上沉积例如Ta/Al作为电极材料。Ta的厚度为约30nm并且Al的厚度为约200nm。通过剥离法移除抗蚀剂掩模以及沉积在其上的Ta/Al。其后，在约400℃至约1000℃、例如约600℃的温度下，在例如氮化物气氛中对Si衬底1进行热处理，并且使得剩余的Ta/Al与电子供给层2d欧姆接触。如果获得Ta/Al与电子供给层2d的欧姆接触，那么热处理有时不是必需的。通过上述处理，形成了由填充用于盖层2e的电极的凹部2B、2C的电极材料的一部分形成的源电极6和漏电极7。
接着，如图11所示，在待形成栅电极的部分中形成用于电极的凹部8。
更详细地，首先在包括在第二绝缘膜5上的区域的整个表面上施加抗蚀剂。通过光刻法处理该抗蚀剂，由此在抗蚀剂中形成露出与第二绝缘膜5的表面的待形成栅电极的部分相对应的部分的开口。因此，形成具有开口的抗蚀剂掩模。
通过使用该抗蚀剂掩模，对凹部2A中的第二绝缘膜5和第一绝缘膜3进行干法蚀刻，以使第一绝缘膜3在底部上保留有预定的厚度。因此，在凹部2A中的第一绝缘膜3和第二绝缘膜5中，形成用于电极的凹部8，在凹部8的底部上第一绝缘膜3保留有预定的厚度。在底部上的第一绝缘膜3用作栅极绝缘膜。对于干法蚀刻，使用SF6作为蚀刻气体。
通过湿法工艺、灰化等移除该抗蚀剂掩模。
接着，如图12所示形成栅电极9。
更详细地，首先形成用于形成栅电极的抗蚀剂掩模。例如，此处使用适合于气相沉积法和剥离法的檐式结构的双层抗蚀剂。在整个表面上施加该抗蚀剂，并且形成露出用于电极的凹部8的开口。因此，形成具有开口的抗蚀剂掩模。
通过使用该抗蚀剂掩模，通过例如气相沉积法在包括露出用于电极的凹部8的开口的内部的抗蚀剂掩模上沉积例如Ni/Au作为电极材料。Ni的厚度为约30nm，并且Au的厚度为约400nm。通过剥离法移除抗蚀剂掩模以及沉积在其上的Ni/Au。通过以上处理，形成填充用于电极的凹部8的内部以及突出到第二绝缘膜5的上方的栅电极9。在栅电极9下方的第一绝缘膜3变为栅极绝缘膜。
此后，通过如形成连接至源电极6、漏电极7和栅电极9的接线的步骤，形成根据该实施方案的MIS型AlGaN/GaN HEMT。
此处，将基于与比较例的对比来描述根据该实施方案的AlGaN/GaNHEMT的操作和效果。
图13是示出比较例的AlGaN/GaN HEMT的示意性截面视图。在图13中，与根据该实施方案的AlGaN/GaN HEMT的构成元件相同的构成元件等用相同的附图标记表示。
在比较例的AlGaN/GaN HEMT中，形成保护膜15来代替形成该实施方案中的第一绝缘膜3和第二绝缘膜5。其他结构与该实施方案的结构相同，并且因此在图13中，它们与图12中的结构用相同的附图标记表示。在化合物半导体堆叠结构2(包括在元件隔离结构4上的区域)的整个表面上形成保护膜15以保护元件表面。
在其中形成保护膜15的比较例中，在元件隔离结构4中，如图13中箭头A所示，关断漏电流在AlGaN/GaN HEMT中的相邻漏电极7和源电极8之间的元件隔离结构4中流动。
在该实施方案中，关注集中在关断漏电流与保护膜15的相互关系上。图14是示出关于比较例中关断漏电流与PDA温度的相互关系的研究结果的特性图。PDA(沉积后退火)温度表示在形成保护膜之后的退火温度。在图14中，针对具有保护膜15的比较例的AlGaN/GaN HEMT制造了四种试样。这些试样以如下的方式形成：在通过ALD法形成Al2O3膜之后，分别在600℃、700℃、720℃和750℃的处理温度下对Al2O3膜退火一分钟。将这些试样分别称为试样1至试样4。
由图14可见，在试样1中，关断漏电流呈现出可忽略的低值。另一方面，在试样2、3、4中，关断漏电流呈现出高值。因此关断漏电流与PDA温度具有明显的相互关系已经变得清楚。
记住图14中的结果，研究在比较例的AlGaN/GaN HEMT中产生的2DEG的量与PDA温度的相互关系。产生的2DEG的量随着薄层电阻值的减小而增大。
图15是示出关于2DEG薄层电阻值与PDA温度的相互关系的研究结果的特性图。图15中的虚线表示在外延生长化合物半导体堆叠结构2的阶段时的2DEG薄层电阻值。在图15中，针对具有保护膜15的比较例的AlGaN/GaN HEMT制造了四种试样。这些试样以如下的方式形成：在通过ALD法形成Al2O3膜之后，分别在600℃、700℃、750℃和800℃的处理温度下对Al2O3膜退火一分钟。将这些试样分别称为试样1至试样4。
由图15可见，在试样1中，2DEG薄层电阻值呈现出与生长化合物半导体堆叠结构2时相接近的值，这表明2DEG的量接近于所期望的值。另一方面，在试样2、3、4中，2DEG薄层电阻值低，其表明2DEG的量大于所期望的值。当在700℃以上的处理温度下对保护膜进行退火时2DEG的量因此增加的可能原因是高温退火减小了元件隔离结构的表面上的能带。
基于图15中的结果，推断出元件隔离结构的表面上的能带的减小是因为由退火造成的保护膜中的氢含量(水分含量)改变引起的，并且研究保护膜中的水分浓度与退火温度的相互关系。在图16中示出其结果。如图16所示，与未经受退火的保护膜的水分含量比较，水分含量随着退火温度增加而减少，并且当退火温度设为700℃和800℃时，几乎完全移除了保护膜中的水分。
在本实施方案中，在元件区上，形成具有高绝缘膜品质的第一绝缘膜3，也就是说，形成经受高温退火的第一绝缘膜3作为如上所述的保护膜。另一方面，在元件隔离结构4上，没有形成第一绝缘膜3，相反，形成氢含量高于第一绝缘膜3的氢含量的第二绝缘膜5，也就是，形成经受低温退火的第二绝缘膜5。
在根据本实施方案的AlGaN/GaN HEMT中，基于与比较例的对比来研究关断漏电流和漏极电压的相互关系。在图17中示出测量结果。在图17中，比较例是在图13中通过700℃的高温退火形成保护膜15的AlGaN/GaN HEMT。由图17可见，在该比较例中，在漏极电压从0V至400V的整个测量范围内关断漏电流呈现出高值，并且漏电流随着漏极电压的增加而增加。另一方面，在本实施方案中，关断漏电流呈现出几乎没有变化，并且在漏极电压从0V至400V的整个测量范围内呈现出低值。已经发现在本实施方案中，因为作为元件区的保护膜的第一绝缘膜3不包含氢，所以显示出稳定的晶体管操作，但是在元件隔离结构4上没有形成表面泄露路径，并且关断漏电流得到极大地改善。在根据本实施方案的AlGaN/GaN HEMT中，由于关断漏电流的改善，所以晶体管可靠性也得到改进，并且当漏极电压是400V时在200℃的高温电力供应下证实有1×106小时的平均寿命。
如上所述，本实施方案实现了高可靠性MIS型AlGaN/GaN HEMT，其中形成了具有优异的绝缘膜品质同时用作栅极绝缘膜的保护膜(第一绝缘膜3)，而确保抑制关断漏电流的出现，使得在电源关断时的损耗降低。
在上述中，示出了沉积Al2O3作为第一绝缘膜和第二绝缘膜的实施例。例如，当形成HfO2代替Al2O3作为第一绝缘膜和第二绝缘膜时，它们以下面的方式形成。通过原子层沉积(ALD)法等形成HfO2膜，使该HfO2膜经受700℃的高温退火一分钟，由此形成第一绝缘膜。类似地，通过ALD法等形成HfO2膜，并且使该HfO2膜经受500℃的低温退火一分钟，由此形成第二绝缘膜。
例如，当形成AlON代替Al2O3作为第一绝缘膜和第二绝缘膜时，它们以下面的方式形成。通过ALD法等形成AlON膜，并且使该AlON膜经受750℃的高温退火一分钟，由此形成第一绝缘膜。类似地，通过ALD法等形成AlON膜，并且使该AlON膜经受600℃的低温退火一分钟，由此形成第二绝缘膜。与具有由Al2O3制成的第一绝缘膜和第二绝缘膜的AlGaN/GaN HEMT类似，具有由AlON制成的第一绝缘膜和第二绝缘膜的AlGaN/GaN HEMT呈现出低的关断漏电流，但是可以实现高导通电流(约为图13中的比较例的1.5倍)。这是因为由AlON制成的第一绝缘膜和第二绝缘膜形成为几乎没有陷阱的膜并且深水平俘获电子减小。因此，也已经证实了抑制导通电阻增加的第二效应。
例如，当形成Ta2O5代替Al2O3作为第一绝缘膜和第二绝缘膜时，它们以下面的方式形成。通过溅射法等形成Ta2O5膜，并且使该Ta2O5膜经受600℃的高温退火一分钟，由此形成第一绝缘膜。类似地，通过溅射法等形成Ta2O5膜，并且使该Ta2O5膜经受300℃的低温退火一分钟，由此形成第二绝缘膜。
(修改实施例)
此处，将描述该实施方案的修改实施例。在本实施方案中，考虑到减少制造过程的步骤，保留元件区上的第二绝缘膜5，但是可以移除元件区上的第二绝缘膜5。
图18和图19是示出根据第一实施方案的修改实施例的MIS型AlGaN/GaN HEMT的制造方法的主要步骤的示意性截面视图。与第一实施方案相同的构成元件等用相同的附图标记表示，并且省略其详细描述。
在本修改实施例中，首先如在第一实施方案中，执行图2至图9中的步骤。
接着，如图18所示，移除元件区上的第二绝缘膜5。
更详细地，通过光刻法形成第二绝缘膜5的只覆盖元件隔离结构4上的部分的抗蚀剂掩模。通过使用该抗蚀剂掩模，使用预定的蚀刻溶液对第二绝缘膜5进行湿法蚀刻。因此，移除元件区上的第二绝缘膜5，并且只在元件隔离结构4上保留第二绝缘膜5。
通过湿法工艺、灰化等移除该抗蚀剂掩模。
此后，如图19所示，如在第一实施方案中，执行图10至图12中的步骤以形成源电极6、漏电极7和栅电极9。
此后，经过如形成连接至源电极6、漏电极7和栅电极9的接线的步骤，形成根据本修改实施例的MIS型AlGaN/GaN HEMT。
本修改实施例实现了高可靠性MIS型AlGaN/GaN HEMT，其中，形成了具有优异的绝缘膜品质、同时用作栅极绝缘膜的保护膜(第一绝缘膜3)，而确保抑制关断漏电流的出现，使得在电源关断时的损耗降低。
(第二实施方案)
在该实施方案中，公开了作为化合物半导体器件的肖特基型AlGaN/GaN HEMT。
图20和图21是示出根据第二实施方案的肖特基型AlGaN/GaNHEMT的制造方法的主要步骤的示意性截面视图。与第一实施方案相同的构成元件用相同的附图标记表示，并且省略其详细描述。
在该实施方案中，首先如在第一实施方案中，执行图2至图10中的步骤。
接着，如图20所示，在待形成栅电极的部分形成用于电极的凹部11。
更详细地，在包括在第二绝缘膜5上的区域的整个表面上施加抗蚀剂。通过光刻法处理该抗蚀剂，由此在抗蚀剂中形成露出与第二绝缘膜5的表面的待形成栅电极的部分相对应的部分的开口。因此，形成具有开口的抗蚀剂掩模。
通过使用该抗蚀剂掩模，对凹部2A中的第二绝缘膜5和第一绝缘膜3进行干法蚀刻，直到露出凹部2A的底面上的电子传输层2b为止。因此，在凹部2A中的第一绝缘膜3和第二绝缘膜5中，形成底部露出电子传输层2b的用于电极的凹部11。对于干法蚀刻，使用Cl2作为蚀刻气体。
通过湿法工艺、灰化等移除该抗蚀剂掩模。
接着，如图21所示，形成栅电极12。
更详细地，首先形成用于形成栅电极的抗蚀剂掩模。例如，此处使用适合于气相沉积法和剥离法的檐式结构的双层抗蚀剂。在整个表面上施加该抗蚀剂，并且形成露出用于电极的凹部11的开口。因此，形成具有开口的抗蚀剂掩模。
通过使用该抗蚀剂掩模，通过例如气相沉积法在包括露出用于电极的凹部11的开口的内部的抗蚀剂掩模上沉积作为电极材料的例如Ni/Au。Ni的厚度为约30nm，并且Au的厚度为约400nm。通过剥离法移除抗蚀剂掩模和沉积在其上的Ni/Au。因此，形成填充用于电极的凹部11的内部以及突出到第二绝缘膜5的上方的栅电极12。栅电极12与电子传输层2b肖特基接触。
此后，经过如形成连接至源电极6、漏电极7和栅电极12的接线的步骤，形成根据本实施方案的肖特基型AlGaN/GaN HEMT。
如上所述，本实施方案实现了高可靠性肖特基型AlGaN/GaNHEMT，其中形成了具有优异绝缘膜品质作为化合物半导体堆叠结构2的保护膜的第一绝缘膜3，而确保抑制关断漏电流的出现，使得在电源关断时的损耗降低。
(修改实施例)
此处，将描述该实施方案的修改实施例。该实施方案采用了其中在形成用于电极的凹部11之前形成用于电极的凹部2A的结构，并且在其中填充作为化合物半导体堆叠结构2的保护膜的第一绝缘膜3，但是不必一定形成用于电极的凹部2A。
图22和图23是示出根据第二实施方案的修改实施例的肖特基型AlGaN/GaN HEMT的制造方法的主要步骤的示意性截面视图。与第一实施方案和第二实施方案的相同的构成元件等用相同的附图标记，并且省略其详细描述。
在该修改实施例中，在图2中的步骤之后，未如在第一实施方案中执行的那样执行图3中的步骤，而首先执行图4至图10中的步骤。
接着，如图22所示，在待形成栅电极的部分中形成用于电极的凹部13。
更详细地，首先在包括在第二绝缘膜5上的区域的整个表面上施加抗蚀剂。通过光刻法处理该抗蚀剂，由此在抗蚀剂中形成露出与第二绝缘膜的表面的待形成栅电极的部分相对应的部分的开口。因此，形成具有开口的抗蚀剂掩模。
通过使用该抗蚀剂掩模，对第二绝缘膜5和第一绝缘膜3进行干法蚀刻，直到露出化合物半导体堆叠结构2的表面(盖层2e的表面)为止。因此，在第一绝缘膜3和第二绝缘膜5中形成底部露出盖层2e的表面的用于电极的凹部13。对于干法蚀刻，使用SF6作为蚀刻气体。
通过湿法工艺、灰化等移除该抗蚀剂掩模。
接着，如图23所示形成栅电极14。
更详细地，首先形成用于形成栅电极的抗蚀剂掩模。此处使用例如适合于气相沉积法和剥离法的檐式结构的双层抗蚀剂。在整个表面上施加该抗蚀剂，并且形成露出用于电极的凹部13的开口。因此，形成具有开口的抗蚀剂掩模。
通过使用该抗蚀剂掩模，通过例如气相沉积法在包括露出用于电极的凹部11的开口的内部的抗蚀剂掩模上沉积例如Ni/Au作为电极材料。Ni的厚度为约30nm，并且Au的厚度为约400nm。通过剥离法移除抗蚀剂掩模以及沉积在其上的Ni/Au。通过这些处理，形成填充用于电极的凹部13的内部以及突出到第二绝缘膜5的上方的栅电极14。栅电极14与盖层2e肖特基接触。
此后，经过如形成连接至源电极6、漏电极7和栅电极14的接线的步骤，形成根据该修改实施例的肖特基型AlGaN/GaN HEMT。
如上所述，该修改实施例实现了高可靠性肖特基型AlGaN/GaNHEMT，其中形成了具有优异的绝缘膜品质作为化合物半导体堆叠结构2的保护膜的第一绝缘膜3，而确保抑制了关断漏电流的出现，使得在电源关断时的损耗降低。
将选自第一实施方案和第二实施方案以及其修改实施例中的一种类型的AlGaN/GaN HEMT应用到所谓的分立封装件。
在该分立封装件中，安装选自第一实施方案和第二实施方案以及其修改实施例中的一种类型的AlGaN/GaN HEMT的芯片。下文中，将举例说明选自第一实施方案和第二实施方案以及其修改实施例中的一种类型的AlGaN/GaN HEMT的芯片(下文中，称为HEMT芯片)的分立封装件。
将在图24中示出HEMT芯片的示意性结构。
在HEMT芯片100的表面上设置有上述AlGaN/GaN HEMT的晶体管区101、连接至漏电极的漏极焊垫102、连接至栅电极的栅极焊垫103以及连接至源电极的源极焊垫104。
图25是示出该分立封装件的示意性平面图。
为了制造该分立封装件，首先使用管芯粘合剂111如钎料将HEMT芯片100固定至引线框112。漏极引线112a与引线框112一体形成，并且栅极引线112b和源极引线112c远离引线框112并分开布置。
接着，通过使用A1线113接合将漏极焊垫102和漏极引线112a、栅极焊垫103和栅极引线112b以及源极焊垫104和源极引线112c互相电连接。
此后，通过使用成型树脂114，通过传递成型法对HEMT芯片100进行树脂密封并且将引线框112分离。通过上述处理，形成该分立封装件。
(第三实施方案)
在该实施方案中，公开了包括选自第一实施方案和第二实施方案以及其修改实施例中的一种类型的AlGaN/GaN HEMT的PFC(功率因子校正)电路。
图26是示出PFC电路的连接图。
PFC电路20包括开关元件(晶体管)21、二极管22、扼流圈23、电容器24、电容器25、二极管电桥26和AC电源(AC)27。将选自第一实施方案和第二实施方案以及其修改实施例的中一种类型的AlGaN/GaN HEMT应用为开关元件21。
在PFC电路20中，开关元件21的漏电极连接至二极管22的阳极端子和扼流圈23的一个端子。开关元件21的源电极连接至电容器24的一个端子和电容器25的一个端子。电容器24的另一端子与扼流圈23的另一端子彼此连接。电容器25的另一端子与二极管22的阴极端子彼此连接。AC27通过二极管电桥26连接在电容器24的两个端子之间。DC电源(DC)连接在电容器25的两个端子之间。附带提及，未示出的PFC控制器连接至开关元件21。
关于该PFC电路30，基于与包括图13中示出的比较例的AlGaN/GaNHEMT的PFC电路对比来研究该PFC电路30的工作效率。比较例的PFC电路和PFC电路30在200V输入电压、48V输出电压和100KHz的条件下操作。结果，比较例的PFC电路中的效率为约95％。另一方面，在PFC电路30中，效率为约97.5％，并且已经证实损耗减半。
在本实施方案中，将选自第一实施方案和第二实施方案以及其修改实施例中的一种类型的AlGaN/GaN HEMT应用于PFC电路20。因此，实现具有高可靠性的PFC电路30。
(第四实施方案)
在本实施方案中，公开了包括选自第一实施方案和第二实施方案以及其修改实施例中的一种类型的AlGaN/GaN HEMT的电源器件。
图27是示出根据第四实施方案的电源器件的示意性结构的连接图。
根据该实施方案的电源器件包括高压一次侧电路31、低压二次侧电路32以及置于一次侧电路31与二次侧电路32之间的变压器33。
一次侧电路31包括根据第三实施方案的PFC电路20和逆变电路，例如连接在PFC电路20的电容器25的两个端子之间的全桥逆变电路30。全桥逆变电路30包括多个(此处是4个)开关元件34a、34b、34c、34d。
二次侧电路32包括多个(此处是3个)开关元件35a、35b、35c。
在本实施方案中，包括在一次侧电路31中的PFC电路是根据第三实施方案的PFC电路20，并且全桥逆变电路30的开关元件34a、34b、34c、34d均是选自第一实施方案和第二实施方案以及其修改实施例中的一种类型的AlGaN/GaN HEMT。另一方面，二次侧电路32的开关元件35a、35b、35c均是使用硅的普通的MIS FET。
在本实施方案中，将根据第三实施方案的PFC电路20和选自第一实施方案和第二实施方案以及其修改实施例中的一种类型的AlGaN/GaNHEMT应用到作为高压电路的一次侧电路31。因此，实现高可靠性、高输出的电源器件。
(第五实施方案)
在本实施方案中，公开了一种包括选自第一实施方案和第二实施方案以及其修改实施例中的一种类型的AlGaN/GaN HEMT的高频放大器。
图28是示出根据第五实施方案的高频放大器的示意性结构的连接图。
根据本实施方案的高频放大器包括数字预失真电路41、混频器42a、42b以及功率放大器43。
数字预失真电路41对输入信号的非线性失真进行补偿。混频器42a将非线性失真已得到补偿的输入信号与AC信号混合。功率放大器43对与AC信号混合的输入信号进行放大，并且具有选自第一实施方案和第二实施方案以及其修改实施例中的一种类型的AlGaN/GaN HEMT。附带提及，例如在图28中，开关的转换使得混频器42b将输出侧信号与AC信号混合以将得到的信号传送到数字预失真电路41。
在本实施方案中，将选自第一实施方案和第二实施方案以及其修改实施例中的一种类型的AlGaN/GaN HEMT应用到高频放大器。因此，实现高可靠性和高耐压的高频放大器。
(其他实施方案)
在第一实施方案和第二实施方案以及其修改实施例中，举例说明作为化合物半导体器件的AlGaN/GaN HEMTs。除了AlGaN/GaN HEMT以外，化合物半导体器件可以应用于下述HEMTs。
其他器件的实施例1
在本实施例中，公开了作为化合物半导体器件的InAlN/GaN HEMT。
InAlN和GaN是其晶格常数能够通过其组成而彼此接近的化合物半导体。在这种情况下，在上述第一实施方案和第二实施方案以及其修改实施例中，由i-GaN形成电子传输层、由AlN形成中间层、由n-InAlN形成电子供给层，并且由n-GaN形成盖层的第一盖和第三盖。此外，由于在这种情况下几乎不发生压电极化，所以主要通过InAlN的自发极化来生成二维电子气。
与上述AlGaN/GaN HEMT类似，该实施例实现了高可靠性InAlN/GaN HEMT，其中形成了具有优异绝缘膜品质的保护膜(第一绝缘膜)，而确保抑制了关断漏电流的出现，使得在电源关断时的损耗降低。
其他器件的实施例2
在本实施例中，公开了作为化合物半导体器件的InAlGaN/GaNHEMT。
GaN和InAlGaN是如下的化合物半导体：其能够通过其组成来调节GaN和InAlGaN的晶格常数以使InAlGaN的晶格常数变得比GaN的晶格常数小。在这种情况下，在上述第一实施方案和第二实施方案以及其修改实施例中，由i-GaN形成电子传输层、由i-InAlGaN形成中间层、由n-InAlGaN形成电子供给层、由n-GaN形成盖层的第一盖和第三盖。
与上述AlGaN/GaN HEMT类似，该实施例实现了高可靠性InAlGaN/GaN HEMT，其中形成了具有优异绝缘膜品质的保护膜(第一绝缘膜)，而确保抑制了关断漏电流的出现，使得在电源关断时的损耗降低。
上述实施方案均实现了高可靠性化合物半导体，其中形成了具有优异绝缘膜品质的保护膜，而确保抑制了关断漏电流的出现，使得在电源关断时的损耗降低。

Claims (10)

1.一种化合物半导体器件，包括：
化合物半导体区；
在所述化合物半导体区上界定元件区的元件隔离结构；
形成在所述元件区上而不形成在所述元件隔离结构上的第一绝缘膜；以及
至少形成在所述元件隔离结构上的并且氢含量高于所述第一绝缘膜的氢含量的第二绝缘膜。
2.根据权利要求1所述的化合物半导体器件，其中所述第一绝缘膜的氢含量是1％以下，所述第二绝缘膜的氢含量是1％以上。
3.根据权利要求1或2所述的化合物半导体器件，其中所述第一绝缘膜和所述第二绝缘膜各自由氧化铝、氧化铪、氧氮化铝或氧化钽或其任意组合的材料制成。
4.根据权利要求1或2所述的化合物半导体器件，还包括电极，所述电极的至少一部分形成在所述元件区中的所述第一绝缘膜上。
5.根据权利要求4所述的化合物半导体器件，其中所述电极经由所述第一绝缘膜形成在所述元件区中的所述化合物半导体区上方。
6.根据权利要求4所述的化合物半导体器件，其中所述电极经由形成在所述第一绝缘膜中的开口接触在所述元件区中的所述化合物半导体区。
7.一种制造化合物半导体器件的方法，包括：
在化合物半导体区上形成在元件隔离区上具有开口的并且覆盖元件区的第一绝缘膜；
在所述元件隔离区中形成元件隔离结构；以及
形成至少覆盖所述元件隔离结构的并且氢含量高于所述第一绝缘膜的氢含量的第二绝缘膜。
8.根据权利要求7所述的制造化合物半导体器件的方法，其中在700℃以上的温度下对所述第一绝缘膜进行退火以将所述第一绝缘膜调节为具有低于所述第二绝缘膜的氢含量的氢含量。
9.根据权利要求7或8所述的制造化合物半导体器件的方法，其中在700℃以下的温度下对所述第二绝缘膜进行退火以将所述第二绝缘膜调节为具有高于所述第一绝缘膜的所述氢含量的所述氢含量。
10.根据权利要求7或8所述的制造化合物半导体器件的方法，其中所述第一绝缘膜的所述氢含量是1％以下，所述第二绝缘膜的所述氢含量是1％以上。
CN201310100368.0A 2012-03-29 2013-03-26 化合物半导体器件及其制造方法 Active CN103367424B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-077192 2012-03-29
JP2012077192A JP5888064B2 (ja) 2012-03-29 2012-03-29 化合物半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN103367424A true CN103367424A (zh) 2013-10-23
CN103367424B CN103367424B (zh) 2016-02-17

Family

ID=49233770

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310100368.0A Active CN103367424B (zh) 2012-03-29 2013-03-26 化合物半导体器件及其制造方法

Country Status (5)

Country Link
US (2) US9412812B2 (zh)
JP (1) JP5888064B2 (zh)
KR (1) KR101501825B1 (zh)
CN (1) CN103367424B (zh)
TW (1) TWI523221B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107154430A (zh) * 2016-03-04 2017-09-12 北京大学 双向开关晶体管
CN107623030A (zh) * 2017-08-02 2018-01-23 北京大学深圳研究生院 高电子迁移率晶体管的制造方法及高电子迁移率晶体管
CN107924939A (zh) * 2015-08-11 2018-04-17 剑桥电子有限公司 具有间隔层的半导体结构
CN108886052A (zh) * 2015-04-10 2018-11-23 剑桥电子有限公司 用于iii-n晶体管的单块集成的半导体结构与蚀刻技术
CN113644127A (zh) * 2021-06-29 2021-11-12 西安电子科技大学 多沟道槽栅mis结构的高电子迁移率晶体管及制作方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013179116A (ja) * 2012-02-28 2013-09-09 Sony Corp 半導体装置、半導体装置の製造方法、保護素子、及び保護素子の製造方法
JP6054620B2 (ja) * 2012-03-29 2016-12-27 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
JP5949527B2 (ja) * 2012-12-21 2016-07-06 富士通株式会社 半導体装置及びその製造方法、電源装置、高周波増幅器
KR102198938B1 (ko) * 2013-09-27 2021-01-05 인텔 코포레이션 인핸스먼트 모드 GaN 반도체 디바이스들을 위한 복합 하이-K 금속 게이트 스택
CN103500763B (zh) * 2013-10-15 2017-03-15 苏州晶湛半导体有限公司 Ⅲ族氮化物半导体器件及其制造方法
JP2015192004A (ja) * 2014-03-28 2015-11-02 国立大学法人 名古屋工業大学 ドレイン電流密度・相互コンダクタンスを大幅に改善したリセス構造のｍｉｓ型ノーマリオフｈｅｍｔ素子
JP2015198210A (ja) * 2014-04-03 2015-11-09 三菱電機株式会社 半導体装置およびその製造方法
US9793370B2 (en) 2014-05-30 2017-10-17 Delta Electronics, Inc. Transistor with oxidized cap layer
US9722065B1 (en) * 2016-02-03 2017-08-01 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device
SG11201901373YA (en) * 2016-08-23 2019-03-28 Qromis Inc Electronic power devices integrated with an engineered substrate
JPWO2018037530A1 (ja) * 2016-08-25 2018-08-23 三菱電機株式会社 半導体装置およびその製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6037238A (en) * 1999-01-04 2000-03-14 Vanguard International Semiconductor Corporation Process to reduce defect formation occurring during shallow trench isolation formation
CN1925169A (zh) * 2005-08-31 2007-03-07 株式会社电装 具有高沟道迁移率的碳化硅半导体器件及其制造方法
US20080157266A1 (en) * 2005-02-17 2008-07-03 Taiwan Semiconductor Manufacturing Co., Ltd. Sti liner modification method
CN101960576A (zh) * 2008-03-19 2011-01-26 住友化学株式会社 半导体装置,及半导体装置的制造方法
CN102290375A (zh) * 2010-06-18 2011-12-21 索尼公司 半导体装置及其制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000353789A (ja) * 1999-06-09 2000-12-19 Nec Corp 化合物半導体装置およびその製造方法
US7429506B2 (en) * 2005-09-27 2008-09-30 Freescale Semiconductor, Inc. Process of making a III-V compound semiconductor heterostructure MOSFET
US7829464B2 (en) * 2006-10-20 2010-11-09 Spansion Llc Planarization method using hybrid oxide and polysilicon CMP
JP2008218785A (ja) * 2007-03-06 2008-09-18 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP5486166B2 (ja) * 2008-06-16 2014-05-07 株式会社豊田中央研究所 半導体装置とその製造方法
JP5581601B2 (ja) 2009-03-16 2014-09-03 富士通株式会社 化合物半導体装置及びその製造方法
JP5672868B2 (ja) * 2010-08-31 2015-02-18 富士通株式会社 化合物半導体装置及びその製造方法
US8703567B2 (en) * 2011-06-20 2014-04-22 The Institute of Microelectronics Chinese Academy of Science Method for manufacturing a semiconductor device
US9768055B2 (en) * 2012-08-21 2017-09-19 Stmicroelectronics, Inc. Isolation regions for SOI devices
US8884334B2 (en) * 2012-11-09 2014-11-11 Taiwan Semiconductor Manufacturing Co., Ltd. Composite layer stacking for enhancement mode transistor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6037238A (en) * 1999-01-04 2000-03-14 Vanguard International Semiconductor Corporation Process to reduce defect formation occurring during shallow trench isolation formation
US20080157266A1 (en) * 2005-02-17 2008-07-03 Taiwan Semiconductor Manufacturing Co., Ltd. Sti liner modification method
CN1925169A (zh) * 2005-08-31 2007-03-07 株式会社电装 具有高沟道迁移率的碳化硅半导体器件及其制造方法
CN101960576A (zh) * 2008-03-19 2011-01-26 住友化学株式会社 半导体装置,及半导体装置的制造方法
CN102290375A (zh) * 2010-06-18 2011-12-21 索尼公司 半导体装置及其制造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108886052A (zh) * 2015-04-10 2018-11-23 剑桥电子有限公司 用于iii-n晶体管的单块集成的半导体结构与蚀刻技术
CN107924939A (zh) * 2015-08-11 2018-04-17 剑桥电子有限公司 具有间隔层的半导体结构
CN107154430A (zh) * 2016-03-04 2017-09-12 北京大学 双向开关晶体管
CN107154430B (zh) * 2016-03-04 2020-06-16 北京大学 双向开关晶体管
CN107623030A (zh) * 2017-08-02 2018-01-23 北京大学深圳研究生院 高电子迁移率晶体管的制造方法及高电子迁移率晶体管
CN113644127A (zh) * 2021-06-29 2021-11-12 西安电子科技大学 多沟道槽栅mis结构的高电子迁移率晶体管及制作方法

Also Published As

Publication number Publication date
JP2013207224A (ja) 2013-10-07
US20160307998A1 (en) 2016-10-20
US20130256829A1 (en) 2013-10-03
JP5888064B2 (ja) 2016-03-16
KR101501825B1 (ko) 2015-03-11
TW201349491A (zh) 2013-12-01
KR20130111390A (ko) 2013-10-10
CN103367424B (zh) 2016-02-17
US9478539B1 (en) 2016-10-25
TWI523221B (zh) 2016-02-21
US9412812B2 (en) 2016-08-09

Similar Documents

Publication Publication Date Title
CN103367424B (zh) 化合物半导体器件及其制造方法
US10446676B2 (en) Heterostructure power transistor with AlSiN passivation layer
CN103325822B (zh) 化合物半导体器件及其制造方法
CN103367426B (zh) 化合物半导体器件及其制造方法
CN103311290B (zh) 半导体器件及制造半导体器件的方法
JP5990976B2 (ja) 半導体装置及び半導体装置の製造方法
CN102651393B (zh) 化合物半导体器件及其制造方法
CN103545361B (zh) 化合物半导体器件及其制造方法、电源装置和高频放大器
CN103325823B (zh) 化合物半导体器件及其制造方法
EP2575178B1 (en) Compound semiconductor device and manufacturing method therefor
CN103715249A (zh) 化合物半导体器件及其制造方法
CN103715251A (zh) 化合物半导体器件及其制造方法
CN102544088A (zh) 化合物半导体器件及其制造方法
CN103035683A (zh) 化合物半导体器件及其制造方法
EP2575177A2 (en) Manufacturing method of compound semiconductor device
JP2011082217A (ja) 化合物半導体装置及びその製造方法
CN103681833A (zh) 化合物半导体器件及其制造方法
JP2013140835A (ja) 半導体装置及び半導体装置の製造方法
CN103715250A (zh) 化合物半导体器件及其制造方法
CN103022122B (zh) 化合物半导体器件及其制造方法
CN103855207A (zh) 化合物半导体器件及其制造方法
CN103700700A (zh) 化合物半导体器件及其制造方法
US20130083570A1 (en) Semiconductor device and method of manufacturing the same
JP2019096739A (ja) 半導体装置及び半導体装置の製造方法
US20210384340A1 (en) Semiconductor device and manufacturing method

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant