CN1925169A - 具有高沟道迁移率的碳化硅半导体器件及其制造方法 - Google Patents

具有高沟道迁移率的碳化硅半导体器件及其制造方法 Download PDF

Info

Publication number
CN1925169A
CN1925169A CNA2006101266667A CN200610126666A CN1925169A CN 1925169 A CN1925169 A CN 1925169A CN A2006101266667 A CNA2006101266667 A CN A2006101266667A CN 200610126666 A CN200610126666 A CN 200610126666A CN 1925169 A CN1925169 A CN 1925169A
Authority
CN
China
Prior art keywords
temperature
insulating film
gate insulating
atmosphere
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101266667A
Other languages
English (en)
Other versions
CN1925169B (zh
Inventor
远藤刚
山本刚
河合润
山本建策
奥野英一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of CN1925169A publication Critical patent/CN1925169A/zh
Application granted granted Critical
Publication of CN1925169B publication Critical patent/CN1925169B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7838—Field effect transistors with field effect produced by an insulated gate without inversion channel, e.g. buried channel lateral MISFETs, normally-on lateral MISFETs, depletion-mode lateral MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

一种具有MOS结构的碳化硅半导体器件，包括：衬底(1、31、61)；在所述衬底(1、31、61)中的沟道区(2、34、64)；第一杂质区(4、36、66、67)；第二杂质区(5、37、73)；在所述沟道区(2、34、64)上的栅极绝缘膜(6、38、68)；以及在所述栅极绝缘膜(6、38、68)上的栅极(7、35、65)；所述沟道区(2、34、64)提供电流通路。所述沟道区(2、34、64)与所述栅极绝缘膜(6、38、68)彼此之间具有界面。所述界面包含由氢原子或羟基终止的悬挂键。所述界面具有等于或大于2.6×1020cm－3的氢浓度。

Description

具有高沟道迁移率的碳化硅半导体器件及其制造方法
技术领域
本发明涉及具有高沟道迁移率的碳化硅半导体器件及其制造方法。
背景技术
在美国6,764,963中按照惯例公开了在沟道中使用晶面的平面方位角设置为(11-20)-平面的SiC半导体器件中，通过在氢退火或潮湿气氛中执行处理能够改善MOS结构中的沟道迁移率。具体地，意在通过选择氢退火或潮湿气氛的浓度或温度来改善沟道迁移率。
然而，在美国6,764,963中示出的技术得到的沟道迁移率仍然不够，并且期望进一步改善沟道迁移率。
发明内容
鉴于上述问题，本公开的一个目的是提供具有高沟道迁移率的碳化硅半导体器件。本公开的另一个目的是提供具有高沟道迁移率的碳化硅半导体器件的制造方法。
根据本公开的第一方面，具有MOS结构的碳化硅半导体器件包括：由碳化硅制成的衬底；用于提供电流通路的沟道区，其中所述沟道区由碳化硅制成并且布置在所述衬底中；布置在电流通路上游侧的第一杂质区；布置在电流通路下游侧的第二杂质区；布置在沟道区表面上的栅极绝缘膜；以及布置在栅极绝缘膜上的栅极。通过控制加到栅极上的电压，从而控制在第一杂质区与第二杂质区之间流动的电流通路中的电流，沟道区提供电流通路作为沟道。沟道区与栅极绝缘膜彼此之间具有界面。所述界面包含由氢原子或羟基终止的悬挂键(dangling bond)。所述界面具有等于或大于2.6×1020cm-3的氢浓度。
上述器件的特征在于沟道区与栅极绝缘膜的界面的悬挂键由元素H或OH终止，所述界面的氢浓度被设置为2.6×1020cm-3或更高。因此，如果沟道区与栅极绝缘膜的界面的悬挂键由元素H或OH终止，并且所述界面处的氢浓度被设置为2.6×1020cm-3或更高的值，则能够形成具有高沟道迁移率的碳化硅半导体器件。
根据本公开的第二方面，提供具有MOS结构的碳化硅半导体器件的制造方法。所述方法包括以下步骤：制备由碳化硅制成的衬底；在衬底上形成沟道区，其中所述沟道区由碳化硅制成，并且提供电流通路；在电流通路的上游侧形成第一杂质区；在电流通路的下游侧形成第二杂质区；在沟道区的表面上形成栅极绝缘膜；在栅极绝缘膜上形成栅极；以及加热和冷却衬底。通过控制加到栅极上的电压，从而控制在第一杂质区与第二杂质区之间流动的电流通路中的电流，沟道区提供电流通路作为沟道。在加热和冷却衬底的步骤中，在800℃与900℃之间的温度范围内，在潮湿气氛或氢气氛中冷却衬底，以便由氢原子或羟基终止在栅极绝缘膜与沟道区之间的界面的悬挂键。
上述方法的特征在于包含热处理工艺，在热处理工艺中的温度下降时间，在800到900℃的温度区中连续地维持潮湿气氛或氢气氛，从而由元素H或OH终止栅极绝缘膜与沟道区的界面的悬挂键。由此，在热处理工艺中的温度下降时间，在作为终止解吸附温度的800到900℃的温度区连续地维持潮湿气氛或氢气氛，并且降低温度直到终止解吸附温度或更低。因此，能够由元素H或OH终止栅极绝缘膜与沟道区的界面的悬挂键。因此，能够形成具有高沟道迁移率的碳化硅半导体器件。
附图说明
通过随后参考附图作出的详细说明，本发明的上述以及其它目的、特征和优点将变得更加显而易见。在附图中：
图1示出了本发明第一实施例的反转型横向MOSFET的剖面结构的剖面图；
图2A到2C是示出了图1所示的反转型横向MOSFET的制造工艺的剖面图；
图3A到3C是示出了在图2A到2C之后的反转型横向MOSFET的制造工艺的剖面图；
图4是示意地显示出栅极氧化膜形成工艺的气氛和温度控制的图；
图5是示出了栅极氧化膜6与构成沟道区的p型基底层2的界面的悬挂键由H或OH元素终止的状态的典型示意图；
图6是示出了在本发明第二实施例中显示的反转型横向MOSFET的制造工艺的剖面图；
图7是示意地显示出栅极的修整(round-off)氧化工艺的气氛和温度控制的图；
图8A和8B是示出了在本发明第三实施例中显示的反转型横向MOSFET的制造工艺的剖面图；
图9是示意地显示出层间绝缘膜的回流工艺的气氛和温度控制的图；
图10示出了本发明第四实施例的累积(accumulating)型横向MOSFET的剖面结构的剖面图；
图11A到11D是示出了图10所示的累积型横向MOSFET的制造工艺的剖面图；
图12A到12C是示出了在图11A到11D之后的累积型横向MOSFET的制造工艺的剖面图；
图13A到13C是示出了在图12A到12C之后的累积型横向MOSFET的制造工艺的剖面图；
图14示出了本发明第五实施例的平面型MOSFET的剖面结构的剖面图；
图15A到15D是示出了图14所示的平面型MOSFET的制造工艺的剖面图；
图16A到16C是示出了在图15A到15D之后的平面型MOSFET的制造工艺的剖面图；
图17A到17C是示出了在图16A到16C之后的平面型MOSFET的制造工艺的剖面图；
图18A到18C是示出了在图17A到17C之后的平面型MOSFET的制造工艺的剖面图；
图19A到19C是示出了在图18A到18C之后的平面型MOSFET的制造工艺的剖面图；
图20示出了本发明第六实施例的反转型横向MOSFET的剖面结构的剖面图；
图21A到21C是示出了图20所示的反转型横向MOSFET的制造工艺的横剖面图；
图22A和22B是示出了在图21A到21C之后的反转型横向MOSFET的制造工艺的横剖面图；
图23是示意地示出在另一个实施例中示出的栅极氧化膜形成工艺的气氛和温度控制的图；
图24是示意地示出在另一个实施例中示出的栅极氧化膜形成工艺的气氛和温度控制的图；
图25A和25B是显示出检查沟道迁移率相对于栅极电压和漏极电流大小的关系的结果的图；
图26A是作为在实验中使用的样品的MOS电容器的剖视图，图26B是示出气氛的转换温度与界面态密度的关系的图；
图27A和27B是分别示出了在通过常规技术和所讨论的技术制造的MOSFET中在SiC与栅极氧化膜(SiO2)的界面附近的氢浓度的图；
图28是示出了退火温度与沟道迁移率的关系的图；
图29A示出了通过热解吸附光谱学分析来分析氘的解吸附温度的结果的图，图29B是示出了通过热解吸附光谱学分析来分析重水的解吸附温度的结果的图；
图30示出了当退火温度设置为1000℃，并且进行10分钟的退火处理时氢浓度的检查结果的图；
图31是显示出检查沟道迁移率相对于栅极电压与漏极电流大小的关系的结果的图；
图32示出了沟道迁移率的退火温度依赖性的检查结果的图；
图33是示出了对于执行700℃的Ar退火处理的MOSFET，检查沟道迁移率相对于栅极电压与漏极电流的大小的关系的结果的图；
图34示出了横向型MOSFET的沟道迁移率的评估结果图；
图35是示出了当在900℃下执行湿退火时，检查沟道迁移率相对于栅极电压与漏极电流的大小的关系的结果的图；
图36示出了检查沟道迁移率相对于栅极电压与漏极电流大小的关系的结果的图；
图37示出了检查沟道迁移率相对于栅极电压与漏极电流大小的关系的结果的图；以及
图38A示出了漏极电压(VD)-漏极电流(ID)特性，图38B示出了阻挡特性。
具体实施方式
为了研究具有高沟道迁移率的碳化硅半导体器件，本发明人已经当在潮湿气氛中形成栅极氧化膜并且执行湿退火或氢退火时考虑了沟道迁移率。由此，已经确认的是，仅仅通过在潮湿气氛中以预定浓度或预定温度形成栅极氧化膜，或仅仅以预定浓度或预定温度执行氢退火不能得到满足需要的沟道迁移率。
对于改善沟道迁移率而言，减小在MOS结构中的SiC与栅极氧化膜的界面处的界面态密度(interface state density)是有效的。考虑按照由元素H或OH终止SiC与栅极氧化膜的界面的悬挂键的方式来减小界面态密度。具体地，当保持其中H或OH进入在栅极氧化膜之中邻接SiC的下层部分的缺陷部分的状态时，能够改善沟道迁移率。
本发明人已经考虑从而实现这种结构。由此，已经确认的是，由H或OH终止SiC与栅极氧化膜的界面的悬挂键的温度，换句话说，解吸附温度(在下文中称为终止解吸附温度)被确定。还已经确认的是，是否在此终止解吸附温度获得用于不解吸附H或OH的气氛对于实现上述结构是重要的。
即，在终止解吸附温度终止并解吸附H或OH。因此，如果在此温度下处于解吸附领先于终止的状态，则导致解吸附。与此相反，如果处于终止领先于解吸附的状态，则能够防止解吸附。
因此，如果在达到终止解吸附温度时未形成潮湿气氛，则即使在潮湿气氛中执行栅极氧化，H或OH也会被从悬挂键解吸附，从而不能实现上述结构。此外，如果没有氢气氛总被设置在大于终止解吸附温度的温度下，则即使执行氢退火，H或OH也会被解吸附，并且不能最终实现上述结构。
因此，本发明人通过使用常规技术和所讨论的技术在具有表面a，(即，(11-20)-平面)作为主表面的SiC衬底中制造了沟道长度为10μm和沟道宽度为70μm的反转型横向MOSFET，在所讨论的技术中，当通过湿氧化形成栅极氧化膜时，在温度下降时间维持潮湿气氛直到终止解吸附温度或更低。本发明人还相对于栅极电压和漏极电流大小检查了电场效应沟道迁移率(在下文中称为沟道迁移率)。
具体地，如常规技术，通过在1080℃下执行80分钟的湿氧化来形成栅极氧化膜。其后，由潮湿气氛转换到N2气氛，以10℃/min将温度降低至600℃，制造MOSFET，以及检查沟道迁移率等等。此外，如讨论的技术，类似于常规情况中通过执行湿氧化来形成栅极氧化膜。在该栅极氧化膜形成工艺的温度下降时间，以10℃/min降低温度，同时维持潮湿气氛。然后制造MOSFET以及检查沟道迁移率等等。其结果是，已经得到了在图25A和25B中示出的结果。
如图25A所示，在常规技术的情况下，沟道迁移率是非常小的。由此可见，通过仅仅在潮湿气氛中形成栅极氧化膜不能够得到满足需要的沟道迁移率。
与此相反，如图25B所示，在所讨论技术的情况下，沟道迁移率较高，漏极电流变大。根据这些结果，可以认为能够防止从悬挂键解吸附H或OH领先于从悬挂键终止H或OH，并且通过设置在降低温度直至假定作为终止解吸附温度的600℃或更低的过程中维持潮湿气氛的状态来防止解吸附。
在这里进行的实验中，在栅极氧化膜形成工艺的温度下降时间，维持潮湿气氛直到600℃，然后基于随后的试验结果转换为氮气氛。
图26A是在实验中作为样品使用的MOS电容器的剖视图。图26B示出了气氛的转换温度与界面态密度的关系。
如图26A所示，在n+型层100上形成杂质浓度为1×1016cm-3的n型外延层101。通过在具有设置为面a的表面的衬底中执行栅极氧化来形成栅极氧化膜102。在此时的栅极氧化中，在氮气氛中升高温度直至1080℃，然后氮气氛转换为潮湿气氛并执行80分钟的湿氧化，并且在潮湿气氛中依其原样以10℃/min的速度降低温度。此时，从潮湿气氛到氮气氛的转换温度改为1080℃、800℃和600℃。然后在前后面上蒸发500nm厚的Ni103和Ni104。然后，对Ni进行图案化以便具有φ500μm，从而构成MOS电容器。
然后评估相对于转换温度变化的每个MOS电容器的界面态密度(Dit)。结果是，已经确认通过降低在温度下降时间由潮湿气氛到氮气氛的转换温度减小了界面态密度。因此，根据从潮湿气氛到氮气氛的转换温度能够减小界面态密度，并能够改善沟道迁移率。因此，在上述实施方式中，在栅极氧化膜形成工艺的温度下降时间，维持潮湿气氛直到600℃，然后转换为氮气氛。
在上述实验中通过SIMS分析比较界面的氢浓度，以验证使用H或OH终止悬挂键的效果。图27A和27B是示出了通过常规技术和所讨论的技术制造的MOSFET中SiC与栅极氧化膜(SiO2)的界面附近的氢浓度的图。
如这些图所示，当比较SiC与栅极氧化膜的界面处的氢浓度时，根据常规技术的氢浓度大约是1.3×1020cm-3。与此相反，根据所讨论技术的氢浓度大约是2.6×1020cm-3。因此，很清楚所讨论技术的氢浓度是常规技术的氢浓度的大约两倍。即，与常规技术相比，通过采用所讨论的技术能够由元素H或OH终止悬挂键。根据这些内容可以说通过提高界面处的氢浓度，即，由元素H或OH终止悬挂键，可以改善沟道迁移率。
因此，在形成栅极氧化膜时，在温度下降时间通过延续潮湿气氛直至至少终止解吸附温度或更低，能够由H或OH终止SiC与栅极氧化膜的界面处的悬挂键。
另一方面，由类似于这样的知识的思路可以说，通过不同于使用潮湿气氛的湿氧化的技术形成栅极氧化膜，并且仅在温度下降时间将气氛转换到潮湿气氛，并且在温度下降时间也由H或OH终止SiC与栅极氧化膜的界面的悬挂键。
例如，通过在干气氛、N2O气氛、NO气氛、臭氧气氛、H2O基团(radical)气氛等中进行氧化，或通过CVD等淀积LTO、TEOS、HTO等形成栅极氧化膜。此时，形成栅极氧化膜的室的内部达到高温状态。因此，通过将此状态的H2O引入室中，气氛可被转换到潮湿气氛，并且温度被降低直至终止解吸附温度或更低。
这里，已经针对通过氧化膜构成栅极绝缘膜的情况作出说明。然而，当使用该技术时，也可以通过别的种类的绝缘膜构成栅极绝缘膜。例如，所列出的HfO2、HfSiON、HfAlO、Al2O3、Ta2O5、Si3N4等。
同样地，在形成栅极氧化膜(栅极绝缘膜)时，在不在温度下降时间由H或OH终止SiC与栅极氧化膜的界面的悬挂键的栅极氧化膜形成工艺之后也可以通过退火处理单独地执行同样的事件。如果执行这两种事件，则可以由H或OH更多地终止SiC与栅极氧化膜的界面的悬挂键，从而也可以进一步改善沟道迁移率。
接着，维持潮湿气氛直至栅极氧化膜形成工艺的温度下降时间，并且如上所述形成栅极氧化膜以分析上述终止解吸附温度。其后，在使得不由H或OH终止悬挂键的Ar气氛内，在不同温度下执行退火。图28示出了其试验结果。
图28示出了通过使用具有在图25A和25B的实验中使用的结构的MOSFET，退火温度与沟道迁移率的关系。该图还示出了当完全不执行退火处理时的上述关系作为参考。
如该图所示，当完全不执行退火处理时，沟道迁移率变为179cm2/Vs的较大的值。
与此对照，将看到执行退火处理的情况。当退火温度为600到700℃时，与完全不执行退火处理的情况相比，沟道迁移率增加。在700℃，沟道迁移率达到205cm2/Vs。当退火温度为800℃时，沟道迁移率变为199cm2/Vs，并且开始减小。随着退火温度由此温度上升，沟道迁移率突然减小。当退火温度变为1000℃时，很清楚地看到沟道迁移率大致变为接近零的值。
由该结果可以确认，主要在800到900℃产生H或OH的解吸附，并且在此温度或更高温度下解吸附进一步增强。在与解吸附相同的温度区中由于H或OH引起的悬挂键被终止。因此，人们认为终止解吸附温度大体上为800到900℃。此外，可以确认，与在800℃的退火之前不执行退火的样品相比，沟道迁移率是增加的。因此，在形成栅极氧化膜之后通过执行800℃或更低的退火可以进一步改善沟道迁移率，优选700℃或更低。
此外，进行热解吸附光谱学分析，以详细地说明终止解吸附温度。具体地，通过激光加热升高在真空室内形成栅极氧化膜的衬底的温度，并且通过质谱仪检查被解吸附的元素。因此，可以详细地说明解吸附气体和解吸附温度。
然而，大量氢也存在于大气内。因此，难以区别大气中的氢与MOS界面中的非常少量的氢。因此，在大气内几乎不存在的氢的同位素氘(D)被用作悬挂键的终止元素，并且使用分析氘的技术。因为氢和氘是同位素，所以人们认为与终止和解吸附有关的特性是几乎相同的。
接着将介绍分析样品的具体制造方法。首先，具有设置为(11-20)-平面的主表面的n型4H-SiC衬底用作衬底。通过对于该衬底利用泡沫氧化方法泡沫重水(D2O)来执行湿氧化，从而形成栅极氧化膜。在形成栅极氧化膜的配方中，稍后在图4中描述的H2O改为D2O。然后利用该样品进行热解吸附光谱学分析。分析元素设置为D2和D2O。通过键合解吸附的D形成D2，通过将解吸附的OD与D键合形成D2O，并且通过假定绝缘膜内的湿气为D2O进行分析。
图29A示出了关于D2(M/z＝4)光谱的分析结果图。图29B示出了关于D2O(M/z＝20)光谱的分析结果图。在这些图中的每一个中的纵坐标轴示出了质谱仪的电流强度。在这些图中的每一个中作为背景描述的图示出了在不存在样品的状态中的分析结果。通过从D2和D2O的分析结果的图中减去背景量提供的数量示出了D2和D2O的纯质量分析量。
如图29A所示，在700℃到1000℃产生D2的解吸附，并且在800℃到900℃处特别示出了解吸附的峰值，并且示出了非常优选的符合减小沟道迁移率的温度。因此，能够说明H或OH的悬挂键的终止解吸附温度为700℃到1000℃，尤其是800℃到900℃。另一方面，如图29B所示，在600℃到800℃产生D2O的解吸附，并且详细地示出了在600℃到700℃处解吸附的峰值。这对应于在700℃或更低的退火或者800℃或更低的退火以前沟道迁移率的改善。根据这些内容认为有助于沟道迁移率的悬挂键的终止元素主要是氢。此外，还认为除去栅极绝缘膜内的湿气的退火处理有助于改善沟道迁移率。
图30示出了在这种实验中，当退火温度设置为1000℃并且执行10分钟的Ar退火处理时，检查氢浓度的结果作为参考。如该图所示，与图27B示出的情况相比，SiC与栅极氧化膜的界面的氢浓度降低。因此，可以确认H或OH被从SiC与栅极氧化膜的界面的悬挂键解吸附。
由该结果可以说随后的事情是执行其中H或OH的终止领先于解吸附的退火处理。即，退火温度设置为终止解吸附温度或更高。此外，在退火处理的温度下降时间，虽然在终止解吸附温度或更高时设置用于由H或OH终止悬挂键的气氛，但是该气氛连续被维持，直至达到终止解吸附温度或更低。
因此，优选执行其中退火温度被设置为800℃或更高的退火处理，并且当退火温度变为800℃或更高(优选700℃或更高)时，始终连续设置用于由H或OH终止悬挂键的气氛。
对于在栅极氧化膜形成工艺中的温度下降时间，也同样设置这里说明的终止解吸附温度。即，如果在温度下降时间，在800到900℃(优选从1000℃或更高到700℃或更低)期间连续地维持潮湿气氛，则在栅极氧化膜形成工艺之后也能够维持其中由H或OH终止SiC与栅极氧化膜的界面的悬挂键的状态。
随后，基于如上所述得到的在800到900℃由于H或OH引起的悬挂键的高终止作用的结果，检验在该温度区中的退火效果。
具体地，通过制造具有在图25A和25B的实验中使用的结构的MOSFET进行验证。在这种情况下，当制造具有在图25A和25B的实验中使用的结构的MOSFET时，连续地维持潮湿气氛直至终止解吸附温度，并且形成栅极氧化膜。形成通过在栅极氧化膜上掺杂n型杂质提供的多晶硅膜，然后进行图案化，从而形成栅极电极，并且执行使用潮湿气氛的退火处理，所述退火处理还提供用于使栅极多晶硅膜的角成圆形的修整氧化(round-off oxidation)。在退火开始和停止时的温度设置为600℃，并且温度以10℃/min的温度梯度升高和降低，并且在850℃的最高温度下执行120分钟的退火处理。对于经过这种工艺的MOSFET，检查沟道迁移率与栅极电压和漏极电流的大小之间的关系，从而得到图31所示的结果。
由该图可以看到，沟道迁移率变为196cm2/Vs。即，首先，通过连续地维持潮湿气氛直至终止解吸附温度形成栅极氧化膜改善了沟道迁移率。此外，通过在潮湿气氛中执行退火处理可以维持高沟道迁移率，并且沟道迁移率也可以进一步提高。
特别地，在其中在栅极电极形成之后SiC与栅极氧化膜的界面被栅极电极覆盖的状态中，覆盖界面的层的厚度增加，并且栅极电极作为帽盖(cap)层。因此，当在H或OH引起的悬挂键的终止领先于解吸附的状态下执行退火处理时，可以由H或OH终止悬挂键，同时由帽盖层进一步防止H或OH的解吸附。因此，存在沟道迁移率进一步提高的较高的可能性。尤其是，当栅极电极是多晶硅时，在潮湿气氛中通过氧化反应产生氢，并且有助于悬挂键终止。因此，存在沟道迁移率进一步提高的较高的可能性。
类似于图28，图32示出了对于执行修整氧化(round-offoxidation)的MOSFET，在Ar气氛内沟道迁移率的退火温度依赖性试验的结果。同样地，在700℃之前改善了沟道迁移率，并且在700℃达到其最大值216cm2/Vs。当退火温度为800℃时，沟道迁移率变为196cm2/Vs，并且开始减小。随着退火温度由此温度上升，沟道迁移率突然减小。当退火温度变为1000℃时，很清楚地看到沟道迁移率大致变为接近零的值。由该结果可以说明H或OH的悬挂键的终止解吸附温度为700℃到1000℃，尤其是800℃到900℃。此外，还可能确认温度为800℃或更低(优选700℃或更低)的湿气除去退火对于改善沟道迁移率是有效的。
图33示出了对于执行修整氧化并且在700℃下Ar退火的MOSFET，检查沟道迁移率与栅极电压和漏极电流大小的关系的结果图。沟道迁移率变为216cm2/Vs。
此外，考虑在潮湿气氛中的退火处理(湿退火)的温度依赖性，以实现高沟道迁移率。具体地，如下制造和检查横向型MOSFET。
在栅极绝缘膜形成工艺中，在680℃下通过使用LPCVD装置形成100nm的TEOS膜，然后执行湿退火。在湿退火中，在潮湿气氛中温度由600℃以10℃/min的速度升高，并且在湿退火温度下保持10分钟。其后，在潮湿气氛中依其原样温度以10℃/min的速度降低至600℃。湿退火温度设置为1080℃、1000℃、950℃和900℃四个级别。在各级别还进一步执行850℃的修整氧化处理，以提高沟道迁移率。
图34是示出了如上所述制造的横向型MOSFET的沟道迁移率的评估结果的图。如该图所示，可以理解的是，因为接近800到900℃的温度作为终止解吸附温度，所以提高了沟道迁移率。还应该理解的是，随着湿退火温度提高，沟道迁移率下降。由该结果可以看到，随着的湿退火温度接近于作为终止解吸附温度的700到1000℃(尤其是800到900℃)，存在悬挂键的终止效果提高的可能性。因此，优选将湿退火或湿氧化温度设置为700到1000℃(尤其是800到900℃)作为终止解吸附温度。
图35是示出了当在900℃下执行湿退火时，检查沟道迁移率与栅极电压与漏极电流的大小的关系的结果的图。沟道迁移率变为244cm2/Vs的很高的值。
随后，对于使用氢气氛而不是潮湿气氛的情况(氢退火)，制造和验证具有在图25A和25B的实验中使用的结构的MOSFET。当制造具有在图25A和25B的实验中使用的结构的MOSFET时，通过稍后介绍的图4的配方形成栅极氧化膜，并且在形成栅极氧化膜之后执行氢退火。在氢退火的条件中，在氢气氛中温度以10℃/min从600℃升高到900℃，并且在氢气氛内在900℃下保持30分钟。其后，在氢气氛中依其原样温度以10℃/min的速度降低至600℃。作为完成的MOSFET的沟道迁移率的评估结果，得到186cm2/Vs的沟道迁移率，并且没有导致特性的恶化。由该结果可以说，当执行氢退火时也可以得到类似于通过在潮湿气氛中执行退火得到的效果。
此外，在上述介绍中，从由H或OH终止SiC与栅极氧化膜的界面的悬挂键的观点考虑栅极氧化膜形成工艺的气氛或者退火处理的气氛。然而，例如，当进行器件工艺设计时，也存在由于层间绝缘膜回流等而执行大于850℃的高温热处理工艺的情况。通过制造具有在图25A和25B的实验中使用的结构的MOSFET也对这种情况进行了考虑。
具体地，当制造具有在图25A和25B的实验中使用的结构的MOSFET时，也在850℃下执行120分钟的用于执行构成栅极的多晶硅的修整氧化的湿退火，并且潮湿气氛的开始和停止温度设置为600℃，温度升高-降低速度设置为10℃/min。
此外，通过等离子体CVD在420℃下形成BPSG作为薄膜形成层间绝缘膜。其后，在潮湿气氛内在950℃下执行10分钟的回流。此时，潮湿气氛开始和停止温度被设置为600℃，并且温度的升高-降低速度被设置为10℃/min。
对于经过这种工艺的MOSFET，检查沟道迁移率与栅极电压和漏极电流的大小之间的关系，并且得到图36所示的结果。
当在器件工艺设计中执行除上述栅极氧化膜形成工艺等以外的热处理工艺时，也存在从SiC与栅极氧化膜的界面的悬挂键解吸附H或OH的可能性。
然而，如由图36可以看到的，也可以设置这种热处理工艺，由此通过在600℃或更高的温度区中使用潮湿气氛导致沟道迁移率中的172cm2/Vs的不大的特性恶化。因此，可以说通过在潮湿气氛中执行这种热处理工艺能够抑制从SiC与栅极氧化膜的界面的悬挂键解吸附H或OH。这里，在潮湿气氛中执行热处理工艺，但是当执行热处理工艺时也可以采用诸如氢气氛的类似内容。
最终，类似于上述情况，对于用于形成通过与源极区和漏极区相同导电类型的杂质层构造的累积型沟道的累积型横向MOSFET(例如，参见JP-A-10-308510)，而不是具有在图25A和25B的实验中使用的结构的反转型横向MOSFET进行验证。
在图37中，通过执行类似于常规情况中的湿氧化形成栅极氧化膜。在栅极氧化膜形成工艺的温度下降时间依其原样维持潮湿气氛的状态中，温度以10℃/min的速度降低至作为终止解吸附温度的700℃或更低，从而制造MOSFET。然后检查相对于栅极电压和漏极电流特性的沟道迁移率。
如该图所示，相对于累积型横向MOSFET也可以得到186cm2/Vs的高沟道迁移率的结果。因此，在栅极氧化膜形成工艺中，相对于累积型半导体器件以及反转型半导体器件，也可以维持潮湿气氛或氢气氛直至达到终止解吸附温度或更低。否则，在栅极氧化膜形成工艺和其它热处理工艺之后，在退火处理中，当温度超过700℃或更高时，可以通过设置潮湿气氛或氢气氛来改善沟道迁移率。
制造单元间距为25μm的累积型平面型MOSFET，并且制造特性检查，且被特性检查为检验垂直型MOSFET是否很好地工作的参考。在图38A和38B中示出了这个结果。图38A示出了漏极电压(VD)和漏极电流(ID)特性，而图38B示出了阻挡特性。如这些图所示，当栅极电压＝10V和漏极电压(VD)＝2V时得到4.5mΩ·cm2的特性和当栅极电压＝0V时得到击穿电压660V。因此，已经确认累积型的平面型MOSFET被正确地操作。
鉴于上述验证，提供碳化硅半导体器件如下。
(第一实施例)
说明本发明的第一实施例。在本实施例中，本发明的一个实施例应用于反转型横向MOSFET。图1示出了反转型横向MOSFET的剖面结构。图2和3示出了图1所示的反转型横向MOSFET的制造工艺。参考这些图说明本实施例的反转型横向MOSFET的结构及其制造方法。
如图1所示，由SiC构成的p+型衬底1的一个表面被设置为主表面，并且形成通过在主表面上外延生长SiC构成的p型基底层2的p/p+衬底用作半导体衬底。例如，通过4H-SiC构造p+型衬底1，并且主表面设置为平面a，即，(11-20)-平面，杂质浓度设置为大约5×1018cm-3。例如，p型基底层2的杂质浓度设置为大约5×1015cm-3。通过使用在半导体衬底中的这种p/p+衬底来形成反转型横向MOSFET。
在p型基底层2的表层部分中形成p+型基底接触区(在下文中简称为接触区)3。设置接触区3的杂质浓度高于p型基底层2的杂质浓度。例如，接触区3的杂质浓度设置为3×1020cm-3或更高的高浓度，并且接触区3的深度设置为0.4μm。该接触区3用来固定p型基底层2的电位。
在p型基底层2的表层部分中形成n+型源极区4和n+型漏极区5，以便与接触区3分离。形成这些区以便彼此分离。例如，n+型源极区4和n+型漏极区5设置为3×1020cm-3或更高的高浓度，并且深度设置为0.3μm。
在p型基底层2的表层部分之中被n+型源极区4和n+型漏极区5夹住的部分设置为沟道区，并且形成膜厚度例如为52nm的栅极氧化膜6，以便至少覆盖沟道区的表面。在该栅极氧化膜6与构成沟道区的p型基底层2的界面处形成用于由元素H或OH终止悬挂键的结构。
例如，在栅极氧化膜6的表面上对由通过掺杂n型杂质(例如，P(磷))提供的多晶硅构成的栅极7进行图案化。
此外，例如，形成由LTO构成的层间绝缘膜8，以便覆盖栅极7和栅极氧化膜6的剩余部分。在层间绝缘膜8和栅极氧化膜6中形成连接到接触区3、n+型源极区4和n+型漏极区5的接触孔9a到9c，并且在层间绝缘膜8中形成连接到栅极7的接触孔9d。
布置用于电位固定的电连接到接触区3的基底电极10、电连接到n+型源极区4的源极电极11、电连接到n+型漏极区5的漏极电极12和电连接到栅极7的栅极电极13分别穿过接触孔9a到9d，从而构成反转型横向MOSFET。
在这样构成的反转型横向MOSFET中，在p型基底层2的表层部分中形成的沟道区设置为电流通路，并且电流在电流通路的上下游中布置的n+型源极区4和n+型漏极区5之间流动。通过控制加到栅极7上的电压控制流到沟道区的电流，从而可以控制在n+型源极区4与n+型漏极区5之间流动的电流。
接着，使用图2和3说明在图1中所示的反转型横向MOSFET的制造方法。
首先，如图2A所示，制备通过由p+型和p型基底层2的衬底1形成的p/p+衬底构成的半导体衬底。如图2B所示，例如，然后在该半导体衬底中形成LTO20作为薄膜，具体地，在p型基底层2的表面上。通过光刻工艺在接触区3的形成预定区(forming schedule area)上对LTO20进行开口。然后，例如，注入Al(铝)离子作为p型杂质。
接着，在除去LTO20之后，例如，再次形成LTO21作为薄膜，如图2C所示。通过光刻工艺在n+型源极区4和n+型漏极区5的形成预定区上对LTO21进行开口。然后，例如，注入P(磷)离子作为n型杂质。
其后，在除去LTO21之后，例如，在1600℃下执行30分钟的激活退火，从而激活所注入的p型杂质和n型杂质。因此，形成接触区3、n+型源极区4和n+型漏极区5。
随后，执行栅极氧化膜形成工艺，并且形成栅极氧化膜6，如图3A所示。具体地，使用潮湿气氛，通过使用火成(pyrogenic)方法的栅极氧化形成栅极氧化膜6。此时，如图4所示，执行栅极氧化膜形成工艺的气氛和温度控制。
即，氮(N2)气氛的温度以10℃/min的温度梯度从室温升高到1080℃。当温度达到1080℃时，气氛设置为湿(H2O)气氛，并且该温度保持80分钟。因此，例如，形成膜厚度为52nm的栅极氧化膜6。其后，在维持潮湿气氛时，温度以10℃/min的速度降低。此时，维持潮湿气氛，直至温度降低到600℃或更低。该温度不局限于600℃，而是也可以设置为800℃或更低作为终止解吸附温度或更低，优选700℃或更低。
因此，在栅极氧化膜形成工艺的温度下降时间维持潮湿气氛。因此，在该栅极氧化膜6与构成沟道区的p型基底层2的界面处形成用于由元素H或OH终止悬挂键的结构。图5典型地示出了其状态。如该图所示，例如，达到了其中H或OH进入在p型基底层2的表面上形成的栅极氧化膜6的状态。
其后，如图3B所示，在600℃的温度下，将通过在栅极氧化膜6的表面上掺杂n型杂质而提供的多晶硅层形成为一薄膜。其后，通过使用未示出的光阻剂进行图案化来形成栅极7。
此外，如图3C所示，例如，在420℃下形成通过LTO构造的层间绝缘膜8，并进行图案化。因此，在层间绝缘膜8和栅极氧化膜6中形成连接到接触区3、n+型源极区4和n+型漏极区5的接触孔9a到9c，并且在层间绝缘膜8中形成连接到栅极7的接触孔9d。
然后形成Ni(镍)膜，以便掩埋接触孔9a到9d的内部，然后进行图案化，从而形成各种电极10到13。此时，因为如上所述接触区3、n+型源极区4和n+型漏极区5设置为高浓度，所以这些区与各种电极10到13欧姆接触，而不用执行热处理工艺等。因此，完成图1所示的反转型横向MOSFET。
在以上说明的反转型横向MOSFET的制造方法中，如上所述，温度降低直至终止解吸附温度或更低，同时在栅极氧化膜形成工艺的温度下降时间维持潮湿气氛。因此，可以由H或OH元素终止在栅极氧化膜6与构成沟道区的p型基底层2的界面处的悬挂键。因此，能够形成具有高沟道迁移率的反转型横向MOSFET。
此外，在栅极氧化膜形成工艺之后执行层间绝缘膜8的形成工艺和各种电极10到13的形成工艺。然而，全部工艺的温度设置为小于H或OH的终止解吸附温度。因此，能够防止由这些工艺造成从栅极氧化膜6与构成沟道区的p型基底层2的界面的悬挂键解吸附H或OH。因此，可以防止沟道迁移率降低。
(第二实施例)
说明本发明第二实施例。在本实施例中，本发明的一个实施例也应用于反转型横向MOSFET。然而，该实施例与第一实施例的不同在于部分改变了反转型横向MOSFET的制造方法。在本实施例中的反转型横向MOSFET的结构等与第一实施例中的相似。接着说明该实施例的反转型横向MOSFET。然而，说明将仅仅针对与第一实施例的不同点作出，并省略与第一实施例类似的部分。
通过向在第一实施例中的图2和3所示的反转型横向MOSFET的制造方法中增加图6所示的制造工艺来制造本实施例的反转型横向MOSFET。
即，在分别执行图2A到2C和图3A和3B所示的工艺之后，进行图6所示的工艺。此后，执行图3C所示的工艺。因此，制造其结构类似于第一实施例中的结构的反转型横向MOSFET。
具体地，在图6所示的工艺中执行对在图3B所示工艺中形成的栅极7表面的修整氧化。例如，在850℃下，在潮湿气氛内执行120分钟的氧化(湿氧化)。在栅极7的表面上形成氧化膜7a，并且使栅极7的的表面成圆形。
此时，如图7所示，执行湿氧化的气氛和温度控制。
即，氮(N2)气氛的温度以10℃/min的温度梯度从室温升高到600℃(小于终止解吸附温度)。当温度达到600℃时，建立湿(H2O)气氛，并且温度以相同的温度梯度升高至850℃。当温度达到850℃时，该温度保持120分钟，从而在栅极7的表面上形成氧化膜7a。其后，温度以10℃/min的速度降低，同时按照原样维持潮湿气氛。此时，维持潮湿气氛，直至温度降低到600℃。当温度达到600℃时，再次由潮湿气氛回到氮气氛，并且温度降低至室温。该潮湿气氛的开始和停止温度不局限于600℃，而是也可以设置为800℃或更低作为终止解吸附温度或更低，优选700℃或更低。
因此，当在栅极7的修整氧化中达到终止解吸附温度或更高时保持潮湿气氛。因此，能够防止从栅极氧化膜6与构成沟道区的p型基底层2的界面的悬挂键解吸附H或OH。
因此，当在如在本实施例中的栅极氧化膜形成工艺之后在高温下热处理时，当达到终止解吸附温度或更高时建立潮湿气氛。因此，可以改善沟道迁移率。
此外，在栅极氧化膜被栅极7覆盖的状态下执行这种修整氧化。因此，栅极7起帽盖层的作用。因此，当在H或OH引起的悬挂键的终止领先于解吸附的状态下执行退火工艺时，可以由H或OH终止悬挂键，同时由帽盖层进一步防止H或OH的解吸附。因此，存在沟道迁移率进一步提高的较高的可能性。尤其是，在多晶硅情况下，在潮湿气氛中通过氧化反应产生氢，并且有助于悬挂键终止。因此，存在沟道迁移率进一步提高的较高的可能性。
(第三实施例)
说明本发明的第三实施例。在本实施例中，本发明的一个实施例也应用于反转型横向MOSFET。然而，该实施例与第一或第二实施例的不同在于部分改变了反转型横向MOSFET的制造方法。在本实施例中的反转型横向MOSFET的结构等与第一或第二实施例中的结构相似。接着将说明本实施例的反转型横向MOSFET。然而，将仅仅说明与第一或第二实施例的不同点，并省略与第一或第二实施例类似的部分的说明。
通过将在上述图2到3(以及图6)所示的反转型横向MOSFET的制造方法之中的图3C所示的层间绝缘膜8的形成工艺改为图8A和8B所示的工艺来制造本实施例的反转型横向MOSFET。
即，在分别执行图2A到2C以及图3A和3B所示的工艺之后(或者，在进一步执行图6所示的工艺之后)，执行图8A和8B所示的工艺而不是图3C所示的工艺。因此，制造其结构类似于第一和第二实施例中的每一个的结构的反转型横向MOSFET。
具体地，在图8A所示的工艺中，形成层间绝缘膜8作为在图3B所示的工艺中形成的栅极7和栅极氧化膜6的表面(或者在图6所示工艺中形成的氧化膜7a和栅极氧化膜6的表面)上的薄膜。其后，在层间绝缘膜8和栅极氧化膜6中形成接触孔9a到9d，如图8B所示。
此时在图8A所示工艺中通过例如等离子体CVD在420℃下形成PSG作为薄膜。其后，例如，在950℃下，在潮湿气氛内执行回流，从而形成层间绝缘膜8。此时，如图9所示，执行湿氧化的气氛和温度控制。
即，氮(N2)气氛的温度以10℃/min的温度梯度从室温升高到600℃(小于终止解吸附温度)。当温度达到600℃时，建立湿(H2O)气氛，并且温度以相同的温度梯度升高至950℃。当温度达到950℃时，通过将该温度保持10分钟执行回流工艺。其后，当维持潮湿气氛时，温度以10℃/min的温度梯度降低。此时，维持潮湿气氛，直至温度降低到600℃。当温度达到600℃时，再次由潮湿气氛回到氮气氛，并且温度降低至室温。该潮湿气氛的开始和停止温度不局限于600℃，而是也可以设置为800℃或更低作为终止解吸附温度或更低，优选700℃或更低。此外，也可以建立氢气氛代替潮湿气氛，作为另一个方法。在这种情况下，氮(N2)气氛的温度以10℃/min的温度梯度从室温升高到600℃(小于终止解吸附温度)。然后当温度达到600℃时，建立氢气氛，并且温度以相同的温度梯度升高至950℃。当温度达到950℃时，通过将该温度保持10分钟执行回流工艺。其后，当维持氢气氛时，温度以10℃/min的梯度下降。此时，维持氢气氛，直至温度降低到600℃。当温度达到600℃时，再次由氢气氛回到氮气氛，并且温度降低至室温。该氢退火的开始和停止温度不局限于600℃，而是也可以设置为800℃或更低作为终止解吸附温度或更低，优选700℃或更低。
因此，当在层间绝缘膜的回流工艺中达到终止解吸附温度或更高时，维持潮湿气氛或氢气氛。因此，能够防止从栅极氧化膜6与构成沟道区的p型基底层2的界面的悬挂键解吸附H或OH。
因此，当在如在本实施例中的栅极氧化膜形成工艺之后在高温下热处理时，当达到终止解吸附温度或更高时也建立潮湿气氛或氢气氛。因此，可以改善沟道迁移率。
此外，在栅极氧化膜6被栅极7的多个膜覆盖的状态下执行这种回流工艺。因此，栅极7等的多个膜起帽盖层的作用。因此，当在H或OH引起的悬挂键的终止领先于解吸附的状态下执行退火工艺时，可以由H或OH终止悬挂键，同时由帽盖层进一步防止H或OH的解吸附。因此，可以进一步提高沟道迁移率。
(第四实施例)
将说明本发明的第四实施例。在本实施例中，本发明的一个实施例应用于累积型横向MOSFET。图10示出了累积型横向MOSFET的剖面结构。图11到13示出了图10所示的累积型横向MOSFET的制造工艺。参考这些图说明本实施例的累积型横向MOSFET的结构和制造方法。
如图10所示，在其中一个表面作为主表面的由SiC构成的n+型衬底31中形成累积型横向MOSFET。例如，通过4H-SiC构成n+型衬底31，并且主表面设置为平面a，即，(11-20)-平面，杂质浓度设置为大约5×1018cm-3。
在该衬底31的主表面上形成通过SiC外延生长构成的n型漂移层32。例如，n型漂移层32的杂质浓度设置为大约1×1016cm-3，厚度为10μm。
在n型漂移层32的表层部分中形成p型基底层33。例如，该p型基底层33的杂质浓度设置为大约1×1019cm-3和深度为0.7μm。
在p型基底层33上形成用于构成沟道区外延生长的n型沟道层(在下文中称为沟道外延层)34。例如，沟道外延层34的浓度设置为大约1×1016cm-3，膜厚度(深度)为0.3μm。
形成p+型接触区35，以便穿过该沟道外延层34并且到达p型基底层33。例如，该接触区35设置为3×1020cm-3或更高的高浓度，深度为0.4μm。
在穿过沟道外延层34的两侧形成n+型源极区36和n+型漏极区37，以便与该接触区35分离。形成这些区36和37以便彼此分离。例如，n+型源极区36和n+型漏极区37设置为3×1020cm-3或更高的高浓度，并且深度为0.3μm。
此外，在外延层34的表层部分之中被n+型源极区36和n+型漏极区37夹住的部分设置为沟道区，并且形成膜厚度例如为38nm的栅极氧化膜38，以便至少覆盖沟道区的表面。在该栅极氧化膜38与构成沟道区的外延层34的界面处形成用于由元素H或OH终止悬挂键的结构。
例如，在栅极氧化膜38的表面上对由通过掺杂n型杂质(例如，P(磷))形成的多晶硅构成的栅极39进行图案化。
此外，形成例如由LTO构成的层间绝缘膜40，以便覆盖栅极39和栅极氧化膜38的剩余部分。在这些层间绝缘膜40和栅极氧化膜38中形成连接到接触区35、n+型源极区36和n+型漏极区37的接触孔41a到41c。在层间绝缘膜40中形成连接到栅极39的接触孔41d。
布置用于电位固定的电连接到接触区35的基底电极42、电连接到n+型源极区36的源极电极43、电连接到n+型漏极区37的漏极电极44和电连接到栅极39的栅极电极45分别穿过接触孔41a到41d，从而构成累积型横向MOSFET。
在按照这种方式构成的累积型横向MOSFET中，在沟道外延层34，即，沟道区设置为电流通路，并且电流在电流通路的上下游中布置的n+型源极区36和n+型漏极区37之间流动。然后，通过控制加到栅极39上的电压控制在沟道区中形成的耗尽层的宽度，并且控制流到该耗尽层的电流，从而可以控制在n+型源极区36与n+型漏极区37之间流动的电流。
接着将使用图11到13说明图10所示的累积型横向MOSFET的制造方法。
首先，如图11A所示，制备n+型衬底31。如图11B所示，在衬底31的主表面上外延生长n型漂移层32，由此n型漂移层32具有大约1×1016cm-3的杂质浓度和10μm的厚度。
其后，如图11C所示，Al离子作为p型杂质注入到n型漂移层32的表层部分中。此后，在1600℃下执行30分钟的激活退火。由此，例如，形成杂质浓度大约为1×1019cm-3和深度为0.7μm的p型基底层33。如图11D所示，例如，在该p型基底层33上外延生长具有大约1×1016cm-3的浓度和0.3μm膜厚度(深度)的沟道外延层34。
接着，如图12A所示，例如，形成LTO50作为薄膜，然后通过光刻工艺在接触区35的形成预定区中对LTO50进行开口。然后用LTO50作为掩膜注入Al离子。
此外，在除去LTO50之后，例如，如图12B所示再次形成LTO51作为薄膜，并且通过光刻工艺在n+型源极区36和n+型漏极区37的形成预定区上对LTO51进行开口。而后，例如，注入P(磷)离子作为n型杂质。
其后，在除去LTO51之后，例如，在1600℃下执行30分钟的激活退火，从而激活注入的p型杂质和n型杂质。因此，形成接触区35、n+型源极区36和n+型漏极区37。
随后，执行栅极氧化膜形成工艺，并且形成栅极氧化膜38，如图12C所示。具体地，使用潮湿气氛，通过使用火成方法的栅极氧化形成栅极氧化膜38。此时，如第一实施例中的图4所示，执行栅极氧化膜形成工艺的气氛和温度控制。然而，将保持1080℃温度的时间设置为60分钟，并且在温度下降时间从潮湿气氛到氮气氛的转换温度设置为700℃。
即，氮(N2)气氛的温度以10℃/min的温度梯度从室温升高到1080℃。当温度达到1080℃时，气氛设置为湿(H2O)气氛，并且将该温度保持60分钟。由此，例如，形成膜厚度为38nm的栅极氧化膜38。其后，当维持潮湿气氛时，温度以10℃/min的梯度降低。此时，维持潮湿气氛，直至温度降低到700℃或更低。
因此，在栅极氧化膜形成工艺的温度下降时间维持潮湿气氛。由此，在该栅极氧化膜38与构成沟道区的外延层34的界面处形成用于由H或OH元素终止悬挂键的结构。
此后，如图13A所示，在600℃的温度下将通过在栅极氧化膜38的表面上掺杂n型杂质提供的多晶硅层形成为薄膜，然后通过使用未示出的光阻剂进行图案化，从而形成栅极39。
此外，如图13B所示，执行对栅极39表面的修整氧化。例如，在850℃下，在潮湿气氛内执行120分钟的氧化(湿氧化)，并且在栅极39的表面上形成氧化膜39a，并且使栅极39的表面成圆形。
此时，如第二实施例中的图7所示，执行湿氧化的气氛和温度控制，并且当达到终止解吸附温度或更高时维持潮湿气氛。因此，能够防止从栅极氧化膜38与沟道外延层34的界面的悬挂键解吸附H或OH。
随后，如图13C所示形成层间绝缘膜40。例如，在420℃下通过等离子体CVD形成BPSG作为薄膜。其后，例如，在950℃下，在潮湿气氛内执行10分钟的回流，从而形成层间绝缘膜40。此时，如第三实施方式中的图9所示，执行此时的湿氧化的气氛和温度控制，并且当在层间绝缘膜40的回流工艺中达到终止解吸附温度或更高时维持潮湿气氛。因此，能够防止从栅极氧化膜38和沟道外延层34的界面的悬挂键解吸附H或OH。
而后，对层间绝缘膜40进行图案化。由此，在该层间绝缘膜40和栅极氧化膜38中形成连接到接触区35、n+型源极区36和n+型漏极区37的接触孔41a到41c。在层间绝缘膜40中形成连接到栅极39的接触孔41d。
然后形成Ni膜，以便掩埋接触孔41a到41d的内部，然后进行图案化，从而形成各种电极42到45。此时，因为如上所述接触区35、n+型源极区36和n+型漏极区37设置为高浓度，所以这些区与各种电极42到45欧姆接触，而不用执行热处理工艺等。由此，完成图10所示的累积型横向MOSFET。
在以上说明的累积型横向MOSFET的制造方法中，如上所述，温度降低直至终止解吸附温度或更低，同时在栅极氧化膜形成工艺的温度下降时间维持潮湿气氛。因此，能够由H或OH元素终止栅极氧化膜38与沟道外延层34界面的悬挂键。由此，能够设置具有高沟道迁移率的累积型横向MOSFET。
此外，当在栅极39的修整氧化中达到终止解吸附温度或更高时维持潮湿气氛。因此，能够防止从栅极氧化膜38和沟道外延层34的界面的悬挂键解吸附H或OH。
此外，当在层间绝缘膜40的回流工艺中达到终止解吸附温度或更高时维持潮湿气氛。因此，能够防止从栅极氧化膜38和沟道外延层34的界面的悬挂键解吸附H或OH。
因此，当如在本实施例中在栅极氧化膜形成工艺之后在高温下进行热处理时，当达到终止解吸附温度或更高时也建立潮湿气氛。因此，可以改善沟道迁移率。
(第五实施例)
将说明本发明的第五实施例。在本实施例中，本发明的一个实施例应用于平面型MOSFET。图14示出了平面型MOSFET的剖面结构。图15到19示出了图14所示的平面型MOSFET的制造工艺。参考这些图说明本实施例的平面型MOSFET的结构和制造方法。
如图14所示，在由SiC构成的n+型衬底61中形成平面型MOSFET，其中该衬底的一个表面作为主表面。例如，通过4H-SiC构成n+型衬底61，并且主表面被设置为平面a，即，(11-20)-平面，该衬底61具有大约5×1018cm-3的杂质浓度。
在衬底61的主表面上形成通过SiC外延生长构成的n型漂移层62。例如，n型漂移层62的杂质浓度被设置为大约1×1016cm-3，厚度为10μm。
形成多个p型基底区63，以便在n型漂移层62的表层部分中以预定间隔彼此间隔开。例如，该p型基底区63的杂质浓度被设置为大约1×1019cm-3和深度为0.7μm。
此外，在p型基底区63上形成用于构成沟道区外延生长的n型沟道层(在下文中称为沟道外延层)64。例如，沟道外延层64的浓度被设置为大约1×1016cm-3，膜厚度(深度)为0.3μm。
形成p+型接触区65，以便穿过该沟道外延层64并且到达p型基底区63。例如，该接触区65被设置为3×1020cm-3或更高的高浓度，深度为0.4μm。
此外，在该接触区65里面穿过沟道外延层64在其两侧形成n+型源极区66、67。形成这些n+型源极区66、67，以便彼此分离。例如，这些n+型源极区66、67被设置为3×1020cm-3或更高的高浓度，并且深度为0.3μm。
此外，在外延层64的表层部分之中位于p型基底区63上的部分设置为沟道区，并且形成膜厚度例如为38nm的栅极氧化膜68，以便至少覆盖沟道区的表面。在该栅极氧化膜68与构成沟道区的沟道外延层64的界面处形成用于由H或OH元素终止悬挂键的结构。
例如，在栅极氧化膜68的表面上对由通过掺杂n型杂质(例如，P(磷))形成的多晶硅构成的栅极69进行图案化。
此外，例如，形成由LTO构成的层间绝缘膜70，以便覆盖栅极69和栅极氧化膜68的剩余部分。在该层间绝缘膜70和栅极氧化膜68中形成连接到接触区65和n+型源极区66、67的接触孔71、连接到栅极69的未示出的接触孔等。由电连接到接触区65和n+型源极区66、67的接触部分72a以及用Al构成的布线电极72b构成的源极电极72被布置为穿过接触孔71。
另一方面，在衬底61的背面上形成浓度高于衬底61中的浓度的n+型漏极接触区73。例如，在该漏极接触区73中形成由Ni构成的漏极电极74作为背面电极。通过这种结构构成平面型MOSFET。
在按照这种方式构成的平面型MOSFET中，沟道外延层64，即，沟道区被设置为电流通路，并且电流在电流通路的上下游中布置的n+型源极区66、67和漏极接触区73之间流动。通过控制加到栅极69上的电压控制在沟道区中形成的耗尽层的宽度，并且控制流到该耗尽层的电流。由此，可以控制在n+型源极区66、67与漏极接触区73之间流动的电流。
接着，将使用图15到19说明图14所示的平面型MOSFET的制造方法。
首先，如图15A所示制备n+型衬底61。然后，如图15B所示，在衬底61的主表面上外延生长n型漂移层62，由此n型漂移层62的杂质浓度大约为1×1016cm-3和厚度为10μm。
其后，例如，如图15C所示形成LTO80作为薄膜，然后通过光刻工艺在p型基底区63的形成预定区上对LTO80进行开口。然后，用LTO80作为掩模将Al离子作为p型杂质注入到n型漂移层62的表层部分中。其后，如图15D所示除去LTO80，在1600℃下执行30分钟的激活退火。由此，例如，形成具有大约1×1019cm-3的杂质浓度和0.7μm深度的p型基底区63。
随后，如图16A中所示，例如，在该p型基底区63上外延生长具有大约1×1016cm-3的浓度和0.3μm膜厚度(深度)的沟道外延层64。
接着，例如，形成LTO81作为薄膜，然后通过光刻工艺在接触区65的形成预定区中对LTO81进行开口。然后用LTO81作为掩模注入Al离子。
此外，在除去LTO81之后，例如，如图16C所示，形成LTO82作为薄膜，并且保护衬底表面。其后，从衬底61的背面注入P离子。
此外，在除去LTO82之后，例如，如图17A所示形成LTO83作为薄膜，并且通过光刻工艺在n+型源极区66、67的形成预定区上对LTO83进行开口。然后，例如，注入P离子作为n型杂质。
其后，如图17B所示除去LTO83。其后，例如，在1600℃下执行30分钟的激活退火，从而激活注入的p型杂质和n型杂质。由此，形成接触区65与n+型源极区66、67。
随后，如图17C所示，通过执行栅极氧化膜形成工艺形成栅极氧化膜68。具体地，使用潮湿气氛，通过使用火成方法的栅极氧化形成栅极氧化膜68。此时，如第一实施例中的图4所示，执行栅极氧化膜形成工艺的气氛和温度控制。然而，保持1080℃温度的时间设置为60分钟，并且在温度下降时间从潮湿气氛到氮气氛的转换温度设置为700℃。
即，氮(N2)气氛的温度以10℃/min的温度梯度从室温升高到1080℃。当温度达到1080℃时，气氛设置为湿(H2O)气氛，并且该温度保持60分钟。由此，例如，形成膜厚度为38nm的栅极氧化膜68。其后，温度以10℃/min的梯度降低，同时维持潮湿气氛。此时，维持潮湿气氛，直至温度降低到700℃或更低。
因此，在栅极氧化膜形成工艺的温度下降时间维持潮湿气氛。由此，在该栅极氧化膜68与构成沟道区的沟道外延层64的界面处形成用于由H或OH元素终止悬挂键的结构。
此后，如图18A所示，在600℃的温度下形成通过在栅极氧化膜68的表面上掺杂n型杂质提供的多晶硅层作为薄膜，然后通过使用未示出的光阻剂进行图案化，从而形成栅极69。
此外，如图18B所示，执行栅极69表面的修整氧化。例如，在850℃下在潮湿气氛内执行120分钟的氧化(湿氧化)，从而在栅极69的表面上形成氧化膜69a，并且使栅极69的表面成圆形。
此时，如第二实施例中的图7所示执行湿氧化的气氛和温度控制。当达到终止解吸附温度或更高时维持潮湿气氛。然而，在温度上升时间从氮气氛到潮湿气氛的转换温度和在温度下降时间从潮湿气氛到氮气氛的转换温度设置为700℃。由此，能够防止从栅极氧化膜68和沟道外延层64的界面的悬挂键解吸附H或OH。
随后，如图18C所示形成层间绝缘膜70。例如，在420℃下通过等离子体CVD形成BPSG作为薄膜。其后，例如，在950℃下，在潮湿气氛内执行10分钟的回流，从而形成层间绝缘膜70。此时，如第三实施例中的图9所示执行湿氧化的气氛和温度控制。当在层间绝缘膜70的回流工艺中达到终止解吸附温度或更高时维持潮湿气氛。然而，在温度上升时间从氮气氛到潮湿气氛的转换温度和在温度下降时间从潮湿气氛到氮气氛的转换温度设置为700℃。由此，能够防止从栅极氧化膜68和沟道外延层64的界面的悬挂键解吸附H或OH。
其后，如图19A所示对层间绝缘膜70进行图案化。由此，在层间绝缘膜70和栅极氧化膜68中形成连接到接触区65和n+型源极区66、67的接触孔71。
如图19B所示，形成Ni膜，以便掩埋接触孔71的内部，然后进行图案化，从而形成多种源极电极72的接触部分72a。此外，如图19C所示，在衬底61的背面侧上形成使用Ni的漏极电极74，以便邻接漏极接触区73。
其后，在Ar气氛内执行700℃或更低的退火工艺，以便接触部分72a与漏极电极74建立欧姆接触。此时，因为如上所述接触区65和n+型源极区66、67被设置为高浓度，所以即使当不执行高温热处理工艺等时这些区也足够与多种电极72a欧姆接触。
然而，如果在氢气氛内执行退火工艺，则可以采用700℃或更高的热处理。例如，如果按照这种方式使用氢气氛，则也可以执行1000℃的退火工艺。由此，能够防止从栅极氧化膜68和沟道外延层64的界面的悬挂键解吸附H或OH，并且减小接触电阻。
最后，通过相对于层间绝缘膜70使用未示出的光阻剂形成连接到栅极69的未示出的接触孔。其后，通过Al形成布线电极72b，从而形成源极电极72并且完成图14所示的平面型MOSFET。
在以上说明的平面型MOSFET的制造方法中，如上所述，温度降低直至终止解吸附温度或更低，同时在栅极氧化膜形成工艺的温度度下降时间维持潮湿气氛。因此，能够由H或OH元素终止栅极氧化膜68与沟道外延层64的界面的悬挂键。由此，能够形成具有高沟道迁移率的平面型MOSFET。
此外，当在栅极69的修整氧化中达到终止解吸附温度或更高时维持潮湿气氛。因此，能够防止从栅极氧化膜68和沟道外延层64的界面的悬挂键解吸附H或OH。
此外，当在层间绝缘膜70的回流工艺中达到终止解吸附温度或更高时维持潮湿气氛。因此，能够防止从栅极氧化膜68和沟道外延层64的界面的悬挂键解吸附H或OH。
因此，当如在本实施例中在栅极氧化膜形成工艺之后在高温下进行热处理时，当达到终止解吸附温度或更高时建立潮湿气氛。因此，可以改善沟道迁移率。
(第六实施例)
将说明本发明的第六实施例。在本实施例中，改变第一实施例所示的反转型横向MOSFET的栅极绝缘膜的结构。图20示出了本实施例的反转型横向MOSFET的剖面结构。图21和22示出了图20所示的反转型横向MOSFET的制造工艺。参考这些图说明本实施例的反转型横向MOSFET的结构和制造方法。
如图20所示，在本实施例中，通过由氧化硅膜6a、氮化硅膜6b和氧化硅膜6c的三层结构形成的ONO膜构成第一实施例所示的反转型横向MOSFET的栅极绝缘膜6。
接着，将使用图21到22说明图20所示的反转型横向MOSFET的制造方法。省略了对于在本制造方法中与第一实施例类似的部分的说明，仅说明与第一实施例不同的部分。
首先，如图21A所示，制备具有在p+型衬底1的主表面上形成的p型基底层2的p/p+型衬底。制备用于在p型基底层2的表层部分中形成接触区3、n+型源极区4和n+型漏极区5的结构。通过火成方法在1080℃下执行80分钟的湿氧化。其后，当温度降低并且达到700℃时，从潮湿气氛转换到氮气氛。由此，形成氧化膜厚度为大约52nm的氧化硅氧化膜6a。
随后，如图21B所示，通过使用LP-CVD装置在氧化硅氧化膜6a的表面上形成氮化硅膜6b，由此氮化硅膜6b具有大约15nm的膜厚度。此时，膜形成温度被设置为800℃。通过将膜形成温度设置为800℃或更低能够不产生终止元素的解吸附。
随后，如图21C所示，通过950℃的湿氧化来氧化氮化硅膜6b的表面，并且形成具有大约7nm膜厚度的氧化硅氧化膜(上部氧化膜)。此时，设置湿氧化，使得从700℃开始建立潮湿气氛并升高温度，并且在温度下降时间也维持潮湿气氛，直至温度达到700℃。通过将膜形成温度设置为700℃或更高能够不产生终止元素的解吸附。尤其是，在本工艺的情况下，获得帽盖效应，并且除该帽盖效应之外还通过氮化硅膜6b的氧化反应产生产生氢。因此，改善了MOS界面的悬挂键的终止效果，并且可以得到提高沟道迁移率的效果。
其后，如图22A所示，在执行用于在氧化硅膜6c的表面上形成栅极氧化膜7的工艺之后，在420℃下通过形成LTO作为薄膜来形成层间绝缘膜8。其后，如图22B所示，通过形成连接到接触区3、n+型源极区4和n+型漏极区5等的接触孔9a到9c的工艺进一步形成基底电极10、源极电极11、漏极电极12和栅极电极13。由此，完成本实施例的反转型横向MOSFET。
由此，也可以建立用于通过ONO膜构成栅极绝缘膜6的反转型横向MOSFET。这里，在栅极绝缘膜6之中被氧化硅膜6a、6c夹住的绝缘膜设置为氮化硅膜6b。然而，另外，也可以插入HfO2、HfSiON、HfAlO、Al2O3、Ta2O5等高介质膜。在这种情况下，可以根据氮化硅膜6b的情况适当地改变通过氧化高介质膜的表面形成的上部氧化膜的氧化温度。
(其它实施例)
(1)在上述实施例中，已经针对通过湿氧化形成栅极氧化膜6、38、68的情况作出了说明。然而，如果想要在栅极氧化膜形成工艺期间通过元素H或OH终止栅极氧化膜6、38、68与p型基底层2和沟道外延层34、64的界面的悬挂键，则至少在栅极氧化膜形成工艺的温度下降时间维持潮湿气氛或氢气氛。
因此，也可以通过除湿氧化以外的另一种技术形成栅极氧化膜6、38、68，并且可以仅在温度下降时间转换到潮湿气氛，并且也可以在温度下降时间通过H或OH终止SiC与栅极氧化膜6、38、68的界面的悬挂键。
例如，通过干气氛、N2O气氛、NO气氛、臭氧气氛、H2O基团气氛等进行氧化，或通过CVD等淀积LTO、TEOS、HTO等形成栅极氧化膜。在随后的温度下降时间，通过将H2O引入形成栅极氧化膜的室中转换到潮湿气氛，并且温度降低至终止解吸附温度或更低。
这里，已经针对通过氧化膜构成栅极绝缘膜的情况作出说明。然而，当使用该技术时，也可以通过别的种类的绝缘膜构成栅极绝缘膜。例如，利用HfO2、HfSiON、HfAlO、Al2O3、Ta2O5、Si3N4等。
(2)在上述实施例中的每一个中，示出了在栅极氧化膜形成工艺的温度下降时间建立潮湿气氛的情况。然而，通过在栅极氧化膜形成工艺之后使用潮湿气氛或氢气氛也可以进行用于改善特性的退火工艺。
例如，在如下进行第一实施例的图3A所示的工艺之后，接着执行使用潮湿气氛的退火工艺。图23示意性地示出了使用潮湿气氛的退火工艺的气氛和温度控制。
首先，例如，通过使用例如CVD装置等在800℃下引入N2O和SiH4气体形成HTO作为薄膜，并且形成栅极氧化膜6。其后，执行使用潮湿气氛的退火工艺。
即，氮(N2)气氛的温度以10℃/min的温度梯度从室温升高到1080℃。当温度达到1080℃时，建立湿(H2O)气氛，并且通过保持该温度10分钟执行退火工艺。其后，温度以10℃/min的梯度降低，同时维持潮湿气氛。此时，维持潮湿气氛，直至温度降低到600℃或更低。
由此，在栅极氧化膜形成工艺之后执行退火工艺，并且在退火工艺的温度下降时间维持潮湿气氛。由此，可以由H或OH元素终止栅极氧化膜6与构成沟道区的p型基底层2的界面的悬挂键。
通过这种方式也可以得到与上述实施例中的每一个类似的效果。如果在栅极氧化膜形成工艺之后执行退火工艺，则通过除如上所述湿氧化以外的技术也可以形成栅极氧化膜，并且通过代替氧化膜的另一种类的绝缘膜也可以形成栅极绝缘膜。
出于进一步改善特性的目的，在通过潮湿气氛形成栅极氧化膜6、38、68之后执行这种退火工艺也是有效的。
这里，在栅极氧化膜形成工艺以后紧接着执行退火工艺，即，在栅极形成工艺以前，但是也可以在栅极形成工艺之后、在层间绝缘膜形成工艺之后等进行。根据这种结构，栅极6、38、68和层间绝缘膜8、40、70起帽盖层的作用。因此，可以进一步改善栅极氧化膜6、38、68与SiC界面的特性。
(3)同样地，在栅极氧化膜形成工艺的温度下降时间，在温度降低至600℃的时段期间，始终建立潮湿气氛。然而，在至少包括终止解吸附温度的范围的温度区中连续地维持潮湿气氛是足够的。
例如，在如第一实施例中的图3A的工艺中可以执行如图24所示的气氛和温度控制。
即，氮气氛的温度以10℃/min的温度梯度从室温升高到1300℃。接着，当温度达到1300℃时，在N2O气氛(N2稀释物)中执行80分钟的氧化，并且形成栅极氧化膜6。接着，恢复氮气氛，并且温度以10℃/min的温度梯度降低。当温度达到1000℃时，转换到潮湿气氛。温度以10℃/min的梯度降低，同时维持潮湿气氛，直至温度下降到600℃或更低。其后，当温度变为600℃时，再次恢复为氮气氛，并且温度降低至室温。
由此，如果在栅极氧化膜形成工艺的温度下降时间，在至少包含终止解吸附温度的温度区中维持潮湿气氛，则可以由H或OH元素终止栅极氧化膜6与构成沟道区的p型基底层2的界面的悬挂键。
当按照这种方式使用N2O气氛时，也可以由除H或OH之外的N终止栅极氧化膜6与构成沟道区的p型基底层2的界面的悬挂键。由此，可以进一步减小界面态密度，并且可以进一步改善沟道迁移率。此外，当通过使用NO气氛而不限定气氛为N2O气氛时，也可以采用类似的成分并且也可以改善沟道迁移率。
(4)在上述实施例中的每一个中，通过火成方法形成潮湿气氛，但是也可以通过煮沸H2O的气泡法形成。
(5)在上述第二到第五实施例中，说明了在潮湿气氛或氢气氛中，在栅极氧化膜形成工艺的温度下降时间建立潮湿气氛的技术组合，以及执行退火工艺、回流工艺等的技术。然而，这些技术的组合不是必不可少的，并且通过独立地使用技术中的每一个也可以得到上述效果。
(6)在上述实施例中，使用4H-SiC的晶面a，即，(11-20)-平面，但是也可以使用其它晶面，并且也可以使用其它晶体结构。
(7)在上述实施例中，反转型横向MOSFET、累积型横向MOSFET和平面型MOSFET已经作为MOS结构的半导体器件的例子进行了说明。然而，这些MOSFET仅仅示出了MOS结构的半导体器件的一个例子。例如，本发明也可以应用于MOS结构的IGBT，并且也可以应用于沟槽栅极型MOSFET。总之，本发明也可以应用于任何MOS结构的半导体器件。
(8)在上述实施例中的每一个中，潮湿气氛或氢气氛不一定设置为100％，而是也可以用另一种气体稀释。
(9)当示出晶体的方向角时，杠(-)最初应当附着到预定的所希望的数字上，但是存在以个人计算机应用为基础的表达式的限制。因此，在本说明书中，杠附着在预定的所希望的数字之前。
上述公开具有以下方面。
根据本公开的第一方面，具有MOS结构的碳化硅半导体器件包括：由碳化硅制成的衬底；用于提供电流通路的沟道区，其中所述沟道区由碳化硅制成并且布置在所述衬底中；布置在电流通路上游侧的第一杂质区；布置在电流通路下游侧的第二杂质区；布置在沟道区表面上的栅极绝缘膜；以及布置在栅极绝缘膜上的栅极。通过控制加到栅极上的电压，从而控制在第一杂质区与第二杂质区之间流动的电流通路中的电流，沟道区提供电流通路作为沟道。沟道区与栅极绝缘膜彼此之间具有界面。所述界面包含由氢原子或羟基终止的悬挂键。所述界面具有等于或大于2.6×1020cm-3的氢浓度。
上述器件的特征在于沟道区与栅极绝缘膜的界面的悬挂键由元素H或OH终止，并且界面的氢浓度被设置为2.6×1020cm-3或更高。由此，如果沟道区与栅极绝缘膜的界面的悬挂键由元素H或OH终止，并且所述界面处的氢浓度被设置为2.6×1020cm-3或更高的值，则能够形成具有高沟道迁移率的碳化硅半导体器件。
或者，所述界面可以包括由氮原子终止的另一种悬挂键。在这种情况下，除元素H或OH之外能够由氮元素终止沟道区与栅极绝缘膜的界面的悬挂键。由此，通过由氮元素终止沟道区与栅极绝缘膜的界面的悬挂键也可以进一步减小界面态密度，从而改善沟道迁移率。
或者，所述衬底可以具有由(11-20)-平面提供的主表面。在这种情况下，衬底的主表面被设置为(11-20)-平面。通过使用这种平面方向角减小相对于SiO2的晶格常数的失配。因此，不容易产生悬挂键，并且尤其可以得到具有高沟道迁移率的碳化硅半导体器件。
或者，终止悬挂键的氢原子可以具有解吸附量，其表示在介于800℃与900℃的范围内的最大峰值。在上述碳化硅半导体器件中，确认在800到900℃用于终止悬挂键的氢的解吸附量成为峰值。
根据本公开的第二方面，提供具有MOS结构的碳化硅半导体器件的制造方法。方法包括以下步骤：制备由碳化硅制成的衬底；在衬底上形成沟道区，其中所述沟道区由碳化硅制成，并且提供电流通路；在电流通路的上游侧形成第一杂质区；在电流通路的下游侧形成第二杂质区；在沟道区的表面上形成栅极绝缘膜；在栅极绝缘膜上形成栅极；以及加热和冷却衬底。通过控制加到栅极上的电压，从而控制在第一杂质区与第二杂质区之间流动的电流通路中的电流，沟道区提供电流通路作为沟道。在加热和冷却衬底的步骤中，在800℃与900℃之间的温度范围内在潮湿气氛或氢气氛中冷却衬底，以便由氢原子或羟基终止在栅极绝缘膜与沟道区之间的界面的悬挂键。
上述方法的特征在于包括热处理工艺，在热处理工艺中的温度下降时间，在800到900℃的温度区中连续地维持潮湿气氛或氢气氛，从而由元素H或OH终止栅极绝缘膜与沟道区的界面的悬挂键。由此，在热处理工艺中的温度下降时间，在作为终止解吸附温度的800到900℃的温度区连续地维持潮湿气氛或氢气氛，并且降低温度直到终止解吸附温度或更低。因此，能够由元素H或OH终止栅极绝缘膜与沟道区的界面的悬挂键。因此，能够形成具有高沟道迁移率的碳化硅半导体器件。
或者，进行加热和冷却衬底的步骤可以作为形成栅极绝缘膜的步骤的热处理执行。本方法的特征在于热处理工艺作为栅极绝缘膜形成工艺的热处理进行，并且在栅极绝缘膜形成工艺的温度下降时间，在800到900℃的温度区中连续地保持潮湿气氛或氢气氛。由此，例如，通过在栅极绝缘膜形成工艺的热处理的温度下降时间连续地维持潮湿气氛或氢气氛可以得到在权利要求5中示出的效果。
或者，在作为形成栅极绝缘膜的步骤的热处理的加热和冷却衬底的步骤中，可以在潮湿气氛或氢气氛中冷却衬底，直至温度等于或低于800℃。在这种情况下，在栅极绝缘膜形成工艺的温度下降时间以及800到900℃的温度区，优选连续地维持潮湿气氛或氢气氛，直至温度下降到800℃或更低。
此外，在作为形成栅极绝缘膜的步骤的热处理的加热和冷却衬底的步骤中，可以在潮湿气氛或氢气氛中冷却衬底，直至温度等于或低于700℃。在这种情况下，在栅极绝缘膜形成工艺的温度下降时间，更优选连续地维持潮湿气氛或氢气氛，直至温度下降到700℃或更低。
或者，在形成栅极绝缘膜的步骤中，可以通过在潮湿气氛中加热衬底到温度等于或高于800℃的湿氧化方法形成作为栅极绝缘膜的栅极氧化膜。本方法的特征在于通过在栅极绝缘膜形成工艺中在潮湿气氛内进行升高温度到800℃或更高的湿氧化形成栅极氧化膜作为栅极绝缘膜。由此，可以由通过在潮湿气氛内进行提高温度到800℃或更高的湿氧化形成的栅极氧化膜构成栅极绝缘膜。
或者，在形成栅极绝缘膜的步骤中，当冷却衬底时，可以维持用于执行湿氧化方法的潮湿气氛。在这种情况下，也可以通过维持用于在温度下降时间执行湿氧化的潮湿气氛得到上述效果。
或者，可以通过不同于在形成栅极绝缘膜的步骤中使用潮湿气氛的湿氧化方法的技术形成栅极绝缘膜。本方法的特征在于通过不同于在栅极绝缘膜形成工艺中使用潮湿气氛的湿氧化的技术形成栅极绝缘膜。由此，也可以通过不同于使用潮湿气氛的湿氧化的技术形成栅极绝缘膜。例如，通过干气氛、N2O气氛、NO气氛、臭氧气氛、H2O基团气氛、CVD等淀积LTO、TEOS、HTO等形成栅极氧化膜。也可以使用除HfO2、HfSiON、HfAlO、Al2O3、Ta2O5、Si3N4等以外的绝缘膜。
或者，在形成栅极绝缘膜的步骤中，可以通过用N2O气氛或NO气氛的氧化方法形成栅极氧化膜作为栅极绝缘膜。在这种情况下，如果由通过在N2O气氛或NO气氛内进行氧化的栅极氧化膜构成栅极绝缘膜，则也可以由除元素H或OH之外的氮元素终止沟道区与栅极绝缘膜的界面的悬挂键。由此，可以进一步减小界面态密度，并且可以改善沟道迁移率。
或者，在作为形成栅极绝缘膜的步骤的热处理的加热和冷却衬底的步骤中，当冷却衬底时，可以将介于800℃与900℃范围内的预定温度保持一段预定时间。该方法的特征在于在栅极绝缘膜形成工艺的温度下降时间，在800到900℃温度范围内的预定温度保持一段预定时间。由此，如果800到900℃温度区的预定温度保持一段预定时间，即，如果很长时间设置终止解吸附温度，则可以改善由于H和OH引起的悬挂键的终止效果。
或者，在作为形成栅极绝缘膜的步骤的热处理的加热和冷却衬底的步骤中，当冷却衬底时，可以将介于700℃与1000℃范围内的预定温度保持一段预定时间。在这种情况下，当在栅极绝缘膜形成工艺的温度下降时间，在700到1000℃温度范围内的预定温度保持一段预定时间时，也可以改善由于H和OH引起的悬挂键的终止效果。
或者，在形成栅极绝缘膜的步骤之后，可以执行加热和冷却衬底的步骤，作为用于改善在栅极绝缘膜与沟道区之间的界面的特性的退火工艺。该方法的特征在于在栅极绝缘膜形成工艺之后，执行热处理工艺，作为用于改善栅极绝缘膜与沟道区的界面的特性的退火工艺。由此，在栅极绝缘膜形成工艺之后，也可以执行热处理工艺，作为改善栅极绝缘膜与沟道区的界面的特性的退火工艺。在栅极绝缘膜形成工艺期间，这种退火工艺也可以与热处理一起执行，并且在栅极绝缘膜形成工艺期间也可以代替热处理执行。
或者，在形成栅极绝缘膜的步骤之后的作为退火工艺的加热和冷却衬底的步骤中，可以在800℃和900℃之间的温度范围内在潮湿气氛或氢气氛中冷却衬底。在这种情况下，至少在退火工艺的温度下降时间，在800到900℃的温度区中连续地维持潮湿气氛或氢气氛。
或者，在形成栅极绝缘膜的步骤之后的作为退火工艺的加热和冷却衬底的步骤中，可以在潮湿气氛或氢气氛中冷却衬底，直至温度等于或低于800℃。在这种情况下，最好连续地维持潮湿气氛或氢气氛直至温度下降到800℃或更低。
或者，在形成栅极绝缘膜的步骤之后的作为退火工艺的加热和冷却衬底的步骤中，可以在700℃和1000℃之间的温度范围内在潮湿气氛或氢气氛中冷却衬底。在这种情况下，在退火工艺的温度下降时间，更优选在700到1000℃的温度区中连续地维持潮湿气氛或氢气氛。
或者，在形成栅极绝缘膜的步骤之后的作为退火工艺的加热和冷却衬底的步骤中，可以在潮湿气氛或氢气氛中冷却衬底，直至温度等于或低于700℃。在这种情况下，更优选连续地维持潮湿气氛或氢气氛直至温度下降到700℃或更低。
或者，在形成栅极绝缘膜的步骤之后的作为退火工艺的加热和冷却衬底的步骤中，可以在等于或高于800℃的温度范围内在潮湿气氛或氢气氛中加热衬底。在这种情况下，在退火工艺的温度升高时间以及退火工艺的温度下降时间，优选在800℃或更高的温度区中连续地维持潮湿气氛或氢气氛。
或者，在形成栅极绝缘膜的步骤之后的作为退火工艺的加热和冷却衬底的步骤中，在等于或高于700℃的温度范围内在潮湿气氛或氢气氛中加热衬底。在这种情况下，更优选在700℃或更高的温度区中连续地维持潮湿气氛或氢气氛。
或者，在形成栅极绝缘膜的步骤之后的作为退火工艺的加热和冷却衬底的步骤中，当冷却衬底(1、31、61)时，可以将介于800℃与900℃范围内的预定温度保持一段预定时间。该方法的特征在于在退火工艺的温度下降时间，将在800到900℃温度范围内的预定温度保持一段预定时间。由此，如果800到900℃温度区的预定温度保持一段预定时间，即，如果很长时间设置终止解吸附温度，则可以改善由于H和OH引起的悬挂键的终止效果。
或者，在形成栅极绝缘膜的步骤之后的作为退火工艺的加热和冷却衬底的步骤中，当冷却衬底时，可以将介于700℃与1000℃范围内的预定温度保持一段预定时间。在这种情况下，当在退火工艺的温度下降时间，在700到1000℃温度范围内的预定温度保持一段预定时间时，也可以改善由于H和OH引起的悬挂键的终止效果。
或者，方法还可以包括以下步骤：在栅极绝缘膜的表面上形成帽盖层。在形成帽盖层的步骤之后，执行加热和冷却衬底的步骤作为退火工艺。该方法的特征在于包括在栅极绝缘膜的表面上形成帽盖层的工艺，并且在帽盖层形成工艺之后执行退火工艺。由此，如果在形成帽盖层之后执行退火工艺，则可以由H或OH终止悬挂键，同时由帽盖层进一步防止H或OH的解吸附。因此，可以进一步提高沟道迁移率。
或者，形成帽盖层的步骤可以与形成栅极的步骤一起执行，从而帽盖层提供栅极。在这种情况下，栅极形成工艺可以作为帽盖层形成工艺，并且可以形成栅极作为帽盖层。此外，如权利要求29所示，帽盖层形成工艺也可以包括形成层间绝缘膜的工艺，以便覆盖栅极，并且可以形成层间绝缘膜作为帽盖层。
或者，作为帽盖层的栅极可以由多晶硅组成。在这种情况下，如果当帽盖层被设置为栅极时由多晶硅形成帽盖层，则即使当执行退火工艺时，它也不会在栅极绝缘膜上起反应。因此，适合作为帽盖层。此外，在多晶硅情况下，在潮湿气氛中通过氧化反应产生氢，并且有助于悬挂键终止。因此，存在沟道迁移率进一步提高的较高的可能性。
或者，当栅极修整氧化时，可以执行加热和冷却衬底的步骤作为退火工艺。在潮湿气氛中进行修整氧化。在这种情况下，可以执行热处理工艺作为栅极(由多晶硅构成)的修整氧化，并且在潮湿气氛中执行修整氧化。
或者，可以在800℃与900℃之间的温度范围中执行修整氧化。在这种情况下，通过在作为终止解吸附温度的800℃到900℃下执行修整氧化得到高沟道迁移率。此外，因为氧化速率合适，所以可以形成优选可控性的修整氧化膜。
或者，在形成帽盖层的步骤中，可以形成层间绝缘膜以覆盖栅极，并且帽盖层提供层间绝缘膜。
或者，所述方法还可以包括以下步骤：形成层间绝缘膜以覆盖栅极；以及对层间绝缘膜执行回流工艺。加热和冷却衬底(1、31、61)的步骤提供执行回流工艺的步骤。该方法的特征在于本发明包括形成层间绝缘膜以便覆盖栅极的工艺，以及执行层间绝缘膜的回流工艺的工艺，并且执行热处理工艺作为层间绝缘膜的回流工艺。由此，也可以执行热处理工艺作为层间绝缘膜的回流工艺，从而可以得到高沟道迁移率。
或者，在形成栅极绝缘膜的步骤之后，可以在等于或高于800℃的温度范围内维持潮湿气氛或氢气氛。该方法的特征在于在栅极绝缘膜形成工艺之后，在执行800℃或更高的工艺时，在800℃或更高的温度区中连续地维持潮湿气氛或氢气氛。例如，当进行器件工艺设计时，也存在在层间绝缘膜回流等中执行超过850℃的高温热处理工艺的情况。在这种情况下，通过在800℃或更高的温度区中连续地维持潮湿气氛或氢气氛，能够防止从沟道区和栅极绝缘膜的界面的悬挂键解吸附H或OH。
或者，在形成栅极绝缘膜的步骤之后，可以在等于或高于700℃的温度范围内维持潮湿气氛或氢气氛。在栅极绝缘膜形成工艺之后，在执行700℃或更高的工艺时，在700℃或更高的温度区中连续地维持潮湿气氛或氢气氛，可以进一步防止H或OH的解吸附。
或者，在形成栅极绝缘膜的步骤之后，所有的步骤可以在等于或低于800℃的温度范围中执行。该方法的特征在于在800℃或更低的温度下执行在栅极绝缘膜形成工艺之后的所有工艺。由此，当通过栅极绝缘膜形成工艺由H或OH元素终止沟道区与栅极绝缘膜的界面的悬挂键时，如果所有的后续工艺在800℃或更低的温度下执行，则可以防止H或OH的解吸附。这里，在800℃或更低的温度下执行在栅极绝缘膜形成工艺之后的所有工艺。
或者，在形成栅极绝缘膜的步骤之后，所有的步骤可以在等于或低于700℃的温度范围中进行。在这种情况下，如果在700℃或更低的温度下执行在栅极绝缘膜形成工艺之后的所有工艺，则可以更可靠地得到上述效果。
或者，所述方法还可以包括以下步骤：形成源极区作为其杂质浓度等于或高于3×1020cm-3的第一杂质层，以接触沟道区；以及形成源极电极，其一部分由镍制成，所述部分接触所述源极区。
或者，所述方法还可以包括以下步骤：形成漏极区作为其杂质浓度等于或高于3×1020cm-3的第二杂质层，以接触沟道区或者布置在衬底的背面上；以及形成漏极电极，其一部分由镍制成，所述部分接触所述漏极区。
或者，所述方法还可以包括以下步骤：在衬底中形成基底区，其中所述基底区具有不同于第一杂质区和第二杂质区的导电类型；形成接触区以接触基底区，其中接触区具有与基底区相同的导电类型，并且其杂质浓度等于或高于3×1020cm-3，并且形成用于固定基底区电位的电极，其中所述电极具有接触所述接触区的部分，所述部分由镍制成。
上述方法的特征在于与第一杂质层对应的源极区、与第二杂质层对应的漏极区，或者接触区的杂质浓度被设置为3×1020cm-3，并且与源极电极、漏极电极或电极接触的一部分由Ni形成。由此，如果以3×1020cm-3或更高的高浓度形成源极区、漏极区或接触区，并且与之接触部分被设置为Ni。则可以建立欧姆接触。
或者，所述方法还可以包括以下步骤：退火源极电极、漏极电极或电极。在等于或低于800℃的温度范围中执行退火步骤。在这种情况下，当在800℃或更低的温度执行电极退火工艺时，不容易获得欧姆接触。因此，源极区、漏极区或接触区的杂质浓度被设置为高浓度，并且Ni用作电极材料是有效的。
或者，所述方法还可以包括以下步骤：退火源极电极、漏极电极或电极。在等于或低于700℃的温度范围中执行退火步骤。在这种情况下，如果在700℃或更低的温度下执行电极退火工艺，则可以更可靠地获得上述效果。
或者，所述方法还可以包括以下步骤：在加热和冷却衬底的步骤之后，在不同于潮湿气氛的气氛中，在等于或低于800℃的温度下退火衬底。该方法的特征在于在热处理工艺之后，在不同于Ar、N2、O2、H2等的潮湿气氛的气氛中，在800℃或更低的温度下执行退火工艺。由此，通过在不同于潮湿气氛的气氛中执行退火工艺，可以除去栅极绝缘膜内的水分，并且可以进一步改善沟道迁移率。
或者，可以在等于或低于700℃的温度范围中执行退火衬底的步骤。在这种情况下，如果在700℃或更低的温度下执行退火工艺，则可以进一步抑制氢的解吸附，从而可以进一步改善沟道迁移率。
或者，所述形成栅极绝缘膜的步骤可以包括以下步骤：在沟道区的表面上形成第一氧化硅膜；在第一氧化硅膜上形成层间绝缘膜，层间绝缘膜由氮化硅膜或高介质膜制成；以及通过氧化层间绝缘膜的表面形成氧化膜。在形成氧化膜的步骤中，当温度下降时，在等于或高于800℃的温度范围内维持潮湿气氛或氢气氛。该方法的特征在于栅极绝缘膜的形成工艺包括在沟道区的表面上形成第一氧化硅膜的工艺；在第一氧化硅膜上形成由氮化硅膜或高介质膜构成的层间绝缘膜的工艺；以及通过氧化层间绝缘膜的表面形成氧化膜的工艺；以及，在通过氧化层间绝缘膜的表面形成氧化膜的工艺中，至少在该氧化的温度下降时间，在800℃或更高的温度区中，连续地维持潮湿气氛或氢气氛。由此，栅极绝缘膜也可以设置为多层结构，并且可以进一步提高栅极绝缘膜的可靠性。在这种情况下，在氧化的温度下降时间，通过在800℃或更高的温度中连续地维持潮湿气氛或氢气氛，可以改善由于H和OH引起的悬挂键的终止效果。
或者，在形成氧化膜的步骤中，当温度下降时，在等于或高于700℃的温度范围内维持潮湿气氛或氢气氛。
或者，在潮湿气氛或氢气氛中加热和冷却衬底的步骤可以具有最高温度，最高温度等于或低于1000℃。
或者，在潮湿气氛或氢气氛中加热和冷却衬底的步骤可以具有最高温度，最高温度介于800℃和900℃的范围内。
或者，在潮湿气氛或氢气氛中加热和冷却衬底的步骤可以具有最高温度，最高温度介于900℃和1000℃的范围内。
在上述方法中，在热处理工艺，例如，在栅极氧化膜形成工艺和其后进行的退火工艺中，潮湿气氛或氢气氛的最高温度可以设置为1000℃或更低。由此，通过设置热处理工艺，例如，栅极氧化膜形成工艺，和其后进行的退火工艺的最高温度为1000℃或更低，作为终止解吸附温度范围，尤其是，800℃到900℃，可以改善沟道迁移率。
或者，在形成栅极绝缘膜的步骤中，可以通过在潮湿气氛中在等于或高于1000℃的温度下执行湿氧化形成作为栅极绝缘膜的栅极氧化膜。该方法的特征在于在栅极氧化膜形成工艺中栅极氧化温度设置为1000℃或更高。在这种温度下可以通过形成栅极氧化膜来在短时间内形成栅极氧化膜。
或者，在形成栅极绝缘膜的步骤之后的作为退火工艺的加热和冷却衬底的步骤中，在等于或高于1000℃的温度下在潮湿气氛中执行湿氧化。该方法的特征在于在退火工艺中执行用于在潮湿气氛内将温度升高到1000℃或更高的湿氧化。由此，在退火工艺中温度也可以设置为1000℃或更高。
或者，所述衬底可以具有由(11-20)-平面提供的主表面。该方法的特征在于衬底的主表面设置为(11-20)-平面。通过使用这种平面方向角减小相对于SiO2的晶格常数的失配。因此，不容易产生悬挂键，并且尤其可以得到具有高沟道迁移率的碳化硅半导体器件。
虽然参考本发明的优选实施例介绍了本发明，但是应当理解，本发明不局限于优选实施例和结构。本发明试图覆盖各种改进和等价的方案。另外，虽然介绍了优选的不同组合和结构，但是包括更多、更少或只有单个元素的其它组合和结构也在本发明的精神和范围内。

Claims (49)

1、一种具有MOS结构的碳化硅半导体器件，包括：
由碳化硅制成的衬底(1、31、61)；
用于提供电流通路的沟道区(2、34、64)，其中所述沟道区(2、34、64)由碳化硅制成，并且布置在所述衬底(1、31、61)中；
布置在所述电流通路上游侧的第一杂质区(4、36、66、67)；
布置在所述电流通路下游侧的第二杂质区(5、37、73)；
布置在所述沟道区(2、34、64)表面上的栅极绝缘膜(6、38、68)；以及
布置在所述栅极绝缘膜(6、38、68)上的栅极(7、35、65)，
其中
通过控制加到所述栅极(7、35、65)上的电压，从而控制在所述第一杂质区(4、36、66、67)与所述第二杂质区(5、37、73)之间的电流通路中流动的电流，所述沟道区(2、34、64)提供所述电流通路作为沟道；
所述沟道区(2、34、64)与所述栅极绝缘膜彼此之间具有界面，
所述界面包含由氢原子或羟基终止的悬挂键，以及
所述界面具有等于或大于2.6×1020cm-3的氢浓度。
2、根据权利要求1所述的碳化硅半导体器件，其中
所述界面包括由氮原子终止的另一悬挂键。
3、根据权利要求1所述的碳化硅半导体器件，其中
所述衬底(1、31、61)具有由(11-20)-平面提供的主表面。
4、根据权利要求1到3中任何一个所述的碳化硅半导体器件，其中
用于终止所述悬挂键的氢原子具有解吸附量，所述解吸附量表示在介于800℃与900℃的范围内的最大峰值。
5、一种用于制造具有MOS结构的碳化硅半导体器件的方法，包括以下步骤：
制备由碳化硅制成的衬底(1、31、61)；
在所述衬底(1、31、61)上形成沟道区(2、34、64)，其中所述沟道区(2、34、64)由碳化硅制成，并且提供电流通路；
在所述电流通路的上游侧形成第一杂质区(4、36、66、67)；
在所述电流通路的下游侧形成第二杂质区(5、37、73)；
在所述沟道区(2、34、64)的表面上形成栅极绝缘膜(6、38、68)；
在所述栅极绝缘膜(6、38、68)上形成栅极(7、35、65)；以及
加热和冷却所述衬底(1、31、61)，其中
通过控制加到所述栅极(7、35、65)上的电压，从而控制在所述第一杂质区(4、36、66、67)与所述第二杂质区(5、37、73)之间流动的电流通路中的电流，所述沟道区(2、34、64)提供所述电流通路作为沟道，以及
在加热和冷却所述衬底(1、31、61)的步骤中，在800℃与900℃之间的温度范围内在潮湿气氛或氢气氛中冷却所述衬底(1、31、61)，从而由氢原子或羟基终止在所述栅极绝缘膜(6、38、68)与所述沟道区(2、34、64)之间的界面的悬挂键。
6、根据权利要求5所述的方法，其中
执行加热和冷却所述衬底(1、31、61)的步骤，作为形成所述栅极绝缘膜(6、38、68)的步骤的热处理。
7、根据权利要求6所述的方法，其中
在作为形成所述栅极绝缘膜(6、38、68)的步骤的热处理的加热和冷却所述衬底(1、31、61)的步骤中，在潮湿气氛或氢气氛中冷却所述衬底(1、31、61)，直至温度等于或低于800℃。
8、根据权利要求6所述的方法，其中
在作为形成所述栅极绝缘膜(6、38、68)的步骤的热处理的加热和冷却所述衬底(1、31、61)的步骤中，在潮湿气氛或氢气氛中冷却所述衬底(1、31、61)，直至温度等于或低于700℃。
9、根据权利要求6-8中任何一个所述的方法，其中
在形成所述栅极绝缘膜(6、38、68)的步骤中，按照在潮湿气氛中将所述衬底(1、31、61)加热到等于或高于800℃的温度的方式利用湿氧化方法来形成栅极氧化膜，作为所述栅极绝缘膜(6、38、68)。
10、根据权利要求9所述的方法，其中
在形成所述栅极绝缘膜(6、38、68)的步骤中，当冷却所述衬底(1、31、61)时，维持用于执行所述湿氧化方法的潮湿气氛。
11、根据权利要求6-8中任何一个所述的方法，其中
通过不同于在形成所述栅极绝缘膜(6、38、68)的步骤中使用潮湿气氛的所述湿氧化方法的技术来形成所述栅极绝缘膜(6、38、68)。
12、根据权利要求11所述的方法，其中
在形成所述栅极绝缘膜(6、38、68)的步骤中，通过用N2O气氛或NO气氛的氧化方法来形成栅极氧化膜，作为栅极绝缘膜(6、38、68)。
13、根据权利要求6到8中任何一个所述的方法，其中
在作为形成所述栅极绝缘膜(6、38、68)的步骤的热处理的加热和冷却所述衬底(1、31、61)的步骤中，当冷却所述衬底(1、31、61)时，将介于800℃与900℃范围内的预定温度保持一段预定时间。
14、根据权利要求6到8中任何一个所述的方法，其中
在作为形成所述栅极绝缘膜(6、38、68)的步骤的热处理的加热和冷却所述衬底(1、31、61)的步骤中，当冷却所述衬底(1、31、61)时，将介于700℃与1000℃范围内的预定温度保持一段预定时间。
15、根据权利要求5所述的方法，其中
在形成所述栅极绝缘膜的步骤之后，执行加热和冷却所述衬底(1、31、61)的步骤，作为用于改善在所述栅极绝缘膜(6、38、68)与所述沟道区(2、34、64)之间的界面的特性的退火工艺。
16、根据权利要求15所述的方法，其中
在形成所述栅极绝缘膜(6、38、68)的步骤之后的作为所述退火工艺的加热和冷却所述衬底(1、31、61)的步骤中，在800℃与900℃之间的温度范围中，在潮湿气氛或氢气氛中冷却所述衬底(1、31、61)。
17、根据权利要求16所述的方法，其中
在形成所述栅极绝缘膜(6、38、68)的步骤之后的作为所述退火工艺的加热和冷却所述衬底(1、31、61)的步骤中，在潮湿气氛或氢气氛中冷却所述衬底(1、31、61)，直至温度等于或低于800℃。
18、根据权利要求15所述的方法，其中
在形成所述栅极绝缘膜(6、38、68)的步骤之后的作为所述退火工艺的加热和冷却所述衬底(1、31、61)的步骤中，在700℃和1000℃之间的温度范围内在潮湿气氛或氢气氛中冷却所述衬底(1、31、61)。
19、根据权利要求18所述的方法，其中
在形成所述栅极绝缘膜(6、38、68)的步骤之后的作为所述退火工艺的加热和冷却所述衬底(1、31、61)的步骤中，在潮湿气氛或氢气氛中冷却所述衬底(1、31、61)，直至温度等于或低于700℃。
20、根据权利要求15到19中任何一个所述的方法，其中
在形成所述栅极绝缘膜(6、38、68)的步骤之后的作为所述退火工艺的加热和冷却所述衬底(1、31、61)的步骤中，在等于或高于800℃的温度范围内在潮湿气氛或氢气氛中加热所述衬底(1、31、61)。
21、根据权利要求15到19中任何一个所述的方法，其中
在形成所述栅极绝缘膜(6、38、68)的步骤之后的作为所述退火工艺的加热和冷却所述衬底(1、31、61)的步骤中，在等于或高于700℃的温度范围内在潮湿气氛或氢气氛中加热所述衬底(1、31、61)。
22、根据权利要求16所述的方法，其中
在形成所述栅极绝缘膜(6、38、68)的步骤之后的作为所述退火工艺的加热和冷却所述衬底(1、31、61)的步骤中，当冷却所述衬底(1、31、61)时，将介于800℃与900℃范围内的预定温度保持一段预定时间。
23、根据权利要求16所述的方法，其中
在形成所述栅极绝缘膜(6、38、68)的步骤之后的作为所述退火工艺的加热和冷却所述衬底(1、31、61)的步骤中，当冷却所述衬底(1、31、61)时，将介于700℃与1000℃范围内的预定温度保持一段预定时间。
24、根据权利要求16所述的方法，还包括以下步骤：
在所述栅极绝缘膜(6、38、68)的表面上形成帽盖层(7、8、39、40、69、70)，其中
在形成所述帽盖层(7、8、39、40、69、70)的步骤之后，执行加热和冷却所述衬底(1、31、61)的步骤作为所述退火工艺。
25、根据权利要求24所述的方法，其中
形成所述帽盖层(7、8、39、40、69、70)的步骤与形成所述栅极(7、39、69)的步骤一起执行，从而所述帽盖层(7、8、39、40、69、70)提供所述栅极(7、39、69)。
26、根据权利要求25所述的方法，其中
作为所述帽盖层(7、8、39、40、69、70)的所述栅极(7、39、69)由多晶硅制成。
27、根据权利要求26所述的方法，其中
执行作为所述退火工艺的加热和冷却所述衬底(1、31、61)的步骤，作为所述栅极(7、39、69)的修整氧化工艺，以及
在潮湿气氛中执行所述修整氧化工艺。
28、根据权利要求27所述的方法，其中
在800℃与900℃之间的温度范围中执行所述修整氧化工艺。
29、根据权利要求24所述的方法，其中
在形成所述帽盖层(7、8、39、40、69、70)的步骤中，形成层间绝缘膜(8、40、70)以覆盖所述栅极(7、39、69)，以及
所述帽盖层(7、8、39、40、69、70)提供所述层间绝缘膜(8、40、70)。
30、根据权利要求5所述的方法，还包括以下步骤：
形成层间绝缘膜(8、40、70)以覆盖所述栅极(7、39、69)；以及
对所述层间绝缘膜(8、40、70)执行回流工艺，其中
加热和冷却所述衬底(1、31、61)的步骤提供执行回流工艺的步骤。
31、根据权利要求5所述的方法，其中
在形成所述栅极绝缘膜(6、38、68)的步骤之后，在等于或高于800℃的温度范围内维持潮湿气氛或氢气氛。
32、根据权利要求5所述的方法，其中
在形成所述栅极绝缘膜(6、38、68)的步骤之后，在等于或高于700℃的温度范围内保持潮湿气氛或氢气氛。
33、根据权利要求5所述的方法，其中
在等于或低于800℃的温度范围中执行在形成所述栅极绝缘膜(6、38、68)的步骤之后的所有步骤。
34、根据权利要求5所述的方法，其中
在等于或低于700℃的温度范围中执行在形成所述栅极绝缘膜(6、38、68)的步骤之后的所有步骤。
35、根据权利要求5所述的方法，还包括以下步骤：
形成源极区(4、36、66、67)作为杂质浓度等于或高于3×1020cm-3的第一杂质层，所述源极区(4、36、66、67)接触所述沟道区(2、34、64)；以及
形成源极电极(11、43、72)，该源极电极的一部分由镍制成，所述部分接触所述源极区(4、36、66、67)。
36、根据权利要求5所述的方法，还包括以下步骤：
形成漏极区(5、37、73)作为杂质浓度等于或高于3×1020cm-3的第二杂质层，所述漏极区(5、37、73)接触所述沟道区(2、34)或布置在所述衬底(61)的背面上；以及
形成漏极电极(12、44、74)，所述漏极电极的一部分由镍制成，所述部分接触所述漏极区(5、37、73)。
37、根据权利要求5所述的方法，还包括以下步骤：
在所述衬底(1、31、61)中形成基底区(2、33、63)，其中所述基底区(2、33、63)具有不同于所述第一杂质区(4、36、66、67)和所述第二杂质区(5、37、73)的导电类型；
形成接触区(3、35、65)以接触所述基底区(2、33、63)，其中所述接触区(3、35、65)具有与所述基底区(2、33、63)相同的导电类型，并且其杂质浓度等于或高于3×1020cm-3；以及
形成用于固定基底区(2、33、63)的电位的电极(10、42、72)，其中所述电极(10、42、72)具有接触所述接触区(3、35、65)的部分，所述部分由镍制成。
38、根据权利要求35到37中任何一个所述的方法，还包括以下步骤：
退火所述源极电极(11、43、72)、所述漏极电极(12、44、74)或所述电极(10、42、72)，其中
在等于或低于800℃的温度范围中执行所述退火步骤。
39、根据权利要求35到37中任何一个所述的方法，还包括以下步骤：
退火所述源极电极(11、43、72)、所述漏极电极(12、44、74)或所述电极(10、42、72)，其中
在等于或低于700℃的温度范围中执行所述退火步骤。
40、根据权利要求5所述的方法，还包括以下步骤：
在加热和冷却所述衬底(1、31、61)的步骤之后，在不同于潮湿气氛的气氛中，在等于或低于800℃的温度下退火所述衬底(1、31、61)。
41、根据权利要求40所述的方法，其中
在等于或低于700℃的温度范围中执行退火所述衬底(1、31、61)的步骤。
42、根据权利要求5所述的方法，其中
形成所述栅极绝缘膜(6、38、68)的步骤包括以下步骤：
在所述沟道区(2、34、64)的表面上形成第一氧化硅膜(6a)；
在所述第一氧化硅膜(6a)上形成中间绝缘膜(6b)，所述中间绝缘膜(6b)由氮化硅膜或高介质膜制成；以及
通过氧化所述中间绝缘膜(6b)的表面形成氧化膜(6c)，以及，
在形成所述氧化膜(6c)的步骤中，当温度降低时，在等于或高于800℃的温度范围内维持潮湿气氛或氢气氛。
43、根据权利要求42所述的方法，其中
在形成所述氧化膜(6c)的步骤中，当温度降低时，在等于或高于700℃的温度范围内维持潮湿气氛或氢气氛。
44、根据权利要求5所述的方法，其中
在潮湿气氛或氢气氛中加热和冷却所述衬底(1、31、61)的步骤具有最高温度，最高温度等于或低于1000℃。
45、根据权利要求5所述的方法，其中
在潮湿气氛或氢气氛中加热和冷却所述衬底(1、31、61)的步骤具有最高温度，最高温度介于800℃和900℃的范围内。
46、根据权利要求5所述的方法，其中
在潮湿气氛或氢气氛中加热和冷却所述衬底(1、31、61)的步骤具有最高温度，最高温度介于900℃和1000℃的范围内。
47、根据权利要求6到8中任何一个所述的方法，其中
在形成所述栅极绝缘膜(6、38、68)的步骤中，通过在潮湿气氛中在等于或高于1000℃的温度下执行所述湿氧化以形成栅极氧化膜，作为所述栅极绝缘膜(6、38、68)。
48、根据权利要求15到19中任何一个所述的方法，其中
在形成所述栅极绝缘膜(6、38、68)的步骤之后作为所述退火工艺的加热和冷却所述衬底(1、31、61)的步骤中，在等于或高于1000℃的温度下，在潮湿气氛中执行湿氧化工艺。
49、根据权利要求5所述的方法，其中
所述衬底(1、31、61)具有由(11-20)-平面提供的主表面。
CN2006101266667A 2005-08-31 2006-08-31 具有高沟道迁移率的碳化硅半导体器件及其制造方法 Expired - Fee Related CN1925169B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP251365/2005 2005-08-31
JP2005251365 2005-08-31
JP162448/2006 2006-06-12
JP2006162448A JP2007096263A (ja) 2005-08-31 2006-06-12 炭化珪素半導体装置およびその製造方法。

Publications (2)

Publication Number Publication Date
CN1925169A true CN1925169A (zh) 2007-03-07
CN1925169B CN1925169B (zh) 2010-08-04

Family

ID=37802808

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006101266667A Expired - Fee Related CN1925169B (zh) 2005-08-31 2006-08-31 具有高沟道迁移率的碳化硅半导体器件及其制造方法

Country Status (6)

Country Link
US (2) US7993966B2 (zh)
JP (1) JP2007096263A (zh)
KR (1) KR100795852B1 (zh)
CN (1) CN1925169B (zh)
DE (1) DE102006040818A1 (zh)
SE (1) SE533179C2 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102224594A (zh) * 2008-11-20 2011-10-19 住友电气工业株式会社 碳化硅半导体器件及其制造方法
CN103367424A (zh) * 2012-03-29 2013-10-23 富士通株式会社 化合物半导体器件及其制造方法
CN103811462A (zh) * 2012-11-12 2014-05-21 辉达公司 用于中介层的去耦电容器
CN108231559A (zh) * 2016-12-09 2018-06-29 全球能源互联网研究院 一种接触电极制备方法及mosfet功率器件
CN116153789A (zh) * 2023-01-17 2023-05-23 浙江大学 一种改善4H-SiC MOSFET沟道载流子迁移率及栅极漏电的工艺方法

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5098295B2 (ja) * 2006-10-30 2012-12-12 株式会社デンソー 炭化珪素半導体装置の製造方法
JP5098294B2 (ja) * 2006-10-30 2012-12-12 株式会社デンソー 炭化珪素半導体装置の製造方法
JP4965576B2 (ja) * 2007-02-14 2012-07-04 パナソニック株式会社 半導体装置及びその製造方法
JP4412335B2 (ja) * 2007-02-23 2010-02-10 株式会社デンソー 炭化珪素半導体装置の製造方法
JP2008244456A (ja) * 2007-02-28 2008-10-09 Denso Corp 炭化珪素半導体装置およびその製造方法
JP2008244455A (ja) * 2007-02-28 2008-10-09 Denso Corp 炭化珪素半導体装置およびその製造方法
JP4367508B2 (ja) * 2007-03-13 2009-11-18 株式会社デンソー 炭化珪素半導体装置およびその製造方法
WO2008120469A1 (ja) * 2007-03-29 2008-10-09 Panasonic Corporation 炭化珪素半導体素子の製造方法
WO2008120467A1 (ja) 2007-03-29 2008-10-09 Panasonic Corporation 半導体装置の製造方法
US7718475B2 (en) * 2007-04-13 2010-05-18 Qimonda Ag Method for manufacturing an integrated circuit including a transistor
JP4539684B2 (ja) * 2007-06-21 2010-09-08 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP2009016601A (ja) * 2007-07-05 2009-01-22 Denso Corp 炭化珪素半導体装置
US8167166B2 (en) * 2007-11-23 2012-05-01 Peninsula Packaging, Llc Container
US8091731B2 (en) * 2007-11-28 2012-01-10 Peninsula Packaging, Llc Container
US8261933B2 (en) * 2007-11-28 2012-09-11 Peninsula Packaging, Llc Container
CN101663741B (zh) * 2008-02-22 2012-11-07 住友电气工业株式会社 半导体器件和制造半导体器件的方法
JP5728153B2 (ja) 2008-09-26 2015-06-03 株式会社東芝 半導体装置の製造方法
JP2010087397A (ja) * 2008-10-02 2010-04-15 Sumitomo Electric Ind Ltd 炭化珪素半導体装置
WO2010116886A1 (ja) * 2009-04-10 2010-10-14 住友電気工業株式会社 絶縁ゲート型バイポーラトランジスタ
US20110180446A1 (en) * 2010-01-28 2011-07-28 Peninsula Packaging, Llc Container for produce storage, packing & transport
CN102386121B (zh) * 2010-09-01 2014-11-05 无锡华润上华半导体有限公司 半导体器件和半导体埋层的制造方法
KR20130055981A (ko) * 2011-11-21 2013-05-29 에스케이하이닉스 주식회사 반도체 소자의 제조 방법
JP5611184B2 (ja) * 2011-12-14 2014-10-22 三菱電機株式会社 半導体装置の製造における熱処理方法
JP2013157539A (ja) * 2012-01-31 2013-08-15 National Institute Of Advanced Industrial & Technology 炭化ケイ素半導体装置の製造方法
JP5975460B2 (ja) * 2012-01-31 2016-08-23 国立研究開発法人産業技術総合研究所 炭化ケイ素半導体装置の製造方法
JP6074785B2 (ja) * 2012-04-27 2017-02-08 国立研究開発法人産業技術総合研究所 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP6245723B2 (ja) * 2012-04-27 2017-12-13 富士電機株式会社 炭化珪素半導体装置の製造方法
US9257283B2 (en) * 2012-08-06 2016-02-09 General Electric Company Device having reduced bias temperature instability (BTI)
JP2014116350A (ja) * 2012-12-06 2014-06-26 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法
JP5920275B2 (ja) 2013-04-08 2016-05-18 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP2014207403A (ja) * 2013-04-16 2014-10-30 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP2015015352A (ja) * 2013-07-04 2015-01-22 住友電気工業株式会社 炭化珪素半導体装置の製造方法
USD730726S1 (en) 2013-11-27 2015-06-02 Peninsula Packaging, Llc Container
USD742218S1 (en) 2014-03-20 2015-11-03 Peninsula Packaging Company, Llc Container
USD738205S1 (en) 2014-04-08 2015-09-08 Peninsula Packaging, Llc Container
USD759478S1 (en) 2014-06-04 2016-06-21 Peninsula Packaging, Llc Container
USD743784S1 (en) 2014-06-11 2015-11-24 Peninsula Packaging Company, Llc Container
JP6432232B2 (ja) * 2014-09-11 2018-12-05 富士電機株式会社 炭化ケイ素半導体装置および炭化ケイ素半導体装置の製造方法
USD741705S1 (en) 2015-02-03 2015-10-27 Peninsula Packaging Company, Llc Container
USD741706S1 (en) 2015-02-03 2015-10-27 Peninsula Packaging Company, Llc Container
USD746131S1 (en) 2015-02-03 2015-12-29 Peninsula Packaging Company, Llc Container
USD747962S1 (en) 2015-02-03 2016-01-26 Peninsula Packaging Company, Llc Container
USD741707S1 (en) 2015-02-03 2015-10-27 Peninsula Packaging Company, Llc Container
USD746675S1 (en) 2015-02-03 2016-01-05 Peninsula Packaging Company, Llc Container
USD798706S1 (en) 2015-02-27 2017-10-03 Sonoco Development, Inc. Container
USD792785S1 (en) 2015-10-23 2017-07-25 Sonoco Development, Inc. Container
USD789786S1 (en) 2016-01-11 2017-06-20 Sonoco Development, Inc. Container
JP6578994B2 (ja) * 2016-03-04 2019-09-25 株式会社デンソー 炭化珪素にて構成される半導体基板およびその製造方法
JP6828449B2 (ja) 2017-01-17 2021-02-10 株式会社デンソー 半導体装置およびその製造方法
EP4333073A1 (en) * 2022-08-29 2024-03-06 STMicroelectronics S.r.l. Sic-based electronic device with improved gate dielectric and manufacturing method thereof, diode

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2910573B2 (ja) * 1993-09-10 1999-06-23 株式会社日立製作所 電界効果トランジスタ及びその製造方法
US5736753A (en) 1994-09-12 1998-04-07 Hitachi, Ltd. Semiconductor device for improved power conversion having a hexagonal-system single-crystal silicon carbide
FR2738394B1 (fr) 1995-09-06 1998-06-26 Nippon Denso Co Dispositif a semi-conducteur en carbure de silicium, et son procede de fabrication
US6573534B1 (en) 1995-09-06 2003-06-03 Denso Corporation Silicon carbide semiconductor device
JP3420876B2 (ja) * 1996-01-22 2003-06-30 新日本製鐵株式会社 ＳｉＣの熱酸化膜の改善方法
JP3525149B2 (ja) * 1996-08-12 2004-05-10 富士電機デバイステクノロジー株式会社 炭化ケイ素半導体装置の製造方法
US5990605A (en) 1997-03-25 1999-11-23 Pioneer Electronic Corporation Electron emission device and display device using the same
JP3491050B2 (ja) * 1997-05-14 2004-01-26 富士電機ホールディングス株式会社 炭化けい素半導体装置の熱酸化膜形成方法
JP3211888B2 (ja) * 1998-12-07 2001-09-25 日本電気株式会社 半導体集積回路装置の製造方法
JP3443589B2 (ja) * 1999-03-01 2003-09-02 独立行政法人産業技術総合研究所 半導体装置の製造方法
JP2000286258A (ja) * 1999-03-29 2000-10-13 Sanyo Electric Co Ltd 半導体デバイスの製造方法、ｍｏｓデバイス、半導体製造装置
JP4100652B2 (ja) * 1999-08-10 2008-06-11 富士電機デバイステクノロジー株式会社 ＳｉＣショットキーダイオード
EP1684359A3 (en) * 2000-05-31 2006-10-25 Matsushita Electrical Industrial Co., Ltd Misfet
US7067176B2 (en) 2000-10-03 2006-06-27 Cree, Inc. Method of fabricating an oxide layer on a silicon carbide layer utilizing an anneal in a hydrogen environment
JP4525958B2 (ja) * 2001-08-27 2010-08-18 独立行政法人産業技術総合研究所 半導体装置の製造方法
JP4029595B2 (ja) * 2001-10-15 2008-01-09 株式会社デンソー ＳｉＣ半導体装置の製造方法
US7880173B2 (en) 2002-06-28 2011-02-01 National Institute Of Advanced Industrial Science And Technology Semiconductor device and method of manufacturing same
US7338869B2 (en) 2002-06-28 2008-03-04 National Institute Of Advanced Industrial Science And Technology Semiconductor device and its manufacturing method
CN1532943B (zh) * 2003-03-18 2011-11-23 松下电器产业株式会社 碳化硅半导体器件及其制造方法
JP2004319619A (ja) 2003-04-14 2004-11-11 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2005166930A (ja) * 2003-12-02 2005-06-23 Matsushita Electric Ind Co Ltd ＳｉＣ−ＭＩＳＦＥＴ及びその製造方法
JP4939760B2 (ja) * 2005-03-01 2012-05-30 株式会社東芝 半導体装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8686434B2 (en) 2007-12-04 2014-04-01 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device and method for manufacturing the same
CN102224594A (zh) * 2008-11-20 2011-10-19 住友电气工业株式会社 碳化硅半导体器件及其制造方法
CN102224594B (zh) * 2008-11-20 2014-09-24 住友电气工业株式会社 碳化硅半导体器件及其制造方法
CN103367424A (zh) * 2012-03-29 2013-10-23 富士通株式会社 化合物半导体器件及其制造方法
CN103367424B (zh) * 2012-03-29 2016-02-17 富士通株式会社 化合物半导体器件及其制造方法
CN103811462A (zh) * 2012-11-12 2014-05-21 辉达公司 用于中介层的去耦电容器
CN108231559A (zh) * 2016-12-09 2018-06-29 全球能源互联网研究院 一种接触电极制备方法及mosfet功率器件
CN116153789A (zh) * 2023-01-17 2023-05-23 浙江大学 一种改善4H-SiC MOSFET沟道载流子迁移率及栅极漏电的工艺方法
CN116153789B (zh) * 2023-01-17 2023-08-29 浙江大学 一种改善4H-SiC MOSFET沟道载流子迁移率及栅极漏电的工艺方法

Also Published As

Publication number Publication date
US7993966B2 (en) 2011-08-09
US20070045631A1 (en) 2007-03-01
CN1925169B (zh) 2010-08-04
JP2007096263A (ja) 2007-04-12
SE0601692L (sv) 2007-03-01
SE533179C2 (sv) 2010-07-13
KR20070026173A (ko) 2007-03-08
DE102006040818A1 (de) 2007-04-19
KR100795852B1 (ko) 2008-01-21
US20080283845A1 (en) 2008-11-20

Similar Documents

Publication Publication Date Title
CN1925169A (zh) 具有高沟道迁移率的碳化硅半导体器件及其制造方法
CN1268003C (zh) 半导体器件及其制造方法
CN1277317C (zh) 功率半导体装置及功率半导体装置的制造方法
CN1201407C (zh) 半导体器件及其制造方法
CN1135626C (zh) 半导体器件及其制造方法
CN1231978C (zh) 绝缘栅型半导体装置
CN1230888C (zh) 半导体元件及其制造方法
CN1841744A (zh) 具有稳定静电放电保护能力的半导体器件
CN1666325A (zh) 纵向结型场效应晶体管及其制造方法
CN1828902A (zh) 半导体器件和用于制造该半导体器件的方法
CN1870267A (zh) 半导体器件和半导体器件的制造方法
CN1665028A (zh) 半导体器件
CN1258819C (zh) 半导体器件及其制造方法和喷液设备
CN1445838A (zh) 半导体器件及其制造方法
CN1790743A (zh) 晶体管及其制造方法
CN1669148A (zh) 半导体衬底的制造方法以及半导体装置的制造方法和由该方法制造的半导体衬底以及半导体装置
CN1405897A (zh) 具有resurf层的功率用半导体器件
CN1516261A (zh) 半导体器件的制造工艺
CN1667830A (zh) 非易失存储器和非易失存储器制造方法
CN1418377A (zh) 半导体装置
CN1402356A (zh) 纵向结构的半导体器件
CN1218399C (zh) 绝缘栅双极晶体管
CN1239600A (zh) 半导体激光器
CN1245971A (zh) 半导体衬底及其制备方法
CN1574353A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100804

Termination date: 20190831

CF01 Termination of patent right due to non-payment of annual fee