CN116153789B - 一种改善4H-SiC MOSFET沟道载流子迁移率及栅极漏电的工艺方法 - Google Patents
一种改善4H-SiC MOSFET沟道载流子迁移率及栅极漏电的工艺方法 Download PDFInfo
- Publication number
- CN116153789B CN116153789B CN202310090322.9A CN202310090322A CN116153789B CN 116153789 B CN116153789 B CN 116153789B CN 202310090322 A CN202310090322 A CN 202310090322A CN 116153789 B CN116153789 B CN 116153789B
- Authority
- CN
- China
- Prior art keywords
- sic
- silicon carbide
- carrier mobility
- region
- gate leakage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 61
- 230000008569 process Effects 0.000 claims abstract description 48
- 238000000137 annealing Methods 0.000 claims abstract description 25
- 238000005468 ion implantation Methods 0.000 claims abstract description 22
- 238000000231 atomic layer deposition Methods 0.000 claims abstract description 19
- 238000005530 etching Methods 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 12
- 239000007943 implant Substances 0.000 claims abstract description 10
- 230000003647 oxidation Effects 0.000 claims abstract description 7
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 88
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 69
- 238000000407 epitaxy Methods 0.000 claims description 23
- 210000000746 body region Anatomy 0.000 claims description 16
- 238000002513 implantation Methods 0.000 claims description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 14
- 229920005591 polysilicon Polymers 0.000 claims description 14
- 238000000151 deposition Methods 0.000 claims description 12
- 230000008021 deposition Effects 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 7
- 238000011065 in-situ storage Methods 0.000 claims description 6
- 150000002500 ions Chemical class 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 6
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 5
- 238000001312 dry etching Methods 0.000 claims description 3
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 3
- 229910044991 metal oxide Inorganic materials 0.000 claims description 3
- 150000004706 metal oxides Chemical class 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 238000006243 chemical reaction Methods 0.000 abstract description 9
- 239000002243 precursor Substances 0.000 abstract description 4
- 238000001179 sorption measurement Methods 0.000 abstract description 3
- 239000000126 substance Substances 0.000 abstract description 3
- 230000009286 beneficial effect Effects 0.000 abstract description 2
- 239000000969 carrier Substances 0.000 abstract description 2
- 125000004429 atom Chemical group 0.000 description 8
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 125000004432 carbon atom Chemical group C* 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005234 chemical deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005289 physical deposition Methods 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 239000012713 reactive precursor Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明涉及一种改善4H‑SiC MOSFET沟道载流子迁移率及栅极漏电的工艺方法，包括：采用N离子注入对MOSFET沟道进行注入；采用H2对SiC外延表面进行刻蚀；采用原子层淀积工艺在SiC外延表面形成Al2O3作为栅极氧化层；对栅极氧化层进行N2后氧化退火工艺。本发明的有益效果是：本发明形成的SiC/栅极氧化层界面粗糙度及界面态密度有所改善，同时避免了热氧化工艺引入的界面C团簇的问题，提高了沟道载流子的迁移率；此外，H2对SiC表面进行刻蚀，增强了SiC衬底对原子层淀积工艺中反应前驱物的化学吸附力，从而使得原子层淀积得到的栅极氧化物更加致密，改善了栅极漏电的情况。
Description
技术领域
本发明涉及宽禁带半导体制造工艺领域，更确切地说，它涉及一种改善4H-SiCMOSFET沟道载流子迁移率及栅极漏电的工艺方法。
背景技术
作为第三代半导体当中的代表性材料，SiC由于其宽禁带以及高临界击穿场强的优点，近年来吸引了众多功率器件研究者。相比于传统的Si基功率器件，SiC功率器件可以工作在更高的电压和更高的频率之下。同时，由于SiC的高热导率，SiC芯片有着更好的热稳定性。
在制造工艺上，相较于其他第三代半导体材料，SiC的优势在于可以通过热氧化工艺在外延层表面形成一层致密的绝缘氧化层，作为MOSFET的栅极氧化物。
然而，SiC/SiO2界面态密度极高，界面处的库伦散射导致N型MOSFET沟道载流子迁移率下降，极大程度上影响SiC MOSFET的电学性能。对于SiC/SiO2界面态的来源，目前比较主流的观点认为在SiC与O2高温下发生化学反应的过程当中，一部分C原子并没有和O2发生反应形成气体化合物，反而以C簇团的形式留在SiC/SiO2界面，从而影响了SiC/SiO2界面质量。
为了避免热氧化工艺形成的C簇团对界面质量的影响，可以采用化学沉积或物理沉积的方式沉积绝缘氧化物作为MOSFET的栅极氧化物。但沉积得到的栅极氧化物往往不够致密，会出现MOSFET栅极漏电较大的现象。
发明内容
本发明的目的是克服现有技术中的不足，提出了一种改善4H-SiC MOSFET沟道载流子迁移率及栅极漏电的工艺方法。
第一方面，提供了一种改善4H-SiC MOSFET沟道载流子迁移率及栅极漏电的工艺方法，包括：
S1、提供碳化硅N型衬底，并在所述碳化硅N型衬底上形成碳化硅P型外延；
S2、采用多次N离子注入形成MOSFET的源区和漏区；
S3、采用多次Al离子注入形成MOSFET的体区；
S4、向MOSFET沟道区域注入N元素，所述沟道区域位于源区和漏区之间；
S5、采用H2对所述碳化硅P型外延的表面进行刻蚀；
S6、采用原子层沉积工艺在所述碳化硅P型外延远离所述碳化硅N型衬底的一侧形成Al2O3作为栅极氧化层；
S7、对所述栅极氧化层进行N2氛围后氧化退火；
S8、将低压化学气相沉积原位掺杂P的多晶硅作为栅极，形成在所述栅极氧化层远离所述碳化硅P型外延的一侧上；
S9、在源区、漏区以及体区淀积金属形成欧姆接触。
作为优选，S2中，MOSFET的源区和漏区由多次N离子注入在500℃下形成，注入角度7°，形成的结深为0.3μm-0.5μm。
作为优选，S3中，MOSFET的体区由多次Al离子注入在500℃下形成，注入角度7°，形成的结深为0.3μm-0.5μm。
作为优选，S4中，所述沟道区域的注入掩膜由100nm-150nm SiO2和500nm以上的多晶硅构成，通过干法刻蚀对多晶硅进行刻蚀，并通过湿法腐蚀去除SiO2。
作为优选，S4中，所述沟道区域的离子注入是在室温下进行的，注入角度为0°，注入能量为5keV-20keV，注入剂量为3.6×1012atom/cm2。
作为优选，S5中，刻蚀温度为1400℃-1600℃，刻蚀时间为10min-30min。
作为优选，S6中，原子层沉积工艺的沉积温度为200℃，沉积时间为90min-120min之间，沉积厚度为40nm-50nm之间。
作为优选，S7中，后氧化退火的温度在300℃-500℃之间，退火时间在30min-60min之间。
作为优选，S9中，欧姆接触的金属选择Ni，通过磁控溅射淀积200nm Ni，剥离后在N2氛围当中进行后氧化退火，退火温度为900℃-950℃，退火时间为80s-110s。
第二方面，提供了碳化硅N型金属氧化物半导体，由第一方面任一所述的改善4H-SiC MOSFET沟道载流子迁移率及栅极漏电的工艺方法制得，包括碳化硅N型衬底、碳化硅P型外延、源区、漏区、体区、沟道区域、栅极氧化层、栅极和欧姆接触。
本发明的有益效果是：
1.本发明采用H2刻蚀注入后的SiC外延表面，达到降低SiC与栅极氧化层界面粗糙度的效果，从而降低散射机制当中的粗糙度散射。
2.本发明采用H2刻蚀注入后的SiC外延表面，增强了SiC外延表面在原子层沉积工艺过程当中对反应前驱物的化学吸附力，使得原子层沉积形成的栅极氧化物更加致密，改善由于栅极氧化物质量差引起的栅极漏电情况。
3.本发明采用原子层沉积Al2O3形成栅极氧化物，避免了SiC与O2在高温下发生反应，在界面处形成C簇团，从而改善了界面质量。
4.本发明采用离子注入工艺和后氧化退火工艺相结合的方法，共同钝化了SiC与栅极氧化层界面，降低了SiC与栅极氧化层的界面态密度，从而降低散射机制当中的库伦散射，使得MOSFET的沟道迁移率有所提升。
附图说明
图1为改善4H-SiC MOSFET沟道载流子迁移率及栅极漏电的工艺方法流程图；
图2为本发明应用在SiC NMOS工艺当中的截面示意图；
图3为本发明应用在SiC NMOS工艺当中的工艺流程截面示意图。
具体实施方式
下面结合实施例对本发明做进一步描述。下述实施例的说明只是用于帮助理解本发明。应当指出，对于本技术领域的普通人员来说，在不脱离本发明原理的前提下，还可以对本发明进行若干修饰，这些改进和修饰也落入本发明权利要求的保护范围内。
实施例1：
本发明提供了一种改善4H-SiC MOSFET沟道载流子迁移率及栅极漏电的工艺方法，通过H2刻蚀SiC表面的方法以减小界面粗糙度，缓解粗糙度散射对于迁移率的影响；同时H2刻蚀后的SiC外延表面在原子层沉积工艺过程当中对反应前驱物的化学吸附力增强，使得原子层沉积形成的栅极氧化物更加致密，改善栅极漏电的情况；此外，采用原子层沉积Al2O3形成栅极氧化物，避免了SiC与O2在高温下发生反应，在界面处形成C簇团，从而改善了界面质量；最后，本方法结合了离子注入工艺和后氧化退火工艺，以降低SiC/栅极氧化物的界面态密度，减小库伦散射对于迁移率的影响，从而改善4H-SiC MOSFET的沟道迁移率。
具体的，如图1所示，本发明提供的改善4H-SiC MOSFET沟道载流子迁移率及栅极漏电的工艺方法包括以下步骤：
S1、提供碳化硅N型衬底，并在碳化硅N型衬底上形成碳化硅P型外延。
如图3(a)所示，所使用的SiC N+衬底掺杂浓度为1.0×1019atom/cm3，厚度为350μm；所使用的SiC P-外延掺杂浓度为8.0×1015atom/cm3，厚度为10μm。此外，SiC P-外延在进行工艺之前要进行RCA清洗，去除外延表面有机以及无机的沾污。
S2、采用多次N离子注入形成MOSFET的源区和漏区。
如图3(b)所示，对SiC P-外延进行N离子注入，以形成源区、漏区N+，比如，源区、漏区N+深度为0.3μm，N离子浓度为1.0×1020atom/cm3，在区域内为均匀掺杂。
进一步地，源区、漏区N+拟通过多次不同剂量及能量的N离子注入形成，注入温度为500℃，注入角度为7°，注入剂量及能量见表1。
表1N+区域离子注入工艺
| 注入元素 | 注入能量(keV) | 注入剂量(atom/cm2) |
| N | 20 | 3.5×1014 |
| N | 50 | 5.0×1014 |
| N | 90 | 7.0×1014 |
| N | 150 | 1.1×1015 |
S3、采用多次Al离子注入形成MOSFET的体区。
如图3(c)所示，对SiC P-外延进行Al离子注入，以形成体区P+作为NMOS的体区，位置临近NMOS的源区，优选的，体区P+深度为0.3μm，Al离子浓度为1.0×1020atom/cm3，在区域内为均匀掺杂。
进一步地，体区P+拟通过多次不同剂量及能量的Al离子注入形成，注入温度为500℃，注入角度为7°，注入剂量及能量见表2。
表2P+区域离子注入工艺
| 注入元素 | 注入能量(keV) | 注入剂量(atom/cm2) |
| Al | 20 | 2.0×1014 |
| Al | 50 | 4.0×1014 |
| Al | 100 | 8.0×1014 |
| Al | 200 | 1.6×1015 |
进一步地，源区、漏区N+以及体区P+注入完成之后，需要对注入进行激活退火，退火温度为1700℃，退火时间为30min。
S4、向MOSFET沟道区域注入N元素，沟道区域位于源区和漏区之间。
如图3(d)所示，对SiC P-外延进行N离子注入，注入掩膜由120nm SiO2和500nm多晶硅构成，通过干法刻蚀对多晶硅进行刻蚀，并通过湿法腐蚀去除SiO2，这种复合结构的注入掩膜确保不会对沟道区域的碳化硅进行刻蚀。
进一步地，对SiC P-外延进行N离子注入，以形成沟道N离子注入区域，注入区域位于源区、漏区N+之间，比如，沟道N离子注入区域注入能量为20keV，注入剂量为3.6×1012atom/cm2，注入温度为室温，注入角度为0°。
S5、采用H2对碳化硅P型外延的表面进行刻蚀。
如图3(e)所示，对SiC P-外延进行刻蚀，去除外延表面SiC薄层，比如，通过H2在1600℃下对SiC外延进行刻蚀，刻蚀时间为20min，刻蚀厚度为10nm。
S6、采用原子层沉积工艺在碳化硅P型外延远离碳化硅N型衬底的一侧形成40nmAl2O3作为栅极氧化层。
如图3(f)所示，在去除外延表面SiC薄层之后，在SiC P-外延生长栅极氧化物，比如，栅极氧化物通过原子层沉积工艺进行生长，生长的物质为Al2O3。
进一步地，所述栅极氧化物由原子层沉积工艺以Al(CH3)3和H2O作为反应前驱物沉积而生成，比如，沉积衬底温度为200℃，Al(CH3)3和H2O的气体量比值为0.5，在此反应条件之下，沉积96min以形成40nm厚的Al2O3。
S7、对栅极氧化层进行N2氛围后氧化退火。
栅极氧化物沉积完成之后，需要在N2氛围当中进行后氧化退火，退火温度为300℃，退火时间为60min。
S8、将低压化学气相沉积原位掺杂P的多晶硅作为栅极，形成在栅极氧化层远离碳化硅P型外延的一侧上。
如图3(g)所示，在栅极氧化物表面，通过低压化学气相沉积工艺，沉积原位掺杂P元素的多晶硅，比如，低压化学气相沉积温度为600℃，沉积多晶硅的厚度为400nm。进一步地，原位掺杂多晶硅之后，对多晶硅进行刻蚀，形成原位掺杂P元素的多晶硅栅极。
S9、在源区、漏区以及体区淀积金属形成欧姆接触。
如图3(h)所示，在栅极氧化物表面开孔，开孔位置位于源区、漏区N+以及体区P+之上，比如，通过磁控溅射工艺，沉积200nm厚的金属Ni作为形成欧姆接触的金属。
进一步地，对金属Ni在N2氛围下进行快速热退火，退火温度为950℃，退火时间为90s。
实施例2：
本发明提供了一种碳化硅N型金属氧化物半导体，如图2所示，包括碳化硅N型衬底、碳化硅P型外延、源区、漏区、体区、沟道区域、栅极氧化层、栅极和欧姆接触。
综上所述，本发明使用H2对SiC外延表面进行刻蚀，首先降低了晶圆的表面粗糙度，减小了粗糙度散射对于器件沟道迁移率的影响；其次，H2刻蚀SiC外延表面之后，会增加SiC表面的H键数量，在原子层沉积工艺当中，可以更有效地吸附反应前驱物Al(CH3)3，从而使得原子层沉积形成的Al2O3薄膜更加致密，减小由于栅极氧化物质量差引起的栅极漏电问题；同时，采用原子层沉积Al2O3形成栅极氧化物，避免了SiC与O2在高温下发生反应，在界面处形成C簇团，从而改善了界面质量；此外，本发明提出的技术方案当中，采用离子注入工艺和后氧化退火工艺相结合的方法，共同钝化了SiC与栅极氧化层界面，降低了SiC与栅极氧化层的界面态密度，从而缓解了散射机制当中库伦散射，使得MOSFET的沟道迁移率有所提升。
Claims (10)
1.一种改善4H-SiC MOSFET沟道载流子迁移率及栅极漏电的工艺方法，其特征在于，包括：
S1、提供碳化硅N型衬底，并在所述碳化硅N型衬底上形成碳化硅P型外延；
S2、采用多次N离子注入形成MOSFET的源区和漏区；
S3、采用多次Al离子注入形成MOSFET的体区；
S4、向MOSFET的沟道区域注入N元素，所述沟道区域位于源区和漏区之间；
S5、采用H2对所述碳化硅P型外延的表面进行刻蚀；
S6、采用原子层沉积工艺在所述碳化硅P型外延远离所述碳化硅N型衬底的一侧形成Al2O3作为栅极氧化层；
S7、对所述栅极氧化层进行N2氛围后氧化退火；
S8、将低压化学气相沉积原位掺杂P的多晶硅作为栅极，形成在所述栅极氧化层远离所述碳化硅P型外延的一侧上；
S9、在源区、漏区以及体区淀积金属形成欧姆接触。
2.根据权利要求1所述的改善4H-SiC MOSFET沟道载流子迁移率及栅极漏电的工艺方法，其特征在于，S2中，MOSFET的源区和漏区由多次N离子注入在500℃下形成，注入角度7°，形成的结深为0.3μm-0.5μm。
3.根据权利要求1所述的改善4H-SiC MOSFET沟道载流子迁移率及栅极漏电的工艺方法，其特征在于，S3中，MOSFET的体区由多次Al离子注入在500℃下形成，注入角度7°，形成的结深为0.3μm-0.5μm。
4.根据权利要求1所述的改善4H-SiC MOSFET沟道载流子迁移率及栅极漏电的工艺方法，其特征在于，S4中，所述沟道区域的注入掩膜由100nm-150nm SiO2和500nm以上的多晶硅构成，通过干法刻蚀对多晶硅进行刻蚀，并通过湿法腐蚀去除SiO2。
5.根据权利要求4所述的改善4H-SiC MOSFET沟道载流子迁移率及栅极漏电的工艺方法，其特征在于，S4中，所述沟道区域的离子注入是在室温下进行的，注入角度为0°，注入能量为5keV-20keV，注入剂量为3.6×1012atom/cm2。
6.根据权利要求1所述的改善4H-SiC MOSFET沟道载流子迁移率及栅极漏电的工艺方法，其特征在于，S5中，刻蚀温度为1400℃-1600℃，刻蚀时间为10min-30min。
7.根据权利要求1所述的改善4H-SiC MOSFET沟道载流子迁移率及栅极漏电的工艺方法，其特征在于，S6中，原子层沉积工艺的沉积温度为200℃，沉积时间为90min-120min之间，沉积厚度为40nm-50nm之间。
8.根据权利要求1所述的改善4H-SiC MOSFET沟道载流子迁移率及栅极漏电的工艺方法，其特征在于，S7中，后氧化退火的温度在300℃-500℃之间，退火时间在30min-60min之间。
9.根据权利要求1所述的改善4H-SiC MOSFET沟道载流子迁移率及栅极漏电的工艺方法，其特征在于，S9中，欧姆接触的金属选择Ni，通过磁控溅射淀积200nm Ni，剥离后在N2氛围当中进行后氧化退火，退火温度为900℃-950℃，退火时间为80s-110s。
10.一种碳化硅N型金属氧化物半导体，其特征在于，由权利要求1至9任一所述的改善4H-SiC MOSFET沟道载流子迁移率及栅极漏电的工艺方法制得，包括碳化硅N型衬底、碳化硅P型外延、源区、漏区、体区、沟道区域、栅极氧化层、栅极和欧姆接触。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310090322.9A CN116153789B (zh) | 2023-01-17 | 2023-01-17 | 一种改善4H-SiC MOSFET沟道载流子迁移率及栅极漏电的工艺方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310090322.9A CN116153789B (zh) | 2023-01-17 | 2023-01-17 | 一种改善4H-SiC MOSFET沟道载流子迁移率及栅极漏电的工艺方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116153789A CN116153789A (zh) | 2023-05-23 |
| CN116153789B true CN116153789B (zh) | 2023-08-29 |
Family
ID=86373089
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310090322.9A Active CN116153789B (zh) | 2023-01-17 | 2023-01-17 | 一种改善4H-SiC MOSFET沟道载流子迁移率及栅极漏电的工艺方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116153789B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117276061A (zh) * | 2023-11-15 | 2023-12-22 | 深圳天狼芯半导体有限公司 | 一种通过N离子注入钝化SiC MOS界面缺陷的方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1925169A (zh) * | 2005-08-31 | 2007-03-07 | 株式会社电装 | 具有高沟道迁移率的碳化硅半导体器件及其制造方法 |
| CN103928344A (zh) * | 2014-04-21 | 2014-07-16 | 西安电子科技大学 | 一种基于N型纳米薄层来提高N型DiMOSFET沟道迁移率方法 |
| CN105140283A (zh) * | 2015-07-28 | 2015-12-09 | 国网智能电网研究院 | 一种碳化硅MOSFETs功率器件及其制作方法 |
| CN115295407A (zh) * | 2022-09-29 | 2022-11-04 | 浙江大学杭州国际科创中心 | 一种SiC功率器件的栅氧结构制备方法和栅氧结构 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008244456A (ja) * | 2007-02-28 | 2008-10-09 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
| US20180233574A1 (en) * | 2017-02-10 | 2018-08-16 | Purdue Research Foundation | Silicon carbide power transistor apparatus and method of producing same |
-
2023
- 2023-01-17 CN CN202310090322.9A patent/CN116153789B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1925169A (zh) * | 2005-08-31 | 2007-03-07 | 株式会社电装 | 具有高沟道迁移率的碳化硅半导体器件及其制造方法 |
| CN103928344A (zh) * | 2014-04-21 | 2014-07-16 | 西安电子科技大学 | 一种基于N型纳米薄层来提高N型DiMOSFET沟道迁移率方法 |
| CN105140283A (zh) * | 2015-07-28 | 2015-12-09 | 国网智能电网研究院 | 一种碳化硅MOSFETs功率器件及其制作方法 |
| CN115295407A (zh) * | 2022-09-29 | 2022-11-04 | 浙江大学杭州国际科创中心 | 一种SiC功率器件的栅氧结构制备方法和栅氧结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116153789A (zh) | 2023-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105047721A (zh) | 一种碳化硅沟槽栅功率MOSFETs器件及其制备方法 | |
| CN105140283A (zh) | 一种碳化硅MOSFETs功率器件及其制作方法 | |
| CN116153789B (zh) | 一种改善4H-SiC MOSFET沟道载流子迁移率及栅极漏电的工艺方法 | |
| US7867882B2 (en) | Method of manufacturing silicon carbide semiconductor device | |
| CN116013989A (zh) | 具有SiO2阻挡层的垂直结构Ga2O3晶体管及制备方法 | |
| CN117577688A (zh) | 一种沟槽型碳化硅mosfet器件及其制造方法 | |
| CN112038409A (zh) | 双异质结增强型金属氧化物场效应晶体管及制备方法 | |
| JP5802492B2 (ja) | 半導体素子及びその製造方法 | |
| CN117936581A (zh) | 一种改进型沟槽型碳化硅mosfet器件及其制造方法 | |
| CN105185833A (zh) | 一种隐埋沟道碳化硅沟槽栅MOSFETs器件及其制备方法 | |
| CN115763233B (zh) | 一种SiC MOSFET的制备方法 | |
| CN116936620A (zh) | 一种碳化硅沟槽栅mosfet的制备方法 | |
| CN105280503B (zh) | 提高横向导电结构 SiC MOSFET 沟道迁移率的方法 | |
| CN113140612A (zh) | 一种碳化硅功率器件终端结构及其制备方法 | |
| WO2019137093A1 (zh) | 一种SiC基DI-MOSFET的制备方法及SiC基DI-MOSFET | |
| CN105161526B (zh) | 提高垂直导电结构SiC MOSFET沟道迁移率的方法 | |
| JP4048856B2 (ja) | 半導体装置の製造方法 | |
| CN112038394A (zh) | 一种能够提高阈值电压稳定性的mosfet的制备方法 | |
| CN118366862A (zh) | 改善4H-SiC PMOS沟道载流子迁移率以及栅氧可靠性的工艺方法 | |
| CN112086361A (zh) | 一种SiC沟槽MOSFET及其制造工艺 | |
| CN105097937B (zh) | 一种横向导电结构 SiC MOSFET 功率器件 | |
| CN105140285B (zh) | 一种垂直导电结构SiC MOSFET功率器件 | |
| CN113921613B (zh) | 浮栅的高压Ga2O3金属氧化物半导体场效应管及制备方法 | |
| CN110556415B (zh) | 一种高可靠性外延栅的SiC MOSFET器件及其制备方法 | |
| CN117410322B (zh) | 一种沟槽型超结硅mosfet及制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |