CN115295407A - 一种SiC功率器件的栅氧结构制备方法和栅氧结构 - Google Patents

一种SiC功率器件的栅氧结构制备方法和栅氧结构 Download PDF

Info

Publication number
CN115295407A
CN115295407A CN202211196346.4A CN202211196346A CN115295407A CN 115295407 A CN115295407 A CN 115295407A CN 202211196346 A CN202211196346 A CN 202211196346A CN 115295407 A CN115295407 A CN 115295407A
Authority
CN
China
Prior art keywords
sio
film layer
thin film
layer
gate oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202211196346.4A
Other languages
English (en)
Other versions
CN115295407B (zh
Inventor
盛况
王珩宇
任娜
邵泽伟
沈华
刘志红
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Star Semiconductor Co ltd
Zhejiang University ZJU
ZJU Hangzhou Global Scientific and Technological Innovation Center
Original Assignee
STARPOWER SEMICONDUCTOR Ltd
Zhejiang University ZJU
ZJU Hangzhou Global Scientific and Technological Innovation Center
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STARPOWER SEMICONDUCTOR Ltd, Zhejiang University ZJU, ZJU Hangzhou Global Scientific and Technological Innovation Center filed Critical STARPOWER SEMICONDUCTOR Ltd
Priority to CN202211196346.4A priority Critical patent/CN115295407B/zh
Publication of CN115295407A publication Critical patent/CN115295407A/zh
Application granted granted Critical
Publication of CN115295407B publication Critical patent/CN115295407B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明涉及半导体技术领域中的一种SiC功率器件的栅氧结构制备方法和栅氧结构，包括以下步骤：在含氮氧化气体环境下，高温氧化SiC衬底层，并制备出钝化SiO2薄膜层；在无氮氧化气体环境下，退火处理钝化SiO2薄膜层，部分钝化SiO2薄膜层生成致密化SiO2薄膜层；在致密化SiO2薄膜层沉积第一电极层，在SiC衬底层上沉积第二电极层，具有沟道迁移率高和长期栅压作用可靠性高的优点，突破了因氮原子钝化Si、C原子容易引起可靠性下降的瓶颈。

Description

一种SiC功率器件的栅氧结构制备方法和栅氧结构
技术领域
本发明涉及半导体技术领域，具体涉及一种SiC功率器件的栅氧结构制备方法和栅氧结构。
背景技术
现有SiC功率器件尤其是MOSFET的制备过程中，往往采用已经成熟的SiC热氧化工艺以制备 SiO2氧化绝缘层，如下公式所示：
Figure DEST_PATH_IMAGE002
，但是对于热氧生长的SiO2氧化绝缘层，由于不充分的化学反应，其界面处往往会不可避免地出现很多如Si-Si、C-C等界面缺陷，致使其沟道迁移率出现大幅下降，与SiC理论电子迁移率相差甚远。
另一方面，传统方法降低SiO2层界面缺陷的方法是通过NO、N2O、N2等气体的退火工艺，与界面处的Si、C原子发生钝化反应形成Si-N，C-N提升缺陷能级，避免电子陷入，从而提升沟道电子迁移率。
尽管之前的研究已经通过利用N原子钝化的手段有效提升了沟道电子的迁移率。但是钝化反应的方向是从SiO2层的顶部向界面处发生，当界面处形成有效的Si-N、C-N钝化时，其内部N掺杂的比例更高。这将直接造成其整体厚度增加，并使SiO2层密度下降，在栅极电压作用下容易形成漏电流，在长期使用过程中容易造成可靠性问题。
发明内容
本发明针对现有技术中的缺点，提供了一种SiC功率器件的栅氧结构制备方法和栅氧结构，具有沟道迁移率高和长期栅压作用可靠性高的优点，突破了因氮原子钝化Si、C原子容易引起可靠性下降的瓶颈。
为了解决上述技术问题，本发明通过下述技术方案得以解决：
一种SiC功率器件的栅氧结构制备方法，包括以下步骤：
在含氮氧化气体环境下，高温氧化所述SiC衬底层，并制备出钝化SiO2薄膜层；
在无氮氧化气体环境下，退火处理所述钝化SiO2薄膜层，部分钝化SiO2薄膜层生成致密化SiO2薄膜层；
在所述致密化SiO2薄膜层沉积第一电极层，在所述SiC衬底层上沉积第二电极层。
可选的，所述含氮氧化气体为NO、N2O或NO2中的任意一种，且所述含氮氧化气体的气体压力为1.5~2.5Pa。
可选的，所述高温氧化的温度为1200~1400℃。
可选的，所述高温氧化的时间为10~50min。
可选的，所述无氮氧化气体为氧气与惰性气体的混合气体，且所述混合气体的氧气与惰性气体的气体比例为1:1~1:2，所述混合气体的气体压力为1.3~1.5Pa。
可选的，所述退火处理的温度为600~900℃。
可选的，所述退火处理的时间为10~40min。
可选的，所述钝化SiO2薄膜层的厚度为20~50nm。
可选的，所述致密化SiO2薄膜层的厚度为10~40nm。
一种栅氧结构，包括第一电极层、第二电极层、SiC衬底层、钝化SiO2薄膜层和致密化SiO2薄膜层，所述钝化SiO2薄膜层设置在SiC衬底层上，所述致密化SiO2薄膜层设置在钝化SiO2薄膜层远离SiC衬底层的一端面，且所述致密化SiO2薄膜层由部分钝化SiO2薄膜层退火生成，所述致密化SiO2薄膜层的密度大于钝化SiO2薄膜层，所述第一电极设置在致密化SiO2薄膜层远离致密化SiO2薄膜层的一端面，所述第二电极设置在SiC衬底层远离钝化SiO2薄膜层的一端面。
采用本发明提供的技术方案，与现有技术相比，具有如下有益效果：
一方面，通过制备高温氧化后的钝化SiO2薄膜层，再进一步对其进行氧化退火处理，从而得到未钝化处理的致密化SiO2薄膜层，并且通过控制退火时间，精确控制钝化SiO2薄膜层与致密化SiO2薄膜层的厚度比例，从而抑制界面态缺陷的产生，同时保证钝化SiO2薄膜层与致密化钝化SiO2薄膜层所构成的SiO2层内部的致密性，防止在栅压作用下，产生栅极漏电流，造成可靠性的问题；
另一方面，通过600~900℃的退火温度设置，低于传统的退火温度设置，从而使得在SiC衬底层不会进一步氧化形成例如Si-Si键和C-C键的碳团簇，进一步保证界面载流子拥有较高的迁移率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本实施例一提出的一种SiC功率器件的栅氧结构制备方法流程图；
图2为本实施例五提出的一种栅氧结构的结构图。
具体实施方式
下面结合实施例对本发明做进一步的详细说明，以下实施例是对本发明的解释而本发明并不局限于以下实施例。
实施例一
由于纯SiO2层的膜层致密度较大，但随着氮原子钝化的引入，会导致纯SiO2层的膜层密度不断下降，且还会导致其所制备的栅氧结构的栅极耐压性能不断下降，因此，综合考虑SiO2的有效性和对栅极漏电流的抑制，远离SiC衬底层界面处的致密化SiO2薄膜层的膜层致密度得到有效提升之后，方能达到提升栅极耐压可靠性的目的。
因此，如图1所示，一种SiC功率器件的栅氧结构制备方法，包括以下步骤：清洗SiC衬底层的晶面缺陷；具体地，首先对SiC初始片使用清洗气体进行清洗，得到SiC衬底层，其中，SiC初始片即为SiC衬底层上的晶面缺陷，且在进行晶面缺陷清洗时，清洗气体可以为氢气，清洗温度可以设置为500℃。
完成清洗后，在含氮氧化气体环境下，高温氧化SiC衬底层，并制备出钝化SiO2薄膜层，具体地，含氮氧化气体为NO、N2O或NO2中的任意一种，且含氮氧化气体的气体压力为1.5~2.5Pa，高温氧化的温度为1200~1400℃，高温氧化的时间为10~50min，另一方面，钝化SiO2薄膜层的厚度为20~50nm，此时，SiC衬底层高温氧化过程中，其发生如下公式的反应：
Figure DEST_PATH_IMAGE004
，从而通过利用氮原子钝化的方法，提升沟道电子的迁移率。
为进一步解决由于氮原子钝化使得钝化SiO2薄膜层内部氮原子掺杂比例提高，影响整体厚度和钝化SiO2薄膜层密度的问题，还需在无氮氧化气体环境下，退火处理钝化SiO2薄膜层，部分钝化SiO2薄膜层生成致密化SiO2薄膜层，具体地，无氮氧化气体为氧气与惰性气体的混合气体，且混合气体的氧气与惰性气体的气体比例为1:1~1:2，混合气体的气体压力为1.3~1.5Pa，退火处理的温度为600~900℃，退火处理的时间为10~40min，其中，致密化SiO2薄膜层的厚度为10~40nm。
其中，惰性气体用于稀释氧化气体，防止氧化反应过快，导致SiC衬底层上反应活性部分迅速氧化，使得缺乏活性部分反应不彻底，进而造成整体反应不均匀。
进一步地，通过无氮氧化气体对部分钝化SiO2薄膜层进行退火处理，可以将体相中的氮原子去除，得到无氮原子掺杂的致密化SiO2薄膜层，其中，退火处理过程中，钝化SiO2薄膜层发生如下公式的反应：
Figure DEST_PATH_IMAGE006
，从而通过控制退火处理的温度和时间，进一步控制致密化SiO2薄膜层的厚度，并得到无氮原子掺杂的钝化SiO2薄膜层，又由于致密化SiO2薄膜层的内部相比于钝化SiO2薄膜层缺陷更少，结构更为致密，因此其可靠性得到了显著的提升。
另一方面，由于在退火处理过程中，既要去除体相的氮原子，又不能额外向下氧化更多的SiC衬底层，两者的反应存在竞争关系，而SiC的氧化反应所需要的势垒又更高，因此需要更高的温度进行反应，且在900℃以下其反应速率可显著性降低，同时为更快去除体相的氮原子，其反应温度又需达到600℃以上，因此退火处理的温度设定为600~900℃。
更进一步地，采用磁控溅射方法在致密化SiO2薄膜层沉积第一电极层，在SiC衬底层上沉积第二电极层，其中，第一电极层即为栅电极层，第二电极层即为底电极层，至此，完成SiC功率器件的栅氧结构的制备，为验证所制备的SiC功率器件的栅氧结构的可靠性，可通过施加栅氧电压的方式，检测是否存在漏电流，从而判定其可靠性。
在本实施例中，含氮氧化气体以NO为例，此时首先在氢气环境下，清洗温度500℃下，清洗SiC衬底层表面的晶面缺陷，然后进行高温氧化处理，其中高温氧化的温度选择1300℃，在NO气体环境中，气体压力设置为1.5Pa压力下，高温氧化20min，此时SiC衬底层上会生长出20nm的钝化SiO2薄膜层，然后对钝化SiO2薄膜层进行退火处理，其中，退火处理的温度选择800℃，混合气体的惰性气体选择氩气，并采用O2与Ar的气体流量比例为1：1，气体压力为1.5Pa的环境下进行退火处理10min，一部分钝化SiO2薄膜层生成致密化SiO2薄膜层，从而保证退火处理后，钝化SiO2薄膜层的厚度保持在10nm，最后在致密化SiO2薄膜层上通过磁控溅射法沉积栅电极层，在SiC衬底层上沉积底电极层，其中，惰性气体优选的选择氩气，成本较低，降低了制备成本。
由于考虑界面处影响载流子迁移率的钝化SiO2薄膜层的厚度需要控制在10nm左右，而高温氧化所得的钝化SiO2薄膜层的厚度约为20~50nm，因此，通过控制退火的时间，控制生成的致密化SiO2薄膜层的厚度在10~40nm范围内，另一方面，基于气体分为压力过大时，会加快钝化SiO2薄膜层的氧化速率，因此，需要在氧气与氩气的和气体环境下，且气氛压力控制在1.5Pa下，对钝化薄膜层进行退火处理，从而得到分布均匀的致密化SiO2薄膜层，使得最终得到的栅氧结构与传统的双层SiC-N钝化SiO2层栅氧结构相比，界面密度更低，且可靠性进一步得到提升。
实施例二
本实施例与实施例一不同之处在于，含氮氧化气体使用N2O气体，此时首先在氢气环境下，清洗温度500℃下，清洗SiC衬底层表面的晶面缺陷，然后进行高温氧化处理，其中高温氧化的温度选择1300℃，在N2O气体环境中，气体压力设置为1.5Pa压力下，此时高温氧化的时间只需10min， SiC衬底层上便会生长出20nm的钝化SiO2薄膜层，然后对钝化SiO2薄膜层进行退火处理，其中，退火处理的温度选择800℃，混合气体的惰性气体选择氩气，并采用O2与Ar的气体流量比例为1：1，气体压力为1.5Pa的环境下进行退火处理10min，使得部分钝化SiO2薄膜层生成致密化SiO2薄膜层，从而保证退火处理后，钝化SiO2薄膜层的厚度保持在10nm，最后在致密化SiO2薄膜层上通过磁控溅射法沉积栅电极层，在SiC衬底层上沉积底电极层，其中，惰性气体优选的选择氩气，成本较低，降低了制备成本。
由于N2O与NO相比，在N2O气体环境下，对SiC衬底层的氧化能力更强，且高温氧化时N2O气体容易被分解为N2，影响钝化SiO2薄膜层的生成，因此，为达到完成三层栅氧结构的设计，基于N2O的氧化速率相比于NO更快的条件下，控制缩短N2O的高温氧化时间，从而防止N2O气体被分解为N2，阻止生成钝化SiO2薄膜层。
此外，由于高温氧化得到的钝化SiO2薄膜层的氮原子残留较少，因此，其所需要的退火时间可以进一步缩短，但是这种方法得到的体相未掺杂氮原子的致密化SiO2薄膜层均匀性欠佳，需通过后续退火环境进一步控制。
实施例三
本实施例与实施例二不同之处在于，退火处理时，混合气体中，氧气与惰性气体的气体流量比例调整为1:2，此时，同样的，含氮氧化气体使用N2O，首先在氢气环境下，清洗温度500℃下，清洗SiC衬底层表面的晶面缺陷，然后进行高温氧化处理，其中高温氧化的温度选择1300℃，在N2O气体环境中，气体压力设置为1.5Pa压力下，此时高温氧化的时间只需10min， SiC衬底层上会生长出20nm的钝化SiO2薄膜层，然后对钝化SiO2薄膜层进行退火处理，其中，退火处理的温度选择800℃，混合气体的惰性气体选择氩气，并在O2与Ar的气体流量比例为1：2，气体压力为1.5Pa的环境下进行退火处理10min，使得部分钝化SiO2薄膜层生成致密化SiO2薄膜层，从而保证退火处理后，钝化SiO2薄膜层的厚度保持在10nm，最后在致密化SiO2薄膜层上通过磁控溅射法沉积栅电极层，在SiC衬底层上沉积底电极层，其中，惰性气体优选的选择氩气，成本较低，降低了制备成本。
通过将混合气体中的氧气与惰性气体的气体流量比例调高，降低生成致密化SiO2薄膜层的速率，从而提高致密化SiO2薄膜层的均匀度，即通过控制混合气体中的气体流量比例可有效解决由于N2O氧化得到的体相未掺杂氮原子的钝化SiO2薄膜层均匀性欠佳的问题，具体地，通过调节惰性气体在混合气体中的占比，从而降低氧化速率，而降低氧化速率又可进一步减少SiC活性面与非活性面间的生长速率差距，进而提升了均匀性。
实施例四
本实施例与实施例一不同之处在于，高温氧化时的气体压力调整为2Pa，此时同样的，含氮氧化气体以NO为例，首先在氢气环境下，清洗温度500℃下，清洗SiC衬底层表面的晶面缺陷，然后进行高温氧化处理，其中高温氧化的温度选择1300℃，高温氧化20min，此时SiC衬底层上会生长出20nm的钝化SiO2薄膜层，然后对钝化SiO2薄膜层进行退火处理，其中，退火处理的温度选择800℃，混合气体的惰性气体选择氩气，并采用O2与Ar的气体流量比例为1：1，气体压力为1.5Pa的环境下进行退火处理10min，使得部分钝化SiO2薄膜层生成致密化SiO2薄膜层，从而保证退火处理后，钝化SiO2薄膜层的厚度保持在10nm，最后在致密化SiO2薄膜层上通过磁控溅射法沉积栅电极层，在SiC衬底层上沉积底电极层，其中，惰性气体优选的选择氩气，成本较低，降低了制备成本，同时通过增大高温氧化的气体分为压力，使得高温氧化速率更快且生成钝化SiO2薄膜层的钝化程度更彻底。
实施例五
如图2所示，一种栅氧结构，栅氧结构使用如实施例一至实施例四所述的SiC功率器件的栅氧结构制备方法进行制备，具体地，栅氧结构包括第一电极层、第二电极层、SiC衬底层、钝化SiO2薄膜层和致密化SiO2薄膜层，钝化SiO2薄膜层设置在SiC衬底层上，致密化SiO2薄膜层设置在钝化SiO2薄膜层远离SiC衬底层的一端面，且致密化SiO2薄膜层由部分钝化SiO2薄膜层退火生成，致密化SiO2薄膜层的密度大于钝化SiO2薄膜层，第一电极设置在致密化SiO2薄膜层远离致密化SiO2薄膜层的一端面，第二电极设置在SiC衬底层远离钝化SiO2薄膜层的一端面。
通过钝化SiO2薄膜层的设置，提高沟道的电子迁移率，并通过致密化SiO2薄膜层的设置，提高SiO2薄膜层的密度，防止栅极电压作用下形成漏电流，提高功率器件的可靠性。
以上所述，仅为本发明的较佳实施例，并非对本发明任何形式上和实质上的限制，应当指出，对于本技术领域的普通技术人员，在不脱离本发明方法的前提下，还将可以做出若干改进和补充，这些改进和补充也应视为本发明的保护范围。凡熟悉本专业的技术人员，在不脱离本发明的精神和范围的情况下，当可利用以上所揭示的技术内容而做出的些许更动、修饰与演变的等同变化，均为本发明的等效实施例；同时，凡依据本发明的实质技术对上述实施例所作的任何等同变化的更动、修饰与演变，均仍属于本发明的技术方案的范围内。

Claims (10)

1.一种SiC功率器件的栅氧结构制备方法，其特征在于，包括以下步骤：
在含氮氧化气体环境下，高温氧化SiC衬底层，并制备出钝化SiO2薄膜层；
在无氮氧化气体环境下，退火处理所述钝化SiO2薄膜层，部分钝化SiO2薄膜层生成致密化SiO2薄膜层；
在所述致密化SiO2薄膜层沉积第一电极层，在所述SiC衬底层上沉积第二电极层。
2.根据权利要求1所述的一种SiC功率器件的栅氧结构制备方法，其特征在于，所述含氮氧化气体为NO、N2O或NO2中的任意一种，且所述含氮氧化气体的气体压力为1.5~2.5Pa。
3.根据权利要求1所述的一种SiC功率器件的栅氧结构制备方法，其特征在于，所述高温氧化的温度为1200~1400℃。
4.根据权利要求1所述的一种SiC功率器件的栅氧结构制备方法，其特征在于，所述高温氧化的时间为10~50min。
5.根据权利要求1所述的一种SiC功率器件的栅氧结构制备方法，其特征在于，所述无氮氧化气体为氧气与惰性气体的混合气体，且所述混合气体的氧气与惰性气体的气体比例为1:1~1:2，所述混合气体的气体压力为1.3~1.5Pa。
6.根据权利要求1所述的一种SiC功率器件的栅氧结构制备方法，其特征在于，所述退火处理的温度为600~900℃。
7.根据权利要求1所述的一种SiC功率器件的栅氧结构制备方法，其特征在于，所述退火处理的时间为10~40min。
8.根据权利要求1-7任意一项所述的一种SiC功率器件的栅氧结构制备方法，其特征在于，所述钝化SiO2薄膜层的厚度为20~50nm。
9.根据权利要求1-7任意一项所述的一种SiC功率器件的栅氧结构制备方法，其特征在于，所述致密化SiO2薄膜层的厚度为10~40nm。
10.一种栅氧结构，其特征在于，包括第一电极层、第二电极层、SiC衬底层、钝化SiO2薄膜层和致密化SiO2薄膜层，所述钝化SiO2薄膜层设置在SiC衬底层上，所述致密化SiO2薄膜层设置在钝化SiO2薄膜层远离SiC衬底层的一端面，且所述致密化SiO2薄膜层由部分钝化SiO2薄膜层退火生成，所述致密化SiO2薄膜层的密度大于钝化SiO2薄膜层，所述第一电极设置在致密化SiO2薄膜层远离致密化SiO2薄膜层的一端面，所述第二电极设置在SiC衬底层远离钝化SiO2薄膜层的一端面。
CN202211196346.4A 2022-09-29 2022-09-29 一种SiC功率器件的栅氧结构制备方法和栅氧结构 Active CN115295407B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211196346.4A CN115295407B (zh) 2022-09-29 2022-09-29 一种SiC功率器件的栅氧结构制备方法和栅氧结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211196346.4A CN115295407B (zh) 2022-09-29 2022-09-29 一种SiC功率器件的栅氧结构制备方法和栅氧结构

Publications (2)

Publication Number Publication Date
CN115295407A true CN115295407A (zh) 2022-11-04
CN115295407B CN115295407B (zh) 2023-07-07

Family

ID=83833784

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211196346.4A Active CN115295407B (zh) 2022-09-29 2022-09-29 一种SiC功率器件的栅氧结构制备方法和栅氧结构

Country Status (1)

Country Link
CN (1) CN115295407B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116153789A (zh) * 2023-01-17 2023-05-23 浙江大学 一种改善4H-SiC MOSFET沟道载流子迁移率及栅极漏电的工艺方法

Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5972801A (en) * 1995-11-08 1999-10-26 Cree Research, Inc. Process for reducing defects in oxide layers on silicon carbide
US20020072247A1 (en) * 2000-10-03 2002-06-13 Lipkin Lori A. Method of N2O growth of an oxide layer on a silicon carbide layer
CN1531746A (zh) * 2001-04-12 2004-09-22 ���﹫˾ 利用在氢气环境中退火在碳化硅层上制备氧化物层的方法
JP2005116896A (ja) * 2003-10-09 2005-04-28 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
CN1679149A (zh) * 2002-08-30 2005-10-05 克里公司 SiO2/SiC 结构中界面态的氮钝化
US20070096107A1 (en) * 2005-11-03 2007-05-03 Brown Dale M Semiconductor devices with dielectric layers and methods of fabricating same
US20090227100A1 (en) * 2008-03-05 2009-09-10 Oki Semiconductor Co., Ltd. Method for fabricating semiconductor device
CN102934210A (zh) * 2010-06-16 2013-02-13 住友电气工业株式会社 用于制造碳化硅半导体器件的方法
JP2013149842A (ja) * 2012-01-20 2013-08-01 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
JP2014225692A (ja) * 2008-12-25 2014-12-04 ローム株式会社 半導体装置および半導体装置の製造方法
WO2015015629A1 (ja) * 2013-08-02 2015-02-05 株式会社日立製作所 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
CN104637801A (zh) * 2015-01-30 2015-05-20 株洲南车时代电气股份有限公司 一种制备SiC MOSFET栅氧化层的方法
JP2017055098A (ja) * 2015-09-07 2017-03-16 国立大学法人大阪大学 半導体装置の製造方法及びこれに用いる半導体製造装置
US20180090320A1 (en) * 2016-09-29 2018-03-29 Fuji Electric Co., Ltd. Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
CN109411343A (zh) * 2018-10-31 2019-03-01 秦皇岛京河科学技术研究院有限公司 一种SiC MOSFET栅氧化层退火方法
CN113113288A (zh) * 2021-03-31 2021-07-13 大连理工大学 一种新型的含氯元素的碳化硅氧化工艺
CN113410132A (zh) * 2020-03-16 2021-09-17 全球能源互联网研究院有限公司 一种碳化硅moseft栅氧结构及其制备方法
CN114300533A (zh) * 2021-12-27 2022-04-08 浙江大学杭州国际科创中心 一种栅氧结构和制备方法

Patent Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5972801A (en) * 1995-11-08 1999-10-26 Cree Research, Inc. Process for reducing defects in oxide layers on silicon carbide
US20020072247A1 (en) * 2000-10-03 2002-06-13 Lipkin Lori A. Method of N2O growth of an oxide layer on a silicon carbide layer
CN1531746A (zh) * 2001-04-12 2004-09-22 ���﹫˾ 利用在氢气环境中退火在碳化硅层上制备氧化物层的方法
CN1679149A (zh) * 2002-08-30 2005-10-05 克里公司 SiO2/SiC 结构中界面态的氮钝化
JP2005116896A (ja) * 2003-10-09 2005-04-28 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US20070096107A1 (en) * 2005-11-03 2007-05-03 Brown Dale M Semiconductor devices with dielectric layers and methods of fabricating same
US20090227100A1 (en) * 2008-03-05 2009-09-10 Oki Semiconductor Co., Ltd. Method for fabricating semiconductor device
JP2014225692A (ja) * 2008-12-25 2014-12-04 ローム株式会社 半導体装置および半導体装置の製造方法
CN102934210A (zh) * 2010-06-16 2013-02-13 住友电气工业株式会社 用于制造碳化硅半导体器件的方法
JP2013149842A (ja) * 2012-01-20 2013-08-01 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
WO2015015629A1 (ja) * 2013-08-02 2015-02-05 株式会社日立製作所 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
CN104637801A (zh) * 2015-01-30 2015-05-20 株洲南车时代电气股份有限公司 一种制备SiC MOSFET栅氧化层的方法
JP2017055098A (ja) * 2015-09-07 2017-03-16 国立大学法人大阪大学 半導体装置の製造方法及びこれに用いる半導体製造装置
US20180090320A1 (en) * 2016-09-29 2018-03-29 Fuji Electric Co., Ltd. Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
CN109411343A (zh) * 2018-10-31 2019-03-01 秦皇岛京河科学技术研究院有限公司 一种SiC MOSFET栅氧化层退火方法
CN113410132A (zh) * 2020-03-16 2021-09-17 全球能源互联网研究院有限公司 一种碳化硅moseft栅氧结构及其制备方法
CN113113288A (zh) * 2021-03-31 2021-07-13 大连理工大学 一种新型的含氯元素的碳化硅氧化工艺
CN114300533A (zh) * 2021-12-27 2022-04-08 浙江大学杭州国际科创中心 一种栅氧结构和制备方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
P.T.LAI等: "《Effects of nitridation and annealing on interface properties of thermally oxidized SiO2/SiC metal-oxide-semiconductor system》", 《APPLIED PHYSICS LETTERS》 *
WON-JU CHO等: "《Study on electron trapping and interface states of various gate dielectric materials in 4H–SiC metal-oxide-semiconductor capacitors》", 《APPLIED PHYSICS LETTERS》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116153789A (zh) * 2023-01-17 2023-05-23 浙江大学 一种改善4H-SiC MOSFET沟道载流子迁移率及栅极漏电的工艺方法
CN116153789B (zh) * 2023-01-17 2023-08-29 浙江大学 一种改善4H-SiC MOSFET沟道载流子迁移率及栅极漏电的工艺方法

Also Published As

Publication number Publication date
CN115295407B (zh) 2023-07-07

Similar Documents

Publication Publication Date Title
KR100358056B1 (ko) 반도체 소자의 게이트 산화막 형성방법
KR100320796B1 (ko) 게이트 유전체막이 적용되는 반도체 소자의 제조 방법
CN115295407B (zh) 一种SiC功率器件的栅氧结构制备方法和栅氧结构
CN1282255C (zh) 半导体器件及其制造方法
CN103451611B (zh) 适用于栅介质层的低漏电流HfO2薄膜的制备方法
KR20060099606A (ko) 반도체 소자의 층간절연막 형성방법
CN107634009A (zh) 一种GaN MOS‑HEMT器件及其制备方法
JP5266996B2 (ja) 半導体装置の製造方法および半導体装置
JP2003297826A (ja) 半導体装置の製造方法及び半導体装置
CN114300533A (zh) 一种栅氧结构和制备方法
CN108257855A (zh) 高k栅介质层的制备方法及碳化硅MOS功率器件
Iwamoto et al. Advanced layer-by-layer deposition and annealing process for high-quality high-k dielectrics formation
CN101924030B (zh) 一种改善高阻soi衬底上高介电常数栅介质性能的方法
CN101120437A (zh) 电介质膜及其形成方法
KR100540246B1 (ko) 반도체 소자의 제조 방법
CN115274404A (zh) 改性隧穿氧化层及制备方法、TOPCon结构及制备方法和太阳电池
CN112599408A (zh) 具有复合氧化层的碳化硅金属氧化物半导体制备方法
CN116722031B (zh) 一种功率场效应管及其制备方法
KR100274351B1 (ko) 반도체소자의게이트산화막형성방법
CN107863392A (zh) 一种SiC MOS电容及其制造方法
KR102603515B1 (ko) 고밀도 라디컬을 이용하여 개선된 계면 및 박막을 형성하는 방법
CN113690307B (zh) 一种具有三叠层栅介质结构的金刚石场效应晶体管
CN112820639B (zh) 一种改进的碳化硅mosfet器件的制备工艺
Liu et al. Effects of postgate dielectric treatment on germanium-based metal-oxide-semiconductor device by supercritical fluid technology
JP2003086588A (ja) Ｍｉｓ型半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: 310000 No. 733, Jianshe Third Road, Xiaoshan District, Hangzhou City, Zhejiang Province

Patentee after: Hangzhou International Science and technology innovation center of Zhejiang University

Patentee after: ZHEJIANG University

Patentee after: Star Semiconductor Co.,Ltd.

Address before: 310000 No. 733, Jianshe Third Road, Xiaoshan District, Hangzhou City, Zhejiang Province

Patentee before: Hangzhou International Science and technology innovation center of Zhejiang University

Patentee before: ZHEJIANG University

Patentee before: STARPOWER SEMICONDUCTOR Ltd.

CP03 Change of name, title or address