JP2003086588A - Ｍｉｓ型半導体装置の製造方法 - Google Patents
Ｍｉｓ型半導体装置の製造方法Info
- Publication number
- JP2003086588A JP2003086588A JP2001273019A JP2001273019A JP2003086588A JP 2003086588 A JP2003086588 A JP 2003086588A JP 2001273019 A JP2001273019 A JP 2001273019A JP 2001273019 A JP2001273019 A JP 2001273019A JP 2003086588 A JP2003086588 A JP 2003086588A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- gate insulating
- flow rate
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】 半導体からなる基板表面に半導体の酸化物を
形成することなく、酸化ジルコニウムからなるゲート絶
縁膜と、ゲート電極とを形成し、特性の良いＭＩＳ型半
導体装置を製造する。 【解決手段】 洗浄乾燥した基板１０１を、Ｚｒターゲ
ットが装着されたＥＣＲスパッタ装置に装填し、メタル
モードで、ＺｒＯ2からなるゲート絶縁膜１０２を膜厚
３〜１０ｎｍ程度に形成し、この上に、窒化チタンから
なるゲート電極１０３を形成し、この後、加熱処理を施
す。
形成することなく、酸化ジルコニウムからなるゲート絶
縁膜と、ゲート電極とを形成し、特性の良いＭＩＳ型半
導体装置を製造する。 【解決手段】 洗浄乾燥した基板１０１を、Ｚｒターゲ
ットが装着されたＥＣＲスパッタ装置に装填し、メタル
モードで、ＺｒＯ2からなるゲート絶縁膜１０２を膜厚
３〜１０ｎｍ程度に形成し、この上に、窒化チタンから
なるゲート電極１０３を形成し、この後、加熱処理を施
す。
Description
【０００１】
【発明の属する技術分野】本発明は、高誘電率の材料か
らなるゲート絶縁膜から構成されたＭＩＳ型半導体装置
の製造方法に関する。
らなるゲート絶縁膜から構成されたＭＩＳ型半導体装置
の製造方法に関する。
【０００２】
【従来の技術】シリコン（Ｓｉ）基板上に形成される大
規模集積回路（ＬＳＩ）は、素子を微細化することで集
積度を上げるようにしてきた。素子の微細化の際、ＭＯ
Ｓトランジスタのゲート長を短縮すると、動作速度が向
上する。微細化による集積度と動作速度の向上は、様々
な機能をＬＳＩチップ内で実現することを可能とするた
め魅力である。また、見込まれるマーケットの大きさに
も大きな魅力がある。このため、素子の微細化と高集積
化は、研究・開発の競争が激化している。
規模集積回路（ＬＳＩ）は、素子を微細化することで集
積度を上げるようにしてきた。素子の微細化の際、ＭＯ
Ｓトランジスタのゲート長を短縮すると、動作速度が向
上する。微細化による集積度と動作速度の向上は、様々
な機能をＬＳＩチップ内で実現することを可能とするた
め魅力である。また、見込まれるマーケットの大きさに
も大きな魅力がある。このため、素子の微細化と高集積
化は、研究・開発の競争が激化している。
【０００３】微細化により、金属（ゲート材料）と酸化
膜と半導体とから構成されるＭＯＳトランジスタのゲー
ト酸化膜は、最近では、例えば３ｎｍ以下と、直接トン
ネル電流が流れるほど薄くなってきた。特に、低消費電
力が要求される携帯端末などに用いられる素子では、ト
ンネル電流を抑えて電力消費を押さえることが重要であ
る。このため、最近では、従来ゲート酸化膜に用いてき
たに酸化シリコンからなる絶縁膜に代えて、二酸化シリ
コンよりも被誘電率の大きい絶縁材料をゲート絶縁膜に
用い、膜厚を厚くすることによりトンネル電流を抑える
方法が盛んに研究されだした。
膜と半導体とから構成されるＭＯＳトランジスタのゲー
ト酸化膜は、最近では、例えば３ｎｍ以下と、直接トン
ネル電流が流れるほど薄くなってきた。特に、低消費電
力が要求される携帯端末などに用いられる素子では、ト
ンネル電流を抑えて電力消費を押さえることが重要であ
る。このため、最近では、従来ゲート酸化膜に用いてき
たに酸化シリコンからなる絶縁膜に代えて、二酸化シリ
コンよりも被誘電率の大きい絶縁材料をゲート絶縁膜に
用い、膜厚を厚くすることによりトンネル電流を抑える
方法が盛んに研究されだした。
【０００４】高誘電率（high-k）な膜を用いると、膜厚
を厚くしても、薄い二酸化シリコン膜と同程度の容量値
が得られる。二酸化シリコンの被誘電率をｋoxとし、高
誘電率材料からなる絶縁膜の膜厚と被誘電率を各々
ｄh，ｋhとすれば、この絶縁膜の二酸化シリコン換算膜
厚ｄox-eqは、ｄox-eq＝（ｋox／ｋh）×ｄhで表され
る。なお、ｋoxは、３．８〜３．９である。
を厚くしても、薄い二酸化シリコン膜と同程度の容量値
が得られる。二酸化シリコンの被誘電率をｋoxとし、高
誘電率材料からなる絶縁膜の膜厚と被誘電率を各々
ｄh，ｋhとすれば、この絶縁膜の二酸化シリコン換算膜
厚ｄox-eqは、ｄox-eq＝（ｋox／ｋh）×ｄhで表され
る。なお、ｋoxは、３．８〜３．９である。
【０００５】二酸化シリコンに換わる高誘電率材料とし
ては、シリコン窒化物（ＳｉＯxＮy），アルミナ（Ａｌ
2Ｏ3），二酸化チタン（ＴｉＯ2）、二酸化ジルコニウ
ム（ＺｒＯ2）、二酸化ハフニウム（ＨｆＯ2）、二酸化
ランタン（ＬａＯ2）あるいは、二元軽合金の酸化物、
さらには、これらの酸化物に窒素を添加した化合物など
が有力な候補としてあげられている。中でも、二酸化ジ
ルコニウム膜は、制御しやすい２０〜２５程度の被誘電
率であり、バンドギャップも比較的広い（報告値：５．
１６〜７．８ｅＶ）ため、有望な材料である。
ては、シリコン窒化物（ＳｉＯxＮy），アルミナ（Ａｌ
2Ｏ3），二酸化チタン（ＴｉＯ2）、二酸化ジルコニウ
ム（ＺｒＯ2）、二酸化ハフニウム（ＨｆＯ2）、二酸化
ランタン（ＬａＯ2）あるいは、二元軽合金の酸化物、
さらには、これらの酸化物に窒素を添加した化合物など
が有力な候補としてあげられている。中でも、二酸化ジ
ルコニウム膜は、制御しやすい２０〜２５程度の被誘電
率であり、バンドギャップも比較的広い（報告値：５．
１６〜７．８ｅＶ）ため、有望な材料である。
【０００６】以上のような材料をゲート絶縁膜として用
いるために、種々の膜形成方法が試みられている。中で
も、スパッタ法は、容易に取り扱えないガスなどが必要
なく、形成する膜の表面モフォロジーが比較的良いなど
の特徴がある。スパッタ法において、高誘電率膜を堆積
するとき使用するターゲットとして、金属を用いる場合
と、形成する膜となる化合物を用いる場合とがあるが、
一般には金属の方がターゲットとして製造しやすい。化
合物ターゲットは焼結等の工程を必要とし、整形や組成
の調整に難しさがある。
いるために、種々の膜形成方法が試みられている。中で
も、スパッタ法は、容易に取り扱えないガスなどが必要
なく、形成する膜の表面モフォロジーが比較的良いなど
の特徴がある。スパッタ法において、高誘電率膜を堆積
するとき使用するターゲットとして、金属を用いる場合
と、形成する膜となる化合物を用いる場合とがあるが、
一般には金属の方がターゲットとして製造しやすい。化
合物ターゲットは焼結等の工程を必要とし、整形や組成
の調整に難しさがある。
【０００７】このような一般的なスパッタ法の欠点を改
善する方法として、電子サイクロトロン共鳴（ＥＣＲ）
と発散磁場を利用して作られたプラズマ流を基板に照射
し、プラズマ流中の途中に配置したリング状のターゲッ
トと接地間に高周波かまたは直流高電圧を加え、プラズ
マ流中のイオンをターゲットに衝突させてスパッタリン
グし、膜を基板に堆積させる方法（以下、これをＥＣＲ
スパッタ法という）がある。
善する方法として、電子サイクロトロン共鳴（ＥＣＲ）
と発散磁場を利用して作られたプラズマ流を基板に照射
し、プラズマ流中の途中に配置したリング状のターゲッ
トと接地間に高周波かまたは直流高電圧を加え、プラズ
マ流中のイオンをターゲットに衝突させてスパッタリン
グし、膜を基板に堆積させる方法（以下、これをＥＣＲ
スパッタ法という）がある。
【０００８】マグネトロンスパッタ法では、１０-1Ｐａ
台以上でないと安定なプラズマは得られないのに対し、
上記ＥＣＲスパッタ法では、安定なＥＣＲプラズマが１
０-2Ｐａから１０-3Ｐａ台の圧力で得られる。また、Ｅ
ＣＲスパッタは、ターゲットに高周波かまたは直流の電
圧を印加し、ＥＣＲプラズマ中のイオンをターゲットに
当ててスパッタリングを行うため、低い圧力でスパッタ
リングができる。
台以上でないと安定なプラズマは得られないのに対し、
上記ＥＣＲスパッタ法では、安定なＥＣＲプラズマが１
０-2Ｐａから１０-3Ｐａ台の圧力で得られる。また、Ｅ
ＣＲスパッタは、ターゲットに高周波かまたは直流の電
圧を印加し、ＥＣＲプラズマ中のイオンをターゲットに
当ててスパッタリングを行うため、低い圧力でスパッタ
リングができる。
【０００９】ＥＣＲスパッタ法では、発散磁場により加
速されたＥＣＲプラズマ流とスパッタされた粒子とが、
基板に照射される。ＥＣＲプラズマ流のイオンは、１０
ｅＶ〜数１０ｅＶのエネルギーを持っており、スパッタ
されて基板に飛来した原料粒子のエネルギーを与えると
ともに、原料粒子と酸素などの他の元素との結合反応を
促進することとなり、膜質を改善する効果も有してい
る。
速されたＥＣＲプラズマ流とスパッタされた粒子とが、
基板に照射される。ＥＣＲプラズマ流のイオンは、１０
ｅＶ〜数１０ｅＶのエネルギーを持っており、スパッタ
されて基板に飛来した原料粒子のエネルギーを与えると
ともに、原料粒子と酸素などの他の元素との結合反応を
促進することとなり、膜質を改善する効果も有してい
る。
【００１０】ＥＣＲスパッタ法では、特に、低い基板温
度でこの上に高品質の膜が成膜できることが特徴であ
り、極めて薄い膜を制御性よく形成するのに適してい
る。また、ＥＣＲスパッタ法で堆積した膜の表面モフォ
ロジーは、原子スケールのオーダーで平坦である。従っ
てＥＣＲスパッタ法は、高誘電率ゲート絶縁膜を形成す
るのに有望な方法であるといえる。
度でこの上に高品質の膜が成膜できることが特徴であ
り、極めて薄い膜を制御性よく形成するのに適してい
る。また、ＥＣＲスパッタ法で堆積した膜の表面モフォ
ロジーは、原子スケールのオーダーで平坦である。従っ
てＥＣＲスパッタ法は、高誘電率ゲート絶縁膜を形成す
るのに有望な方法であるといえる。
【００１１】
【発明が解決しようとする課題】上述した半導体装置の
高誘電率ゲート絶縁膜を、ＥＣＲスパッタ法で酸素流量
の比較的多い条件で形成すると、基板のシリコン表面が
酸化するため、高誘電率ゲート絶縁膜とシリコン基板と
の間に、シリコン酸化物層が形成されることが判明して
いる。このような状態となっていると、ゲート電極とシ
リコン基板との間の容量が、高誘電率ゲート絶縁膜のみ
の場合に比較して小さくなってしまうため、ゲート絶縁
膜の誘電率が実質的に小さくなったように振る舞う。従
って、中間に形成されるシリコンの酸化物層が厚くなっ
てしまうと、高誘電率ゲート絶縁膜を用いる意義が失わ
れる。
高誘電率ゲート絶縁膜を、ＥＣＲスパッタ法で酸素流量
の比較的多い条件で形成すると、基板のシリコン表面が
酸化するため、高誘電率ゲート絶縁膜とシリコン基板と
の間に、シリコン酸化物層が形成されることが判明して
いる。このような状態となっていると、ゲート電極とシ
リコン基板との間の容量が、高誘電率ゲート絶縁膜のみ
の場合に比較して小さくなってしまうため、ゲート絶縁
膜の誘電率が実質的に小さくなったように振る舞う。従
って、中間に形成されるシリコンの酸化物層が厚くなっ
てしまうと、高誘電率ゲート絶縁膜を用いる意義が失わ
れる。
【００１２】また、ＥＣＲスパッタ法で高誘電率ゲート
絶縁膜として、例えばアルミナ膜を酸素流量の比較的少
ない条件で形成すると、ゲート絶縁膜に発生した大きな
密度の電荷とラップにより、作成したＭＩＳ（金属／絶
縁膜／半導体）ダイオードの特性が劣るという問題があ
った。
絶縁膜として、例えばアルミナ膜を酸素流量の比較的少
ない条件で形成すると、ゲート絶縁膜に発生した大きな
密度の電荷とラップにより、作成したＭＩＳ（金属／絶
縁膜／半導体）ダイオードの特性が劣るという問題があ
った。
【００１３】本発明は、以上のような問題点を解消する
ためになされたものであり、半導体からなる基板表面に
半導体の酸化物を形成することなく、酸化ジルコニウム
からなるゲート絶縁膜と、ゲート電極とを形成し、特性
の良いＭＩＳ型半導体装置を製造することを目的とす
る。
ためになされたものであり、半導体からなる基板表面に
半導体の酸化物を形成することなく、酸化ジルコニウム
からなるゲート絶縁膜と、ゲート電極とを形成し、特性
の良いＭＩＳ型半導体装置を製造することを目的とす
る。
【００１４】
【課題を解決するための手段】本発明の一形態における
ＭＩＳ型半導体装置の製造方法は、内部にジルコニウム
からなるターゲットが固定された密閉可能な容器内に、
主表面に少なくとも例えばシリコンなどの半導体からな
る層を備えた基板を載置する第１の工程と、容器内を真
空排気する第２の工程と、容器内に不活性ガスと特定の
供給流量とした酸素ガスとを導入して不活性ガスと酸素
ガスとのプラズマを生成し、このプラズマにより発生し
た粒子をターゲットに衝突させてスパッタ現象を起こ
し、ターゲットを構成するジルコニウムの酸化物からな
るゲート絶縁膜を基板の主表面に形成する第３の工程
と、このゲート絶縁膜の欠陥を除去する熱処理からなる
第４の工程と、ゲート絶縁膜上にゲート電極を形成する
第５の工程とを備え、特定の供給流量は、ゲート絶縁膜
の屈折率が二酸化ジルコニウムの屈折率と実質的に同じ
値になる供給流量以上であり、かつ、ターゲットの表面
が酸化することにより生じるスパッタ率の低下率が最大
となる供給流量以下としたものであるこの製造方法によ
れば、ゲート絶縁膜と基板との界面に半導体の酸化膜が
形成されるのが抑制された状態で、ゲート絶縁膜が形成
される。
ＭＩＳ型半導体装置の製造方法は、内部にジルコニウム
からなるターゲットが固定された密閉可能な容器内に、
主表面に少なくとも例えばシリコンなどの半導体からな
る層を備えた基板を載置する第１の工程と、容器内を真
空排気する第２の工程と、容器内に不活性ガスと特定の
供給流量とした酸素ガスとを導入して不活性ガスと酸素
ガスとのプラズマを生成し、このプラズマにより発生し
た粒子をターゲットに衝突させてスパッタ現象を起こ
し、ターゲットを構成するジルコニウムの酸化物からな
るゲート絶縁膜を基板の主表面に形成する第３の工程
と、このゲート絶縁膜の欠陥を除去する熱処理からなる
第４の工程と、ゲート絶縁膜上にゲート電極を形成する
第５の工程とを備え、特定の供給流量は、ゲート絶縁膜
の屈折率が二酸化ジルコニウムの屈折率と実質的に同じ
値になる供給流量以上であり、かつ、ターゲットの表面
が酸化することにより生じるスパッタ率の低下率が最大
となる供給流量以下としたものであるこの製造方法によ
れば、ゲート絶縁膜と基板との界面に半導体の酸化膜が
形成されるのが抑制された状態で、ゲート絶縁膜が形成
される。
【００１５】
【発明の実施の形態】以下、本発明の実施の形態につい
て図を参照して説明する。はじめに、本願発明の実施の
形態における概略を説明する。本実施の形態における膜
の形成条件は、酸素流量を抑制した条件であり、ターゲ
ット表面の酸化があまり進行していないため、酸化によ
るスパッタ率の低下が顕著ではない条件である。このた
め、大きい堆積速度で膜の形成が行われ、酸素ガスを含
むプラズマに基板表面があまり曝されることなく、基板
表面がスパッタされて飛行してきた粒子で覆われ、基板
表面が参加されるのが抑制される。また、元々酸素流量
を抑制した条件であるので、基板に吸着する酸素ガスや
酸素イオンが少なく、この点からも基板の酸化が抑制さ
れた状態となっている。以下このような状態をメタルモ
ードと称する。
て図を参照して説明する。はじめに、本願発明の実施の
形態における概略を説明する。本実施の形態における膜
の形成条件は、酸素流量を抑制した条件であり、ターゲ
ット表面の酸化があまり進行していないため、酸化によ
るスパッタ率の低下が顕著ではない条件である。このた
め、大きい堆積速度で膜の形成が行われ、酸素ガスを含
むプラズマに基板表面があまり曝されることなく、基板
表面がスパッタされて飛行してきた粒子で覆われ、基板
表面が参加されるのが抑制される。また、元々酸素流量
を抑制した条件であるので、基板に吸着する酸素ガスや
酸素イオンが少なく、この点からも基板の酸化が抑制さ
れた状態となっている。以下このような状態をメタルモ
ードと称する。
【００１６】一方、反応性スパッタ法による膜の形成に
おいて、上述した条件よりも供給する酸素ガスの流量を
多くすると、ターゲット表面の酸化が進行するようにな
り、スパッタ速度が低下する。以下、このような状態を
オキサイドモードと称する。これらメタルモードとオキ
サイドモードは、ＥＣＲスパッタに限らず、マグネトロ
ンスパッタ法などにおいても同様の生ずる。ただし、マ
グネトロンスパッタ法などでメタルモードで形成した膜
は、形成した膜自身の酸化が不十分であり、金属に近い
状態の膜が形成されてしまう。また、マグネトロンスパ
ッタ法のメタルモードで形成した膜の屈折率を測定する
と、酸化物バルクの屈折率と同等となる酸素供給流量範
囲は極めて狭く、この範囲を利用して実用的にするには
大きな困難を伴う。
おいて、上述した条件よりも供給する酸素ガスの流量を
多くすると、ターゲット表面の酸化が進行するようにな
り、スパッタ速度が低下する。以下、このような状態を
オキサイドモードと称する。これらメタルモードとオキ
サイドモードは、ＥＣＲスパッタに限らず、マグネトロ
ンスパッタ法などにおいても同様の生ずる。ただし、マ
グネトロンスパッタ法などでメタルモードで形成した膜
は、形成した膜自身の酸化が不十分であり、金属に近い
状態の膜が形成されてしまう。また、マグネトロンスパ
ッタ法のメタルモードで形成した膜の屈折率を測定する
と、酸化物バルクの屈折率と同等となる酸素供給流量範
囲は極めて狭く、この範囲を利用して実用的にするには
大きな困難を伴う。
【００１７】これに対し、ＥＣＲスパッタ法では、発散
磁場によって導かれる不活性ガスと酸素とのプラズマ
が、基板表面にまで照射されるため、スパッタされた粒
子の酸化が基板表面で促進され、メタルモードで形成し
た膜の屈折率が、化学量論的組成をもつ酸化物バルクの
屈折率と遜色のない良質な酸化物膜が形成できる。
磁場によって導かれる不活性ガスと酸素とのプラズマ
が、基板表面にまで照射されるため、スパッタされた粒
子の酸化が基板表面で促進され、メタルモードで形成し
た膜の屈折率が、化学量論的組成をもつ酸化物バルクの
屈折率と遜色のない良質な酸化物膜が形成できる。
【００１８】ＥＣＲスパッタ法で形成した膜の特性を比
較すると、メタルモードで形成した酸化物膜の絶縁耐性
は、オキサイドモードで形成した絶縁膜の絶縁耐性より
劣る場合があった。また、Ａｌ2Ｏ3を形成する場合、メ
タルモードで形成した膜をＭＩＳ型半導体装置のゲート
絶縁膜として用いると、ＭＩＳダイオードの容量−電圧
（Ｃ−Ｖ）曲線に大きなヒステリシスが生じるとがあ
る。これは、形成した膜中または基板との界面に、高密
度の電荷とラップがあることを意味し、特性変動をもた
らすため、半導体装置として使用に耐えないことを意味
する。
較すると、メタルモードで形成した酸化物膜の絶縁耐性
は、オキサイドモードで形成した絶縁膜の絶縁耐性より
劣る場合があった。また、Ａｌ2Ｏ3を形成する場合、メ
タルモードで形成した膜をＭＩＳ型半導体装置のゲート
絶縁膜として用いると、ＭＩＳダイオードの容量−電圧
（Ｃ−Ｖ）曲線に大きなヒステリシスが生じるとがあ
る。これは、形成した膜中または基板との界面に、高密
度の電荷とラップがあることを意味し、特性変動をもた
らすため、半導体装置として使用に耐えないことを意味
する。
【００１９】しかし、発明者らは、メタルモードによる
膜の形成であっても、Ｚｒターゲットを用いて形成した
ＺｒＯ2膜は、ＭＩＳ型半導体装置のゲート絶縁膜とし
て好適な特性が得られることを見いだした。Ｚｒターゲ
ットを用いたＺｒＯ2膜は、メタルモードのみの膜形成
であっても、Ｚｒの酸化が十分に行われるものと推測さ
れる。
膜の形成であっても、Ｚｒターゲットを用いて形成した
ＺｒＯ2膜は、ＭＩＳ型半導体装置のゲート絶縁膜とし
て好適な特性が得られることを見いだした。Ｚｒターゲ
ットを用いたＺｒＯ2膜は、メタルモードのみの膜形成
であっても、Ｚｒの酸化が十分に行われるものと推測さ
れる。
【００２０】ところで、例えば３ｎｍと極めて薄いＺｒ
Ｏ2膜をシリコン基板上に形成し、熱処理を行う炉内の
雰囲気中に水分や酸素が残留した状態でこれを熱処理す
ると、ＺｒＯ2膜とシリコン基板との界面にＳｉＯx層ま
たはＺｒＳｉxＯy層が成長してしまうことが知られてい
る。水分や酸素の残留ガス分圧が、１０-2〜１０-3Ｐａ
台であっても、上述した界面の酸化は起こってしまう。
ＳｉＯxやＺｒＳｉxＯ yは、誘電率がＺｒＯ2よりも小さ
いため、二酸化シリコン換算膜厚ｄox-eqを小さくして
しまうことになる。従って、上述した熱処理は、残留ガ
スが好ましくは１０-5Ｐａ台以下に低減された熱処理炉
内で行う必要がある。このような炉は、ロードロック機
構とターボポンプなどの高性能排気ポンプを用いて容易
に実現できる。
Ｏ2膜をシリコン基板上に形成し、熱処理を行う炉内の
雰囲気中に水分や酸素が残留した状態でこれを熱処理す
ると、ＺｒＯ2膜とシリコン基板との界面にＳｉＯx層ま
たはＺｒＳｉxＯy層が成長してしまうことが知られてい
る。水分や酸素の残留ガス分圧が、１０-2〜１０-3Ｐａ
台であっても、上述した界面の酸化は起こってしまう。
ＳｉＯxやＺｒＳｉxＯ yは、誘電率がＺｒＯ2よりも小さ
いため、二酸化シリコン換算膜厚ｄox-eqを小さくして
しまうことになる。従って、上述した熱処理は、残留ガ
スが好ましくは１０-5Ｐａ台以下に低減された熱処理炉
内で行う必要がある。このような炉は、ロードロック機
構とターボポンプなどの高性能排気ポンプを用いて容易
に実現できる。
【００２１】ただし、ＺｒＯ2膜の上に、少なくともゲ
ート電極の一部が形成されている場合には、熱処理炉の
雰囲気中に水分や酸素が残留している状態で熱処理を行
っても、ゲート電極下のＺｒＯ2膜とシリコン基板との
界面の酸化を抑制することができる。この熱処理は、Ｅ
ＣＲスパッタで堆積したＺｒＯ2膜やこの上下界面の欠
陥を除去し、優れたＭＩＳ特性を得るために行われるも
のである。
ート電極の一部が形成されている場合には、熱処理炉の
雰囲気中に水分や酸素が残留している状態で熱処理を行
っても、ゲート電極下のＺｒＯ2膜とシリコン基板との
界面の酸化を抑制することができる。この熱処理は、Ｅ
ＣＲスパッタで堆積したＺｒＯ2膜やこの上下界面の欠
陥を除去し、優れたＭＩＳ特性を得るために行われるも
のである。
【００２２】以下、本実施の形態におけるＭＩＳ型半導
体装置の製造方法の一例について、より詳細に説明す
る。まず、図１（ａ）に示すように、ｐ形，面方位（１
００），１〜２Ωｃｍのシリコンからなる基板１０１を
用意し、これを、硫酸／過酸化水素混合溶液に浸漬し、
これを純水で水洗した後、引き続いて希弗酸溶液に浸漬
し、これを純水で水洗するというサイクルを２回繰り返
して洗浄し、この後乾燥させる。
体装置の製造方法の一例について、より詳細に説明す
る。まず、図１（ａ）に示すように、ｐ形，面方位（１
００），１〜２Ωｃｍのシリコンからなる基板１０１を
用意し、これを、硫酸／過酸化水素混合溶液に浸漬し、
これを純水で水洗した後、引き続いて希弗酸溶液に浸漬
し、これを純水で水洗するというサイクルを２回繰り返
して洗浄し、この後乾燥させる。
【００２３】つぎに、洗浄乾燥した基板１０１を、Ｚｒ
ターゲットが装着されたＥＣＲスパッタ装置に装填し、
図１（ｂ）に示すように、メタルモードで、ＺｒＯ2か
らなるゲート絶縁膜１０２を膜厚３〜１０ｎｍ程度に形
成する。このとき、Ａｒガス流量２５sccm（１ｃｍ3／
１分，０℃，１．０１３２５×１０5Ｐａ），酸素ガス
流量１〜３sccm，マイクロ波電力５００Ｗ、高周波（１
３．５６ＭＨｚ）電力５００Ｗの条件で、ゲート絶縁膜
１０２を形成する。
ターゲットが装着されたＥＣＲスパッタ装置に装填し、
図１（ｂ）に示すように、メタルモードで、ＺｒＯ2か
らなるゲート絶縁膜１０２を膜厚３〜１０ｎｍ程度に形
成する。このとき、Ａｒガス流量２５sccm（１ｃｍ3／
１分，０℃，１．０１３２５×１０5Ｐａ），酸素ガス
流量１〜３sccm，マイクロ波電力５００Ｗ、高周波（１
３．５６ＭＨｚ）電力５００Ｗの条件で、ゲート絶縁膜
１０２を形成する。
【００２４】このときの酸素ガスの供給流量は、ゲート
絶縁膜１０２の屈折率が二酸化ジルコニウムの屈折率と
実質的に同じ値になる供給流量以上であり、かつ、Ｚｒ
ターゲットの表面が酸化することにより生じるスパッタ
率、すなわち、堆積速度の低下率が最大となる供給流量
以下である。なお、スパッタ中には、基板１０１の加熱
は行わない。
絶縁膜１０２の屈折率が二酸化ジルコニウムの屈折率と
実質的に同じ値になる供給流量以上であり、かつ、Ｚｒ
ターゲットの表面が酸化することにより生じるスパッタ
率、すなわち、堆積速度の低下率が最大となる供給流量
以下である。なお、スパッタ中には、基板１０１の加熱
は行わない。
【００２５】つぎに、図１（ｃ）に示すように、ゲート
絶縁膜１０２上に、窒化チタンからなるゲート電極１０
３を形成する。ゲート電極１０３は、チタンターゲット
を用いたマグネトロンスパッタ装置により、Ａｒガスと
窒素ガスとによる反応性スパッタで、ゲート電極形成用
の穴が形成された薄い金属板からなるステンシルマスク
を介し、ゲート絶縁膜１０２上に形成する。
絶縁膜１０２上に、窒化チタンからなるゲート電極１０
３を形成する。ゲート電極１０３は、チタンターゲット
を用いたマグネトロンスパッタ装置により、Ａｒガスと
窒素ガスとによる反応性スパッタで、ゲート電極形成用
の穴が形成された薄い金属板からなるステンシルマスク
を介し、ゲート絶縁膜１０２上に形成する。
【００２６】この後、ゲート電極１０３が形成された基
板１０１を、残留ガス圧力が４×１０-2Ｐａ以下の真空
中で、２分間６６０〜６８０℃に加熱する。この加熱に
より、前述したように、この熱処理により、ゲート絶縁
膜１０２やこの上下界面の欠陥を除去し、優れたＭＩＳ
特性を得ることができる。次いで、ゲート絶縁膜１０２
およびゲート電極１０３が形成された基板１０１の裏面
を希弗酸でエッチングし、水洗，乾燥した後、真空蒸着
法によってＧｅを２％含むＡｕを堆積し、図１（ｄ）に
示すように裏面電極１０４を形成し、ＭＩＳダイオード
を完成する。
板１０１を、残留ガス圧力が４×１０-2Ｐａ以下の真空
中で、２分間６６０〜６８０℃に加熱する。この加熱に
より、前述したように、この熱処理により、ゲート絶縁
膜１０２やこの上下界面の欠陥を除去し、優れたＭＩＳ
特性を得ることができる。次いで、ゲート絶縁膜１０２
およびゲート電極１０３が形成された基板１０１の裏面
を希弗酸でエッチングし、水洗，乾燥した後、真空蒸着
法によってＧｅを２％含むＡｕを堆積し、図１（ｄ）に
示すように裏面電極１０４を形成し、ＭＩＳダイオード
を完成する。
【００２７】ここで、Ｚｒターゲットを用いたＥＣＲス
パッタ法（反応性スパッタ法）によるＺｒＯ2膜の形成
特性について説明する。図２は、上述のようにして形成
したＺｒＯ2膜の堆積速度と、エリプソメータで測定し
た屈折率の酸素流量依存性を示す特性図である。ＺｒＯ
2の堆積条件は、Ａｒガス流量２５sccm、酸素ガス流量
０〜８sccm，マイクロ波電力５００Ｗ，高周波電力５０
０Ｗである。なお、基板加熱は行わない。
パッタ法（反応性スパッタ法）によるＺｒＯ2膜の形成
特性について説明する。図２は、上述のようにして形成
したＺｒＯ2膜の堆積速度と、エリプソメータで測定し
た屈折率の酸素流量依存性を示す特性図である。ＺｒＯ
2の堆積条件は、Ａｒガス流量２５sccm、酸素ガス流量
０〜８sccm，マイクロ波電力５００Ｗ，高周波電力５０
０Ｗである。なお、基板加熱は行わない。
【００２８】図２に示すように、酸素流量の増加に伴
い、堆積速度が増加した後、急激に減少し、一定に落ち
着く。図２に中に、酸素ガス流量が４sccmより少ない箇
所を境に、メタルモードの領域とオキサイドモードの領
域を示す。この実施の形態では、メタルモードの範囲の
うち、屈折率がほぼ一定（酸化物バルクの屈折率と同
等）の範囲を用いる。酸素の流量が少ない側で、屈折率
が急激に増加するのは、堆積した膜中の酸素が足りずに
化学量論的組成が得られていないためと考えられる。
い、堆積速度が増加した後、急激に減少し、一定に落ち
着く。図２に中に、酸素ガス流量が４sccmより少ない箇
所を境に、メタルモードの領域とオキサイドモードの領
域を示す。この実施の形態では、メタルモードの範囲の
うち、屈折率がほぼ一定（酸化物バルクの屈折率と同
等）の範囲を用いる。酸素の流量が少ない側で、屈折率
が急激に増加するのは、堆積した膜中の酸素が足りずに
化学量論的組成が得られていないためと考えられる。
【００２９】メタルモードとオキサイドモードが出現す
る範囲は、Ａｒガス流量，酸素ガス流量，マイクロ波電
力，および高周波電力の大小によって変化する。しか
し、ターゲットの酸化によるスパッタ速度の急激な低下
と、これ以上の酸素流量範囲での堆積速度の緩慢な変化
特性を求めることによって、メタルモードとオキサイド
モードの範囲を明確に区別することができる。
る範囲は、Ａｒガス流量，酸素ガス流量，マイクロ波電
力，および高周波電力の大小によって変化する。しか
し、ターゲットの酸化によるスパッタ速度の急激な低下
と、これ以上の酸素流量範囲での堆積速度の緩慢な変化
特性を求めることによって、メタルモードとオキサイド
モードの範囲を明確に区別することができる。
【００３０】つぎに、図１（ｄ）に示したＭＩＳダイオ
ードの特性について説明する。まず、高周波Ｃ−Ｖ測定
を行った結果について説明する。高周波Ｃ−Ｖ測定は、
直流バイアスに微小振幅の高周波を重畳したものをＭＩ
Ｓダイオードのゲート電極１０３に印加し、バイアス電
圧（Ｖ）を掃引して高周波の容量（Ｃ）を測定するもの
である。測定周波数は、全測定について１ＭＨｚであ
り、直流バイアス電圧は、プラスからマイナスに掃引
し、引き返す。
ードの特性について説明する。まず、高周波Ｃ−Ｖ測定
を行った結果について説明する。高周波Ｃ−Ｖ測定は、
直流バイアスに微小振幅の高周波を重畳したものをＭＩ
Ｓダイオードのゲート電極１０３に印加し、バイアス電
圧（Ｖ）を掃引して高周波の容量（Ｃ）を測定するもの
である。測定周波数は、全測定について１ＭＨｚであ
り、直流バイアス電圧は、プラスからマイナスに掃引
し、引き返す。
【００３１】図３は、酸素ガスの流量を３sccmに固定し
てＺｒＯ2の堆積を行ったときの、膜厚を因子とする高
周波Ｃ−Ｖ特性の測定結果を示す特性図である。横軸は
ゲートバイアス電圧であり、縦軸はゲート電極の単位面
積あたりの高周波容量を示している。ヒステリシスは、
電荷を保持するゲート絶縁膜１０２中のトラップ（欠陥
が原因）で、電荷のトラップと放出とが発生するための
生ずる場合（注入型）と、ゲート絶縁膜１０２中のイオ
ンがバイアス電流による電界で移動するための生じる場
合（ドリフト型）などがある。
てＺｒＯ2の堆積を行ったときの、膜厚を因子とする高
周波Ｃ−Ｖ特性の測定結果を示す特性図である。横軸は
ゲートバイアス電圧であり、縦軸はゲート電極の単位面
積あたりの高周波容量を示している。ヒステリシスは、
電荷を保持するゲート絶縁膜１０２中のトラップ（欠陥
が原因）で、電荷のトラップと放出とが発生するための
生ずる場合（注入型）と、ゲート絶縁膜１０２中のイオ
ンがバイアス電流による電界で移動するための生じる場
合（ドリフト型）などがある。
【００３２】一般に、ヒステリシス幅は、バイアス電圧
の掃引幅が大きいほど大きくなる。図３のＣ−Ｖ曲線
は、ＺｒＯ2（ゲート電極１０３）の膜厚にかかわら
ず、波線で示す復路の容量が、実線で示す往路の容量よ
りも小さくなっている。これは、注入型のヒステリシス
であることを示している。ヒステリシス幅は、ＺｒＯ2
膜（ゲート絶縁膜１０２）が薄くなるほど小さくなり、
膜厚が３ｎｍでは２５ｍＶと小さくなった。高誘電率ゲ
ート絶縁膜の実用的な膜厚範囲は、５ｎｍ以下と思われ
るので、薄くなるほど理想的な特性に近く、本実施の形
態によるゲート絶縁膜１０２は、実用的であるといえ
る。
の掃引幅が大きいほど大きくなる。図３のＣ−Ｖ曲線
は、ＺｒＯ2（ゲート電極１０３）の膜厚にかかわら
ず、波線で示す復路の容量が、実線で示す往路の容量よ
りも小さくなっている。これは、注入型のヒステリシス
であることを示している。ヒステリシス幅は、ＺｒＯ2
膜（ゲート絶縁膜１０２）が薄くなるほど小さくなり、
膜厚が３ｎｍでは２５ｍＶと小さくなった。高誘電率ゲ
ート絶縁膜の実用的な膜厚範囲は、５ｎｍ以下と思われ
るので、薄くなるほど理想的な特性に近く、本実施の形
態によるゲート絶縁膜１０２は、実用的であるといえ
る。
【００３３】図３に示すＣ−Ｖ曲線は、最大勾配となる
ゲートバイアス電圧が、ゲート絶縁膜１０２の膜厚に対
してあまり変化しないことを示している。これは、フラ
ットバンド電位（ＶFB）があまり変化しないこと、すな
わち、ゲート絶縁膜１０２中に固定電荷がほとんど存在
しないことを意味している。なお、フラットバンド電位
とは、Ｓｉ中の導電体と価電子帯バンドのポテンシャル
エネルギーの界面から内部に向かう分布（バンド）が、
ゲート電極に印加した電圧が半導体（基板１０１）の界
面近傍にかかることで曲げられ、ちょうど平坦になると
きのゲートバイアス電圧のことである。
ゲートバイアス電圧が、ゲート絶縁膜１０２の膜厚に対
してあまり変化しないことを示している。これは、フラ
ットバンド電位（ＶFB）があまり変化しないこと、すな
わち、ゲート絶縁膜１０２中に固定電荷がほとんど存在
しないことを意味している。なお、フラットバンド電位
とは、Ｓｉ中の導電体と価電子帯バンドのポテンシャル
エネルギーの界面から内部に向かう分布（バンド）が、
ゲート電極に印加した電圧が半導体（基板１０１）の界
面近傍にかかることで曲げられ、ちょうど平坦になると
きのゲートバイアス電圧のことである。
【００３４】つぎに、図１（ｄ）に示したＭＩＳダイオ
ードの、室温におけるＩ−Ｖ測定の結果について説明す
る。図４は、ゲート絶縁膜１０２の膜厚をパラメータと
したＭＩＳダイオードのＩ−Ｖ測定結果を示す特性図で
ある。横軸はゲート電極１０３に印加したバイアス電圧
を示し、縦軸は電流密度（Ｊ）の絶対値を対数表示して
いる。なお、横軸のバイアス電圧は、ＶFBの補正を行っ
ていないが、ＶFBは０（Ｖ）に近いので、補正を行って
も大きな違いはない。
ードの、室温におけるＩ−Ｖ測定の結果について説明す
る。図４は、ゲート絶縁膜１０２の膜厚をパラメータと
したＭＩＳダイオードのＩ−Ｖ測定結果を示す特性図で
ある。横軸はゲート電極１０３に印加したバイアス電圧
を示し、縦軸は電流密度（Ｊ）の絶対値を対数表示して
いる。なお、横軸のバイアス電圧は、ＶFBの補正を行っ
ていないが、ＶFBは０（Ｖ）に近いので、補正を行って
も大きな違いはない。
【００３５】図４から、ゲート絶縁膜１０２が薄いほど
リーク電流が多くなることが判る。しかしながら、将
来、ＬＳＩで用いられるであろう−１Ｖの電源電圧に対
するリーク電流値を見ると、１×１０-4Ａ／ｃｍ2以下
であり、これはＩＴＲＳ（International Technology R
oadmap for Semiconductors;URL:http://public.itrs.n
et/）の７０ｎｍ世代の低消費電力型ＬＳＩに要求され
ているゲートリーク電流値（４ｍＡ／ｃｍ2，ただし１
００℃ｃでの値）よりも低い予想値である。なお、１０
０℃でのリーク電流値は、温度を変化させた他の測定か
ら２０°の約６倍の電流が流れるものと予想される。
リーク電流が多くなることが判る。しかしながら、将
来、ＬＳＩで用いられるであろう−１Ｖの電源電圧に対
するリーク電流値を見ると、１×１０-4Ａ／ｃｍ2以下
であり、これはＩＴＲＳ（International Technology R
oadmap for Semiconductors;URL:http://public.itrs.n
et/）の７０ｎｍ世代の低消費電力型ＬＳＩに要求され
ているゲートリーク電流値（４ｍＡ／ｃｍ2，ただし１
００℃ｃでの値）よりも低い予想値である。なお、１０
０℃でのリーク電流値は、温度を変化させた他の測定か
ら２０°の約６倍の電流が流れるものと予想される。
【００３６】つぎに、ゲート絶縁膜１０２を形成するに
あたって、メタルモードの範囲で酸素ガス流量を変化さ
せたときの、ＭＩＳダイオードの好手はＣ−Ｖ特性とＩ
−Ｖ特性とについて説明する。なお、ゲート絶縁膜１０
２（ＺｒＯ2膜）の膜厚は３ｎｍとする。まず、図５
に、酸素ガス流量を２sccmとしたときの、本実施の形態
によるＭＩＳダイオードの高周波Ｃ−Ｖ特性を示す。波
線で示す復路の容量の方が、実線で示す往路の容量より
も小さくなっており、注入型のヒステリシスを示してい
るが、往路と復路の幅は１８ｍＶと極めて小さい。
あたって、メタルモードの範囲で酸素ガス流量を変化さ
せたときの、ＭＩＳダイオードの好手はＣ−Ｖ特性とＩ
−Ｖ特性とについて説明する。なお、ゲート絶縁膜１０
２（ＺｒＯ2膜）の膜厚は３ｎｍとする。まず、図５
に、酸素ガス流量を２sccmとしたときの、本実施の形態
によるＭＩＳダイオードの高周波Ｃ−Ｖ特性を示す。波
線で示す復路の容量の方が、実線で示す往路の容量より
も小さくなっており、注入型のヒステリシスを示してい
るが、往路と復路の幅は１８ｍＶと極めて小さい。
【００３７】つぎに、図６に、酸素ガス流量とヒステリ
シス幅との関係を示す。図６中のプロット点（白丸）
は、５個のＭＩＳダイオードサンプル測定値の平均値で
ある。図６に示されているように、酸素ガス流量が２sc
cmのときに、ヒステリシス幅が最小となり、１７ｍＶで
ある。
シス幅との関係を示す。図６中のプロット点（白丸）
は、５個のＭＩＳダイオードサンプル測定値の平均値で
ある。図６に示されているように、酸素ガス流量が２sc
cmのときに、ヒステリシス幅が最小となり、１７ｍＶで
ある。
【００３８】図７は、酸素ガス流量とｄox-eqとの関係
を示す相関図である。この図７においても、プロット点
（白丸）は、５個のＭＩＳダイオードサンプル測定値の
平均値である。ｄox-eqは、酸素ガス流量が２sccmのと
き最小となり、平均で０．９ｎｍである。この値は、Ｉ
ＴＲＳの７０ｎｍ世代の要求値（０．８〜１．２ｎｍ）
を満足している。
を示す相関図である。この図７においても、プロット点
（白丸）は、５個のＭＩＳダイオードサンプル測定値の
平均値である。ｄox-eqは、酸素ガス流量が２sccmのと
き最小となり、平均で０．９ｎｍである。この値は、Ｉ
ＴＲＳの７０ｎｍ世代の要求値（０．８〜１．２ｎｍ）
を満足している。
【００３９】図８は、酸素ガス流量を因子としたＩ−Ｖ
測定の結果を示す特性図である。酸素ガス流量の変化に
対してリーク電流は大きく変化せず、−１Ｖのバイアス
電圧に対し、１×１０-4Ａ／ｃｍ2以下であった。
測定の結果を示す特性図である。酸素ガス流量の変化に
対してリーク電流は大きく変化せず、−１Ｖのバイアス
電圧に対し、１×１０-4Ａ／ｃｍ2以下であった。
【００４０】以上に説明した結果から、上述した図１に
示すＭＯＳダイオードは、ヒステリシス幅とｄox-eqと
に対し、酸素ガス流量が２sccmのとき、最も優れた特性
が得られることが判る。リーク電流値は、他の条件より
もわずかに大きいが、ヒステリシス幅とｄox-eqとが小
さいと言うことは、欠陥の少ない化学量論的なＺｒＯ2
の膜が形成され、かつＺｒＯ2とＳｉとの界面でのＳｉ
Ｏx層の生成が少ないことを示唆している。
示すＭＯＳダイオードは、ヒステリシス幅とｄox-eqと
に対し、酸素ガス流量が２sccmのとき、最も優れた特性
が得られることが判る。リーク電流値は、他の条件より
もわずかに大きいが、ヒステリシス幅とｄox-eqとが小
さいと言うことは、欠陥の少ない化学量論的なＺｒＯ2
の膜が形成され、かつＺｒＯ2とＳｉとの界面でのＳｉ
Ｏx層の生成が少ないことを示唆している。
【００４１】図９は、リーク電流値とｄox-eq（平均
値）との関係を示した（点線）特性図である。シリコン
の熱酸化膜（ＳｉＯ2）について報告されてる関係（W.
J.Qi,R.Nieh,B.H.Lee,L.Kang,Y.Jeon,K.Onishi,T.Ngai,
S.Banerjee,and J.C.Lee,Technical Digest,IEEE Inter
national Electron Device Meeting(IEDM）99-145(199
9).）も、図９中に実線で示した。図９から判るよう
に、本実施の形態におけるゲート絶縁膜１０２のリーク
電流値とｄox-eqは、シリコンの熱酸化膜より遙かに優
れていることが判る。
値）との関係を示した（点線）特性図である。シリコン
の熱酸化膜（ＳｉＯ2）について報告されてる関係（W.
J.Qi,R.Nieh,B.H.Lee,L.Kang,Y.Jeon,K.Onishi,T.Ngai,
S.Banerjee,and J.C.Lee,Technical Digest,IEEE Inter
national Electron Device Meeting(IEDM）99-145(199
9).）も、図９中に実線で示した。図９から判るよう
に、本実施の形態におけるゲート絶縁膜１０２のリーク
電流値とｄox-eqは、シリコンの熱酸化膜より遙かに優
れていることが判る。
【００４２】ＥＣＲスパッタ法で絶縁膜を形成するにあ
たり、発明者らは、従来メタルモード単独では、品質の
良い膜が得られないものとしていた。しかしながら、Ｚ
ｒＯ 2膜の場合にはこの限りではなく、メタルモード単
独でもゲート絶縁膜に適用可能な高品質な膜が得られる
ことが判明した。
たり、発明者らは、従来メタルモード単独では、品質の
良い膜が得られないものとしていた。しかしながら、Ｚ
ｒＯ 2膜の場合にはこの限りではなく、メタルモード単
独でもゲート絶縁膜に適用可能な高品質な膜が得られる
ことが判明した。
【００４３】つぎに、ＭＩＳダイオードを形成するにあ
たって施す熱処理の必要温度と手順について説明する。
熱処理は、１００℃／ｍｉｎの昇温と、設定温度に２分
間保持するようにして行った。ＺｒＯ2からなるゲート
絶縁膜を用いたＭＩＳダイオードの場合、高周波Ｃ−Ｖ
測定で理想のＣ−Ｖ曲線に近く、かつ、ヒステリシスが
小さくなる熱処理温度は、６００℃以上であった。この
ような高温の熱処理では、高真空や超高真空など、熱処
理雰囲気の残留ガスを極めて少なくしない限りは、Ｚｒ
Ｏ2／Ｓｉ界面での酸化が生じてしまう。
たって施す熱処理の必要温度と手順について説明する。
熱処理は、１００℃／ｍｉｎの昇温と、設定温度に２分
間保持するようにして行った。ＺｒＯ2からなるゲート
絶縁膜を用いたＭＩＳダイオードの場合、高周波Ｃ−Ｖ
測定で理想のＣ−Ｖ曲線に近く、かつ、ヒステリシスが
小さくなる熱処理温度は、６００℃以上であった。この
ような高温の熱処理では、高真空や超高真空など、熱処
理雰囲気の残留ガスを極めて少なくしない限りは、Ｚｒ
Ｏ2／Ｓｉ界面での酸化が生じてしまう。
【００４４】これを抑制するために、前述したように、
残留ガス圧力を好ましくは１０-5Ｐａ代以下に低減させ
た炉を用いる必要がある。ただし、このような高性能な
炉が用意でき賣場合は、ゲート絶縁膜を形成した直後に
熱処理を行うのではなく、ゲート絶縁膜上にゲート電極
を形成した後、蒸気熱処理を行うようにする。ここで、
図１に示した実施の形態では、ゲート電極の構造を、ゲ
ート材料の堆積と同時に形成するようにしたが、ゲート
材料の膜を形成した後、公知のリソグラフィー技術とエ
ッチング技術とにより、ゲート電極を形成するようにし
ても良い。この場合、ゲート材料の膜を形成した後、上
記加熱処理を行うようにすればよい。
残留ガス圧力を好ましくは１０-5Ｐａ代以下に低減させ
た炉を用いる必要がある。ただし、このような高性能な
炉が用意でき賣場合は、ゲート絶縁膜を形成した直後に
熱処理を行うのではなく、ゲート絶縁膜上にゲート電極
を形成した後、蒸気熱処理を行うようにする。ここで、
図１に示した実施の形態では、ゲート電極の構造を、ゲ
ート材料の堆積と同時に形成するようにしたが、ゲート
材料の膜を形成した後、公知のリソグラフィー技術とエ
ッチング技術とにより、ゲート電極を形成するようにし
ても良い。この場合、ゲート材料の膜を形成した後、上
記加熱処理を行うようにすればよい。
【００４５】また、例えば、半導体基板との仕事関数の
調整のためや、絶縁膜中や半導体基板中に拡散しやすい
銅などのより導電性のよい材料をゲート電極に用いるた
め、ゲート電極を２層以上の多層構造とする場合、最初
の１層目の膜を形成した後、または、最初の構造を形成
した後、上記加熱処理を行うようにすればよい。
調整のためや、絶縁膜中や半導体基板中に拡散しやすい
銅などのより導電性のよい材料をゲート電極に用いるた
め、ゲート電極を２層以上の多層構造とする場合、最初
の１層目の膜を形成した後、または、最初の構造を形成
した後、上記加熱処理を行うようにすればよい。
【００４６】なお、上記実施の形態では、半導体材料と
してＳｉを用いる場合について説明したが、これに限る
ものではない。Ｓｉ以外の半導体材料を用いるＭＩＳ型
半導体装置のゲート絶縁膜にＺｒＯ2を用いる場合で
も、同様の効果が得られる。例えば、Ｇｅ，ＳｉＧｅ，
ダイヤモンド，ＳｉＣなどの４族半導体材料上にＭＩＳ
型半導体装置を形成する場合であっても、同様の効果が
得られる。また、酸素は、２−６族半導体に悪影響を与
えやすいと考えられているため、これらを用いたＭＩＳ
型半導体装置にも、上述した実施の形態による製造方法
は、有益なもとの考えられる。
してＳｉを用いる場合について説明したが、これに限る
ものではない。Ｓｉ以外の半導体材料を用いるＭＩＳ型
半導体装置のゲート絶縁膜にＺｒＯ2を用いる場合で
も、同様の効果が得られる。例えば、Ｇｅ，ＳｉＧｅ，
ダイヤモンド，ＳｉＣなどの４族半導体材料上にＭＩＳ
型半導体装置を形成する場合であっても、同様の効果が
得られる。また、酸素は、２−６族半導体に悪影響を与
えやすいと考えられているため、これらを用いたＭＩＳ
型半導体装置にも、上述した実施の形態による製造方法
は、有益なもとの考えられる。
【００４７】
【発明の効果】以上説明したように、本発明によれば、
酸化物の生成が抑制された状態で、シリコンなどの基板
上に酸化ジルコニウムからなるゲート絶縁膜が形成でき
るようになるので、特性の良いＭＩＳ型半導体装置を製
造できるようになるという優れた効果が得られる。
酸化物の生成が抑制された状態で、シリコンなどの基板
上に酸化ジルコニウムからなるゲート絶縁膜が形成でき
るようになるので、特性の良いＭＩＳ型半導体装置を製
造できるようになるという優れた効果が得られる。
【図１】 本発明の実施の形態におけるＭＩＳ型半導体
装置の製造方法を説明する工程図である。
装置の製造方法を説明する工程図である。
【図２】 ＺｒＯ2膜の堆積速度と、エリプソメータで
測定した屈折率の酸素流量依存性を示す特性図である。
測定した屈折率の酸素流量依存性を示す特性図である。
【図３】 酸素ガスの流量を３sccmに固定してＺｒＯ2
の堆積を行ったときの、膜厚を因子とする高周波Ｃ−Ｖ
特性の測定結果を示す特性図である。
の堆積を行ったときの、膜厚を因子とする高周波Ｃ−Ｖ
特性の測定結果を示す特性図である。
【図４】 ゲート絶縁膜１０２の膜厚をパラメータとし
たＭＩＳダイオードのＩ−Ｖ測定結果を示す特性図であ
る。
たＭＩＳダイオードのＩ−Ｖ測定結果を示す特性図であ
る。
【図５】 酸素ガス流量を２sccmとしたときの、本実施
の形態によるＭＩＳダイオードの高周波Ｃ−Ｖ特性を示
す特性図である。
の形態によるＭＩＳダイオードの高周波Ｃ−Ｖ特性を示
す特性図である。
【図６】 酸素ガス流量とヒステリシス幅との関係を示
す特性図である。
す特性図である。
【図７】 酸素ガス流量とｄox-eqとの関係を示す相関
図である。
図である。
【図８】 酸素ガス流量を因子としたＩ−Ｖ測定の結果
を示す特性図である。
を示す特性図である。
【図９】 リーク電流値とｄox-eq（平均値）との関係
を示した（点線）特性図である。
を示した（点線）特性図である。
１０１…基板、１０２…ゲート絶縁膜、１０３…ゲート
電極、１０４…裏面電極。
電極、１０４…裏面電極。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 小野 俊郎
東京都千代田区大手町二丁目３番１号 日
本電信電話株式会社内
Ｆターム(参考） 5F058 BC03 BF13 BF14 BH01
5F103 AA08 DD27 HH03 LL08 NN06
PP01 PP03 RR05
5F140 AC39 BA01 BA02 BA03 BA04
BA05 BA20 BD04 BD11 BE02
BE09 BE16 BF01 BF10 BG27
Claims (3)
- 【請求項１】 内部にジルコニウムからなるターゲット
が固定された密閉可能な容器内に、主表面に少なくとも
半導体からなる層を備えた基板を載置する第１の工程
と、 前記容器内を真空排気する第２の工程と、 前記容器内に不活性ガスと特定の供給流量とした酸素ガ
スとを導入して前記不活性ガスと酸素ガスとのプラズマ
を生成し、このプラズマにより発生した粒子を前記ター
ゲットに衝突させてスパッタ現象を起こし、前記ターゲ
ットを構成するジルコニウムの酸化物からなるゲート絶
縁膜を前記基板の主表面に形成する第３の工程と、 前記ゲート絶縁膜の欠陥を除去する熱処理からなる第４
の工程と、 前記ゲート絶縁膜上にゲート電極を形成する第５の工程
とを備え、 前記特定の供給流量は、前記ゲート絶縁膜の屈折率が二
酸化ジルコニウムの屈折率と実質的に同じ値になる供給
流量以上であり、かつ、前記ターゲットの表面が酸化す
ることにより生じるスパッタ率の低下率が最大となる供
給流量以下であることを特徴とするＭＩＳ型半導体装置
の製造方法。 - 【請求項２】 請求項１記載のＭＩＳ型半導体装置の製
造方法において、 前記半導体はシリコンであることを特徴とするＭＩＳ型
半導体装置の製造方法。 - 【請求項３】 請求項１記載のＭＩＳ型半導体装置の製
造方法において、前記第４の工程は、前記第５の工程の
後に行うことを特徴とするＭＩＳ型半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001273019A JP3748218B2 (ja) | 2001-09-10 | 2001-09-10 | Ｍｉｓ型半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001273019A JP3748218B2 (ja) | 2001-09-10 | 2001-09-10 | Ｍｉｓ型半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003086588A true JP2003086588A (ja) | 2003-03-20 |
| JP3748218B2 JP3748218B2 (ja) | 2006-02-22 |
Family
ID=19098291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001273019A Expired - Fee Related JP3748218B2 (ja) | 2001-09-10 | 2001-09-10 | Ｍｉｓ型半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3748218B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008508719A (ja) * | 2004-07-30 | 2008-03-21 | フリースケール セミコンダクター インコーポレイテッド | 高ｋ誘電材料と一緒に使用するための界面層 |
| JP2014187269A (ja) * | 2013-03-25 | 2014-10-02 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法、基板処理装置及びプログラム |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102007583B (zh) | 2008-10-31 | 2013-02-13 | 佳能安内华股份有限公司 | 介电膜的制造方法、半导体装置的制造方法以及介电膜 |
| WO2010098121A1 (ja) | 2009-02-27 | 2010-09-02 | キヤノンアネルバ株式会社 | 誘電体ならびに半導体装置の製造方法、プログラム、および、記録媒体 |
-
2001
- 2001-09-10 JP JP2001273019A patent/JP3748218B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008508719A (ja) * | 2004-07-30 | 2008-03-21 | フリースケール セミコンダクター インコーポレイテッド | 高ｋ誘電材料と一緒に使用するための界面層 |
| JP2014187269A (ja) * | 2013-03-25 | 2014-10-02 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法、基板処理装置及びプログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3748218B2 (ja) | 2006-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Harris et al. | HfO 2 gate dielectric with 0.5 nm equivalent oxide thickness | |
| Lee et al. | Thermal stability and electrical characteristics of ultrathin hafnium oxide gate dielectric reoxidized with rapid thermal annealing | |
| Westlinder et al. | Variable work function in MOS capacitors utilizing nitrogen-controlled TiNx gate electrodes | |
| US7217659B2 (en) | Process for producing materials for electronic device | |
| JP5203133B2 (ja) | 半導体デバイスの製造方法 | |
| US5264396A (en) | Method for enhancing nitridation and oxidation growth by introducing pulsed NF3 | |
| US20030109114A1 (en) | Method for forming insulative film, a semiconductor device and method for manufacturing the same | |
| JP2008277844A (ja) | 絶縁膜の形成方法 | |
| JP2009177161A (ja) | 絶縁膜の形成方法 | |
| CN101447420A (zh) | 一种制备高介电常数栅介质薄膜铪硅氧氮的方法 | |
| JP4095326B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| Perera et al. | Effects of post annealing on removal of defect states in silicon oxynitride films grown by oxidation of silicon substrates nitrided in inductively coupled nitrogen plasma | |
| US6740941B2 (en) | Semiconductor device including a gate insulating film made of high-dielectric-constant material | |
| CN111430228B (zh) | 一种超高介电常数介质薄膜的制备方法 | |
| CN101800178A (zh) | 一种铪硅铝氧氮高介电常数栅介质的制备方法 | |
| TWI459471B (zh) | 使用低能量電漿系統製造高介質常數電晶體閘極的方法與設備 | |
| JP2003086588A (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JP2004266263A (ja) | 半導体装置の製造方法 | |
| US7678633B2 (en) | Method for forming substrates for MOS transistor components and its products | |
| CN108538850B (zh) | 一种高抗疲劳性的铁电栅场效应晶体管存储器及制备工艺 | |
| Pampillón et al. | Optimization of in situ plasma oxidation of metallic gadolinium thin films deposited by high pressure sputtering on silicon | |
| CN115295407A (zh) | 一种SiC功率器件的栅氧结构制备方法和栅氧结构 | |
| Liu et al. | Effects of nitridation of silicon and repeated spike heating on the electrical properties of SrTiO 3 gate dielectrics | |
| JPH0729898A (ja) | 半導体製造方法 | |
| Liu et al. | Interface chemistry evolution and leakage current conduction mechanism determination in rare-Earth-doped Hf-based gate dielectrics |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040527 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040615 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040809 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050823 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051021 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051122 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051124 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091209 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101209 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101209 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111209 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |