CN106531785A - 基于Ge衬底的La基介质材料高K金属栅结构及制备方法 - Google Patents

基于Ge衬底的La基介质材料高K金属栅结构及制备方法 Download PDF

Info

Publication number
CN106531785A
CN106531785A CN201611024689.7A CN201611024689A CN106531785A CN 106531785 A CN106531785 A CN 106531785A CN 201611024689 A CN201611024689 A CN 201611024689A CN 106531785 A CN106531785 A CN 106531785A
Authority
CN
China
Prior art keywords
deposit
substrates
metal
thin film
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201611024689.7A
Other languages
English (en)
Inventor
刘红侠
王永特
赵璐
汪星
费晨曦
冯兴尧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN201611024689.7A priority Critical patent/CN106531785A/zh
Publication of CN106531785A publication Critical patent/CN106531785A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/517Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明公开了一种基于Ge衬底的La基介质材料高K金属栅结构及制备方法。主要解决传统高K金属栅结构栅氧化层介电常数低和栅极金属向栅氧化层扩散的问题。该结构自下而上包含Ge衬底(1)、La基高k栅介质薄膜(2)、TiN阻挡层(3)、Ti氧元素吸附层(4)以及重金属Pt栅电极(5),其中La基高k栅介质薄膜采用厚度为6‑12nm的La2O3或LaAlO3或La2O3/Al2O3叠层结构;TiN阻挡层厚度为2‑4nm;Ti氧元素吸附层厚度为3‑6nm;重金属Pt栅电极厚度为100‑200nm。本发明具有栅氧化层介电常数高、栅氧化层/衬底界面特性好,可用于制造高介电性能的金属氧化物半导体场效应晶体管。

Description

基于Ge衬底的La基介质材料高K金属栅结构及制备方法
技术领域
本发明属于半导体材料与器件技术领域,特别涉及一种高K金属栅结构及制备方法,可用于制造高介电性能的金属氧化物半导体场效应晶体管,和大规模集成电路的生产与制备。
背景技术
随着集成电路的集成度不断减小,金属氧化物半导体场效应晶体管MOSFET的尺寸不断减小,相应的栅氧化物厚度也不断减小。目前硅仍是生产集成电路的主要半导体材料。但是,硅集成电路已接近其物理极限,其速度和集成密度很难进一步大幅度提高。Ge作为最早被研究的半导体材料,至今仍然有很大的发展潜力。和硅相比,Ge具有较大的电子和空穴迁移率,可用于高频大功率器件中;且Ge的禁带宽度较小,适用于低压电路以减小功耗。然而Ge的自然氧化层GeOx的性能较差且不稳定,使Ge衬底与栅氧化层的界面特性变差,进而恶化栅介质的电学特性。
随着器件尺寸的等比例缩小,氧化物厚度不断减薄,由电子隧穿引起的漏电呈指数增长,由此引起的高功耗和可靠性问题越来越严峻,同时过薄的栅氧化物也不足以挡住栅介质和衬底中杂质的扩散,会造成阈值电压漂移,影响器件性能。为了解决上述问题,Intel公司在2007年改进65nm工艺,采用高k栅介质材料HfO2作为栅介质材料,高k栅氧化层+金属栅极的结构被应用于其MOSFET工艺。高介电常数材料在保持电容密度不变的同时可以有较大的物理厚度,解决了传统栅介质材料SiO2因为接近物理厚度极限而产生的漏电及可靠性等问题。然而HfO2的相对介电常数仅约为14,随着器件尺寸的持续等比例缩小,HfO2已经不能满足集成电路发展的需求,需要引入介电常数更大的栅介质材料。稀土金属氧化物中最具代表性的La系化合物,如La2O3、LaAlO3、HfLaOx和LaLuO3等,因其拥有大于5.5eV的禁带宽度、高的栅极击穿场强、介电常数为25和良好的热稳定性,将成为下一代最有希望的高介电常数材料之一。然而基于Ge衬底的La基高k栅介质高K金属栅结构的实现仍有待研究。
另一方面,传统的高K金属栅结构直接在高k栅氧化层之上淀积重金属作为栅电极导电层,由于重金属离子会向高k栅氧化层扩散,且会在高k栅氧化层中引入杂质,这会严重影响高K金属栅结构的总体质量,增大栅极漏电流,从而影响器件的可靠性。
发明内容
本发明的目的在于针对上述已有技术的不足,提出一种基于Ge衬底的La基介质材料高K金属栅结构及制备方法,以减小La基高k栅介质薄膜与Ge衬底界面处界面层的厚度,减弱重金属离子在高k栅氧化层中的扩散,从而改善高k金属栅结构的电学特性,提高器件的可靠性。
为实现上述目的,本发明Ge衬底的La基介质材料高K金属栅结构,自下而上包括Ge衬底、La基高k栅介质薄膜和重金属Pt栅电极,其特征在于:La基高k栅介质薄膜与重金属Pt栅电极之间增设有TiN阻挡层和Ti氧元素吸附层,该TiN阻挡层的厚度为2-4nm,且位于La基高k栅介质薄膜之上,用以阻挡金属Ti及重金属Pt向La基高k栅介质薄膜扩散;该Ti氧元素吸附层的厚度为3-6nm,位于TiN阻挡层之上,用以吸附La基高k栅介质材料与Ge衬底界面处的氧元素。
为实现上述目的,本发明Ge衬底的La基高k栅介质的HKMG结构的制作方法,包括如下步骤:
第一步,对Ge衬底进行清洗;
第二步,采用原子层淀积方法在Ge衬底上淀积厚度为6-12nm的La2O3或La2O3/Al2O3叠层结构或LaAlO3或HfLaOx或LaScO3或LaLuO3的La基高k栅介质薄膜;
第三步,将淀积La基高k栅介质薄膜的Ge基片在400-700℃真空氛围下进行90-120s快速热退火;
第四步,热退火后,采用电子束蒸镀法在Ge衬底的La基高k栅介质薄膜上淀积2-4nm厚的TiN薄膜;
第五步,采用磁控溅射方法在TiN薄膜上淀积3-6nm厚的金属Ti薄膜;
第六步,采用磁控溅射方法在金属Ti薄膜上淀积100-200nm厚的金属Pt薄膜;
第七步,使用光刻工艺处理带有金属Pt薄膜的样品,使样品上淀积的金属Pt薄膜形成栅电极;
第八步,将形成栅电极的样品在400-500℃的97%N2/3%H2混合气体氛围中退火15-30分钟,完成Ge衬底的La基介质材料高K金属栅结构的制备。
本发明具有如下优点:
1.本发明采用Ge作为高K金属栅结构的衬底,由于Ge的空穴迁移率是硅的四倍,电子迁移率是硅的两倍,有助于提高器件运行速度;且其禁带宽度较小,有助于组合介电材料并降低漏电流。
2.本发明采用La基高k栅介质材料作为栅氧化层,由于La基高k栅介质材料的介电常数比HfO2高出近1倍,因而可增大整体栅氧化层的介电常数,在等效氧化层厚度小于1nm时能保证栅氧化层具有较大的物理厚度,减小了栅极泄漏电流和器件的功耗。
3.本发明采用TiN薄膜作为阻挡层,TiN在高温下化学稳定性好,不与Pt等金属反应,并具有良好的导电性,可以阻挡后续Pt金属淀积及热退火工艺中金属Pt向栅氧化层的扩散。
4.本发明采用金属Ti薄膜作为氧元素吸附层,由于金属Ti与氧元素结合能力明显大于Si,可以在热退火工艺过程中通过远程吸附作用将栅氧化层与Ge衬底界面处的氧元素吸附至金属Ti薄层,从而减少了栅氧化层与Ge衬底界面处的氧元素含量,以达到减薄了界面层厚度的目的。
附图说明
图1为本发明基于Ge衬底的La基介质材料高K金属栅结构示意图;
图2为本发明的基于Ge衬底的La基介质材料高K金属栅结构的制备流程图;
图3为本发明中制备La2O3薄膜的子流程图;
图4为本发明中制备Al2O3薄膜的子流程图;
图5为本发明中制备LaAlO3薄膜的子流程图;
图6为淀积一个循环的La2O3的脉冲时间示意图;
图7为淀积一个循环的Al2O3的脉冲时间示意图。
具体实施方式
参照图1,本发明基于Ge衬底的La基介质材料高K金属栅结构,自下而上包括:Ge衬底1、La基高k栅介质薄膜2、TiN阻挡层3、Ti氧元素吸附层4以及重金属Pt栅电极5。其中,La基高k栅介质薄膜2厚度为6-12nm,包括La2O3或LaAlO3或HfLaOx或LaScO3或LaLuO3,其主要作用是提高栅介质材料的介电常数;TiN阻挡层3厚度为2-4nm,其主要作用是阻挡后续Pt金属淀积及热退火工艺中金属Pt向栅氧化层的扩散;Ti氧元素吸附层3厚度为3-6nm,其主要作用是在热退火工艺过程中通过远程吸附作用将栅氧化层与Ge衬底界面处的氧元素吸附至金属Ti薄层,从而减少栅氧化层与Ge衬底界面处的氧元素含量以减薄界面层厚度;重金属Pt栅电极5厚度为100-200nm,其主要作用是作为导电栅电极。
参照图2,以下给出本发明基于Ge衬底的La基介质材料高K金属栅结构的三种实施例。
实施例1:制备以Ge为衬底,以La2O3为高k栅介质材料的高K金属栅结构。
步骤1,清洗Ge衬底。
1a.用比例为1:50的HF和H2O配备HF溶液;
1b.将Ge片放在乙醇中浸泡5分钟,之后将Ge片放入丙酮溶液中,超声清洗5分钟,之后将Ge片放入三氯乙烯溶液中,超声清洗5分钟,然后用乙醇洗净,以除去Ge片表面上的有机污染物或附着的颗粒;
1c.将进行过1b步骤的Ge片在去离子水中冲洗5次,以除去残留的有机溶液;
1d.将Ge片在HF溶液中二次清洗30秒,并用去离子水中冲洗30秒,以除去Ge衬底表面的自然氧化层SiO2
1e.重复步骤1c-步骤1d共5次,再用去离子水冲洗5分钟,并用99.999%高纯氮气吹干。
步骤2,将清洗后的Ge衬底放入原子层淀积设备反应腔,采用原子层淀积方法在吹干后的Ge衬底上淀积La2O3薄膜。
参照图3,本步骤的具体实现如下:
2a.在超净室内环境下,将清洗后的Ge衬底放入原子层淀积设备反应腔,再将原子层淀积设备腔体的压强抽真空至10hPa,温度加热到280℃,吹洗所用的高纯氮气流量设定为100sccm,设定淀积La2O3的循环次数m;
2b.在Ge衬底上淀积一个三异丙基环戊二烯化镧脉冲,淀积时间为0.1s,如图6中t1所示,反应生成淀积La2O3过程中吸附型产物La-O-La-iPr CP*和气体副产物异丙基环戊二烯;
2c.对未能成功在Ge衬底上淀积的三异丙基环戊二烯化镧和淀积饱和后未能参与淀积的三异丙基环戊二烯化镧及淀积La2O3过程中所生成的异丙基环戊二烯进行吹洗,吹洗时间为4.0s,如图6中t2所示;
2d.在淀积三异丙基环戊二烯化镧后的Ge衬底上再淀积一个臭氧脉冲,淀积时间为0.3s,如图6中t3所示,使淀积La2O3过程中吸附型产物La-O-La-iPr CP*与臭氧中的氧原子发生交换反应,生成有机副产物、O2和目标产物La-OH*;
2e.对未成功与异丙基环戊二烯化镧反应和反应达到饱和后未能参与反应的臭氧以及有机副产物和O2进行吹洗,吹洗时间为10s,如图6中t4所示;
2f.重复步骤2b-步骤2e m次,直到La2O3薄膜的厚度达到5nm。
步骤3,将完成La2O3薄膜淀积的Ge片进行退火。
3a.将完成La2O3薄膜淀积的Ge片放入快速热退火炉腔体中,通入高纯氮气5min吹扫快速热退火炉腔体内的空气;
3b.将快速热退火炉腔体的压强抽真空至100Pa;
3c.以10℃/s的升温速率将快速热退火炉腔体温度加热到400℃,保持90s;
3d.向快速热退火炉腔体中持续通入高纯氮气,直至腔体温度降至100℃。
步骤4,采用电子束蒸镀法在La2O3薄膜上淀积2nm的TiN薄膜。
步骤5,采用磁控溅射方法在TiN薄膜上淀积3nm的金属Ti薄膜。
步骤6,采用磁控溅射方法在金属Ti薄膜上淀积100nm的金属Pt薄膜。
所述磁控溅射方法的工艺参数为:溅射腔体内的真空度为10mTorr、溅射功率为50W和纯度为99.999%的氩气。
步骤7,通过光刻工艺,制作高K金属栅结构的栅电极。
7a.在淀积的金属Pt薄膜上旋转涂光刻胶,并将光刻胶烘干;
7b.对金属Pt薄膜上的光刻胶进行曝光并显影,形成栅电极图案;
7c.对曝光并显影的光刻胶进行后烘以固化光刻胶;
7d.使用CF4等离子体对固化光刻胶后的Ge晶圆进行刻蚀,刻蚀深度至La2O3薄膜,形成栅电极;
7e.将等离子体刻蚀后的Ge晶圆依次置于丙酮溶液、乙醇、去离子水中超声清洗5min,洗掉金属Pt薄膜上剩余的光刻胶,用高纯氮气吹干。
步骤8,在400℃的97%N2/3%H2混合气体氛围中退火。
8a.将完成光刻工艺的Ge片放入退火炉腔体中,持续通入97%N2/3%H2混合气体;
8b.以10℃/s的升温速率将退火炉腔体温度加热到400℃,并将此温度保持15min;
8c.向快退火炉腔体中持续通入高纯氮气,直至腔体温度降至100℃,完成高K金属栅结构制备。
实施例2,制备以Ge作为衬底,以La2O3/Al2O3叠层结构为高k栅介质材料的高K金属栅结构。
步骤一,清洗Ge衬底。
本步骤的具体实现与实施例1的步骤1相同。
步骤二,将清洗后的Ge衬底放入原子层淀积设备反应腔,采用原子层淀积方法在吹干后的Ge衬底上淀积La2O3/Al2O3薄膜。
2.1)淀积La2O3层:
参照图3,本步骤的具体实现如下:
2.11)在超净室内环境下,将预处理过的清洗后的Ge衬底放入原子层淀积设备反应腔,再将腔体压强抽真空至15hPa,将温度加热到300℃,设定吹洗所用的高纯氮气流量为120sccm,设定淀积La2O3的循环次数m和淀积Al2O3的循环次数n;
2.12)在Ge衬底上淀积一个三异丙基环戊二烯化镧脉冲,淀积时间为0.1s,如图6中t1所示,反应生成淀积La2O3过程中吸附型产物La-O-La-iPr CP*和气体副产物异丙基环戊二烯;
2.13)对未能成功在Ge衬底上淀积的三异丙基环戊二烯化镧和淀积饱和后未能参与淀积的三异丙基环戊二烯化镧及淀积La2O3过程中所生成的反应副产物进行吹洗,吹洗时间为4.0s,如图6中t2所示;
2.14)在淀积三异丙基环戊二烯化镧后的Ge衬底上,再淀积一个臭氧脉冲,淀积时间为0.3s,如图6中t3所示,使淀积La2O3过程中吸附型产物La-O-La-iPr CP*与臭氧中的氧原子发生交换反应,生成有机副产物、O2和目标产物La-OH*;
2.15)对未成功与三异丙基环戊二烯化镧反应和反应达到饱和后未能参与淀积La2O3过程中反应的臭氧以及有机副产物和O2进行吹洗,吹洗时间为10s,如图6中t4所示;
2.16)重复步骤2.12)-步骤2.15)m次,直到La2O3薄膜的厚度达到4nm;
2.2)淀积Al2O3层:
参照图4,本步骤的具体实现如下:
2.21)在La2O3薄膜上淀积一个三甲基铝脉冲,生成Al-O-Al-CH3*和CH4,淀积时间为0.1s,如图7中t1所示;
2.22)对未能成功在La2O3薄膜上淀积的三甲基铝和淀积饱和后未能参与淀积的三甲基铝及淀积过程中所生成的CH4进行吹洗,吹洗时间为3.0s,如图7中t2所示;
2.23)在淀积三甲基铝后的La2O3薄膜上再淀积一个臭氧脉冲,淀积时间为0.5s,如图7中t3所示,使Al-O-Al-CH3*与臭氧中的氧原子发生交换反应,生成淀积Al2O3过程中的副产物CH2O、O2和目标产物Al-OH*;
2.24)对未成功与三甲基铝反应和反应达到饱和后未能参与淀积Al2O3过程反应的臭氧以及副产物CH2O和O2进行吹洗,吹洗时间为4.0s,如图7中t4所示;
2.25)重复步骤2.21)-步骤2.24)n次,直至Al2O3薄膜的厚度达到2nm,得到La2O3/Al2O3薄膜。
步骤三,将完成La2O3/Al2O3薄膜淀积的Ge片进行退火。
3.1)将完成La2O3/Al2O3薄膜淀积的Ge片放入快速热退火炉腔体中,通入高纯氮气吹扫快速热退火炉腔体内的空气,吹扫时间为5min;
3.2)将快速热退火炉腔体的压强抽真空至100Pa;
3.3)以15℃/s的升温速率将快速热退火炉腔体温度加热到550℃,并将此温度保持100s;
3.4)向快速热退火炉腔体中持续通入高纯氮气,直至腔体温度降至100℃。
步骤四,采用电子束蒸镀法在La2O3/Al2O3薄膜上淀积3nm的TiN薄膜。
步骤五,采用磁控溅射方法在TiN薄膜上淀积5nm的金属Ti薄膜。
步骤六,采用磁控溅射方法在金属Ti薄膜上淀积150nm的金属Pt薄膜。
所述磁控溅射方法的工艺参数为:溅射腔体内的真空度为10mTorr、溅射功率为70W和纯度为99.999%的氩气。
步骤七,通过光刻工艺,制作高K金属栅结构的栅电极。
7.1)在淀积的金属Pt薄膜上旋转涂光刻胶,并将光刻胶烘干;
7.2)对金属Pt薄膜上的光刻胶进行曝光并显影,形成栅电极图案;
7.3)对曝光并显影的光刻胶进行后烘以固化光刻胶;
7.4)使用CF4等离子体对固化光刻胶后的Si晶圆进行刻蚀,刻蚀深度至La2O3/Al2O3叠层薄膜,形成栅电极;
7.5)将等离子体刻蚀后的Ge片依次置于丙酮溶液、乙醇、去离子水中超声清洗5min,洗掉金属Pt薄膜上剩余的光刻胶,用高纯氮气吹干。
步骤八,在450℃的97%N2/3%H2混合气体氛围中退火。
8.1将完成光刻工艺的Ge片放入退火炉腔体中,并持续通入97%N2/3%H2混合气体;
8.2以10℃/s的升温速率将退火炉腔体温度加热到450℃,并将此温度保持25min;
8.3向快退火炉腔体中持续通入高纯氮气,直至腔体温度降至100℃,完成高K金属栅结构制备。
实施例3,制备以Ge作为衬底,以LaAlO3为高k栅介质材料的高K金属栅结构。
步骤A,清洗Ge衬底。
本步骤的具体实现与实施例1的步骤1相同。
步骤B,将清洗后的Ge衬底放入原子层淀积设备反应腔,采用原子层淀积方法在吹干后的Ge衬底上淀积LaAlO3薄膜。
参照图5,本步骤的具体实现如下:
B1.在超净室内环境下,将预处理过的清洗后的Ge衬底放入原子层淀积设备反应腔,再将腔体压强抽真空至20hPa,将温度加热到320℃,设定吹洗所用的高纯氮气流量为150sccm,设定淀积La2O3的循环次数m=1,淀积Al2O3的循环次数n=1;
B2.在Ge衬底上淀积一个三异丙基环戊二烯化镧脉冲,淀积时间为0.1s,如图6中t1所示,反应生成淀积La2O3过程中吸附型产物La-O-La-iPr CP*和气体副产物异丙基环戊二烯;
B3.对未能成功在Ge衬底上淀积的三异丙基环戊二烯化镧和淀积饱和后未能参与淀积的三异丙基环戊二烯化镧及淀积La2O3过程中所生成的反应副产物进行吹洗,吹洗时间为4.0s,如图6中t2所示;
B4.在淀积三异丙基环戊二烯化镧后的Ge衬底上,再淀积一个臭氧脉冲,淀积时间为0.3s,如图6中t3所示,使淀积La2O3过程中吸附型产物La-O-La-iPr CP*与臭氧中的氧原子发生交换反应,生成有机副产物、O2和目标产物La-OH*;
B5.对未成功与三异丙基环戊二烯化镧反应和反应达到饱和后未能参与淀积La2O3过程中反应的臭氧以及有机副产物和O2进行吹洗,吹洗时间为10s,如图6中t4所示;
B6.在完成步骤B5的Ge衬底上淀积一个三甲基铝脉冲,淀积时间为0.1s,该反应生成淀积Al2O3过程中的吸附型产物Al-O-Al-CH3*和气体副产物CH4,如图7中t1所示;
B7.对未能成功在Ge衬底上淀积的三甲基铝和淀积饱和后未能参与淀积的三甲基铝及淀积Al2O3过程中所生成的副产物CH4进行吹洗,吹洗时间为3.0s,如图7中t2所示;
B8.在淀积三甲基铝后的Ge衬底上再淀积一个臭氧脉冲,淀积时间为0.5s,如图7中t3所示,使淀积Al2O3过程中吸附型产物Al-O-Al-CH3*与臭氧中的氧原子发生交换反应,生成淀积Al2O3过程中的气体副产物CH2O、O2和目标产物Al-OH*;
B9.对未成功与三甲基铝反应和反应达到饱和后未能参与淀积Al2O3反应的臭氧以及副产物CH2O和O2进行吹洗,吹洗时间为4.0s,如图7中t4所示;
B10.重复步骤B2至B9,直到LaAlO3薄膜的厚度达到6nm。
步骤C,将完成LaAlO3薄膜淀积的Ge片进行退火。
C1.将完成LaAlO3薄膜淀积的Ge片放入快速热退火炉腔体中,通入高纯氮气吹扫快速热退火炉腔体内的空气,吹扫时间为5min;
C2.将快速热退火炉腔体的压强抽真空至100Pa;
C3.以15℃/s的升温速率将快速热退火炉腔体温度加热到700℃,并将此温度保持120s;
C4.向快速热退火炉腔体中持续通入高纯氮气,直至腔体温度降至100℃。
步骤D,采用电子束蒸镀法在LaAlO3薄膜上淀积4nm的TiN薄膜。
步骤E,采用磁控溅射方法在TiN薄膜上淀积6nm的金属Ti薄膜。
步骤F,采用磁控溅射方法在金属Ti薄膜上淀积200nm的金属Pt薄膜。
所述磁控溅射方法的工艺参数为:溅射腔体内的真空度为10mTorr、溅射功率为90W和纯度为99.999%的氩气。
步骤G,通过光刻工艺,制作高K金属栅结构的栅电极。
G1.在淀积的金属Pt薄膜上旋转涂光刻胶,并将光刻胶烘干;
G2.对金属Pt薄膜上的光刻胶进行曝光并显影,形成栅电极图案;
G3.对曝光并显影的光刻胶进行后烘以固化光刻胶;
G4.使用CF4等离子体对固化光刻胶后的Si晶圆进行刻蚀,刻蚀深度至LaAlO3薄膜,形成栅电极;
G5.将等离子体刻蚀后的Si晶圆依次置于丙酮溶液、乙醇、去离子水中超声清洗5min,洗掉金属Pt薄膜上剩余的光刻胶,再用高纯氮气吹干。
步骤H,在500℃的97%N2/3%H2混合气体氛围中退火。
H1.将完成光刻工艺的Ge片放入退火炉腔体中,并持续通入97%N2/3%H2混合气体;
H2.以5℃/s的升温速率将退火炉腔体温度加热到500℃,并将此温度保持30min;
H3.向快退火炉腔体中持续通入高纯氮气,直至腔体温度降至100℃,完成高K金属栅结构制备。
以上描述仅是本发明的三个具体实施例,不构成对本发明的任何限制。显然对于本领域的专业人员来说,在了解本发明内容和原理后,都可能在不背离本发明的原理、结构的情况下,进行形式和细节上的各种修正和改变,但是这些基于发明思想的修正和改变仍在本发明的权利要求保护范围之内。

Claims (8)

1.一种基于Ge衬底的La基介质材料高K金属栅结构,自下而上包括Ge衬底(1)、La基高k栅介质薄膜(2)和重金属Pt栅电极(5),其特征在于:La基高k栅介质薄膜(2)与重金属Pt栅电极(5)之间增设有TiN阻挡层(3)和Ti氧元素吸附层(4),该TiN阻挡层(3)的厚度为2-4nm,且位于La基高k栅介质薄膜(2)之上,用以阻挡金属Ti及重金属Pt向La基高k栅介质薄膜扩散;该Ti氧元素吸附层(4)的厚度为3-6nm,位于TiN阻挡层(3)之上,用以吸附La基高k栅介质材料与Ge衬底界面处的氧元素。
2.根据权利要求书1所述的基于Ge衬底的La基介质材料高K金属栅结构,其特征在于:La基高k栅介质材料薄膜,采用La2O3或LaAlO3或La2O3/Al2O3叠层结构或HfLaOx或LaScO3或LaLuO3材料,其厚度为6-12nm。
3.一种基于Ge衬底的La基介质材料高K金属栅结构的制备方法,包括如下步骤:
第一步,对Ge衬底进行清洗;
第二步,采用原子层淀积方法在Ge衬底上淀积厚度为6-12nm的La2O3或La2O3/Al2O3叠层结构或LaAlO3或HfLaOx或LaScO3或LaLuO3的La基高k栅介质薄膜;
第三步,将淀积La基高k栅介质薄膜的Ge基片在400-700℃真空氛围下进行90-120s快速热退火;
第四步,热退火后,采用电子束蒸镀法在Ge衬底的La基高k栅介质薄膜上淀积2-4nm厚的TiN薄膜;
第五步,采用磁控溅射方法在TiN薄膜上淀积3-6nm厚的金属Ti薄膜;
第六步,采用磁控溅射方法在金属Ti薄膜上淀积100-200nm厚的金属Pt薄膜;
第七步,使用光刻工艺处理带有金属Pt薄膜的样品,使样品上淀积的金属Pt薄膜形成栅电极;
第八步,将形成栅电极的样品在400-500℃的97%N2/3%H2混合气体氛围中退火15-30分钟,完成Ge衬底的La基介质材料高K金属栅结构的制备。
4.根据权利要求3所述的制备方法,其特征在于,所述第一步中的清洗,按如下步骤进行:
(1a)用比例为1:50的HF和H2O配备HF溶液;
(1b)将Ge片放在乙醇中浸泡5分钟,之后将Ge片放入丙酮溶液中,超声清洗5分钟,之后将Ge片放入三氯乙烯溶液中,超声清洗5分钟,然后用乙醇洗净,以除去Ge片表面上的有机污染物或附着的颗粒;
(1c)将进行过(1b)步骤的Ge片在去离子水中冲洗5次,以除去残留的有机溶液;
(1d)将Ge片在HF溶液中二次清洗30秒,并用去离子水中冲洗30秒,以除去Ge衬底表面的自然氧化层SiO2
(1e)重复步骤(1c)-步骤(1d)共5次,再用去离子水冲洗5分钟,并用99.999%高纯氮气吹干。
5.根据权利要求3所述的方法,其特征在于,所述第二步中用原子层淀积方法在清洗后的Ge衬底上淀积La基高k栅介质薄膜,按如下步骤进行:
(2a)在超净室内环境下,将清洗后的Ge衬底放入原子层淀积设备反应腔,再将腔体压强抽真空至10-20hPa,将温度加热到280-320℃,设定吹洗所用的氮气流量为100-150sccm,根据生长的La基高k栅介质薄膜的材料类型和厚度设定淀积La2O3的循环次数m和淀积Al2O3的循环次数n;
(2b)在Ge衬底上淀积一个三异丙基环戊二烯化镧脉冲,淀积时间为0.1s,反应生成淀积La2O3过程中吸附型产物La-O-La-iPr CP*和气体副产物异丙基环戊二烯;
(2c)对未能成功在Ge衬底上淀积的三异丙基环戊二烯化镧和淀积饱和后未能参与淀积的三异丙基环戊二烯化镧及淀积La2O3过程中所生成的反应副产物异丙基环戊二烯进行吹洗,吹洗时间为4.0s;
(2d)在淀积三异丙基环戊二烯化镧后的Ge衬底上再淀积一个臭氧脉冲,淀积时间为0.3s,使淀积La2O3过程中吸附型产物La-O-La-iPr CP*与臭氧中的氧原子发生交换反应,生成有机副产物、O2和目标产物La-OH*;
(2e)对未成功与三异丙基环戊二烯化镧反应和反应达到饱和后未能参与淀积La2O3过程中反应的臭氧以及有机副产物和O2进行吹洗,吹洗时间为10s;
(2f)重复步骤(2b)至(2e)m次
(2g)在完成步骤(2f)的Ge衬底上淀积一个三甲基铝脉冲,淀积时间为0.1s,该反应生成淀积Al2O3过程中的吸附型产物Al-O-Al-CH3*和气体副产物CH4
(2h)对未能成功在Ge衬底上淀积的三甲基铝和淀积饱和后未能参与淀积的三甲基铝及淀积Al2O3过程中所生成的副产物CH4进行吹洗,吹洗时间为3.0s;
(2i)在淀积三甲基铝后的Ge衬底上再淀积一个臭氧脉冲,淀积时间为0.5s,使淀积Al2O3过程中吸附型产物Al-O-Al-CH3*与臭氧中的氧原子发生交换反应,生成淀积Al2O3过程中的气体副产物CH2O、O2和目标产物Al-OH*;
(2j)对未成功与三甲基铝反应和反应达到饱和后未能参与淀积Al2O3反应的臭氧以及副产物CH2O和O2进行吹洗,吹洗时间为4.0s;
(2k)重复步骤(2h)至(2j)n次;
(2l)重复步骤(2f)和(2k),直到La基高k栅介质薄膜的厚度达到设定的厚度。
6.根据权利要求3所述的制备方法,其特征在于,所述第三步中的退火,按如下步骤进行:
(3a)将完成La基高k栅介质薄膜淀积的Ge片放入快速热退火炉腔体中,通入99.999%氮气吹扫快速热退火炉腔体内的空气,吹扫时间为5min;
(3b)将快速热退火炉腔体的压强抽真空至100Pa;
(3c)以10-20℃/s的升温速率将快速热退火炉腔体温度加热到400-700℃,将此温度保持90-120s;
(3d)向快速热退火炉腔体中持续通入99.999%氮气,直至腔体温度降至100℃。
7.根据权利要求3所述的制备方法,其特征在于,所述第七步中的光刻,按如下步骤进行:
(7a)在淀积的金属Pt薄膜上旋转涂光刻胶,并将光刻胶烘干;
(7b)对金属Pt薄膜上的光刻胶进行曝光并显影,形成栅电极图案;
(7c)对曝光并显影的光刻胶进行后烘以固化光刻胶;
(7d)使用CF4等离子体对固化光刻胶后的Si晶圆进行刻蚀,刻蚀深度至La基高k栅介质薄膜,形成栅电极。
(7e)将等离子体刻蚀后的Ge片依次置于丙酮溶液、乙醇、去离子水中超声清洗5min,洗掉金属Pt薄膜上剩余的光刻胶,用99.999%高纯氮气吹干。
8.根据权利要求3所述的制备方法,其特征在于,所述第一步、第二步和第七步中的吹洗及第三步和第八步中的吹扫降温,其工艺条件如下:
所用的气体为99.999%的高纯氮气;
氮气流量设定为100-150sccm。
CN201611024689.7A 2016-11-16 2016-11-16 基于Ge衬底的La基介质材料高K金属栅结构及制备方法 Pending CN106531785A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611024689.7A CN106531785A (zh) 2016-11-16 2016-11-16 基于Ge衬底的La基介质材料高K金属栅结构及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611024689.7A CN106531785A (zh) 2016-11-16 2016-11-16 基于Ge衬底的La基介质材料高K金属栅结构及制备方法

Publications (1)

Publication Number Publication Date
CN106531785A true CN106531785A (zh) 2017-03-22

Family

ID=58352967

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611024689.7A Pending CN106531785A (zh) 2016-11-16 2016-11-16 基于Ge衬底的La基介质材料高K金属栅结构及制备方法

Country Status (1)

Country Link
CN (1) CN106531785A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021249179A1 (zh) * 2020-06-12 2021-12-16 长鑫存储技术有限公司 半导体器件及其制造方法
CN115572982A (zh) * 2022-10-19 2023-01-06 安徽光智科技有限公司 锗锭表面处理方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6326670B1 (en) * 1999-03-11 2001-12-04 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
CN102299061A (zh) * 2010-06-22 2011-12-28 中国科学院微电子研究所 一种半导体器件的制造方法
CN105336599A (zh) * 2014-07-23 2016-02-17 中国科学院微电子研究所 半导体器件制造方法
CN105470306A (zh) * 2015-11-10 2016-04-06 西安电子科技大学 基于La基栅的LaAlO3/SrTiO3异质结场效应晶体管及制作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6326670B1 (en) * 1999-03-11 2001-12-04 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
CN102299061A (zh) * 2010-06-22 2011-12-28 中国科学院微电子研究所 一种半导体器件的制造方法
CN105336599A (zh) * 2014-07-23 2016-02-17 中国科学院微电子研究所 半导体器件制造方法
CN105470306A (zh) * 2015-11-10 2016-04-06 西安电子科技大学 基于La基栅的LaAlO3/SrTiO3异质结场效应晶体管及制作方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021249179A1 (zh) * 2020-06-12 2021-12-16 长鑫存储技术有限公司 半导体器件及其制造方法
US11837508B2 (en) 2020-06-12 2023-12-05 Changxin Memory Technologies, Inc. Method of forming high-k dielectric material
CN115572982A (zh) * 2022-10-19 2023-01-06 安徽光智科技有限公司 锗锭表面处理方法

Similar Documents

Publication Publication Date Title
JP3937892B2 (ja) 薄膜形成方法および半導体装置の製造方法
US7446052B2 (en) Method for forming insulation film
KR100675719B1 (ko) 반도체 장치 및 그 제조 방법
CN103367408B (zh) 基于硅衬底高介电常数的栅介质材料及其制备方法
CN103295891B (zh) 栅介质层的制作方法、晶体管的制作方法
CN102629559B (zh) 叠栅SiC-MIS电容的制作方法
CN105470288B (zh) Delta沟道掺杂SiC垂直功率MOS器件制作方法
TWI508189B (zh) 閘極堆疊形成期間於高介電閘極介電層中鈍化點缺陷
CN103367409B (zh) 基于锗衬底的La基高介电常数栅介质材料的制备方法
CN106531785A (zh) 基于Ge衬底的La基介质材料高K金属栅结构及制备方法
JP2001085427A (ja) 酸窒化膜およびその形成方法
CN104810293B (zh) 分区复合栅结构SiC DMISFET器件的制作方法
CN106449736A (zh) 基于Si衬底的铪基铝酸盐高K金属栅结构及制备方法
WO2007010921A1 (ja) 酸化膜の形成方法並びにその酸化膜を備えた半導体装置及びその製造方法
JP4757579B2 (ja) 絶縁ゲート型半導体装置及びその製造方法
CN104465378B (zh) 半导体器件的制作方法
CN103165440A (zh) 高介电常数金属栅极半导体器件制造方法
TW202129061A (zh) 環繞式閘極輸入/輸出工程
JP2005032908A (ja) 薄膜の形成方法
CN106711051A (zh) 基于Si衬底的La基介质材料高K金属栅结构及制备方法
CN106783974A (zh) 基于Ge衬底的铪基铝酸盐高K金属栅结构及制备方法
TW591707B (en) Method for producing substrate material and semiconductor device including plasma processing
TWI487037B (zh) 一種形成具有穩定臨限電壓之電晶體的方法
CN106711041B (zh) 半导体器件的形成方法
JP3833956B2 (ja) 半導体装置の製造方法及び半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170322

WD01 Invention patent application deemed withdrawn after publication