JP3937892B2 - 薄膜形成方法および半導体装置の製造方法 - Google Patents

薄膜形成方法および半導体装置の製造方法 Download PDF

Info

Publication number
JP3937892B2
JP3937892B2 JP2002099262A JP2002099262A JP3937892B2 JP 3937892 B2 JP3937892 B2 JP 3937892B2 JP 2002099262 A JP2002099262 A JP 2002099262A JP 2002099262 A JP2002099262 A JP 2002099262A JP 3937892 B2 JP3937892 B2 JP 3937892B2
Authority
JP
Japan
Prior art keywords
substrate
film
thin film
compound
metal element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002099262A
Other languages
English (en)
Other versions
JP2003297814A (ja
Inventor
和彦 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2002099262A priority Critical patent/JP3937892B2/ja
Priority to US10/401,970 priority patent/US20030185980A1/en
Publication of JP2003297814A publication Critical patent/JP2003297814A/ja
Application granted granted Critical
Publication of JP3937892B2 publication Critical patent/JP3937892B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C26/00—Coating not provided for in groups C23C2/00 - C23C24/00
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C26/00—Coating not provided for in groups C23C2/00 - C23C24/00
    • C23C26/02—Coating not provided for in groups C23C2/00 - C23C24/00 applying molten material to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、例えばシリサイド膜やシリケート膜等の薄膜を形成する新規な薄膜形成方法およびその薄膜形成方法を工程中に有する半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
近年、半導体超高集積回路（ＬＳＩ、Large Scale Integrated circuit）においては、集積度の上昇により各種の薄膜を信頼性・均一性よくシリコンウエハーに形成することが、ＬＳＩを製造する上での重要な課題となっている。特に、ＭＯＳ（Metal Oxide Semiconductor）型電界効果トランジスタのゲートに使用されるゲート絶縁膜には、低いリーク電流、高耐圧、高信頼性及び膜厚の均一性等の特性が求められている。これまでのゲート絶縁膜には、熱酸化により堆積されたＳｉＯ2 膜が使用され、そのゲート絶縁膜上に設けられるゲート電極には、減圧ＣＶＤ法により堆積されたポリシリコン電極が使用されている。
【０００３】
しかしながら、近年のゲート絶縁膜は、スケーリング則の要請から膜厚２ｎｍ以下に薄膜化されており、その結果、ゲートリーク電流が増大するという問題が生じている。
【０００４】
この問題に対し、ＳｉＯ2 膜よりも比誘電率の高い絶縁膜（高誘電率絶縁膜ともいう。）を新たに導入することが検討されている。比誘電率の高い絶縁膜は、比誘電率４のＳｉＯ2 膜に換算した場合に、実効膜厚が小さくなるので、ゲートリーク電流を増大させることなく薄膜化を達成できるという利点がある。成膜された高誘電率絶縁膜は、シリコン基板と熱力学的に安定である必要があり、その観点から、Ａｌ2Ｏ3膜、ＺｒＯ2 膜、ＨｆＯ2 膜、又は、ランタノイド酸化膜などの導入が検討されている（例えば、H.J.Osten 、ＩＥＤＭテクニカルダイジェスト 2000、653ページ）。これらのうち、比誘電率の高いＺｒＯ2 膜（比誘電率２５）、ＨｆＯ2 膜（比誘電率３０）、または、ランタン酸化膜が有望視されている。しかし、それらの高誘電率絶縁膜は、結晶化温度が約６００℃と低いので結晶化し易く、一旦結晶化してしまうと結晶粒界を介して不純物が拡散したりリーク電流が発生したりする等の問題が生じる。
【０００５】
そうしたことから、最近、結晶化を抑制すると共に高誘電率絶縁膜を形成できる金属元素を、ＳｉＯ2 膜もしくはＡｌ2Ｏ3膜中に添加したシリケート膜もしくはアルミネート膜が有望視されている。
【０００６】
一方、ウエハー面内におけるゲート絶縁膜の膜厚均一性は、その膜厚均一性の良否が閾値電圧やドレイン電流等のトランジスタ特性に直接影響するために、極めて重要な要素となっている。例えば、８インチシリコンウエハー上に換算膜厚１．５ｎｍのゲート絶縁膜を堆積する場合に要求される膜厚均一性は、分光エリプソメトリーによる膜厚測定において、ウエハー面内で±０．１ｎｍ以下とされている。そうした高い膜厚均一性を有するゲート絶縁膜の堆積方法としては、反応性スパッタ法、金属をスパッタした後に熱酸化処理する方法、化学的気相堆積法（ＣＶＤ、Chemical Vapor Deposition）、または、気相原子層堆積法（ＡＬＤ、Atomic Layer Deposition）など様々な方法が用いられている。
【０００７】
特に、気相原子層堆積法は、１原子層ずつ積み重ねながらゲート絶縁膜を形成する堆積方法であり、シリコンウエハー面内でのゲート絶縁膜を極めて均一な膜厚で形成することができるので、有力な堆積方法として注目を集めている。例えば、Ａｌ2Ｏ3絶縁膜は、トリメチルアルミニウム（ＴＭＡ）と水とを交互に照射することにより堆積され、ＺｒＯ2 絶縁膜やＨｆＯ2 絶縁膜は、Ｚｒ塩化物またはＨｆ塩化物と水とを交互に照射することにより堆積される。
【０００８】
最近有望視されている上述したシリケート膜もしくはアルミネート膜を気相原子層堆積法で形成する場合においては、シリコン原料もしくはアルミニウム原料を成膜室に供給すると同時に、結晶化を抑制すると共に高誘電率絶縁膜を形成できる金属元素を含有する有機金属化合物を成膜室に供給する必要があるが、従来の気相原子層堆積法にそのようなステップを付加した方法では、原子層ごとの堆積を行うことが困難であった。こうしたことから、シリケート膜やアルミネート膜を堆積する方法として、従来は、有機金属化合物を用いた通常の熱ＣＶＤ法を採用したり、シリコン基板上にスパッタした金属原子を再酸化処理する方法を採用していた。
【０００９】
【発明が解決しようとする課題】
しかしながら、上述した熱ＣＶＤ法やスパッタ法により堆積されてなるシリケート膜やアルミネート膜の膜厚及び膜質の面内均一性は、不十分なものであり、その改善が求められていた。
【００１０】
本発明者らは、上述した問題点について鋭意研究を重ねている過程で、シリケート膜やアルミネート膜からなる薄膜を、膜厚及び膜質の面内均一性よく基板上に形成することができる極めて有効な薄膜形成方法を見いだすことに成功すると共に、そうした新規な着想に基づいて、基板内に金属元素を導入することができる新規な薄膜形成手段に到達した。
【００１１】
本発明の目的は、基板内に金属元素を導入する新規な薄膜形成手段を提供すると共に、シリサイド膜、シリケート膜もしくはアルミネート膜等からなる薄膜を膜厚及び膜質の面内均一性よく基板上に形成することができる薄膜形成方法を提供し、さらにその方法を用いた半導体装置の製造方法を提供することにある。
【００１２】
【課題を解決するための手段】
上述した目的を達成する本発明の薄膜形成方法は、基板上に少なくとも１種の金属元素を含有する化合物を供給する第１ステップと、前記金属元素を該基板内に導入するために該基板に対してエネルギー粒子を照射する第２ステップとを交互に繰り返すことに特徴を有するものである。また、本発明の薄膜形成方法は、これらのステップを交互に繰り返すことにより、該基板の材料と前記金属元素との化合物を形成することに特徴を有するものである。そして、前記エネルギー粒子は、その照射により前記化合物中の前記金属元素を前記基板内に導入することができるエネルギー粒子であることを特徴とする。
【００１３】
この発明によれば、第１ステップで基板上に供給された化合物は第２ステップで分解され、その化合物が含有する少なくとも１種の金属元素が基板に導入される。この発明は、こうした各ステップを交互に繰り返すので、その繰り返し回数を選択することにより、所望量の特定金属元素を基板に導入することができる。この薄膜形成方法により、例えば、タングステン、モリブデン、チタン、タンタル、白金等の特定金属元素をシリコン基板に導入してシリサイド膜を形成したり、ジルコニウム、ハフニウム、ランタン等の特定金属元素をＳｉＯ2 膜もしくはＡｌ2Ｏ3膜中に導入してシリケート膜やアルミネート膜からなる高誘電率絶縁膜を形成することができる。
【００１４】
本発明の薄膜形成方法の第１ステップにおいて、前記化合物は、該化合物が基板上に吸着するのに必要な量以上供給されることに特徴を有し、さらに、前記化合物が基板上に飽和吸着することに特徴を有する。
【００１５】
これらの発明によれば、化合物を基板上に吸着させることができるので、第２ステップでのエネルギー粒子の照射により、化合物中の金属元素を基板に容易に導入させることができ、さらに、化合物を飽和吸着させることにより、化合物中の金属元素を基板面に均一に導入させることができる。
【００１６】
本発明の薄膜形成方法の第２ステップにおいて、前記エネルギー粒子がプラズマであることに特徴を有し、前記プラズマは、不活性ガスを励起したプラズマ、不活性ガスと酸素との混合ガスを励起したプラズマ、不活性ガスと窒素との混合ガスを励起したプラズマ、不活性ガスと酸素と窒素との混合ガスを励起したプラズマ、および、窒素ガスを励起したプラズマ、の群から選択される１のプラズマであることに特徴を有し、前記不活性ガスが、アルゴンであることに特徴を有する。
【００１７】
これらの発明によれば、化合物はプラズマにより分解され、化合物中の金属元素は基板内に導入される。プラズマが酸素を含む場合には、膜中の炭素等の汚染物質を酸化除去させて膜の緻密化に寄与でき、また、プラズマが窒素を含む場合または窒素プラズマの場合には、窒素を膜中に含有させてボロン（Ｂ）等の拡散の抑制に寄与できる。
【００１８】
本発明の薄膜形成方法において、第１ステップで供給される金属元素とは異なる種類の金属元素を含有する化合物を基板上に供給するステップを、第１ステップに代えて任意のタイミングで適用することに特徴を有する。この発明によれば、第１ステップで供給される金属元素以外の金属元素を、任意の量だけ含有させることができる。
【００１９】
本発明の薄膜形成方法において、前記基板が、シリコン、シリコン酸化物、シリコン窒化物、シリコン酸窒化物、アルミニウム酸化物、アルミニウム窒化物およびアルミニウム酸窒化物の群から選択される１の材質からなることが好ましい。
【００２０】
本発明の薄膜形成方法において、前記化合物が、シリサイド膜を形成するための高融点金属を含有する化合物であることが好ましい。
【００２１】
本発明の薄膜形成方法において、前記化合物が、ジルコニウム、ハフニウムおよびランタノイドの群から選択される少なくとも１の金属元素を含有することに特徴を有し、また、第１ステップと第２ステップを繰り返すことにより、形成される薄膜の誘電率を徐々に高くすることが好ましい。
【００２２】
本発明の薄膜形成方法において、前記化合物が、酸素及び／又は窒素を含有する有機金属化合物であることが好ましい。この発明によれば、化合物が酸素及び／又は窒素を含有するので、例えば酸素の場合には膜中の炭素等の汚染物質を酸化除去させて膜の緻密化に寄与でき、窒素の場合には窒素を膜中に含有させてボロン（Ｂ）等の拡散の抑制に寄与できる。
【００２３】
上述した目的を達成する本発明の薄膜形成方法は、保護膜が形成された基板上に、少なくとも１種の金属元素を含有する化合物を供給する第１ステップと、前記金属元素を該基板内に導入するために該基板に対してエネルギー粒子を照射する第２ステップとを交互に繰り返した後、前記保護膜を除去することに特徴を有する。この薄膜形成方法においては、保護膜を除去した後の基板にシリサイド膜が形成されることに特徴を有する。この発明によれば、金属元素が保護膜を通して基板内に導入されるので、その保護膜により、薄膜のダメージを極力防ぐことができると共に、導入すべき金属元素以外の元素が基板内に導入されるのを防ぐことができる。この薄膜形成方法によれば、シリサイド膜を形成するのに便利である。
【００２４】
上述した目的を達成する本発明の半導体装置の製造方法は、上述した本発明の薄膜形成方法を工程中に有することに特徴を有する。この発明によれば、例えば、タングステン、モリブデン、チタン等の特定金属元素を導入したシリサイド膜や、ジルコニウムやハフニウム等の特定金属元素を含有させたシリケート膜やアルミネート膜等からなる高誘電率絶縁膜を、膜厚や膜質の面内均一性よく形成できる薄膜形成工程を有するので、ＭＯＳトランジスタ等の半導体超高集積回路の集積度の向上を可能にさせる。
【００２５】
【発明の実施の形態】
以下、本発明の薄膜形成方法および半導体装置の製造方法について、図面を参照しつつ説明する。
【００２６】
本発明は、図１に示すように、基板１上に少なくとも１種の金属元素３を含有する化合物２を供給し（第１ステップ；図１（ｂ））、その後、基板１に対してエネルギー粒子４を照射し（第２ステップ；図１（ｃ））、薄膜５を形成する方法である。このとき、第１ステップで基板１上に供給された化合物２は第２ステップで分解され、その化合物２が含有する少なくとも１種の金属元素３（本願では、文脈に応じて、導入金属元素または特定金属元素ということがある。）が基板１に導入され、その結果、薄膜５（図１（ｄ））が形成される。本発明においては、図１（ｅ）〜（ｇ）に示すように、第１ステップと第２ステップとを交互に繰り返すことにより、形成された薄膜５中にさらに金属元素３が導入される。
【００２７】
なお、２回目の繰り返しからは、形成された薄膜５は本発明でいうところの「基板１」として作用することとなり、その薄膜５上に化合物が供給され、その薄膜５に対してエネルギー粒子が照射される。したがって、第１ステップと第２ステップの２回目以降の繰り返しからは、薄膜５は基板１として作用し、それらは同義となる。
【００２８】
以下、第１ステップと第２ステップを説明しつつ、各構成について説明する。
【００２９】
（第１ステップ）
第１ステップは、基板１上に少なくとも１種の金属元素３を含有する化合物２を供給するステップである。
【００３０】
基板１は、化合物２中の金属元素３が導入されて薄膜５を形成することができるものであれば特に限定されず、シリコン基板、シリコン以外の金属基板、酸化物基板、窒化物基板、酸窒化物基板等、導入すべき金属元素３と基板１の構成元素とを考慮して選定される。また、ゲルマニウム等の半導体材料からなる基板または半導体材料を含有する基板であってもよい。
【００３１】
本願出願時点で認識されている薄膜の実用性を考慮すると、シリコン、シリコン酸化物、シリコン窒化物、シリコン酸窒化物、アルミニウム酸化物、アルミニウム窒化物およびアルミニウム酸窒化物の群から選択される１の材質からなるものが好ましく用いられる。具体例としては、シリコンウエハーを用いたり、シリコンウエハーの表面に酸化、窒化または酸窒化処理したものを用いたり、シリコンウエハー等の上に成膜されたアルミニウム膜の表面に酸化、窒化または酸窒化処理したものを用いることができる。こうした基板の結晶状態は、結晶質でも非晶質（アモルファス）でもよく特に限定されない。
【００３２】
本発明においては、基板１の材質と導入金属元素３の種類を選択することにより、種々の機能性薄膜を形成することができる。例えば、基板１にシリコンを使用した場合は、タングステン、モリブデン、チタン、タンタル、白金等の金属元素を導入してシリサイド膜とすることができる。また、基板１にシリコン酸化物、シリコン窒化物またはシリコン酸窒化物を使用した場合やアルミニウム酸化物、アルミニウム窒化物またはアルミニウム酸窒化物を使用した場合には、ジルコニウム、ハフニウム、ランタン等の金属元素を導入してシリケート膜やアルミネート膜とすることができる。
【００３３】
化合物２は、（イ）形成しようとする薄膜の組成に応じた導入金属元素３を含有するものであり、さらに、（ロ）成膜室に供給された後においては、基板上に吸着する性質を有するものである。こうした化合物は、基板内に導入される金属元素を１種又は２種以上含有するものであればよく特に限定されないが、通常は、１種の導入金属元素３を含有する有機金属化合物が好ましく使用される。
【００３４】
化合物２の具体例としては、上述した（イ）に対しては、シリサイド膜を形成するための高融点金属（例えばタングステン、モリブデン、チタン、タンタル、白金等）を含有する有機金属化合物、シリケート膜やアルミネート膜を形成するためのジルコニウム、ハフニウムおよびランタノイドの群から選択される少なくとも１の金属元素を含有する有機金属化合物、等を挙げることができる。また、上述した（ロ）に対しては、例えば、▲１▼ジメチルアミノチタン、四塩化チタン、テトラキスジエチルアミチタニウム｛Ｔｉ［Ｎ（ＣＨ3 ）2 ］4 ｝、トリスジピバロイルメタナートコバルト｛Ｃｏ（Ｃ11Ｈ19Ｏ2 ）3 ｝、ペンタエトキシタンタル｛Ｔａ（ＯＣ2 Ｈ5 ）5 ｝、ヘキサフロロアセチルアセトネートプラチナ｛Ｐｔ（Ｃ5 ＨＦ6 Ｏ2 ）2 ｝等の有機金属化合物、▲２▼ターシャリーブトキ・ハフニウム｛Ｈｆ（ＯｔＢｕ）4 ｝、アセチルアセトネート・ハフニウム｛Ｈｆ（Ａｃａｃ）4 ｝、ジエチルアミノ・ハフニウム｛Ｈｆ（ＮＥｔ2 ）4 ｝、ターシャリーブトキ・ジルコニウム｛Ｚｒ（ＯｔＢｕ）4 ｝、アセチルアセトネート・ジルコニウム｛Ｚｒ（Ａｃａｃ）4 ｝、および、ジエチルアミノ・ジルコニウム｛Ｚｒ（ＮＥｔ2 ）4 ｝の群から選択される何れか１種の有機金属化合物、▲３▼ランタン、テルビウム、エルビウム、ホルミウム、ジスプロシウム、および、プラセオジウムの群から選択される何れか１種のジピバロイルメタネート化合物、例えばジピバロイルメタネート（ＤＰＭ）・ランタン｛Ｌａ（Ｃ11Ｈ19Ｏ2 ）3 ｝、が好ましく用いられる。
【００３５】
上記のうち、▲１▼の有機金属化合物は、シリサイド膜の形成に好適に使用され、▲２▼および▲３▼の有機金属化合物は、シリケート膜やアルミネート膜の形成に好適に使用される。なお、▲２▼および▲３▼の化合物は、酸素及び／又は窒素を含有するので、例えば化合物が酸素を含有する場合には、後述する第２ステップの際に膜中の炭素等の汚染物質を酸化除去させて膜の緻密化に寄与でき、化合物が窒素を含有する場合には、窒素含有膜を形成できるので、ボロン（Ｂ）等の拡散の抑制に寄与できる。
【００３６】
第１ステップにおいて、化合物は、その化合物が基板上に吸着するのに必要な量以上供給される。その「必要な量」とは、基板温度、そのときの平衡蒸気圧、供給された化合物のガス分圧、供給された化合物の反応室内の滞在時間等が考慮されて設定される。例えば、反応室内の水分圧を１０-3Ｐａ以下に保持することにより、成膜室内での水と化合物との気相反応を抑制できるので、化合物を基板に安定して吸着させることができる。また、基板の温度を、化合物の自己分解が発生しない温度に設定することによっても、化合物を基板に安定して吸着させることができる。例えば、有機金属化合物であるターシャリーブトキシ・ハフニウムを用いる場合においては、基板の温度を、常温（２０℃以上）から３００℃の範囲に設定することが好ましい。より具体的には、後述の実施例に記載したとおりである。吸着した化合物中の金属元素は、後述の第２ステップにより基板内に容易に導入される。
【００３７】
化合物は、基板上に飽和吸着することが好ましい。基板上に飽和吸着した化合物は、後述の第２ステップにより、その化合物が含有する金属元素を基板面に均一に導入させることができる。なお、ここでいう「飽和吸着」とは、基板面が供給された化合物によって一様に占められ、基板上への化合物の吸着が飽和に達している状態のことであり、極めて均一な状態で基板面上に存在する状態のことである。特に、上述した化合物は、何れも大きな立体障害を有する有機金属化合物であるので、基板上に多くの有機金属化合物が堆積した場合であっても、基板表面に吸着した有機金属化合物中の導入金属元素だけは、少なくとも基板内に導入される。
【００３８】
次に、第１ステップにおける化合物の供給手段について説明する。
【００３９】
図２は、本発明の薄膜形成方法で用いる薄膜形成装置１００の一例を示す概略図である。成膜室１０１は、ドライポンプやドラッグ分子ポンプ等からなる真空ポンプ１０５で排気されて減圧下におかれる。成膜室内のベース真空度は１０-4Ｐａ以下であり、水の分圧は常に１０-3Ｐａ以下に保たれる。ベース真空度と水の分圧がこの値を超える場合には、残留水との間で通常のＣＶＤ反応が生じることとなる。装置上部にはラジカル源１０４が装着され、そのラジカル源１０４にマイクロ波を印加することによりプラズマが生成される。ラジカル源１０４には、封止バルブ１１０とマスフローコントローラ１０６を介して、アルゴン等の不活性ガス、または、アルゴン等の不活性ガスと酸素及び／又は窒素との混合ガスを送るためのガスボンベ１０８が装着される。また、この薄膜形成装置１００には、基板１０３を加熱するためのヒータ１０２が装着されており、基板１０３はヒータ１０２で加熱される。この薄膜形成装置１００において、化合物は次の２通りの手段で基板上に供給される。
【００４０】
第１の供給手段は、液体の化合物を所定の温度に加熱して蒸気圧を高めてガス状にし、マスフローコントローラ１０６を介して成膜室１０１に導入する供給手段である。この第１の供給手段で、ガス状の化合物を基材１０３上に供給するために、装置１００には、加熱機構付き原料シリンダ１０７、マスフローコントローラ１０６、および封止バルブ１１０からなる供給流路が備えられている。
【００４１】
第２の供給手段は、液体マスフローコントローラ１１１により液体の化合物の液量を制御し、その後、気化器１０９で液体を気化させて成膜室１０１に導入する供給手段である。この第２の供給手段で化合物のガスを基材１０３上に供給するために、装置１００には、液体原料シリンダ１１２、液体を加圧して送液するためのヘリウムガスボンベ１１３、液体マスフローコントローラ１１１、気化器１０９、および封止バルブ１１０からなる供給流路が備えられている。
【００４２】
これらの２通りの供給手段において、加熱により蒸気圧を容易に高めることができる化合物（例えば、ターシャリーブトキシド等）に対しては、マスフローコントローラ１０６を使用する第１の供給手段が好ましく適用され、蒸気圧が低い化合物（例えば、ジピバロイルメタネート（ＤＰＭ）等）に対しては、気化器１０９を用いる第２の供給手段が好ましく適用される。
【００４３】
（第２ステップ）
第２ステップは、基板１に対してエネルギー粒子４を照射するステップである。この第２ステップで照射されるエネルギー粒子４は、上述した第１ステップで基板１上に供給された化合物２を分解し、その化合物２が含有する少なくとも１種の金属元素３を基板１に導入するように作用する。
【００４４】
エネルギー粒子４は、上述した作用を有するものであればよく種々のエネルギー粒子を適用でき、例えば、プラズマ、イオン、ラジカル、電子線、紫外線（真空紫外線（エキシマ）も含む。）、Ｘ線等を適用できる。こうした中から適切なエネルギー粒子を選択するにあたっては、そのエネルギー粒子を照射することにより化合物中の金属元素を基板内に導入することができるかどうかが考慮され、さらに、基板温度等の成膜条件が考慮されて選択される。通常、プラズマが好ましく選択される。
【００４５】
プラズマは、正負の荷電粒子が共存して電気的中性になっている物質の状態であり、その種類は、最終的に形成される薄膜の組成を考慮して選択される。例えば、不活性ガスを励起したプラズマ、不活性ガスと酸素との混合ガスを励起したプラズマ、不活性ガスと窒素との混合ガスを励起したプラズマ、不活性ガスと酸素と窒素との混合ガスを励起したプラズマ、および、窒素ガスを励起したプラズマ、の群から選択される１のプラズマであることが好ましい。また、これらのプラズマ中に水素を若干（０．１〜１０％程度）含有させてもよく、その水素は、カーボンと結合して薄膜中のカーボンを除去し、カーボン汚染を防止するように作用する。なお、窒素は一般的には不活性ガスの範疇に含まれるとされているが、本発明において窒素は反応性材料として作用するので、本願においては不活性ガスには含まれない。従って、本願における不活性ガスは、ヘリウム、ネオン、アルゴン、クリプトン、キセノン等の希ガス（第１８族元素）を指すものであり、特に、アルゴンであることが好ましい。
【００４６】
不活性ガスのみを励起したプラズマは、シリサイド膜を形成する場合に好ましく利用される。この場合には、供給される化合物もその化学構造中に酸素や窒素を含有していないものであることが好ましい。
【００４７】
プラズマが酸素を含む場合には、その酸素の作用により、形成された薄膜中の炭素等の汚染物質が酸化し除去され、その結果、膜が緻密化するという利点がある。また、プラズマが窒素を含む場合または窒素プラズマの場合には、その窒素が基板内に取り込まれて窒素含有シリケート膜もしくは窒素含有アルミネート膜等が形成されるので、その窒素の作用により、例えばボロン等の異種原子の拡散を抑制できるという利点がある。混合ガスを励起させたプラズマの場合において、その混合ガス中の酸素や窒素の含有割合は、混合させたガスの作用を考慮して設定されるが、好ましい酸素含有割合は０．１〜５０％であり、好ましい窒素含有割合は０．１〜１００％（全て窒素の場合を含む。）である。
【００４８】
エネルギー粒子の照射条件は、基板上に吸着している化合物が分解し、その化合物中に含まれる金属元素が、そのエネルギー粒子の照射で全て基板中に導入されるように設定されることが好ましい。こうすることにより、導入される金属元素の原子含有量は、基材表面に吸着している化合物の吸着量のみに依存することとなり、導入金属元素の面内均一性を極めて高めることができる。エネルギー粒子としてアルゴンプラズマを適用した場合において、その好ましい条件は、プラズマ発生圧力が１０-4〜１０Ｐａ、好ましくは１０-3〜１０Ｐａであり、プラズマ電力密度が０．００１〜１Ｗ／ｃｍ2 、好ましくは０．０１〜０．１Ｗ／ｃｍ2 である。こうしたプラズマ条件により、基板上に吸着した化合物がプラズマにより分解し、その化合物中に含有されている金属元素が基板中に導入される。
【００４９】
（各ステップの繰り返し）
第１ステップと第２ステップの各１回の操作で基板内に導入される金属元素の原子含有量は、基板の表面に吸着する化合物の吸着量に依存する。そのため、第１ステップと第２ステップとを繰り返すことにより、導入する金属元素の原子含有量を増加させることができる。なお、第２ステップにより基板内に金属元素が導入されて薄膜が形成された後においては、その薄膜が基板として作用（この場合は薄膜と基板は同義となる。）し、再び第１ステップおよび第２ステップの順に各ステップが繰り返される。
【００５０】
こうした繰り返しにより、形成される薄膜中の金属元素の原子含有量は徐々に増加する。例えば、シリコン酸化物基板にジルコニウムまたはハフニウム等の金属元素を導入した場合においては、各ステップを繰り返すことにより、ジルコニウムまたはハフニウム等の金属元素の原子含有量を徐々に増すことができ、形成された薄膜の誘電率を徐々に高めることができる（後述の図６および図７を参照。）。
【００５１】
本発明の薄膜形成方法においては、第１ステップで供給される金属元素とは異なる種類の金属元素を含有する化合物を基板上に供給するステップを、第１ステップに代えて任意のタイミングで適用することができる。こうしたステップを第１ステップに代えて適用することにより、第１ステップで供給される金属元素以外の金属元素を、薄膜中に任意の量だけ導入させることができる。
【００５２】
そうしたステップは、第１ステップと交互に適用しても、例えば数回又は数十回毎に適用してもよく、形成される薄膜の物性等を考慮して任意に設定できる。具体例としては、ジルコニウムシリケート膜を形成する過程で、ジルコニウムを含有する有機金属化合物を供給する第１ステップの代わりに、アルミニウムを含有する有機金属化合物（例えば、トリメチルアルミニウム）を一定間隔で供給するステップを適用することにより、アルミニウム含有ジルコニウムシリケート膜が得られる。このシリケート膜は、結晶化抑制作用および酸素イオン透過性抑制作用があるアルミニウムを含有するのでより好ましい特性が得られる。また、ハフニウムを含有する有機金属化合物（例えば、ターシャリーブトキ・ハフニウム）を一定間隔で供給するステップを適用することにより、ハフニウム含有ジルコニウムシリケート膜を得ることもできる。このシリケート膜は、上部ポリシリコン電極堆積時の膜質劣化防止作用がある。
【００５３】
また、本発明において、第２ステップと同時にまたは第２ステップの後に、酸素雰囲気中での熱処理または酸素ラジカルの照射処理を施すことにより、薄膜中の炭素を酸化して含有する炭素不純物を低減させたり、酸素欠損欠陥の補償等の膜質改善や膜密度の上昇により、シリケート膜を緻密化させることができる。また、第２ステップと同時にまたは第２ステップの後に、窒素ラジカルの照射処理または酸素と窒素との混合ラジカルの照射処理を施すことにより、薄膜中に窒素を含有させることができる。
【００５４】
（保護膜を介した薄膜形成方法）
本発明の保護膜を介した薄膜形成方法は、図３の（ａ）〜（ｇ）に示すように、保護膜１９が形成された基板１１上に上述の第１ステップと第２ステップを交互に繰り返した後、図３（ｈ）に示すように、その保護膜１９’を除去する方法である。ここで、符号１９の保護膜は、予め形成された初期状態の保護膜を指し、符号１９’の保護膜は、第１ステップと第２ステップが各一回行われ、導入金属元素３が含まれた後の保護膜を指している。
【００５５】
この薄膜形成方法によれば、保護膜１９’が除去された後に現れる基板１１に薄膜１５が形成されている。この薄膜形成方法は、保護膜１９、１９’を通して基板１１内に金属元素１３を導入するので、その保護膜１９、１９’の作用により、導入元素１３以外の元素が基板内に導入されるのを防いだり、シリコン基板界面の欠陥・ラフネスの増大・絶縁膜中の欠陥等のダメージの少ない薄膜を形成できる。その結果、形成される薄膜１５への汚染物質の混入の防止や、低ダメージの均質な薄膜を形成することができるという格別の効果がある。
【００５６】
この薄膜形成方法は、例えば、シリコン基板を熱酸化処理してなるシリコン酸化物を保護膜１９としてシリコン基板上に形成し、保護膜１９が形成されたシリコン基板上に、少なくとも１種の金属元素３を含有する化合物２を供給し（第１ステップ）、その後、保護膜１９が形成されたシリコン基板に対してエネルギー粒子を照射する（第２ステップ）。このとき、化合物はエネルギー粒子で分解され、その化合物が含有する少なくとも１種の金属元素が保護膜内およびシリコン基板内に導入される。その後、例えば窒素中での熱処理が施されることにより、シリコン基板内に導入された元素とシリコンとの間でシリサイド膜が形成される。こうして形成されたシリサイド膜は、保護膜１９の作用により、ダメージが少なく汚染も少ない。
【００５７】
なお、保護膜１９としては、シリコン基板上に形成したシリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜等を挙げることができる。また、この方法における化合物は、上述した各種の化合物から選択することができるが、シリサイド膜を形成する場合においては、タングステン、モリブデン、チタン、タンタル、白金等の高融点金属を含有する有機金属化合物を好ましく使用できる。また、この発明における第１ステップと第２ステップにおけるその他の条件は、上述した第１ステップおよび第２ステップについて説明した条件と同じである。
【００５８】
（半導体装置）
本発明の半導体装置の製造方法は、半導体装置の製造工程において、上述した薄膜形成方法をその工程中に有するものである。
【００５９】
上述した薄膜形成方法は、例えば、高融点金属導入したシリサイド膜や、ジルコニウムやハフニウム等の特定元素を含有させたシリケート膜やアルミネート膜等からなる高誘電率絶縁膜を、膜厚および膜質の面内均一性よく形成できるので、こうした薄膜形成工程をその一部に有する半導体装置の製造方法によれば、ＭＯＳトランジスタ等の半導体超高集積回路の集積度の向上を可能にさせることができる。
【００６０】
【実施例】
本発明の薄膜形成方法および半導体装置の製造方法について、実施例により具体的に説明する。なお、以下において、金属元素やガス成分元素（酸素、窒素、水素答）の含有量を表す「％」は「原子％」のことである。
【００６１】
＜第１実施例＞
第１実施例は、ハフニウムシリケート膜を形成した例である。基板には、シリコン基板上に熱酸化法で形成した厚さ１ｎｍのシリコン酸化膜を用いた。このシリコン酸化膜上に化合物を供給する第１ステップにおいては、化合物として、ハフニウムを導入金属元素としたターシャリーブトキシ・ハフニウム｛Ｈｆ（ＯｔＢｕ）4 ｝を用いた。基板であるシリコン酸化膜に対してエネルギー粒子を照射する第２ステップにおいては、エネルギー粒子として、アルゴンプラズマを採用した。
【００６２】
本実施例は、この第１ステップと第２ステップを交互に繰り返してハフニウムシリケート膜の形成を試みた。先ず、基板１０３を３００℃まで加熱した後に２９５〜３０５℃の範囲に制御し、有機金属化合物であるターシャリーブトキシ・ハフニウムを約８０℃に加熱してマスフローコントローラ１０６を介して分圧１００Ｐａで１秒間成膜室１０１に供給した（図２を参照。）。成膜室１０１内のこうした条件により、供給された化合物は自己分解せず、基板１０３への吸着量が一定となるように制御された。次いで、エネルギー粒子であるアルゴンプラズマを、分圧１Ｐａで０．１Ｗ／ｃｍ2 の電力を印加して５秒間発生させた。こうした第１ステップと第２ステップとを交互に繰り返して、基板内に所定量のハフニウム原子を導入した。最後に、アルゴン中に酸素を５０％含有させた混合ガスのプラズマを基板に照射し、ハフニウムのシリケート膜の残留炭素を低減し、酸素欠損を補償した。
【００６３】
第１実施例において、以下の結果が得られた。
【００６４】
（１）アルゴンプラズマ発生時の圧力を１０-4〜１０Ｐａの範囲としたとき、膜質及び膜厚の面内均一性が優れていた。また、プラズマ電力密度を０．００１〜１Ｗ／ｃｍ2 の範囲としたとき、膜質及び膜厚の面内均一性が優れていた。なお、上記値よりも低圧あるいは高電力密度にしてプラズマを発生させると、基板にダメージが入り界面準位密度の増大が見られた。
【００６５】
（２）アルゴンプラズマを照射した後に酸素雰囲気中での熱処理を行う場合は、圧力１Ｐａで０．１Ｗ／ｃｍ2 の電力を印加してアルゴンプラズマを発生させ、そのアルゴンプラズマを基板に６０秒照射し、その後酸素雰囲気中で熱処理を行った。熱処理条件としては、窒素雰囲気中、酸素雰囲気中または真空中において、５００〜９５０℃程度の温度で１分程度処理することが好ましく、上述した薄膜形成装置で成膜した後、同一装置で引き続き熱処理を行う方法が更に好ましかった。また、アルゴンプラズマの照射と同時に酸化を行う場合は、アルゴンガス中におよそ３％の酸素を含有させてなる混合ガスのプラズマを照射することにより行った。
【００６６】
（３）アルゴンプラズマの照射と同時に窒化を行う場合は、アルゴンガス中に窒素を３％含有させてなる混合ガスのプラズマを照射することにより行った。この場合において、膜中におよそ０．１％の微量窒素が含有された。
【００６７】
また、図４に示すように、ハフニウムシリケート膜の形成時の窒素添加効果についての検討も行った。図４に示すように、混合ガス中の窒素含有率の増加に伴って、ハフニウムシリケート膜中の窒素含有量も上昇した。なお、窒素が１００％のときでもハフニウムシリケート膜中に酸素が含有しているのが確認されたが、これは、シリコン酸化物に含まれる酸素の影響と、ターシャリーブトキシ・ハフニウム原料中に含まれる酸素の影響とによるものである。
【００６８】
（４）第１ステップとアルゴンプラズマを照射する第２ステップとを１０回繰り返した後に、上述した酸素雰囲気中での熱処理を行って薄膜を形成した。得られた薄膜について、２次イオン質量分析により膜構成元素の深さ方向分析を行った。図５はその分析結果である。なお、シリコン基板上の各層の厚さを断面ＴＥＭ観察により測定した結果、シリコン基板上に０．５ｎｍのＳｉＯ2 層を介して、１．１ｎｍシリケート層（膜）が形成され、さらに表面には０．４ｎｍのＳｉＯ2 過剰な層が形成されることが分かった。
【００６９】
（５）図６は、形成されたシリケート膜中のハフニウム含有量およびシリケート膜厚に及ぼす、第１ステップと第２ステップの繰り返し回数の影響を示す図であり、図７は、形成されたシリケート膜の比誘電率に及ぼす、第１ステップと第２ステップの繰り返し回数の影響を示す図である。
【００７０】
シリケート膜中のハフニウム含有量は、繰り返し回数が増すに従って、ほぼ直線的に上昇した。そして、比誘電率の値も、繰り返し回数が増すに従ってほぼ直線的に上昇し、ハフニウムが導入されていない場合のシリコン酸化物の比誘電率値４から、ハフニウムを５０％含有した場合の比誘電率１２まで、連続的に変化した。従って、第１ステップと第２ステップとを交互に繰り返すことにより、シリコン酸化膜１５に導入されるハフニウムの含有量をリニアに増加させて、薄膜の比誘電率をリニアに増加させることができた。また、こうして導入されたハフニウムは、シリコン酸化膜中に極めて均一に導入されていた。
【００７１】
一方、シリケート膜の膜厚は、繰り返し回数の増大に伴い若干増大するが、ある膜厚以上からは飽和する傾向にあった。また、ハフニウム含有量５０％以下のシリケート膜では、１０５０℃の熱処理後も結晶化を起こさず、さらには上部のポリシリコン電極とも反応せず、劣化は見られなかった。
【００７２】
（６）図８は、第１ステップと第２ステップとを１０サイクル繰り返して形成したハフニウムシリケート膜をＳｉＯ2 膜に換算した場合の膜厚と電気特性（リーク特性）との関係を示すものである。ハフニウムシリケート膜は、ＳｉＯ2 膜に比べて大幅にリーク電流が低減されていた。
【００７３】
（７）本発明の第１実施例では、成膜室１内の水分圧を常に１０-3Ｐａ以下に保つことにより、原料と水との気相反応を完全に抑制することができた。さらに、この第１実施例では、原理的に有機金属化合物が飽和吸着し、その化合物が含有する金属元素がプラズマ照射により均一に基板内に導入されるので、膜厚および導入された金属元素の面内均一を極めて良好にすることができた。
【００７４】
膜厚の面内分布は、分光エリプソメトリーによる膜厚測定の結果、８インチウエハ面内で±０．１ｎｍ以下であり、金属元素の原子含有量の面内分布は、±０．１％以下であった。なお、基板温度を３５０℃および４００℃に変えて同様の成膜実験を行ったところ、上記温度では有機金属化合物の激しい自己分解が発生し、膜質及び膜厚の均一性は損なわれた。これは、３００℃以上では有機金属化合物が激しく自己分解し、通常のＣＶＤ反応による成長が進行するためであった。
【００７５】
なお、有機金属化合物としては、ターシャリーブトキシド以外のアセチルアセトネート・ハフニウムやジエチルアミド・ハフニウムを用いた場合にも同様の効果が得られ、ターシャリーブトキ・ジルコニウム、アセチルアセトネート・ジルコニウム、ジエチルアミド・ジルコニウムを用いた場合は、ジルコニウムシリケート膜を成膜できることを確認した。なお、これらの材料においても、基板温度３００℃以上では有機金属化合物の激しい自己分解が生じるため、基板温度を３００℃以下として良好な均一性を得ることができた。
【００７６】
＜第２実施例＞
第２実施例は、Ａｌ2Ｏ3膜で被覆されたシリコン基板上にハフニウムアルミネート膜を形成した例である。基板には、シリコン基板上にＡｌ2Ｏ3膜を１ｎｍ形成したものを用いた。このＡｌ2Ｏ3膜は、トリメチルアルミニウムとＨ2 Ｏを原料に用いた原子層堆積法により形成した。このＡｌ2Ｏ3膜上に化合物を供給する第１ステップにおいては、化合物として、第１実施例と同じターシャリーブトキシ・ハフニウム｛Ｈｆ（ＯｔＢｕ）4 ｝を用いた。基板であるＡｌ2Ｏ3膜に対してエネルギー粒子を照射する第２ステップにおいては、エネルギー粒子として、アルゴンプラズマを採用した。
【００７７】
本実施例は、この第１ステップと第２ステップを交互に繰り返してハフニウムアルミネート膜の形成を試みた。先ず、基板を２００℃まで加熱した後に各操作を行った以外は、第１実施例と同じ条件で第１ステップと第２ステップを交互に繰り返した。その結果、第１実施例と同様に、Ａｌ2Ｏ3膜中にハフニウム原子が導入され、シリコン基板上にＡｌ2Ｏ3膜を介してハフニウムアルミネート膜が形成された。
【００７８】
この第２実施例においても、第１実施例と同様に、繰り返し回数を１０回から６０回まで変化させることにより、ハフニウムアルミネート膜の組成を約１０％から約５０％まで可変することができ、そのときの比誘電率の値は約１０から２０まで変化した。
【００７９】
ハフニウム含有量５０％以下のアルミネート膜では、１０５０℃の熱処理後も結晶化を起こさず、さらには上部のポリシリコン電極とも反応せず、劣化は見られなかった。なお、その他については、第１実施例と同様の条件で成膜し、同様の結果が得られた。
【００８０】
＜第３実施例＞
第３実施例は、ランタンシリケート膜を形成した例である。基板には、８インチのシリコン基板上に熱酸化法で形成した厚さ１ｎｍのシリコン酸化膜を用いた。このシリコン酸化膜上に化合物を供給する第１ステップにおいては、化合物として、ランタンを導入金属元素としたジピバロイルメタネート（ＤＰＭ）・ランタン｛Ｌａ（Ｃ11Ｈ19Ｏ2 ）3 ｝を用いた。なお、ランタンのＤＰＭは、室温で白色の粉末であり、これを酢酸ブチル中に０．１ｍｏｌ／Ｌで溶解した溶液を０．１ｇ／ｍｉｎの割合で気化させて、２００℃以上に加熱した配管を通して成膜室内に供給した。ランタンＤＰＭの照射分圧は、１００Ｐａであり、アルゴンプラズマは、分圧１Ｐａで１０Ｗの電力を印加して発生させた。基板であるシリコン酸化膜に対してエネルギー粒子を照射する第２ステップにおいては、エネルギー粒子として、アルゴンプラズマを採用した。
【００８１】
本実施例は、この第１ステップと第２ステップを交互に繰り返してランタンシリケート膜の形成を試みた。この実施例も、上述の第１実施例および第２実施例と同様、シリコン酸化膜中にランタンが導入され、極めて均一性良くランタンシリケート膜を形成できたことを確認した。
【００８２】
ランタンを５０％含むシリケート膜は、１０５０℃の熱処理により上部のポリシリコンと反応することはなく、劣化は見られなかった。ランタン以外にも、テルビウム、エルビウム、ホルミウム、ジスプロシウム、プラセオジウムのＤＰＭ化合物を用いても同様の効果が得られた。
【００８３】
＜第４実施例＞
第４実施例は、ランタンアルミネート膜を形成した例である。基板には、シリコン基板上にＡｌ2Ｏ3膜を１ｎｍ形成したものを用いた。このＡｌ2Ｏ3膜は、第２実施例と同様、トリメチルアルミニウムとＨ2 Ｏを原料に用いた原子層堆積法により形成した。このＡｌ2Ｏ3膜上に化合物を供給する第１ステップにおいては、化合物として、第３実施例と同様に、ランタンを導入金属元素としたジピバロイルメタネート（ＤＰＭ）・ランタン｛Ｌａ（Ｃ11Ｈ19Ｏ2 ）3 ｝を用いた。基板であるＡｌ2Ｏ3膜に対してエネルギー粒子を照射する第２ステップにおいては、エネルギー粒子として、アルゴンプラズマを採用した。なお、ランタンＤＰＭについては、第３実施例の場合と同じである。
【００８４】
本実施例は、この第１ステップと第２ステップを交互に繰り返してランタンシリケート膜の形成を試みた。この実施例も、上述の第１実施例および第２実施例と同様、アルミナ中にランタンが導入され、極めて均一性良くランタンアルミネート膜を形成できたことを確認した。
【００８５】
ランタンを５０％含むアルミネート膜は、１０５０℃の熱処理により上部のポリシリコンと反応することはなく、劣化は見られなかった。ランタン以外にも、テルビウム、エルビウム、ホルミウム、ジスプロシウム、プラセオジウムのＤＰＭ化合物を用いても同様の効果が得られた。
【００８６】
＜第５実施例＞
第５実施例は、チタンシリサイド膜を形成した例である。基板には、１％希フッ酸に浸漬させて表面の自然酸化膜を除去したシリコン基板を用いた。このシリコン基板に化合物を供給する第１ステップにおいては、化合物として、チタンを導入金属元素とし且つ酸素を含まない化合物であるテトラキスジエチルアミチタニウム｛Ｔｉ［Ｎ（ＣＨ3 ）2 ］4 ｝を用いた。基板であるシリコン基板に対してエネルギー粒子を照射する第２ステップにおいては、エネルギー粒子として、アルゴンプラズマを採用した。
【００８７】
本実施例は、この第１ステップと第２ステップを交互に１０サイクル繰り返してチタンシリサイド膜の形成を試みた。先ず、基板を３００℃まで加熱した後に２９５〜３０５℃の範囲に制御し、化合物であるテトラキスジエチルアミチタニウムを約８０℃に加熱してマスフローコントローラを介して分圧１００Ｐａで１秒間成膜室に供給した。成膜室内のこうした条件により、供給された化合物は自己分解せず、基板への吸着量が一定となるように制御された。次いで、エネルギー粒子であるアルゴンプラズマを、分圧１Ｐａで０．１Ｗ／ｃｍ2 の電力を印加して５秒間発生させた。こうした第１ステップと第２ステップとを１０サイクル繰り返して、シリコン基板内にチタンを導入した。最後に、窒素中で５００℃・１０分間アニールし、厚さ約１ｎｍのチタンシリサイド膜を形成した。
【００８８】
＜第６実施例＞
第６実施例は、コバルトシリサイド膜を形成した例である。基板には、第５実施例と同様の、１％希フッ酸に浸漬させて表面の自然酸化膜を除去したシリコン基板を用いた。このシリコン基板に化合物を供給する第１ステップにおいては、化合物として、コバルトを導入金属元素とした化合物であるトリスジピバロイルメタナートコバルト｛Ｃｏ（Ｃ11Ｈ19Ｏ2 ）3 ｝を用いた。基板であるシリコン基板に対してエネルギー粒子を照射する第２ステップにおいては、エネルギー粒子として、アルゴンプラズマを採用した。
【００８９】
本実施例は、第５実施例と同様の方法で、この第１ステップと第２ステップを交互に１０サイクル繰り返してコバルトシリサイド膜の形成を試みた。なお、トリスジピバロイルメタナートコバルトは、第３実施例のランタンと同様に、室温で白色の粉末であり、これを酢酸ブチル中に０．１ｍｏｌ／Ｌで溶解した溶液を０．１ｇ／ｍｉｎの割合で気化させて、２００℃以上に加熱した配管を通して成膜室内に供給した。コバルト化合物の照射分圧は、１００Ｐａであり、アルゴンプラズマは、分圧１Ｐａで１０Ｗの電力を印加して発生させた。
【００９０】
こうした第１ステップと第２ステップとを１０サイクル繰り返して、シリコン基板内にコバルトを導入した。最後に、窒素中で５００℃・１０分間アニールし、厚さ約１ｎｍのコバルトシリサイド膜を形成した。
【００９１】
＜第７実施例＞
第７実施例は、保護膜を介してチタンシリサイド膜を形成した例である。基板には、１％希フッ酸に浸漬させてシリコン基板表面の自然酸化膜を除去した後、酸素雰囲気中で８５０℃・４秒間の急速熱酸化を行って厚さ１．５ｎｍのシリコン酸化膜が形成されたシリコン基板を用いた。このシリコン酸化物が形成されたシリコン基板に化合物を供給する第１ステップにおいては、化合物として、チタンを導入金属元素とし且つ酸素を含まない化合物であるテトラキスジエチルアミチタニウム｛Ｔｉ［Ｎ（ＣＨ3 ）2 ］4 ｝を用いた。シリコン酸化物が形成されたシリコン基板に対してエネルギー粒子を照射する第２ステップにおいては、エネルギー粒子として、アルゴンプラズマを採用した。
【００９２】
本実施例は、この第１ステップと第２ステップを交互に１０サイクル繰り返してチタンシリサイド膜を形成した。その条件は、第５実施例と同じである。最後に、窒素中で５００℃・１０分間アニールした。シリコン酸化物にもチタンが導入されてシリケート化するとともに、シリコン基板には厚さ約０．５ｎｍのチタンシリサイド膜が形成した。
【００９３】
シリケート層（膜）は、１％希フッ酸で溶解除去し、チタンシリサイド膜を露出した。形成されたチタンシリサイド膜は、シリコン酸化物を介して処理が行われたので、極力ダメージを与えない状態でシリケート化することができた。
【００９４】
＜第８実施例＞
第８実施例は、本発明の薄膜形成方法を工程中に有する半導体装置３０の製造方法の例である。
【００９５】
図９（ｄ）は、第８実施例に係るｎ型トランジスタの断面図である。不純物濃度５×１０15ｃｍ-3程度のｎ型単結晶シリコン基板２０上に、ＳＴＩ構造の素子分離領域２１が形成されている。また、ｎ型トランジスタ形成領域には、ｐウェル（図示せず）が形成されている。この素子分離領域２１で分離されたトランジスタ領域には、しきい値をコントロールするための不純物濃度５×１０16ｃｍ-3程度のｐ型チャネル不純物層が形成されており（図示せず）、不純物濃度５×１０19ｃｍ-3程度のｎ型拡散層からなるソース−ドレイン領域２２が形成されている。チャネル領域２３上に、シリコン酸化膜２４（膜厚０．５ｎｍ）を介してシリケート膜２５が形成されている。シリケート膜２５上には、多結晶シリコンとタングステンからなるゲート電極２６が形成されている。また、層間絶縁膜２７に設けたコンタクト孔を介して各ソース−ドレイン領域２２と電気的に導通した各ソース電極・ドレイン電極２８が形成されている。更にパッシベーション膜２９によって全体が覆われている。
【００９６】
以下、ｎ型単体トランジスタの製造方法について図９を用いて順次説明する。
【００９７】
先ず、ｎ型単結晶シリコン基板２１の表面を、過酸化水素、アンモニアおよび塩酸の混合水溶液を用いた洗浄法により洗浄する。この洗浄は、単結晶シリコン基板２０の表面を洗浄することが目的であるため、上記以外の洗浄法を用いてもよいことは言うまでもない。次に、シリコン基板２０上にｐウェルを形成した後、ＲＩＥ（Reactive Ion Etch）法を用いてシリコン基板２０上に溝を掘り、その溝に絶縁膜を埋め込みトレンチ型の素子分離領域２１を形成する。続いて、厚さ１ｎｍのシリコン酸化膜２４を形成した後、チャネルイオン注入を行いｐ型チャネル不純物層（図示せず）を形成する。さらに、８００℃、１０秒程度のＲＴＡ（Rapid Thermal Anneal）によりｐ型チャネル不純物層の活性化を行う（図９（ａ））。
【００９８】
次に、本発明に係る薄膜形成法によりハフニウムシリケート膜２５を形成する。化合物を供給する第１ステップとアルゴンプラズマを照射する第２ステップとを１０回交互に繰り返すことにより、およそ１０％のハフニウムが含有されたシリケート膜２５を形成した。続いて、酸素ラジカル照射および７５０℃、１０分間の酸素雰囲気中熱処理により、膜中炭素の低減と酸素欠損の補償を行った。以上の工程により、シリコン基板上には、０．５ｎｍのＳｉＯ2 層を介して１．１ｎｍのシリケート層（膜）、および最表面に０．４ｎｍのＳｉＯ2 リッチな層が形成された。
【００９９】
次に、低圧気相成長法（ＬＰＣＶＤ）により多結晶シリコンからなるゲート電極２６を形成する。こうして形成されたゲート電極（多結晶シリコン）２６上にフォトレジストパターン（図示せず）を形成し、これをエッチング用マスクとして用いる異方性エッチングにより、ゲート電極２６、シリケート膜２５、およびシリコン酸化膜２４をパターニングする（図９（ｂ））。
【０１００】
次に、フォトレジストパターン、ゲート電極２６、シリケート膜２５、シリコン酸化膜２４をイオン注入用マスクとして用い、シリコン基板２０に不純物イオンである砒素を注入することにより、自己整合的にソース−ドレイン領域２２を形成する（図９（ｃ））。
【０１０１】
次に、フォトレジストパターンを除去し、ソース−ドレイン領域２２及びゲート電極２６の活性化のための熱処理（１気圧窒素雰囲気、１０００℃、１秒）を行う。次に、層間絶縁膜２７を形成する。次に、ソース−ドレイン領域２２及びゲート電極２６まで達するコンタクト孔を形成し、Ｃｏ及びＴｉＮ（図示せず）を堆積し、窒素中で７００℃、１０秒のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）処理を施した後、これをパターニングして規定のソース電極・ドレイン電極２８およびゲート電極２６を形成する（図９（ｄ））。
【０１０２】
更に、窒素：水素比９：１雰囲気中で４００℃、１０分のアニールを行い、最後に全面にパッシベーション膜２９を形成し図９（ｄ）に示す半導体装置３０であるトランジスタを得る。
【０１０３】
上記工程で作成したトランジスタのゲート絶縁膜であるシリケート膜２５とゲート電極（多結晶シリコン）２６との界面の界面準位密度は７×１０10／ｃｍ2 ｅＶであり、通常の熱酸化で形成されたシリコン酸化膜とゲート電極との界面の界面準位密度とほぼ同じ値であった。これは、本願発明では薄いシリコン酸化膜２４を介して上部にシリケート膜２５が形成されるので、ダメージの発生を低減できるからである。トランジスタのゲート容量は、同じ膜厚のシリコン酸化膜を用いた場合に比べて約２倍の値となり、高誘電率の絶縁膜をゲートに用いる効果が実証された。このようにして作成されたトランジスタの動作を確認したところ、正常な動作を示た。また本発明の薄膜形成方法では、とりわけゲート絶縁膜であるシリケート膜２５のウエハー面内均一性に優れているため、膜厚変動による閾値電圧の面内ばらつきを１％以下に抑えることができ、膜厚変動によるドレイン電流の面内ばらつきも１％以下に抑えることができた。
【０１０４】
また、上記の半導体装置３０の構造において、ゲート電極２６としてシリコン・ゲルマニウム混晶体を用いた場合でも、上述の多結晶シリコンを用いた場合と同様な効果が得られた。ハフニウムのアルミネート膜、あるいはジルコニウム、ランタンのアルミネート膜もしくはシリケート膜を用いて同様のトランジスタを作成したところ、正常な動作を示し同様の効果が得られた。
【０１０５】
＜第９実施例＞
第９実施例も、本発明の薄膜形成方法を工程中に有する半導体装置の製造方法の一例である。
【０１０６】
図１０も、第８実施例と同様、ｎ型トランジスタの断面図である。図１０（ａ）は、素子分離領域２１、ソース−ドレイン領域２２、ゲート絶縁膜であるシリコン酸化膜２４、多結晶シリコンからなるゲート電極２６、およびチャネル領域２３とで構成された半導体装置を予め形成し、その後、本発明の薄膜形成方法を適用して素子分離領域２１にシリケート膜３１を形成し、ソース−ドレイン領域２２およびゲート電極２６上にシリサイド膜３２を形成した（図１０（ｂ））。その後、素子分離領域２１上に形成されたシリケート膜３１を約１％程度のフッ酸により除去し、図１０（ｃ）に示す半導体装置２０を製造した。
【０１０７】
【発明の効果】
以上説明したように、本発明の薄膜形成方法によれば、第１ステップと第２ステップを交互に繰り返すので、その繰り返し回数を選択することにより、所望量の特定元素を基板に導入することができる。この薄膜形成方法により、例えば、タングステン、モリブデン、チタン、タンタル、白金等の特定元素をシリコン基板に導入してシリサイド膜を膜厚および膜質の面内均一性よく形成したり、ジルコニウム、ハフニウム、ランタン等の特定金属元素をＳｉＯ2 膜もしくはＡｌ2Ｏ3膜中に導入してシリケート膜やアルミネート膜からなる高誘電率絶縁膜を膜厚および膜質の面内均一性よく形成することができる。
【０１０８】
本発明の半導体装置の製造方法によれば、ウエハー面内でシリサイド膜の膜厚をより均一にすることができ、それにより、コンタクト抵抗のウエハー面内のバラツキを１％以内に抑制できるという効果がある。こうした製造方法により、ＭＯＳトランジスタ等の半導体超高集積回路の集積度の向上を可能にさせる。
【図面の簡単な説明】
【図１】本発明の薄膜形成方法を示すフロー図である。
【図２】本発明の薄膜形成方法に使用される薄膜形成装置の模式図である。
【図３】本発明の薄膜形成方法の他の一例を示すフロー図である。
【図４】ハフニウムシリケート膜の形成時の窒素添加効果についての検討結果である。
【図５】シリケート膜の構成元素の深さ方向分布を示す図である。
【図６】シリケート膜中のハフニウム含有量およびシリケート膜厚と、繰り返し回数との関係を示す図である。
【図７】シリケート膜の比誘電率と繰り返し回数との関係を示す図である。
【図８】ハフニウムシリケート膜およびハフニウムアルミネート膜のリーク特性と換算膜厚との関係を示す図である。
【図９】本発明の実施例で使用した半導体装置の構造および製造過程を示す断面模式図である。
【図１０】本発明の実施例で使用した半導体装置の構造および製造過程の他の一例を示す断面模式図である。
【符号の説明】
１、１１ 基板
２、１２ 化合物
３、１３ 金属元素
４、１４ エネルギー粒子
５、１５ 薄膜
１９、１９’ 保護膜
２０ シリコン基板
２１ 素子分離領域
２２ ソース−ドレイン領域
２３ チャネル領域
２４ シリコン酸化膜
２５ シリケート膜
２６ ゲート電極
２７ 層間絶縁膜
２８ ソース電極・ドレイン電極
２９ パッシベーション膜
３０ 半導体装置
３１ シリケート膜
３２ シリサイド膜
１００ 薄膜形成装置
１０１ 成膜室
１０２ ヒータ
１０３ 基板
１０４ ラジカル源
１０５ 真空ポンプ
１０６ マスフローコントローラ
１０７ 原料シリンダ
１０８ アルゴンもしくは酸素もしくは窒素ボンベ
１０９ 気化器
１１０ 封止バルブ
１１１ 液体マスフローコントローラ
１１２ 液体原料シリンダ
１１３ ヘリウムガスボンベ

Claims (17)

  1. 基板上に少なくとも１種の金属元素を含有する化合物を供給する第１ステップと、前記金属元素を該基板内に導入するために該基板に対してエネルギー粒子を照射する第２ステップとを交互に繰り返すことを特徴とする薄膜形成方法。
  2. 基板上に少なくとも１種の金属元素を含有する化合物を供給する第１ステップと、前記金属元素を該基板内に導入するために該基板に対してエネルギー粒子を照射する第２ステップとを交互に繰り返すことにより、該基板の材料と前記金属元素との化合物を形成することを特徴とする薄膜形成方法。
  3. 前記エネルギー粒子は、その照射により前記化合物中の前記金属元素を前記基板内に導入することができるエネルギー粒子であることを特徴とする請求項１または請求項２に記載の薄膜形成方法。
  4. 第１ステップにおいて、前記化合物は、該化合物が基板上に吸着するのに必要な量以上供給されることを特徴とする請求項１乃至請求項３の何れか１項に記載の薄膜形成方法。
  5. 第１ステップにおいて、前記化合物が基板上に飽和吸着することを特徴とする請求項１乃至請求項４の何れか１項に記載の薄膜形成方法。
  6. 第２ステップにおいて、前記エネルギー粒子がプラズマであることを特徴とする請求項１乃至請求項５の何れか１項に記載の薄膜形成方法。
  7. 前記プラズマは、不活性ガスを励起したプラズマ、不活性ガスと酸素との混合ガスを励起したプラズマ、不活性ガスと窒素との混合ガスを励起したプラズマ、不活性ガスと酸素と窒素との混合ガスを励起したプラズマ、および、窒素ガスを励起したプラズマ、の群から選択される１のプラズマであることを特徴とする請求項６に記載の薄膜形成方法。
  8. 前記不活性ガスが、アルゴンであることを特徴とする請求項７に記載の薄膜形成方法。
  9. 第１ステップで供給される金属元素とは異なる種類の金属元素を含有する化合物を基板上に供給するステップを、第１ステップに代えて任意のタイミングで適用することを特徴とする請求項１乃至請求項８の何れか１項に記載の薄膜形成方法。
  10. 前記基板が、シリコン、シリコン酸化物、シリコン窒化物、シリコン酸窒化物、アルミニウム酸化物、アルミニウム窒化物およびアルミニウム酸窒化物の群から選択される１の材質からなることを特徴とする請求項１乃至請求項９の何れか１項に記載の薄膜形成方法。
  11. 前記化合物が、シリサイド膜を形成するための高融点金属を含有する化合物であることを特徴とする請求項１乃至請求項１０の何れか１項に記載の薄膜形成方法。
  12. 前記化合物が、ジルコニウム、ハフニウムおよびランタノイドの群から選択される少なくとも１の金属元素を含有することを特徴とする請求項１乃至請求項１０の何れか１項に記載の薄膜形成方法。
  13. 前記化合物が、酸素及び／又は窒素を含有する有機金属化合物であることを特徴とする請求項１１または請求項１２に記載の薄膜形成方法。
  14. 第１ステップと第２ステップを繰り返すことにより、形成される薄膜の誘電率を徐々に高くすることを特徴とする請求項１２に記載の薄膜形成方法。
  15. 保護膜が形成された基板上に、少なくとも１種の金属元素を含有する化合物を供給する第１ステップと、前記金属元素を該基板内に導入するために該基板に対してエネルギー粒子を照射する第２ステップとを交互に繰り返した後、前記保護膜を除去することを特徴とする薄膜形成方法。
  16. 保護膜を除去した後の基板にシリサイド膜が形成されることを特徴とする請求項１５に記載の薄膜形成方法。
  17. 請求項１乃至請求項１６の何れか１項に記載の薄膜形成方法を工程中に有することを特徴とする半導体装置の製造方法。
JP2002099262A 2002-04-01 2002-04-01 薄膜形成方法および半導体装置の製造方法 Expired - Fee Related JP3937892B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002099262A JP3937892B2 (ja) 2002-04-01 2002-04-01 薄膜形成方法および半導体装置の製造方法
US10/401,970 US20030185980A1 (en) 2002-04-01 2003-03-31 Thin film forming method and a semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002099262A JP3937892B2 (ja) 2002-04-01 2002-04-01 薄膜形成方法および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2003297814A JP2003297814A (ja) 2003-10-17
JP3937892B2 true JP3937892B2 (ja) 2007-06-27

Family

ID=28449845

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002099262A Expired - Fee Related JP3937892B2 (ja) 2002-04-01 2002-04-01 薄膜形成方法および半導体装置の製造方法

Country Status (2)

Country Link
US (1) US20030185980A1 (ja)
JP (1) JP3937892B2 (ja)

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6620723B1 (en) 2000-06-27 2003-09-16 Applied Materials, Inc. Formation of boride barrier layers using chemisorption techniques
US8026161B2 (en) 2001-08-30 2011-09-27 Micron Technology, Inc. Highly reliable amorphous high-K gate oxide ZrO2
US7175713B2 (en) 2002-01-25 2007-02-13 Applied Materials, Inc. Apparatus for cyclical deposition of thin films
US6911391B2 (en) 2002-01-26 2005-06-28 Applied Materials, Inc. Integration of titanium and titanium nitride layers
US7169703B2 (en) * 2002-03-19 2007-01-30 Kabushiki Kaisha Ekisho Sentan Gijutsu Kaihatsu Center Method of forming metallic wiring layer, method of selective metallization, apparatus for selective metallization and substrate apparatus
US7067439B2 (en) * 2002-06-14 2006-06-27 Applied Materials, Inc. ALD metal oxide deposition process using direct oxidation
US20030232501A1 (en) 2002-06-14 2003-12-18 Kher Shreyas S. Surface pre-treatment for enhancement of nucleation of high dielectric constant materials
US6858547B2 (en) * 2002-06-14 2005-02-22 Applied Materials, Inc. System and method for forming a gate dielectric
US7221586B2 (en) 2002-07-08 2007-05-22 Micron Technology, Inc. Memory utilizing oxide nanolaminates
US7540920B2 (en) 2002-10-18 2009-06-02 Applied Materials, Inc. Silicon-containing layer deposition with silicon compounds
US20060035470A1 (en) * 2002-10-30 2006-02-16 Hitachi Kokusai Electronic, Inc. Method for manufaturing semiconductor device and substrate processing system
US7183186B2 (en) 2003-04-22 2007-02-27 Micro Technology, Inc. Atomic layer deposited ZrTiO4 films
US7166528B2 (en) 2003-10-10 2007-01-23 Applied Materials, Inc. Methods of selective deposition of heavily doped epitaxial SiGe
KR100550641B1 (ko) * 2003-11-22 2006-02-09 주식회사 하이닉스반도체 산화하프늄과 산화알루미늄이 혼합된 유전막 및 그 제조방법
US20050109276A1 (en) * 2003-11-25 2005-05-26 Applied Materials, Inc. Thermal chemical vapor deposition of silicon nitride using BTBAS bis(tertiary-butylamino silane) in a single wafer chamber
JP2005203730A (ja) 2003-12-18 2005-07-28 Seiko Epson Corp 絶縁膜、半導体素子、電子デバイスおよび電子機器
US20050252449A1 (en) 2004-05-12 2005-11-17 Nguyen Son T Control of gas flow and delivery to suppress the formation of particles in an MOCVD/ALD system
US8119210B2 (en) 2004-05-21 2012-02-21 Applied Materials, Inc. Formation of a silicon oxynitride layer on a high-k dielectric material
US8323754B2 (en) 2004-05-21 2012-12-04 Applied Materials, Inc. Stabilization of high-k dielectric materials
US20060019032A1 (en) * 2004-07-23 2006-01-26 Yaxin Wang Low thermal budget silicon nitride formation for advance transistor fabrication
US7081421B2 (en) 2004-08-26 2006-07-25 Micron Technology, Inc. Lanthanide oxide dielectric layer
US7588988B2 (en) 2004-08-31 2009-09-15 Micron Technology, Inc. Method of forming apparatus having oxide films formed using atomic layer deposition
US7494939B2 (en) 2004-08-31 2009-02-24 Micron Technology, Inc. Methods for forming a lanthanum-metal oxide dielectric layer
US20060060930A1 (en) * 2004-09-17 2006-03-23 Metz Matthew V Atomic layer deposition of high dielectric constant gate dielectrics
US20060084283A1 (en) * 2004-10-20 2006-04-20 Paranjpe Ajit P Low temperature sin deposition methods
US7682940B2 (en) 2004-12-01 2010-03-23 Applied Materials, Inc. Use of Cl2 and/or HCl during silicon epitaxial film formation
US7235501B2 (en) 2004-12-13 2007-06-26 Micron Technology, Inc. Lanthanum hafnium oxide dielectrics
US7560395B2 (en) 2005-01-05 2009-07-14 Micron Technology, Inc. Atomic layer deposited hafnium tantalum oxide dielectrics
US7351656B2 (en) 2005-01-21 2008-04-01 Kabushiki Kaihsa Toshiba Semiconductor device having oxidized metal film and manufacture method of the same
US7235492B2 (en) 2005-01-31 2007-06-26 Applied Materials, Inc. Low temperature etchant for treatment of silicon-containing surfaces
US7508648B2 (en) 2005-02-08 2009-03-24 Micron Technology, Inc. Atomic layer deposition of Dy doped HfO2 films as gate dielectrics
US7399666B2 (en) * 2005-02-15 2008-07-15 Micron Technology, Inc. Atomic layer deposition of Zr3N4/ZrO2 films as gate dielectrics
US7498247B2 (en) 2005-02-23 2009-03-03 Micron Technology, Inc. Atomic layer deposition of Hf3N4/HfO2 films as gate dielectrics
US7687409B2 (en) 2005-03-29 2010-03-30 Micron Technology, Inc. Atomic layer deposited titanium silicon oxide films
JP4522900B2 (ja) * 2005-03-30 2010-08-11 東京エレクトロン株式会社 成膜方法および記録媒体
US7662729B2 (en) 2005-04-28 2010-02-16 Micron Technology, Inc. Atomic layer deposition of a ruthenium layer to a lanthanide oxide dielectric layer
US7390756B2 (en) 2005-04-28 2008-06-24 Micron Technology, Inc. Atomic layer deposited zirconium silicon oxide films
US7651955B2 (en) 2005-06-21 2010-01-26 Applied Materials, Inc. Method for forming silicon-containing materials during a photoexcitation deposition process
US7648927B2 (en) 2005-06-21 2010-01-19 Applied Materials, Inc. Method for forming silicon-containing materials during a photoexcitation deposition process
US7927948B2 (en) 2005-07-20 2011-04-19 Micron Technology, Inc. Devices with nanocrystals and methods of formation
US7402534B2 (en) 2005-08-26 2008-07-22 Applied Materials, Inc. Pretreatment processes within a batch ALD reactor
US20070082507A1 (en) * 2005-10-06 2007-04-12 Applied Materials, Inc. Method and apparatus for the low temperature deposition of doped silicon nitride films
US20070093044A1 (en) * 2005-10-25 2007-04-26 Asml Netherlands B.V. Method of depositing a metal layer onto a substrate and a method for measuring in three dimensions the topographical features of a substrate
JP4931939B2 (ja) * 2006-03-09 2012-05-16 アプライド マテリアルズ インコーポレイテッド 半導体デバイスを形成する方法
US7674337B2 (en) 2006-04-07 2010-03-09 Applied Materials, Inc. Gas manifolds for use during epitaxial film formation
US7798096B2 (en) 2006-05-05 2010-09-21 Applied Materials, Inc. Plasma, UV and ion/neutral assisted ALD or CVD in a batch tool
US7501355B2 (en) * 2006-06-29 2009-03-10 Applied Materials, Inc. Decreasing the etch rate of silicon nitride by carbon addition
KR101160930B1 (ko) 2006-07-31 2012-06-29 어플라이드 머티어리얼스, 인코포레이티드 카본-함유 실리콘 에피택셜 층을 형성하는 방법
US7605030B2 (en) 2006-08-31 2009-10-20 Micron Technology, Inc. Hafnium tantalum oxynitride high-k dielectric and metal gates
WO2008114740A1 (ja) * 2007-03-16 2008-09-25 National Institute Of Advanced Industrial Science And Technology 極低酸素濃度ガス生成装置、処理システム、薄膜堆積方法及び不活性ガス
JP5264163B2 (ja) * 2007-12-27 2013-08-14 キヤノン株式会社 絶縁膜の形成方法
US8012822B2 (en) 2007-12-27 2011-09-06 Canon Kabushiki Kaisha Process for forming dielectric films
JP5679622B2 (ja) * 2008-01-31 2015-03-04 株式会社東芝 絶縁膜、およびこれを用いた半導体装置
US7659158B2 (en) 2008-03-31 2010-02-09 Applied Materials, Inc. Atomic layer deposition processes for non-volatile memory devices
JP5306691B2 (ja) * 2008-04-01 2013-10-02 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
US8491967B2 (en) 2008-09-08 2013-07-23 Applied Materials, Inc. In-situ chamber treatment and deposition process
US20100062149A1 (en) 2008-09-08 2010-03-11 Applied Materials, Inc. Method for tuning a deposition rate during an atomic layer deposition process
KR101001912B1 (ko) * 2008-10-17 2010-12-17 경북대학교 산학협력단 금속실리사이드 시드층에 의한 단결정 박막 및 그 제조방법
JP5387173B2 (ja) * 2009-06-30 2014-01-15 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US9018108B2 (en) 2013-01-25 2015-04-28 Applied Materials, Inc. Low shrinkage dielectric films
US9905415B2 (en) * 2013-10-03 2018-02-27 Versum Materials Us, Llc Methods for depositing silicon nitride films
TWI718330B (zh) * 2016-08-24 2021-02-11 日商半導體能源硏究所股份有限公司 半導體裝置及其製造方法
CN115084813B (zh) * 2022-06-28 2023-03-28 上海交通大学 亚波长尺寸宽谱非互易发射/吸收器件构造方法及系统

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4988640A (en) * 1988-07-25 1991-01-29 Air Products And Chemicals, Inc. Method of doping and implanting using arsine, antimony, and phosphine substitutes
US5126283A (en) * 1990-05-21 1992-06-30 Motorola, Inc. Process for the selective encapsulation of an electrically conductive structure in a semiconductor device
US5188902A (en) * 1991-05-30 1993-02-23 Northern Illinois University Production of PT/PZT/PLZI thin films, powders, and laser `direct write` patterns
JP2860869B2 (ja) * 1993-12-02 1999-02-24 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US6326248B1 (en) * 1994-06-02 2001-12-04 Semiconductor Energy Laboratory Co., Ltd. Process for fabricating semiconductor device
JP3621151B2 (ja) * 1994-06-02 2005-02-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3504336B2 (ja) * 1994-06-15 2004-03-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW374247B (en) * 1994-09-15 1999-11-11 Semiconductor Energy Lab Co Ltd Method of fabricating semiconductor device
JP4083821B2 (ja) * 1994-09-15 2008-04-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6670640B1 (en) * 1994-09-15 2003-12-30 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
US6319822B1 (en) * 1998-10-01 2001-11-20 Taiwan Semiconductor Manufacturing Company Process for forming an integrated contact or via
JP2002246310A (ja) * 2001-02-14 2002-08-30 Sony Corp 半導体薄膜の形成方法及び半導体装置の製造方法、これらの方法の実施に使用する装置、並びに電気光学装置

Also Published As

Publication number Publication date
US20030185980A1 (en) 2003-10-02
JP2003297814A (ja) 2003-10-17

Similar Documents

Publication Publication Date Title
JP3937892B2 (ja) 薄膜形成方法および半導体装置の製造方法
US6303481B2 (en) Method for forming a gate insulating film for semiconductor devices
US9431237B2 (en) Post treatment methods for oxide layers on semiconductor devices
US5412246A (en) Low temperature plasma oxidation process
US7566938B2 (en) Deposition of hafnium oxide and/or zirconium oxide and fabrication of passivated electronic structures
JP4708426B2 (ja) 半導体基板を処理する方法
US7405453B2 (en) Incorporation of nitrogen into high k dielectric film
US7737511B2 (en) Semiconductor device and method of manufacturing the same
US7115533B2 (en) Semiconductor device manufacturing method
US7923360B2 (en) Method of forming dielectric films
US7037816B2 (en) System and method for integration of HfO2 and RTCVD poly-silicon
JP2001148380A (ja) 半導体デバイスにメタル窒化物膜を統合するための方法及び装置
US7622402B2 (en) Method for forming underlying insulation film
JP3746478B2 (ja) 半導体装置の製造方法
WO2004107451A1 (ja) Ｍｉｓ型電界効果トランジスタを備える半導体装置及びその製造方法並びに金属酸化膜の形成方法
JP2010016298A (ja) 金属酸化物薄膜の成膜方法
US6417041B1 (en) Method for fabricating high permitivity dielectric stacks having low buffer oxide
JP2005032908A (ja) 薄膜の形成方法
KR102553773B1 (ko) 반도체 디바이스에 구조를 형성하는 방법
JP4416354B2 (ja) 半導体装置の製造方法とその製造装置
JP2006216774A (ja) 絶縁膜の成膜方法
JP3181570B2 (ja) 金属酸化膜の形成方法
JP2005150544A (ja) 半導体装置の製造方法
TW201034078A (en) Methods for forming conformal oxide layers on semiconductor devices

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050318

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060612

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060620

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060807

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060919

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061212

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070306

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070319

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110406

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120406

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120406

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130406

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130406

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140406

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees