JP2005032908A - 薄膜の形成方法 - Google Patents
薄膜の形成方法 Download PDFInfo
- Publication number
- JP2005032908A JP2005032908A JP2003194924A JP2003194924A JP2005032908A JP 2005032908 A JP2005032908 A JP 2005032908A JP 2003194924 A JP2003194924 A JP 2003194924A JP 2003194924 A JP2003194924 A JP 2003194924A JP 2005032908 A JP2005032908 A JP 2005032908A
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate
- metal complex
- thin film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Chemical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【課題】簡単な装置を用いて、配位子に起因する不純物の濃度を低くすることのできる薄膜の形成方法を提供する。
【解決手段】基板の表面に金属錯体を間欠的に供給して金属錯体を吸着させた後、基板の表面を不活性ガスでパージして過剰の金属錯体を除去する。次に、基板の表面に水素ガスを間欠的に供給し、吸着している金属錯体の配位子を除去した後、基板の表面を不活性ガスでパージして過剰の水素ガスを除去する。その後、基板の表面に酸化性ガスを間欠的に供給し、吸着している金属錯体の末端基を水酸基に変えてから、基板の表面を不活性ガスでパージして過剰の酸化性ガスを除去する。以上の工程を繰り返して行うことによって、所定の膜厚を有する薄膜を形成する。
【選択図】 図1
【解決手段】基板の表面に金属錯体を間欠的に供給して金属錯体を吸着させた後、基板の表面を不活性ガスでパージして過剰の金属錯体を除去する。次に、基板の表面に水素ガスを間欠的に供給し、吸着している金属錯体の配位子を除去した後、基板の表面を不活性ガスでパージして過剰の水素ガスを除去する。その後、基板の表面に酸化性ガスを間欠的に供給し、吸着している金属錯体の末端基を水酸基に変えてから、基板の表面を不活性ガスでパージして過剰の酸化性ガスを除去する。以上の工程を繰り返して行うことによって、所定の膜厚を有する薄膜を形成する。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は薄膜の形成方法に関し、より詳細には、シリコン基板上に形成される高誘電率絶縁膜の形成方法に関する。
【0002】
【従来の技術】
近年、半導体集積回路装置における高集積化が大きく進展しており、MOS(Metal Oxide Semiconductor)型半導体装置では高集積化に対応するためのトランジスタ等の素子の微細化、高性能化が図られている。特に、MOS構造を構成する要素の一つであるゲート絶縁膜に関しては、上記トランジスタの微細化、高速動作および低電圧化に対応すべく薄膜化が急速に進んでいる。
【0003】
ゲート絶縁膜を構成する材料としては、従来よりシリコン酸化膜(SiO2膜)が用いられてきた。一方、ゲート電極の微細化に伴いゲート絶縁膜の薄膜化が進むと、キャリア(電子および正孔)がゲート絶縁膜を直接トンネリングすることによって生じるトンネル電流、すなわちゲートリーク電流が増大するようになる。例えば、130nmノードのデバイスで要求されるゲート絶縁膜の膜厚はシリコン酸化膜で2nm程度であるが、この領域はトンネル電流が流れ始める領域である。したがって、ゲート絶縁膜としてシリコン酸化膜を用いた場合には、ゲートリーク電流を抑制することができずに消費電力の増大を招くことになるという問題があった。また、このように薄い膜厚のシリコン酸化膜は原子が数層積み重なった層からなるので、均一性よく量産するには製造条件を厳密に管理する必要があるという問題もあった。
【0004】
そこで、シリコン酸化膜に代えて、より誘電率の高い材料をゲート絶縁膜として使用する研究が行われている。高誘電率の絶縁膜(以下、High−k膜という。)としては、従来、ジルコニアおよびハフニアなどのIV族酸化物、アルミナおよびイットリアなどのIII族酸化物並びにこれら金属酸化物と二酸化シリコンとの固溶体であるシリケートおよびIV族酸化物とアルミナとの固溶体であるアルミネートなどが検討されてきた。
【0005】
High−k膜の成膜方法としては、スパッタリング法、真空蒸着法および化学気相成長法(Chemical Vapor Deposition,以下、CVD法という。)などがある。このうち、スパッタリング法では、ゲート絶縁膜へのプラズマダメージによる信頼性低下が懸念されるという問題があった。また、超高真空での真空蒸着法を再酸化工程と組み合わせた方法では、優れた特性のHigh−k膜が得られるものの、スループットが低く量産に適さないという問題があった。さらに、CVD法のうち、プラズマCVD法ではプラズマダメージの問題があり、熱CVD法では膜の堆積速度が速いためnm(ナノメータ)レベルでの膜厚制御が困難であるという問題があった。
【0006】
こうした問題を解決するために、原子層CVD法または逐次CVD法と呼ばれる方法によってHigh−k膜を成膜することが提案されている(例えば、特許文献1参照。)。原子層CVD法の基本原理は、気相成長に含まれる個々の化学反応の過程を明確に分離して繰り返すことにある。
【0007】
例えば、ジルコニア、ハフニアまたはアルミナなどの酸化物からなる薄膜を原子層CVD法によって堆積する方法について説明する。まず、基板表面に水を供給し、基板表面が水酸基(−OH基)で覆われるまで反応を進める(第1の過程)。次に、基板表面に不活性ガスを導き、余剰の原料分子および副生成物を除去する(第2の過程)。続いて、基板表面に金属錯体分子を供給し、基板表面が金属錯体分子の反応サイトと選択的に反応する温度に設定する(第3の過程)。その後、再び基板表面に不活性ガスを導入して、余剰の金属錯体分子および副生成物を除去する(第4の過程)。以上の4つの素過程を繰り返すことによって、1分子層の成膜工程を終えることができる。したがって、反応サイクル数によって膜厚を正確に制御することができ、大面積の基板に対しても均一な膜厚でHigh−k膜を成膜することが可能となる。
【0008】
上記の原子層CVD法によれば、基板表面での反応は金属錯体分子の化学吸着によって進む。このとき、金属錯体中の配位子は、基板表面に対して反応サイトとはならない。そして、基板表面が金属錯体で覆われると、吸着した分子同士の反発によって自動的に反応が停止するので、2分子層以上の分子の吸着を抑えることができる(自己抑制機構)。しかしながら、実際の成膜工程においては、こうした自己抑制機構が完全には働かないという問題があった。このことについて、以下に詳述する。
【0009】
反応サイトに金属錯体分子または水酸基が吸着するにしたがい、反応サイトの数は減少していく。このため、吸着反応が次第に起こり難くなって、吸着の反応速度は指数関数的に低下し、全ての反応サイトに吸着が起こるためには無限に時間を要するようになる。例えば、トリメチルアルミニウムと水を原料として原子層CVD法によってアルミナ膜を成膜する場合、1回の反応サイクルで形成される膜厚は平均して0.7Å〜0.9Åである。このことは、反応サイト全体の半分程度にしか吸着反応が起きていないことを示している。
【0010】
また、吸着した金属錯体分子による立体障害によって、隣接する基板表面での反応サイトに新たな金属錯体分子が吸着できず、結果として未反応サイトが残存することになるという問題もあった。このような立体障害は、大きな配位子を有する金属錯体分子を原料として使用する場合に顕著となる。
【0011】
全ての反応サイトに対して吸着反応が起こらないことにより未反応サイトが残るということは、そこに余分の配位子が残り、この余分の配位子が膜中に取り込まれることを意味している。本発明者の検討によれば、トリメチルアルミニウムと水を原料として原子層CVD法によってアルミナ膜を成膜した場合には、1020cm−3〜1021cm−3程度の濃度の炭素が膜中に残留することが確認されている。また、塩化ハフニウムと水を原料としてハフニア膜を成膜した場合にも、同程度の濃度の塩素が膜中に残留することが確認されている。このような残留不純物は絶縁膜の信頼性を低下させるとともに、絶縁膜中に電荷を発生させる原因にもなる。発生した電荷は、トランジスタのチャネル領域におけるキャリアの移動度を低下させるために、トランジスタの電流値の低下をもたらすことになるという問題があった。
【0012】
こうした問題に対して、活性原子(ラジカル)を利用した改良原子層CVD法が提案されている(例えば、特許文献2および特許文献3参照。)。この方法によれば、例えば、上述の原子層CVD法での反応サイクルにおいて、金属錯体分子を吸着させた後に不活性ガスではなく活性水素を基板表面に供給し、金属錯体の配位子を水素で還元することによって除去する。また、酸化は、水を用いた加水反応ではなく、活性酸素を用いた反応によって行う。このようにすることによって、配位子起因の残留不純物濃度を低減させている。
【0013】
しかしながら、酸化に活性酸素を用いた場合、1回の反応サイクルが終了した後の基板表面は、水酸基ではなく酸素で充満されていることになる。このため、次の反応サイクルで供給される金属錯体分子が吸着し難いという問題があった。
【0014】
また、活性酸素を供給するためのプラズマ放電機構や、活性酸素を発生させるためのオゾナイザーなどを装置内に設ける必要があるために、装置が複雑かつ高価なものになるという問題もあった。
【0015】
さらには、反応性の大きい活性酸素を分解などが起こらないようにして成膜室まで導入する必要がある一方で、成膜室から排出した後は速やかに分解させなければならない。原子層CVD法では、秒単位の短い周期で間欠的に活性酸素を供給する必要があるので、安定して活性酸素を供給し、また、安全に活性酸素を処理するには様々な工夫が必要となり、こうしたことによっても装置が複雑かつ高価なものになるという問題もあった。
【0016】
その上、活性酸素を酸化種として用いた場合には、High−k膜を堆積している間に基板を構成するシリコンが活性酸素によって酸化され、実効的にトランジスタのゲート容量が低下するという問題もあった。この問題は、活性酸素の供給量を厳密に制御することによって解消可能であるが、反対にプロセス条件尤度が大きいという原子層CVD法の利点が失われることになる。
【0017】
【特許文献1】
米国特許第4,389,973号明細書
【特許文献2】
米国特許第5,916,365号明細書
【特許文献3】
米国特許第6,451,119B2号明細書
【0018】
【発明が解決しようとする課題】
本発明はこのような問題点に鑑みてなされたものである。即ち、本発明の目的は、配位子に起因する不純物の濃度を低くすることのできるHigh−k膜の形成方法を提供することにある。
【0019】
また、本発明の目的は、簡単な装置を用いてプロセス条件尤度の大きいHigh−k膜の形成方法を提供することにある。
【0020】
さらに、本発明の目的は、半導体装置の電気的特性を低下させることのないHigh−k膜の形成方法を提供することにある。
【0021】
本発明の他の目的および利点は、以下の記載から明らかとなるであろう。
【0022】
【課題を解決するための手段】
本発明は、原子層化学気相成長法による薄膜の形成方法であって、基板の表面に金属錯体を間欠的に供給し、この基板の表面に金属錯体を吸着させる第1の工程と、基板の表面を不活性ガスでパージして過剰の金属錯体を除去する第2の工程と、基板の表面に水素ガスを間欠的に供給し、吸着している金属錯体の配位子を除去する第3の工程と、基板の表面を不活性ガスでパージして過剰の水素ガスを除去する第4の工程と、基板の表面に酸化性ガスを間欠的に供給し、吸着している金属錯体の末端基を水酸基に変える第5の工程と、基板の表面を不活性ガスでパージして過剰の酸化性ガスを除去する第6の工程とを有し、第1の工程から第6の工程までを繰り返して行うことにより、基板の上に所定の膜厚を有する薄膜を形成することを特徴としている。
【0023】
本発明において、酸化性ガスは水蒸気とすることができる。
【0024】
また、本発明において、基板はシリコン基板とし、薄膜は高誘電率絶縁膜とすることができる。ここで、高誘電率絶縁膜は、Al2O3、HfO2、ZrO2、La2O3、Pr2O3、Y2O3、Ta2O5、Nb2O5、TiO2およびCeO2よりなる群から選ばれる少なくとも1種の材料からなる膜とすることができる。また、高誘電率絶縁膜は、Al2O3、HfO2、ZrO2、La2O3、Pr2O3、Y2O3、Ta2O5、Nb2O5、TiO2およびCeO2よりなる群から選ばれる少なくとも1種の材料にSiO2を混合した材料からなる膜とすることもできる。高誘電率絶縁膜がAl2O3からなる膜である場合には、金属錯体はAl(CH3)3であることが好ましい。また、高誘電率絶縁膜がHfO2からなる膜である場合には、金属錯体はHfCl4、Hf[N(C2H5)2]4、Hf[N(CH3)2]4およびHf[N(C2H5)CH3]4よりなる群から選ばれるいずれか1とすることが好ましい。
【0025】
【発明の実施の形態】
実施の形態1.
本発明による高誘電率絶縁膜(以下、High−k膜という。)の形成方法を図1〜図4を用いて説明する。
【0026】
図1は、本発明によるHigh−k膜の形成方法を示すフローチャートである。まず、High−k膜を形成するための基板を準備し、この基板を原子層CVD装置の成膜室内に載置する。
【0027】
基板としては、例えば、シリコン基板などの半導体基板を用いることができる。また、半導体基板の所定の領域には素子分離領域が形成されていてもよく、1の素子分離領域と他の素子分離領域とによって挟まれた領域にシリコン酸化膜が形成されていてもよい。
【0028】
次に、基板の表面に原料となる金属錯体を間欠的(パルス的)に供給する(ステップ1)。このとき、金属錯体の反応サイトと選択的に反応を起こす温度(例えば、150℃〜350℃)となるように基板表面の温度を設定する。これにより、基板表面に金属錯体を化学吸着させることができる。
【0029】
金属錯体は、High−k膜の種類に応じて適宜選択される。例えば、High−k膜としてアルミナ(Al2O3)膜を成膜する場合には、トリメチルアルミニウム(Al(CH3)3)を金属錯体として用いることができる。また、High−k膜としてハフニア(HfO2)膜を成膜する場合には、四塩化ハフニウム(HfCl4)、テトラキス(ジエチルアミノ)ハフニウム(Hf[N(C2H5)2]4)、テトラキス(ジメチルアミノ)ハフニウム(Hf[N(CH3)2]4)またはテトラキス(エチルメチルアミノ)ハフニウム(Hf[N(C2H5)CH3]4)などを用いることができる。
【0030】
尚、High−k膜の材料は、アルミナおよびハフニアに限られるものではない。例えば、ジルコニア(ZrO2)、酸化ランタン(La2O3)、酸化プラセオジム(Pr2O3)、酸化イットリウム(Y2O3)、酸化タンタル(Ta2O5)、酸化ニオブ(Nb2O5)、酸化チタン(TiO2)または酸化セリウム(CeO2)などの金属酸化物を用いてもよい。また、これらの金属酸化物同士の固溶体を用いてもよいし、これらの金属酸化物とSiO2との固溶体を用いてもよい。使用するHigh−k膜に対応した金属錯体であって、原子層CVD法による成膜が可能な金属錯体であれば本発明に適用することが可能である。
【0031】
図2は、金属錯体がシリコン基板1の表面に化学吸着している様子を示した図である。図において、Mは金属原子を、Lは配位子をそれぞれ表わしている。化学吸着は、吸着分子である金属錯体分子がシリコン基板1表面のシラノール基(−SiOH基)と反応し、金属原子Mが酸素(O)を介してシリコン(Si)と結合することによって起こる。一方、金属錯体分子中の配位子Lは反応サイトとして働かず、その一部はシラノール基の水素原子(H)と反応し副生成物を形成して脱離する。
【0032】
例えば、トリメチルアルミニウムを金属錯体としてシリコン基板の表面に吸着させた場合、式(1)の反応によって、Si−O−Al(CH3)2の結合が形成される。一方、配位子であるメチル基の1つは、水酸基の水素と結合しメタン(CH4)となって揮発する。
【0033】
【化1】
【0034】
次に、基板の表面に不活性ガスを導入して、基板表面が不活性ガスで飽和された状態になるようにし、基板表面から余剰の金属錯体および副生成物を除去する(ステップ2)。不活性ガスとしては、基板や金属錯体に対して不活性なガスを用いる。例えば、窒素(N2)ガス、ヘリウム(He)ガスまたはアルゴン(Ar)ガスなどを用いることができる。
【0035】
次に、不活性ガスの導入を停止し、代わって、基板の表面に水素(H2)ガスを間欠的に導入する(ステップ3)。これにより、基板表面に吸着している金属錯体中の残りの配位子Lを水素と置換することができる(図3)。置換した配位子Lは、副生成物となって金属錯体から脱離する。このように、本発明では水素ガスによって配位子の還元を行うので、活性水素を用いる場合のような特別の装置は不要である。
【0036】
また、本発明によれば、活性水素を用いる場合に比べて、効率的に配位子を除去することが可能である。
【0037】
活性水素を用いて配位子を除去する方法では、成膜室内の圧力を一定に保つため、窒素ガスまたはアルゴンガスなどのキャリアガスを流した状態で成膜室内に水素を導入する。そして、水素の導入と同時にRFまたはマイクロ波を印加することによって活性水素を発生させる。しかしながら、水素とともにキャリアガスも流しているため、生成する活性水素の量は比較的少ないものとならざるを得ない。
【0038】
一方、本発明によれば、不活性ガスの導入を停止して成膜室内のガスを全て水素ガスに置き換えた状態で反応を進めるので、効率的に配位子を除去することができる。
【0039】
例えば、トリメチルアルミニウムを金属錯体としてシリコン基板の表面に吸着させた場合、式(1)の反応によって形成されたSi−O−Al(CH3)2は、式(2)の反応によってSi−O−AlH2に変化する。この際、配位子としてのメチル基はメタンとなって揮発する。
【0040】
【化2】
【0041】
次に、基板の表面に再び不活性ガスを導入し、余剰の水素ガスおよび副生成物を除去する(ステップ4)。
【0042】
その後、不活性ガスの導入を停止し、代わって、基板表面に酸化性ガスを間欠的に供給する(ステップ5)。これにより、吸着している金属錯体の末端基を水酸基に変えることができる。具体的には、図4に示すように金属原子Mに結合している水素原子が全て水酸基に変わるまで反応を進める。このようにすることによって、表面を水素ではなく水酸基によって終端させることができるので、次の反応サイクルで供給される金属錯体分子の吸着を容易にすることが可能となる。ここで、本発明においては、酸化性ガスとして水蒸気を用いることが好ましい。水蒸気を用いることによって、活性酸素を用いる場合に比べて、装置を単純かつ安価なものとすることができる。
【0043】
例えば、トリメチルアルミニウムを金属錯体としてシリコン基板の表面に吸着させた場合、式(2)の反応によって形成されたSi−O−AlH2は、式(3)の反応によってSi−O−Al(OH)2に変化する。
【0044】
【化3】
【0045】
最後に、基板の表面に不活性ガスを導入し、余剰の水分子および副生成物を除去する(ステップ6)。
【0046】
以上のステップ1〜ステップ6の過程を1サイクルとして行うことにより、基板上に1原子層の薄膜を形成することができる。そして、このサイクルを複数回繰り返すことによって、複数の原子層からなる薄膜を形成することができる。繰り返すサイクルの回数は、所望とする薄膜の膜厚によって適宜設定すればよい。
【0047】
1つの例として、シリコン基板の表面にトリメチルアルミニウムを0.5秒間〜1秒間供給した。この際の基板の表面温度は300℃〜400℃であり、成膜室内の圧力は100mTorr〜300mTorr(約13.3Pa〜約40.0Pa)であった。次に、シリコン基板の表面に窒素ガスを3秒間パージした後、水素ガスを1秒間供給した。続いて、シリコン基板の表面に窒素ガスを3秒間パージした後、窒素をキャリアガスとして水蒸気を1秒間供給した。その後、窒素ガスを5秒間パージした。以上を1サイクルとして反応を繰り返すことによって、シリコン基板上にアルミナ膜を成膜した。このアルミナ膜中に含まれる炭素量を2次イオン質量分析法によって測定したところ、1×1019atoms/cm3であった。一方、トリメチルアルミニウムと水蒸気とを交互に供給する従来法によって成膜したアルミナ膜では、炭素量は2×1020atoms/cm3であった。この場合、炭素は、トリメチルアルミニウムの配位子であるメチル基に由来する不純物である。
【0048】
また、他の例として、過酸化水素水とフッ酸との混合溶液で洗浄したシリコン基板の上に0.7nmの膜厚でシリコン酸窒化膜を形成した後、この表面に窒素ガスをキャリアガスとして四塩化ハフニウムを15秒間〜2秒間供給した。この際の基板の表面温度は300℃〜400℃であり、成膜室内の圧力は100mTorr〜300mTorr(約13.3Pa〜約40.0Pa)であった。次に、シリコン基板の表面に窒素ガスを4秒間パージした後、水素ガスを1秒間供給した。続いて、シリコン基板の表面に窒素ガスを4秒間パージした後、窒素をキャリアガスとして水蒸気を1秒間供給した。その後、窒素ガスを7秒間パージした。以上を1サイクルとして反応を繰り返すことによって、シリコン基板上にシリコン酸窒化膜を介してハフニア膜を成膜した。このハフニア膜中に含まれる塩素量を2次イオン質量分析法によって測定したところ、2×1019atoms/cm3であった。この値は、活性酸素としてオゾンを用いて酸化を行った場合の値と同程度であった。一方、四塩化ハフニウムと水蒸気とを交互に供給する従来法によって成膜したハフニア膜では、塩素量は8×1020atoms/cm3であった。尚、この場合の塩素は、四塩化ハフニウムの配位子である塩素に由来する不純物である。
【0049】
本実施の形態によれば、基板表面に金属錯体分子を吸着させた後に金属錯体中の配位子を除去することによって、残留不純物量の少ないHigh−k膜を形成することができる。具体的には、水と金属錯体原料とを交互に基板表面に供給し、配位子を除去せずに成膜を繰り返す従来法に比較して、High−k膜中に含まれる配位子起因の不純物の量を10分の1〜100分の1程度にまで低減させることが可能である。
【0050】
また、本実施の形態によれば、水素ガスによって金属錯体中の配位子を除去するとともに、水蒸気によって酸化反応を行う。したがって、活性水素や活性酸素を利用する場合のような複雑で高価な装置を必要せず、汎用の原子層CVD装置を用いてHigh−k膜を形成することができる。
【0051】
また、本実施の形態によれば、水素ガスで還元した後に水で酸化するので、1回の反応サイクルが終了した後の基板表面を水酸基によって終端させることができる。これにより、次のサイクルで供給される金属錯体を容易に吸着させることが可能となる。
【0052】
さらに、本実施の形態によれば、水を用いて酸化反応を行うので、活性酸素を用いた場合に起こるHigh−k膜堆積中の基板酸化の問題をなくすことができる。したがって、プロセス条件尤度の大きい原子層CVD法の特徴を生かしてHigh−k膜を形成することができる。
【0053】
実施の形態2.
本実施の形態では、本発明によるHigh−k膜の形成方法を用いて半導体装置を製造する方法について説明する。
【0054】
図5は、本実施の形態にかかる半導体装置の断面図の一例である。
【0055】
図5に示すように、シリコン基板2には、拡散層3、素子分離領域4、ソース・ドレイン領域5、エクステンション領域6およびパンチスルー防止拡散層7が形成されている。また、シリコン基板2の上には、シリコン酸化膜8、High−k膜9およびゲート電極10がこの順に形成されており、これらの側壁には第1のサイドウォール11および第2のサイドウォール12が形成されている。そして、ソース・ドレイン領域5およびゲート電極10の上には、金属シリサイド層13が形成されている。尚、図1において、14は層間絶縁膜、15はコンタクト、16は配線層である。
【0056】
図6〜図10は、本実施の形態にかかる半導体装置の製造方法を示す図である。
【0057】
まず、図6に示すように、シリコン基板2の所定領域にシリコン酸化膜を埋め込み、STI(Shallow Trench Isolation)構造の素子分離領域4を形成する。
【0058】
次に、フォトリソグラフィ法を用いて、シリコン基板2に拡散層3を形成する。例えば、所定領域にレジストパターン(図示せず)を形成し、このレジストパターンをマスクとして、シリコン基板1内にN型またはP型の不純物を注入する。その後、熱処理により不純物を拡散させることによって、N型拡散層またはP型拡散層を形成することができる。
【0059】
次に、図7に示すように、シリコン基板2表面の素子分離領域4に挟まれた領域にシリコン酸化膜8を形成する。ここで、シリコン酸化膜8は、極力薄く形成されることが好ましい。具体的には、800℃〜1,200℃の温度で行うドライ酸化、低温下でプラズマを用いたラジカル酸化、またはオゾン酸化などによって、膜厚0.5nm〜2nm程度に形成して用いることができる。
【0060】
シリコン酸化膜8を形成した後は、続いてHigh−k膜9を形成する。High−k膜9の材料としては、例えば、アルミナ(Al2O3)、ハフニア(HfO2)、ジルコニア(ZrO2)、酸化ランタン(La2O3)、酸化プラセオジム(Pr2O3)、酸化イットリウム(Y2O3)、酸化タンタル(Ta2O5)、酸化ニオブ(Nb2O5)、酸化チタン(TiO2)若しくは酸化セリウム(CeO2)などの金属酸化物、これらの金属酸化物の固溶体またはこれらの金属酸化物とSiO2との固溶体などを用いることができる。
【0061】
例えば、実施の形態1で説明した方法にしたがい、High−k膜9としてハフニウムアルミネート膜を基板上に形成する。ここで、基板とはシリコン酸化膜8の形成までが終了した基板をいい、High−k膜9はシリコン酸化膜8および素子分離領域4の上に形成される。
【0062】
具体的には、図1に示すステップ1により基板の表面に、金属錯体原料としてのトリメチルアルミニウムを間欠的に供給する。尚、原子層CVD法による成膜が可能なものであれば、他のアルミニウム錯体を用いてもよい。このとき、基板の表面がトリメチルアルミニウムの反応サイトと選択的に反応する温度となるように基板の表面温度を設定する。例えば、基板の表面温度が300℃〜400℃程度となるように温度を設定することができる。
【0063】
ステップ1によってトリメチルアルミニウムを基板の表面に化学吸着させた後は、図1のステップ2にしたがって基板の表面を不活性ガスでパージする。これにより、余剰のトリメチルアルミニウムおよびトリメチルアルミニウムが基板の表面に化学吸着する際に生成したメタンを除去することができる。
【0064】
次に、図1のステップ3にしたがって、基板の表面に水素ガスを間欠的に導入する。これにより、基板の表面に吸着したアルミニウム錯体由来の配位子(メチル基)を除去することができる。
【0065】
続いて、図1のステップ4にしたがって、基板の表面を不活性ガスでパージして、余剰の水素ガスおよび水素ガスとの反応によって生成したメタンを除去する。
【0066】
その後、図1のステップ5にしたがって基板の表面に水蒸気を間欠的に供給し、アルミニウムに結合している水素原子を水酸基に変える。
【0067】
最後に、図1のステップ6にしたがって基板の表面を不活性ガスでパージし、余剰の水蒸気および副生成物としての水素ガスを除去する。
【0068】
以上の工程によって1原子層のアルミナ膜を形成することができる。その後、上記のステップ1〜ステップ6までをさらに2サイクル繰り返して行ってから、ハフニア膜の形成工程に移る。
【0069】
ハフニア膜は、例えば四塩化ハフニウムを金属錯体原料として用い、図1のステップ1〜6までをアルミナ膜の上で行うことによって形成することができる。尚、原子層CVD法による成膜が可能なものであれば、他のハフニウム錯体を用いてもよい。例えば、テトラキス(ジエチルアミノ)ハフニウム、テトラキス(ジメチルアミノ)ハフニウムまたはテトラキス(エチルメチルアミノ)ハフニウムなどを用いてもよい。
【0070】
そして、アルミナ膜の形成とハフニア膜の形成とを交互に繰り返して行うことによって、ハフニウムアルミネート膜を形成することができる。例えば、上記のアルミナ膜形成のための反応サイクルを2回行った後、ハフニア膜形成のための反応サイクルを1回行う。そして、このアルミナ膜の反応サイクル2回とハフニア膜の反応サイクル1回を1つのサイクルとし、全体で30のサイクルを繰り返して行うことによって、基板上にハフニウムアルミネート膜を堆積することができる。
【0071】
本実施の形態によれば、High−k膜9中に含まれる配位子起因の不純物濃度を従来より大きく低減させることができる。具体的には、水と金属錯体とを交互に基板表面に供給し、配位子を除去せずに成膜を繰り返す従来法に比較して、High−k膜中の不純物濃度を10分の1〜100分の1程度にまで低減させることが可能である。例えば、1020オーダーの不純物濃度を1018〜1019オーダーまで低減させることができる。
【0072】
尚、半導体装置の電気的特性の点からは、シリコン酸化膜8およびHigh−k膜9を合わせた膜厚(すなわち、ゲート絶縁膜の膜厚)が、シリコン酸化膜換算膜厚(EOT)にして1.0nm〜5.0nmの範囲内にあるようにすることが好ましい。
【0073】
High−k膜9を形成した後は、公知の方法によってゲート電極10を形成し、図8の構造とする。ゲート電極材料としては、例えば、多結晶シリコン膜またはアモルファスシリコン膜などを用いることができる。
【0074】
次に、ゲート電極10の側壁に第1のサイドウォール11を形成した後、シリコン基板2内の拡散層3に不純物をイオン注入する。その後、熱処理による活性化を行うことによってエクステンション領域6を形成し、図9に示す構造とする。
【0075】
次に、ゲート電極10および第1のサイドウォール11をマスクに用いてハロー注入を行い、パンチスルー防止拡散層7を形成する。その後、第1のサイドウォール11の側壁にさらに第2のサイドウォール12を形成し、シリコン基板2内の拡散層3に不純物をイオン注入する。続いて、熱処理による活性化を行うことによってソース・ドレイン領域5を形成する(図10)。
【0076】
次に、ゲート電極10およびソース・ドレイン領域5の上にニッケルシリサイド層などの金属シリサイド層13を形成し、ゲート電極10およびソース・ドレイン領域5の低抵抗化を図る。その後、公知の方法によって、層間絶縁膜14、コンタクト15および配線16を形成することによって、図5に示す構造の半導体装置(電界効果型トランジスタ)を得ることができる。
【0077】
1つの例として、まず、面方位(100)で直径30cmのP導電型単結晶シリコン基板を準備した。このシリコン基板に素子分離領域および拡散層を形成した後、シリコン基板表面の素子分離領域に挟まれた領域にシリコン酸化膜を熱酸化法によって形成した。ここで、シリコン酸化膜の膜厚は1nmであった。
【0078】
次に、シリコン酸化膜および素子分離領域の上にハフニウムアルミネート膜を堆積した。
【0079】
まず、シリコン基板の表面にトリメチルアルミニウムを0.5秒間供給した。この際の基板の表面温度は300℃〜400℃であり、成膜室内の圧力は100mTorr〜300mTorr(約13.3Pa〜約40.0Pa)であった。次に、シリコン基板の表面に窒素ガスを3秒間パージした後、水素ガスを1秒間供給した。続いて、シリコン基板の表面に窒素ガスを3秒間パージした後、窒素をキャリアガスとして水蒸気を1秒間供給した。その後、窒素ガスを5秒間パージした。以上を1サイクルとしてアルミナ膜を成膜し、この反応を2サイクル繰り返した。
【0080】
次に、窒素ガスをキャリアガスとして四塩化ハフニウムを1秒間〜2秒間アルミナ膜の表面に供給した。尚、基板の表面温度は300℃〜400℃、成膜室内の圧力は100mTorr〜300mTorr(約13.3Pa〜約40.0Pa)に維持した。次に、アルミナ膜の表面に窒素ガスを4秒間パージした後、水素ガスを1秒間供給した。続いて、アルミナ膜の表面に窒素ガスを4秒間パージした後、窒素をキャリアガスとして水蒸気を1秒間供給した。その後、窒素ガスを7秒間パージした。以上を1サイクルとしてハフニア膜を成膜した。
【0081】
そして、上記のアルミナ膜の反応サイクル2回とハフニア膜の反応サイクル1回を1つのサイクルとし、全体で30のサイクルを繰り返して行うことによって、膜厚3.0nmのハフニウムアルミネート膜を形成した。このハフニウムアルミネート膜中の各元素の比は、ハフニウム:アルミニウム=0.22:0.78であった。
【0082】
ハフニウムアルミネート膜を堆積した後、減圧酸素雰囲気中において1,050℃で1秒間の熱処理を行った。次に、アンドープの多結晶シリコン膜を150nm堆積し、フォトリソグラフィ法およびエッチング法を用いてゲート電極を形成した。その後、シリコン酸化膜を10nmの膜厚で堆積し、エッチバックして第1のサイドウォールを形成した。
【0083】
次に、ゲート電極および第1のサイドウォールをマスクとして、シリコン基板内の拡散層にヒ素(As)をイオン注入することによりエクステンション領域を形成した。この際のイオン注入のエネルギーは2keV、ドーズ量は3×1015/cm2であった。続いて、ホウ素(B)をハロー注入することによって、パンチスルー防止のためのP導電型パンチスルー防止拡散層を形成した。
【0084】
次に、膜厚15nmのシリコン酸化膜、膜厚25nmのシリコン窒化膜および膜厚35nmのシリコン酸化膜をこの順に堆積した。そして、シリコン窒化膜をエッチングストッパーとして、上層のシリコン酸化膜の異方性エッチングを行った。続いて、下層のシリコン酸化膜をエッチングストッパーとして、露出したシリコン窒化膜の異方性エッチングを行った。その後、露出した下層のシリコン酸化膜をウェットエッチングにより除去して第2のサイドウォールを形成した。
【0085】
次に、第2のサイドウォールをマスクとして、シリコン基板内の拡散層に不純物をイオン注入した後、1,050℃で1秒間の熱処理を行うことによってN導電型ソース・ドレイン領域を形成した。
【0086】
次に、スパッタ法を用いてニッケル層を堆積した後、熱処理を施すことによって、ゲート電極およびソース・ドレイン領域の上にニッケルシリサイド層を形成した。その後、層間絶縁膜、コンタクトおよび銅配線を形成することによって電界効果型トランジスタを得た。このトランジスタにおけるゲート絶縁膜のシリコン酸化膜換算膜厚は1.5nmであった。
【0087】
本実施の形態によれば、基板表面に金属錯体分子を吸着させた後に金属錯体中の配位子を除去することによって、残留不純物量の少ないHigh−k膜を形成することができるので、信頼性に優れたHigh−k膜を有する半導体装置を製造することができる。また、絶縁膜中での電荷の発生を抑制して、トランジスタの電流値の低下を低減することができる。
【0088】
また、本実施の形態によれば、基板表面に金属錯体分子を吸着させた後、水素ガスを導入することによって金属錯体中の配位子を除去するので、活性水素を利用する場合のような複雑で高価な装置を必要としない。したがって、低コストで半導体装置を製造することが可能となる。
【0089】
さらに、本実施の形態によれば、水を用いて酸化反応を行うので、活性酸素を用いた場合に起こるHigh−k膜堆積中の基板酸化の問題をなくすことができる。したがって、トランジスタのゲート容量の低下を防ぐことが可能となる。
【0090】
実施の形態1および2においては、高誘電率絶縁膜を形成する方法について示したが、本発明はこれに限られるものではない。原子層CVD法によって成膜可能なものであれば他の薄膜であってもよい。
【0091】
【発明の効果】
本発明によれば、水素ガスを用いて金属錯体中の配位子を除去するので、配位子起因の不純物濃度の小さい薄膜を形成することができる。また、酸化性ガスとして水蒸気を用いることにより、簡単な装置を用いてプロセス尤度の大きい薄膜を形成することができる。
【0092】
また、本発明によれば、酸化性ガスとして水蒸気を用いることにより、薄膜形成時に基板が酸化されるのを防ぐことができる。したがって、High−k膜形成時のシリコン基板の酸化によって、半導体装置の電気的特性が低下するのを防ぐことができる。
【図面の簡単な説明】
【図1】本発明によるHigh−k膜の形成方法を示すフローチャートである。
【図2】実施の形態1によるHigh−k膜の形成工程を示す断面図である。
【図3】実施の形態1によるHigh−k膜の形成工程を示す断面図である。
【図4】実施の形態1によるHigh−k膜の形成工程を示す断面図である。
【図5】実施の形態2における半導体装置の断面図である。
【図6】実施の形態2における半導体装置の製造工程を示す断面図である。
【図7】実施の形態2における半導体装置の製造工程を示す断面図である。
【図8】実施の形態2における半導体装置の製造工程を示す断面図である。
【図9】実施の形態2における半導体装置の製造工程を示す断面図である。
【図10】実施の形態2における半導体装置の製造工程を示す断面図である。
【符号の説明】
1,2 シリコン基板、 3 拡散層、 4 素子分離領域、 5 ソース・ドレイン領域、 6 エクステンション領域、 7 パンチスルー防止拡散層、8 シリコン酸化膜、 9 High−k膜、 10 ゲート電極、 11 第1のサイドウォール、 12 第2のサイドウォール、 13 金属シリサイド層、 14 層間絶縁膜、 15 コンタクト、 16 配線層。
【発明の属する技術分野】
本発明は薄膜の形成方法に関し、より詳細には、シリコン基板上に形成される高誘電率絶縁膜の形成方法に関する。
【0002】
【従来の技術】
近年、半導体集積回路装置における高集積化が大きく進展しており、MOS(Metal Oxide Semiconductor)型半導体装置では高集積化に対応するためのトランジスタ等の素子の微細化、高性能化が図られている。特に、MOS構造を構成する要素の一つであるゲート絶縁膜に関しては、上記トランジスタの微細化、高速動作および低電圧化に対応すべく薄膜化が急速に進んでいる。
【0003】
ゲート絶縁膜を構成する材料としては、従来よりシリコン酸化膜(SiO2膜)が用いられてきた。一方、ゲート電極の微細化に伴いゲート絶縁膜の薄膜化が進むと、キャリア(電子および正孔)がゲート絶縁膜を直接トンネリングすることによって生じるトンネル電流、すなわちゲートリーク電流が増大するようになる。例えば、130nmノードのデバイスで要求されるゲート絶縁膜の膜厚はシリコン酸化膜で2nm程度であるが、この領域はトンネル電流が流れ始める領域である。したがって、ゲート絶縁膜としてシリコン酸化膜を用いた場合には、ゲートリーク電流を抑制することができずに消費電力の増大を招くことになるという問題があった。また、このように薄い膜厚のシリコン酸化膜は原子が数層積み重なった層からなるので、均一性よく量産するには製造条件を厳密に管理する必要があるという問題もあった。
【0004】
そこで、シリコン酸化膜に代えて、より誘電率の高い材料をゲート絶縁膜として使用する研究が行われている。高誘電率の絶縁膜(以下、High−k膜という。)としては、従来、ジルコニアおよびハフニアなどのIV族酸化物、アルミナおよびイットリアなどのIII族酸化物並びにこれら金属酸化物と二酸化シリコンとの固溶体であるシリケートおよびIV族酸化物とアルミナとの固溶体であるアルミネートなどが検討されてきた。
【0005】
High−k膜の成膜方法としては、スパッタリング法、真空蒸着法および化学気相成長法(Chemical Vapor Deposition,以下、CVD法という。)などがある。このうち、スパッタリング法では、ゲート絶縁膜へのプラズマダメージによる信頼性低下が懸念されるという問題があった。また、超高真空での真空蒸着法を再酸化工程と組み合わせた方法では、優れた特性のHigh−k膜が得られるものの、スループットが低く量産に適さないという問題があった。さらに、CVD法のうち、プラズマCVD法ではプラズマダメージの問題があり、熱CVD法では膜の堆積速度が速いためnm(ナノメータ)レベルでの膜厚制御が困難であるという問題があった。
【0006】
こうした問題を解決するために、原子層CVD法または逐次CVD法と呼ばれる方法によってHigh−k膜を成膜することが提案されている(例えば、特許文献1参照。)。原子層CVD法の基本原理は、気相成長に含まれる個々の化学反応の過程を明確に分離して繰り返すことにある。
【0007】
例えば、ジルコニア、ハフニアまたはアルミナなどの酸化物からなる薄膜を原子層CVD法によって堆積する方法について説明する。まず、基板表面に水を供給し、基板表面が水酸基(−OH基)で覆われるまで反応を進める(第1の過程)。次に、基板表面に不活性ガスを導き、余剰の原料分子および副生成物を除去する(第2の過程)。続いて、基板表面に金属錯体分子を供給し、基板表面が金属錯体分子の反応サイトと選択的に反応する温度に設定する(第3の過程)。その後、再び基板表面に不活性ガスを導入して、余剰の金属錯体分子および副生成物を除去する(第4の過程)。以上の4つの素過程を繰り返すことによって、1分子層の成膜工程を終えることができる。したがって、反応サイクル数によって膜厚を正確に制御することができ、大面積の基板に対しても均一な膜厚でHigh−k膜を成膜することが可能となる。
【0008】
上記の原子層CVD法によれば、基板表面での反応は金属錯体分子の化学吸着によって進む。このとき、金属錯体中の配位子は、基板表面に対して反応サイトとはならない。そして、基板表面が金属錯体で覆われると、吸着した分子同士の反発によって自動的に反応が停止するので、2分子層以上の分子の吸着を抑えることができる(自己抑制機構)。しかしながら、実際の成膜工程においては、こうした自己抑制機構が完全には働かないという問題があった。このことについて、以下に詳述する。
【0009】
反応サイトに金属錯体分子または水酸基が吸着するにしたがい、反応サイトの数は減少していく。このため、吸着反応が次第に起こり難くなって、吸着の反応速度は指数関数的に低下し、全ての反応サイトに吸着が起こるためには無限に時間を要するようになる。例えば、トリメチルアルミニウムと水を原料として原子層CVD法によってアルミナ膜を成膜する場合、1回の反応サイクルで形成される膜厚は平均して0.7Å〜0.9Åである。このことは、反応サイト全体の半分程度にしか吸着反応が起きていないことを示している。
【0010】
また、吸着した金属錯体分子による立体障害によって、隣接する基板表面での反応サイトに新たな金属錯体分子が吸着できず、結果として未反応サイトが残存することになるという問題もあった。このような立体障害は、大きな配位子を有する金属錯体分子を原料として使用する場合に顕著となる。
【0011】
全ての反応サイトに対して吸着反応が起こらないことにより未反応サイトが残るということは、そこに余分の配位子が残り、この余分の配位子が膜中に取り込まれることを意味している。本発明者の検討によれば、トリメチルアルミニウムと水を原料として原子層CVD法によってアルミナ膜を成膜した場合には、1020cm−3〜1021cm−3程度の濃度の炭素が膜中に残留することが確認されている。また、塩化ハフニウムと水を原料としてハフニア膜を成膜した場合にも、同程度の濃度の塩素が膜中に残留することが確認されている。このような残留不純物は絶縁膜の信頼性を低下させるとともに、絶縁膜中に電荷を発生させる原因にもなる。発生した電荷は、トランジスタのチャネル領域におけるキャリアの移動度を低下させるために、トランジスタの電流値の低下をもたらすことになるという問題があった。
【0012】
こうした問題に対して、活性原子(ラジカル)を利用した改良原子層CVD法が提案されている(例えば、特許文献2および特許文献3参照。)。この方法によれば、例えば、上述の原子層CVD法での反応サイクルにおいて、金属錯体分子を吸着させた後に不活性ガスではなく活性水素を基板表面に供給し、金属錯体の配位子を水素で還元することによって除去する。また、酸化は、水を用いた加水反応ではなく、活性酸素を用いた反応によって行う。このようにすることによって、配位子起因の残留不純物濃度を低減させている。
【0013】
しかしながら、酸化に活性酸素を用いた場合、1回の反応サイクルが終了した後の基板表面は、水酸基ではなく酸素で充満されていることになる。このため、次の反応サイクルで供給される金属錯体分子が吸着し難いという問題があった。
【0014】
また、活性酸素を供給するためのプラズマ放電機構や、活性酸素を発生させるためのオゾナイザーなどを装置内に設ける必要があるために、装置が複雑かつ高価なものになるという問題もあった。
【0015】
さらには、反応性の大きい活性酸素を分解などが起こらないようにして成膜室まで導入する必要がある一方で、成膜室から排出した後は速やかに分解させなければならない。原子層CVD法では、秒単位の短い周期で間欠的に活性酸素を供給する必要があるので、安定して活性酸素を供給し、また、安全に活性酸素を処理するには様々な工夫が必要となり、こうしたことによっても装置が複雑かつ高価なものになるという問題もあった。
【0016】
その上、活性酸素を酸化種として用いた場合には、High−k膜を堆積している間に基板を構成するシリコンが活性酸素によって酸化され、実効的にトランジスタのゲート容量が低下するという問題もあった。この問題は、活性酸素の供給量を厳密に制御することによって解消可能であるが、反対にプロセス条件尤度が大きいという原子層CVD法の利点が失われることになる。
【0017】
【特許文献1】
米国特許第4,389,973号明細書
【特許文献2】
米国特許第5,916,365号明細書
【特許文献3】
米国特許第6,451,119B2号明細書
【0018】
【発明が解決しようとする課題】
本発明はこのような問題点に鑑みてなされたものである。即ち、本発明の目的は、配位子に起因する不純物の濃度を低くすることのできるHigh−k膜の形成方法を提供することにある。
【0019】
また、本発明の目的は、簡単な装置を用いてプロセス条件尤度の大きいHigh−k膜の形成方法を提供することにある。
【0020】
さらに、本発明の目的は、半導体装置の電気的特性を低下させることのないHigh−k膜の形成方法を提供することにある。
【0021】
本発明の他の目的および利点は、以下の記載から明らかとなるであろう。
【0022】
【課題を解決するための手段】
本発明は、原子層化学気相成長法による薄膜の形成方法であって、基板の表面に金属錯体を間欠的に供給し、この基板の表面に金属錯体を吸着させる第1の工程と、基板の表面を不活性ガスでパージして過剰の金属錯体を除去する第2の工程と、基板の表面に水素ガスを間欠的に供給し、吸着している金属錯体の配位子を除去する第3の工程と、基板の表面を不活性ガスでパージして過剰の水素ガスを除去する第4の工程と、基板の表面に酸化性ガスを間欠的に供給し、吸着している金属錯体の末端基を水酸基に変える第5の工程と、基板の表面を不活性ガスでパージして過剰の酸化性ガスを除去する第6の工程とを有し、第1の工程から第6の工程までを繰り返して行うことにより、基板の上に所定の膜厚を有する薄膜を形成することを特徴としている。
【0023】
本発明において、酸化性ガスは水蒸気とすることができる。
【0024】
また、本発明において、基板はシリコン基板とし、薄膜は高誘電率絶縁膜とすることができる。ここで、高誘電率絶縁膜は、Al2O3、HfO2、ZrO2、La2O3、Pr2O3、Y2O3、Ta2O5、Nb2O5、TiO2およびCeO2よりなる群から選ばれる少なくとも1種の材料からなる膜とすることができる。また、高誘電率絶縁膜は、Al2O3、HfO2、ZrO2、La2O3、Pr2O3、Y2O3、Ta2O5、Nb2O5、TiO2およびCeO2よりなる群から選ばれる少なくとも1種の材料にSiO2を混合した材料からなる膜とすることもできる。高誘電率絶縁膜がAl2O3からなる膜である場合には、金属錯体はAl(CH3)3であることが好ましい。また、高誘電率絶縁膜がHfO2からなる膜である場合には、金属錯体はHfCl4、Hf[N(C2H5)2]4、Hf[N(CH3)2]4およびHf[N(C2H5)CH3]4よりなる群から選ばれるいずれか1とすることが好ましい。
【0025】
【発明の実施の形態】
実施の形態1.
本発明による高誘電率絶縁膜(以下、High−k膜という。)の形成方法を図1〜図4を用いて説明する。
【0026】
図1は、本発明によるHigh−k膜の形成方法を示すフローチャートである。まず、High−k膜を形成するための基板を準備し、この基板を原子層CVD装置の成膜室内に載置する。
【0027】
基板としては、例えば、シリコン基板などの半導体基板を用いることができる。また、半導体基板の所定の領域には素子分離領域が形成されていてもよく、1の素子分離領域と他の素子分離領域とによって挟まれた領域にシリコン酸化膜が形成されていてもよい。
【0028】
次に、基板の表面に原料となる金属錯体を間欠的(パルス的)に供給する(ステップ1)。このとき、金属錯体の反応サイトと選択的に反応を起こす温度(例えば、150℃〜350℃)となるように基板表面の温度を設定する。これにより、基板表面に金属錯体を化学吸着させることができる。
【0029】
金属錯体は、High−k膜の種類に応じて適宜選択される。例えば、High−k膜としてアルミナ(Al2O3)膜を成膜する場合には、トリメチルアルミニウム(Al(CH3)3)を金属錯体として用いることができる。また、High−k膜としてハフニア(HfO2)膜を成膜する場合には、四塩化ハフニウム(HfCl4)、テトラキス(ジエチルアミノ)ハフニウム(Hf[N(C2H5)2]4)、テトラキス(ジメチルアミノ)ハフニウム(Hf[N(CH3)2]4)またはテトラキス(エチルメチルアミノ)ハフニウム(Hf[N(C2H5)CH3]4)などを用いることができる。
【0030】
尚、High−k膜の材料は、アルミナおよびハフニアに限られるものではない。例えば、ジルコニア(ZrO2)、酸化ランタン(La2O3)、酸化プラセオジム(Pr2O3)、酸化イットリウム(Y2O3)、酸化タンタル(Ta2O5)、酸化ニオブ(Nb2O5)、酸化チタン(TiO2)または酸化セリウム(CeO2)などの金属酸化物を用いてもよい。また、これらの金属酸化物同士の固溶体を用いてもよいし、これらの金属酸化物とSiO2との固溶体を用いてもよい。使用するHigh−k膜に対応した金属錯体であって、原子層CVD法による成膜が可能な金属錯体であれば本発明に適用することが可能である。
【0031】
図2は、金属錯体がシリコン基板1の表面に化学吸着している様子を示した図である。図において、Mは金属原子を、Lは配位子をそれぞれ表わしている。化学吸着は、吸着分子である金属錯体分子がシリコン基板1表面のシラノール基(−SiOH基)と反応し、金属原子Mが酸素(O)を介してシリコン(Si)と結合することによって起こる。一方、金属錯体分子中の配位子Lは反応サイトとして働かず、その一部はシラノール基の水素原子(H)と反応し副生成物を形成して脱離する。
【0032】
例えば、トリメチルアルミニウムを金属錯体としてシリコン基板の表面に吸着させた場合、式(1)の反応によって、Si−O−Al(CH3)2の結合が形成される。一方、配位子であるメチル基の1つは、水酸基の水素と結合しメタン(CH4)となって揮発する。
【0033】
【化1】
【0034】
次に、基板の表面に不活性ガスを導入して、基板表面が不活性ガスで飽和された状態になるようにし、基板表面から余剰の金属錯体および副生成物を除去する(ステップ2)。不活性ガスとしては、基板や金属錯体に対して不活性なガスを用いる。例えば、窒素(N2)ガス、ヘリウム(He)ガスまたはアルゴン(Ar)ガスなどを用いることができる。
【0035】
次に、不活性ガスの導入を停止し、代わって、基板の表面に水素(H2)ガスを間欠的に導入する(ステップ3)。これにより、基板表面に吸着している金属錯体中の残りの配位子Lを水素と置換することができる(図3)。置換した配位子Lは、副生成物となって金属錯体から脱離する。このように、本発明では水素ガスによって配位子の還元を行うので、活性水素を用いる場合のような特別の装置は不要である。
【0036】
また、本発明によれば、活性水素を用いる場合に比べて、効率的に配位子を除去することが可能である。
【0037】
活性水素を用いて配位子を除去する方法では、成膜室内の圧力を一定に保つため、窒素ガスまたはアルゴンガスなどのキャリアガスを流した状態で成膜室内に水素を導入する。そして、水素の導入と同時にRFまたはマイクロ波を印加することによって活性水素を発生させる。しかしながら、水素とともにキャリアガスも流しているため、生成する活性水素の量は比較的少ないものとならざるを得ない。
【0038】
一方、本発明によれば、不活性ガスの導入を停止して成膜室内のガスを全て水素ガスに置き換えた状態で反応を進めるので、効率的に配位子を除去することができる。
【0039】
例えば、トリメチルアルミニウムを金属錯体としてシリコン基板の表面に吸着させた場合、式(1)の反応によって形成されたSi−O−Al(CH3)2は、式(2)の反応によってSi−O−AlH2に変化する。この際、配位子としてのメチル基はメタンとなって揮発する。
【0040】
【化2】
【0041】
次に、基板の表面に再び不活性ガスを導入し、余剰の水素ガスおよび副生成物を除去する(ステップ4)。
【0042】
その後、不活性ガスの導入を停止し、代わって、基板表面に酸化性ガスを間欠的に供給する(ステップ5)。これにより、吸着している金属錯体の末端基を水酸基に変えることができる。具体的には、図4に示すように金属原子Mに結合している水素原子が全て水酸基に変わるまで反応を進める。このようにすることによって、表面を水素ではなく水酸基によって終端させることができるので、次の反応サイクルで供給される金属錯体分子の吸着を容易にすることが可能となる。ここで、本発明においては、酸化性ガスとして水蒸気を用いることが好ましい。水蒸気を用いることによって、活性酸素を用いる場合に比べて、装置を単純かつ安価なものとすることができる。
【0043】
例えば、トリメチルアルミニウムを金属錯体としてシリコン基板の表面に吸着させた場合、式(2)の反応によって形成されたSi−O−AlH2は、式(3)の反応によってSi−O−Al(OH)2に変化する。
【0044】
【化3】
【0045】
最後に、基板の表面に不活性ガスを導入し、余剰の水分子および副生成物を除去する(ステップ6)。
【0046】
以上のステップ1〜ステップ6の過程を1サイクルとして行うことにより、基板上に1原子層の薄膜を形成することができる。そして、このサイクルを複数回繰り返すことによって、複数の原子層からなる薄膜を形成することができる。繰り返すサイクルの回数は、所望とする薄膜の膜厚によって適宜設定すればよい。
【0047】
1つの例として、シリコン基板の表面にトリメチルアルミニウムを0.5秒間〜1秒間供給した。この際の基板の表面温度は300℃〜400℃であり、成膜室内の圧力は100mTorr〜300mTorr(約13.3Pa〜約40.0Pa)であった。次に、シリコン基板の表面に窒素ガスを3秒間パージした後、水素ガスを1秒間供給した。続いて、シリコン基板の表面に窒素ガスを3秒間パージした後、窒素をキャリアガスとして水蒸気を1秒間供給した。その後、窒素ガスを5秒間パージした。以上を1サイクルとして反応を繰り返すことによって、シリコン基板上にアルミナ膜を成膜した。このアルミナ膜中に含まれる炭素量を2次イオン質量分析法によって測定したところ、1×1019atoms/cm3であった。一方、トリメチルアルミニウムと水蒸気とを交互に供給する従来法によって成膜したアルミナ膜では、炭素量は2×1020atoms/cm3であった。この場合、炭素は、トリメチルアルミニウムの配位子であるメチル基に由来する不純物である。
【0048】
また、他の例として、過酸化水素水とフッ酸との混合溶液で洗浄したシリコン基板の上に0.7nmの膜厚でシリコン酸窒化膜を形成した後、この表面に窒素ガスをキャリアガスとして四塩化ハフニウムを15秒間〜2秒間供給した。この際の基板の表面温度は300℃〜400℃であり、成膜室内の圧力は100mTorr〜300mTorr(約13.3Pa〜約40.0Pa)であった。次に、シリコン基板の表面に窒素ガスを4秒間パージした後、水素ガスを1秒間供給した。続いて、シリコン基板の表面に窒素ガスを4秒間パージした後、窒素をキャリアガスとして水蒸気を1秒間供給した。その後、窒素ガスを7秒間パージした。以上を1サイクルとして反応を繰り返すことによって、シリコン基板上にシリコン酸窒化膜を介してハフニア膜を成膜した。このハフニア膜中に含まれる塩素量を2次イオン質量分析法によって測定したところ、2×1019atoms/cm3であった。この値は、活性酸素としてオゾンを用いて酸化を行った場合の値と同程度であった。一方、四塩化ハフニウムと水蒸気とを交互に供給する従来法によって成膜したハフニア膜では、塩素量は8×1020atoms/cm3であった。尚、この場合の塩素は、四塩化ハフニウムの配位子である塩素に由来する不純物である。
【0049】
本実施の形態によれば、基板表面に金属錯体分子を吸着させた後に金属錯体中の配位子を除去することによって、残留不純物量の少ないHigh−k膜を形成することができる。具体的には、水と金属錯体原料とを交互に基板表面に供給し、配位子を除去せずに成膜を繰り返す従来法に比較して、High−k膜中に含まれる配位子起因の不純物の量を10分の1〜100分の1程度にまで低減させることが可能である。
【0050】
また、本実施の形態によれば、水素ガスによって金属錯体中の配位子を除去するとともに、水蒸気によって酸化反応を行う。したがって、活性水素や活性酸素を利用する場合のような複雑で高価な装置を必要せず、汎用の原子層CVD装置を用いてHigh−k膜を形成することができる。
【0051】
また、本実施の形態によれば、水素ガスで還元した後に水で酸化するので、1回の反応サイクルが終了した後の基板表面を水酸基によって終端させることができる。これにより、次のサイクルで供給される金属錯体を容易に吸着させることが可能となる。
【0052】
さらに、本実施の形態によれば、水を用いて酸化反応を行うので、活性酸素を用いた場合に起こるHigh−k膜堆積中の基板酸化の問題をなくすことができる。したがって、プロセス条件尤度の大きい原子層CVD法の特徴を生かしてHigh−k膜を形成することができる。
【0053】
実施の形態2.
本実施の形態では、本発明によるHigh−k膜の形成方法を用いて半導体装置を製造する方法について説明する。
【0054】
図5は、本実施の形態にかかる半導体装置の断面図の一例である。
【0055】
図5に示すように、シリコン基板2には、拡散層3、素子分離領域4、ソース・ドレイン領域5、エクステンション領域6およびパンチスルー防止拡散層7が形成されている。また、シリコン基板2の上には、シリコン酸化膜8、High−k膜9およびゲート電極10がこの順に形成されており、これらの側壁には第1のサイドウォール11および第2のサイドウォール12が形成されている。そして、ソース・ドレイン領域5およびゲート電極10の上には、金属シリサイド層13が形成されている。尚、図1において、14は層間絶縁膜、15はコンタクト、16は配線層である。
【0056】
図6〜図10は、本実施の形態にかかる半導体装置の製造方法を示す図である。
【0057】
まず、図6に示すように、シリコン基板2の所定領域にシリコン酸化膜を埋め込み、STI(Shallow Trench Isolation)構造の素子分離領域4を形成する。
【0058】
次に、フォトリソグラフィ法を用いて、シリコン基板2に拡散層3を形成する。例えば、所定領域にレジストパターン(図示せず)を形成し、このレジストパターンをマスクとして、シリコン基板1内にN型またはP型の不純物を注入する。その後、熱処理により不純物を拡散させることによって、N型拡散層またはP型拡散層を形成することができる。
【0059】
次に、図7に示すように、シリコン基板2表面の素子分離領域4に挟まれた領域にシリコン酸化膜8を形成する。ここで、シリコン酸化膜8は、極力薄く形成されることが好ましい。具体的には、800℃〜1,200℃の温度で行うドライ酸化、低温下でプラズマを用いたラジカル酸化、またはオゾン酸化などによって、膜厚0.5nm〜2nm程度に形成して用いることができる。
【0060】
シリコン酸化膜8を形成した後は、続いてHigh−k膜9を形成する。High−k膜9の材料としては、例えば、アルミナ(Al2O3)、ハフニア(HfO2)、ジルコニア(ZrO2)、酸化ランタン(La2O3)、酸化プラセオジム(Pr2O3)、酸化イットリウム(Y2O3)、酸化タンタル(Ta2O5)、酸化ニオブ(Nb2O5)、酸化チタン(TiO2)若しくは酸化セリウム(CeO2)などの金属酸化物、これらの金属酸化物の固溶体またはこれらの金属酸化物とSiO2との固溶体などを用いることができる。
【0061】
例えば、実施の形態1で説明した方法にしたがい、High−k膜9としてハフニウムアルミネート膜を基板上に形成する。ここで、基板とはシリコン酸化膜8の形成までが終了した基板をいい、High−k膜9はシリコン酸化膜8および素子分離領域4の上に形成される。
【0062】
具体的には、図1に示すステップ1により基板の表面に、金属錯体原料としてのトリメチルアルミニウムを間欠的に供給する。尚、原子層CVD法による成膜が可能なものであれば、他のアルミニウム錯体を用いてもよい。このとき、基板の表面がトリメチルアルミニウムの反応サイトと選択的に反応する温度となるように基板の表面温度を設定する。例えば、基板の表面温度が300℃〜400℃程度となるように温度を設定することができる。
【0063】
ステップ1によってトリメチルアルミニウムを基板の表面に化学吸着させた後は、図1のステップ2にしたがって基板の表面を不活性ガスでパージする。これにより、余剰のトリメチルアルミニウムおよびトリメチルアルミニウムが基板の表面に化学吸着する際に生成したメタンを除去することができる。
【0064】
次に、図1のステップ3にしたがって、基板の表面に水素ガスを間欠的に導入する。これにより、基板の表面に吸着したアルミニウム錯体由来の配位子(メチル基)を除去することができる。
【0065】
続いて、図1のステップ4にしたがって、基板の表面を不活性ガスでパージして、余剰の水素ガスおよび水素ガスとの反応によって生成したメタンを除去する。
【0066】
その後、図1のステップ5にしたがって基板の表面に水蒸気を間欠的に供給し、アルミニウムに結合している水素原子を水酸基に変える。
【0067】
最後に、図1のステップ6にしたがって基板の表面を不活性ガスでパージし、余剰の水蒸気および副生成物としての水素ガスを除去する。
【0068】
以上の工程によって1原子層のアルミナ膜を形成することができる。その後、上記のステップ1〜ステップ6までをさらに2サイクル繰り返して行ってから、ハフニア膜の形成工程に移る。
【0069】
ハフニア膜は、例えば四塩化ハフニウムを金属錯体原料として用い、図1のステップ1〜6までをアルミナ膜の上で行うことによって形成することができる。尚、原子層CVD法による成膜が可能なものであれば、他のハフニウム錯体を用いてもよい。例えば、テトラキス(ジエチルアミノ)ハフニウム、テトラキス(ジメチルアミノ)ハフニウムまたはテトラキス(エチルメチルアミノ)ハフニウムなどを用いてもよい。
【0070】
そして、アルミナ膜の形成とハフニア膜の形成とを交互に繰り返して行うことによって、ハフニウムアルミネート膜を形成することができる。例えば、上記のアルミナ膜形成のための反応サイクルを2回行った後、ハフニア膜形成のための反応サイクルを1回行う。そして、このアルミナ膜の反応サイクル2回とハフニア膜の反応サイクル1回を1つのサイクルとし、全体で30のサイクルを繰り返して行うことによって、基板上にハフニウムアルミネート膜を堆積することができる。
【0071】
本実施の形態によれば、High−k膜9中に含まれる配位子起因の不純物濃度を従来より大きく低減させることができる。具体的には、水と金属錯体とを交互に基板表面に供給し、配位子を除去せずに成膜を繰り返す従来法に比較して、High−k膜中の不純物濃度を10分の1〜100分の1程度にまで低減させることが可能である。例えば、1020オーダーの不純物濃度を1018〜1019オーダーまで低減させることができる。
【0072】
尚、半導体装置の電気的特性の点からは、シリコン酸化膜8およびHigh−k膜9を合わせた膜厚(すなわち、ゲート絶縁膜の膜厚)が、シリコン酸化膜換算膜厚(EOT)にして1.0nm〜5.0nmの範囲内にあるようにすることが好ましい。
【0073】
High−k膜9を形成した後は、公知の方法によってゲート電極10を形成し、図8の構造とする。ゲート電極材料としては、例えば、多結晶シリコン膜またはアモルファスシリコン膜などを用いることができる。
【0074】
次に、ゲート電極10の側壁に第1のサイドウォール11を形成した後、シリコン基板2内の拡散層3に不純物をイオン注入する。その後、熱処理による活性化を行うことによってエクステンション領域6を形成し、図9に示す構造とする。
【0075】
次に、ゲート電極10および第1のサイドウォール11をマスクに用いてハロー注入を行い、パンチスルー防止拡散層7を形成する。その後、第1のサイドウォール11の側壁にさらに第2のサイドウォール12を形成し、シリコン基板2内の拡散層3に不純物をイオン注入する。続いて、熱処理による活性化を行うことによってソース・ドレイン領域5を形成する(図10)。
【0076】
次に、ゲート電極10およびソース・ドレイン領域5の上にニッケルシリサイド層などの金属シリサイド層13を形成し、ゲート電極10およびソース・ドレイン領域5の低抵抗化を図る。その後、公知の方法によって、層間絶縁膜14、コンタクト15および配線16を形成することによって、図5に示す構造の半導体装置(電界効果型トランジスタ)を得ることができる。
【0077】
1つの例として、まず、面方位(100)で直径30cmのP導電型単結晶シリコン基板を準備した。このシリコン基板に素子分離領域および拡散層を形成した後、シリコン基板表面の素子分離領域に挟まれた領域にシリコン酸化膜を熱酸化法によって形成した。ここで、シリコン酸化膜の膜厚は1nmであった。
【0078】
次に、シリコン酸化膜および素子分離領域の上にハフニウムアルミネート膜を堆積した。
【0079】
まず、シリコン基板の表面にトリメチルアルミニウムを0.5秒間供給した。この際の基板の表面温度は300℃〜400℃であり、成膜室内の圧力は100mTorr〜300mTorr(約13.3Pa〜約40.0Pa)であった。次に、シリコン基板の表面に窒素ガスを3秒間パージした後、水素ガスを1秒間供給した。続いて、シリコン基板の表面に窒素ガスを3秒間パージした後、窒素をキャリアガスとして水蒸気を1秒間供給した。その後、窒素ガスを5秒間パージした。以上を1サイクルとしてアルミナ膜を成膜し、この反応を2サイクル繰り返した。
【0080】
次に、窒素ガスをキャリアガスとして四塩化ハフニウムを1秒間〜2秒間アルミナ膜の表面に供給した。尚、基板の表面温度は300℃〜400℃、成膜室内の圧力は100mTorr〜300mTorr(約13.3Pa〜約40.0Pa)に維持した。次に、アルミナ膜の表面に窒素ガスを4秒間パージした後、水素ガスを1秒間供給した。続いて、アルミナ膜の表面に窒素ガスを4秒間パージした後、窒素をキャリアガスとして水蒸気を1秒間供給した。その後、窒素ガスを7秒間パージした。以上を1サイクルとしてハフニア膜を成膜した。
【0081】
そして、上記のアルミナ膜の反応サイクル2回とハフニア膜の反応サイクル1回を1つのサイクルとし、全体で30のサイクルを繰り返して行うことによって、膜厚3.0nmのハフニウムアルミネート膜を形成した。このハフニウムアルミネート膜中の各元素の比は、ハフニウム:アルミニウム=0.22:0.78であった。
【0082】
ハフニウムアルミネート膜を堆積した後、減圧酸素雰囲気中において1,050℃で1秒間の熱処理を行った。次に、アンドープの多結晶シリコン膜を150nm堆積し、フォトリソグラフィ法およびエッチング法を用いてゲート電極を形成した。その後、シリコン酸化膜を10nmの膜厚で堆積し、エッチバックして第1のサイドウォールを形成した。
【0083】
次に、ゲート電極および第1のサイドウォールをマスクとして、シリコン基板内の拡散層にヒ素(As)をイオン注入することによりエクステンション領域を形成した。この際のイオン注入のエネルギーは2keV、ドーズ量は3×1015/cm2であった。続いて、ホウ素(B)をハロー注入することによって、パンチスルー防止のためのP導電型パンチスルー防止拡散層を形成した。
【0084】
次に、膜厚15nmのシリコン酸化膜、膜厚25nmのシリコン窒化膜および膜厚35nmのシリコン酸化膜をこの順に堆積した。そして、シリコン窒化膜をエッチングストッパーとして、上層のシリコン酸化膜の異方性エッチングを行った。続いて、下層のシリコン酸化膜をエッチングストッパーとして、露出したシリコン窒化膜の異方性エッチングを行った。その後、露出した下層のシリコン酸化膜をウェットエッチングにより除去して第2のサイドウォールを形成した。
【0085】
次に、第2のサイドウォールをマスクとして、シリコン基板内の拡散層に不純物をイオン注入した後、1,050℃で1秒間の熱処理を行うことによってN導電型ソース・ドレイン領域を形成した。
【0086】
次に、スパッタ法を用いてニッケル層を堆積した後、熱処理を施すことによって、ゲート電極およびソース・ドレイン領域の上にニッケルシリサイド層を形成した。その後、層間絶縁膜、コンタクトおよび銅配線を形成することによって電界効果型トランジスタを得た。このトランジスタにおけるゲート絶縁膜のシリコン酸化膜換算膜厚は1.5nmであった。
【0087】
本実施の形態によれば、基板表面に金属錯体分子を吸着させた後に金属錯体中の配位子を除去することによって、残留不純物量の少ないHigh−k膜を形成することができるので、信頼性に優れたHigh−k膜を有する半導体装置を製造することができる。また、絶縁膜中での電荷の発生を抑制して、トランジスタの電流値の低下を低減することができる。
【0088】
また、本実施の形態によれば、基板表面に金属錯体分子を吸着させた後、水素ガスを導入することによって金属錯体中の配位子を除去するので、活性水素を利用する場合のような複雑で高価な装置を必要としない。したがって、低コストで半導体装置を製造することが可能となる。
【0089】
さらに、本実施の形態によれば、水を用いて酸化反応を行うので、活性酸素を用いた場合に起こるHigh−k膜堆積中の基板酸化の問題をなくすことができる。したがって、トランジスタのゲート容量の低下を防ぐことが可能となる。
【0090】
実施の形態1および2においては、高誘電率絶縁膜を形成する方法について示したが、本発明はこれに限られるものではない。原子層CVD法によって成膜可能なものであれば他の薄膜であってもよい。
【0091】
【発明の効果】
本発明によれば、水素ガスを用いて金属錯体中の配位子を除去するので、配位子起因の不純物濃度の小さい薄膜を形成することができる。また、酸化性ガスとして水蒸気を用いることにより、簡単な装置を用いてプロセス尤度の大きい薄膜を形成することができる。
【0092】
また、本発明によれば、酸化性ガスとして水蒸気を用いることにより、薄膜形成時に基板が酸化されるのを防ぐことができる。したがって、High−k膜形成時のシリコン基板の酸化によって、半導体装置の電気的特性が低下するのを防ぐことができる。
【図面の簡単な説明】
【図1】本発明によるHigh−k膜の形成方法を示すフローチャートである。
【図2】実施の形態1によるHigh−k膜の形成工程を示す断面図である。
【図3】実施の形態1によるHigh−k膜の形成工程を示す断面図である。
【図4】実施の形態1によるHigh−k膜の形成工程を示す断面図である。
【図5】実施の形態2における半導体装置の断面図である。
【図6】実施の形態2における半導体装置の製造工程を示す断面図である。
【図7】実施の形態2における半導体装置の製造工程を示す断面図である。
【図8】実施の形態2における半導体装置の製造工程を示す断面図である。
【図9】実施の形態2における半導体装置の製造工程を示す断面図である。
【図10】実施の形態2における半導体装置の製造工程を示す断面図である。
【符号の説明】
1,2 シリコン基板、 3 拡散層、 4 素子分離領域、 5 ソース・ドレイン領域、 6 エクステンション領域、 7 パンチスルー防止拡散層、8 シリコン酸化膜、 9 High−k膜、 10 ゲート電極、 11 第1のサイドウォール、 12 第2のサイドウォール、 13 金属シリサイド層、 14 層間絶縁膜、 15 コンタクト、 16 配線層。
Claims (7)
- 原子層化学気相成長法による薄膜の形成方法であって、
基板の表面に金属錯体を間欠的に供給し、前記基板の表面に前記金属錯体を吸着させる第1の工程と、
前記基板の表面を不活性ガスでパージして過剰の前記金属錯体を除去する第2の工程と、
前記基板の表面に水素ガスを間欠的に供給し、吸着している前記金属錯体の配位子を除去する第3の工程と、
前記基板の表面を不活性ガスでパージして過剰の前記水素ガスを除去する第4の工程と、
前記基板の表面に酸化性ガスを間欠的に供給し、吸着している前記金属錯体の末端基を水酸基に変える第5の工程と、
前記基板の表面を不活性ガスでパージして過剰の前記酸化性ガスを除去する第6の工程とを有し、
前記第1の工程から前記第6の工程までを繰り返して行うことにより、前記基板の上に所定の膜厚を有する薄膜を形成することを特徴とする薄膜の形成方法。 - 前記酸化性ガスは水蒸気である請求項1に記載の薄膜の形成方法。
- 前記基板はシリコン基板であり、前記薄膜は高誘電率絶縁膜である請求項1または2に記載の薄膜の形成方法。
- 前記高誘電率絶縁膜は、Al2O3、HfO2、ZrO2、La2O3、Pr2O3、Y2O3、Ta2O5、Nb2O5、TiO2およびCeO2よりなる群から選ばれる少なくとも1種の材料からなる膜である請求項3に記載の薄膜の形成方法。
- 前記高誘電率絶縁膜は、Al2O3、HfO2、ZrO2、La2O3、Pr2O3、Y2O3、Ta2O5、Nb2O5、TiO2およびCeO2よりなる群から選ばれる少なくとも1種の材料にSiO2を混合した材料からなる膜である請求項3に記載の薄膜の形成方法。
- 前記高誘電率絶縁膜はAl2O3からなる膜であり、前記金属錯体はAl(CH3)3である請求項4に記載の薄膜の形成方法。
- 前記高誘電率絶縁膜はHfO2からなる膜であり、前記金属錯体はHfCl4、Hf[N(C2H5)2]4、Hf[N(CH3)2]4およびHf[N(C2H5)CH3]4よりなる群から選ばれるいずれか1である請求項4に記載の薄膜の形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003194924A JP2005032908A (ja) | 2003-07-10 | 2003-07-10 | 薄膜の形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003194924A JP2005032908A (ja) | 2003-07-10 | 2003-07-10 | 薄膜の形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005032908A true JP2005032908A (ja) | 2005-02-03 |
Family
ID=34205922
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003194924A Pending JP2005032908A (ja) | 2003-07-10 | 2003-07-10 | 薄膜の形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005032908A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009158612A (ja) * | 2007-12-25 | 2009-07-16 | Nippon Telegr & Teleph Corp <Ntt> | ダイヤモンド電界効果トランジスタ |
JP2009239246A (ja) * | 2008-03-06 | 2009-10-15 | National Institute Of Advanced Industrial & Technology | 絶縁膜の形成方法及び絶縁膜 |
JP2010278463A (ja) * | 2010-07-30 | 2010-12-09 | Nissan Motor Co Ltd | 炭化珪素半導体装置の製造方法 |
JP2011066263A (ja) * | 2009-09-18 | 2011-03-31 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法および基板処理装置 |
JP2018200931A (ja) * | 2017-05-26 | 2018-12-20 | 大日本印刷株式会社 | パターン形成方法、凹凸構造体の製造方法、レプリカモールドの製造方法、レジストパターン改質装置及びパターン形成システム |
JP2022111081A (ja) * | 2021-01-18 | 2022-07-29 | ユ-ジーン テクノロジー カンパニー.リミテッド | 薄膜における不純物の除去方法及び基板処理装置 |
CN115274454A (zh) * | 2022-08-29 | 2022-11-01 | 延边大学 | 氧化物半导体薄膜晶体管及其制备方法 |
-
2003
- 2003-07-10 JP JP2003194924A patent/JP2005032908A/ja active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009158612A (ja) * | 2007-12-25 | 2009-07-16 | Nippon Telegr & Teleph Corp <Ntt> | ダイヤモンド電界効果トランジスタ |
JP2009239246A (ja) * | 2008-03-06 | 2009-10-15 | National Institute Of Advanced Industrial & Technology | 絶縁膜の形成方法及び絶縁膜 |
JP2011066263A (ja) * | 2009-09-18 | 2011-03-31 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法および基板処理装置 |
JP2010278463A (ja) * | 2010-07-30 | 2010-12-09 | Nissan Motor Co Ltd | 炭化珪素半導体装置の製造方法 |
JP2018200931A (ja) * | 2017-05-26 | 2018-12-20 | 大日本印刷株式会社 | パターン形成方法、凹凸構造体の製造方法、レプリカモールドの製造方法、レジストパターン改質装置及びパターン形成システム |
JP2022111081A (ja) * | 2021-01-18 | 2022-07-29 | ユ-ジーン テクノロジー カンパニー.リミテッド | 薄膜における不純物の除去方法及び基板処理装置 |
JP7291253B2 (ja) | 2021-01-18 | 2023-06-14 | ユ-ジーン テクノロジー カンパニー.リミテッド | 薄膜における不純物の除去方法及び基板処理装置 |
US11972946B2 (en) | 2021-01-18 | 2024-04-30 | Eugene Technology Co., Ltd. | Method for removing impurities in thin film and substrate processing apparatus |
CN115274454A (zh) * | 2022-08-29 | 2022-11-01 | 延边大学 | 氧化物半导体薄膜晶体管及其制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3937892B2 (ja) | 薄膜形成方法および半導体装置の製造方法 | |
US7473994B2 (en) | Method of producing insulator thin film, insulator thin film, method of manufacturing semiconductor device, and semiconductor device | |
JP4334225B2 (ja) | 電子デバイス材料の製造方法 | |
JP5282419B2 (ja) | 半導体装置及びその製造方法 | |
US7101753B2 (en) | Method for manufacturing a semiconductor device and method for forming high-dielectric-constant film | |
JP4212435B2 (ja) | 半導体装置およびその製造方法 | |
KR100741442B1 (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
US8350335B2 (en) | Semiconductor device including off-set spacers formed as a portion of the sidewall | |
US20150140838A1 (en) | Two Step Deposition of High-k Gate Dielectric Materials | |
JP4887604B2 (ja) | 半導体装置の製造方法 | |
JP4199072B2 (ja) | 高誘電体膜の形成方法、半導体装置の製造方法並びに半導体製造装置 | |
JP2005064317A (ja) | 半導体装置 | |
US7397094B2 (en) | Semiconductor device and manufacturing method thereof | |
JP4083000B2 (ja) | 絶縁膜の形成方法 | |
KR100685748B1 (ko) | 박막 형성 방법 및 이를 이용한 게이트 구조물의 제조 방법 | |
WO2004107451A1 (ja) | Mis型電界効果トランジスタを備える半導体装置及びその製造方法並びに金属酸化膜の形成方法 | |
JP2005032908A (ja) | 薄膜の形成方法 | |
US8163626B2 (en) | Enhancing NAND flash floating gate performance | |
JP2004079931A (ja) | 半導体装置の製造方法 | |
JP2004247474A (ja) | 半導体装置及びその製造方法並びに成膜方法 | |
KR20120089147A (ko) | 반도체 소자의 제조 방법 | |
JP5141321B2 (ja) | 半導体装置の製造方法 | |
KR100486825B1 (ko) | 반도체 소자의 제조방법 | |
JP2006066706A (ja) | 高誘電体膜、この高誘電体膜を用いた電界効果トランジスタおよび半導体集積回路装置ならびに高誘電体膜の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Effective date: 20050331 Free format text: JAPANESE INTERMEDIATE CODE: A711 |