JP2009158612A - ダイヤモンド電界効果トランジスタ - Google Patents

ダイヤモンド電界効果トランジスタ Download PDF

Info

Publication number
JP2009158612A
JP2009158612A JP2007333174A JP2007333174A JP2009158612A JP 2009158612 A JP2009158612 A JP 2009158612A JP 2007333174 A JP2007333174 A JP 2007333174A JP 2007333174 A JP2007333174 A JP 2007333174A JP 2009158612 A JP2009158612 A JP 2009158612A
Authority
JP
Japan
Prior art keywords
diamond
field effect
effect transistor
insulating layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007333174A
Other languages
English (en)
Other versions
JP5042006B2 (ja
Inventor
Makoto Kakazu
誠 嘉数
Kenji Ueda
研二 植田
Hiroyuki Kageshima
博之 影島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2007333174A priority Critical patent/JP5042006B2/ja
Publication of JP2009158612A publication Critical patent/JP2009158612A/ja
Application granted granted Critical
Publication of JP5042006B2 publication Critical patent/JP5042006B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】最大ドレイン電流密度が高く、長時間の電力動作にも耐える信頼性の高い、実用的なダイヤモンド電界効果トランジスタを提供すること。
【解決手段】p型またはn型の伝導性を有するダイヤモンド結晶層1をCVD装置などで成長させる。次に、金を蒸着させ、ソース電極2、ドレイン電極3を形成する。次に、76Torrに減圧したCVDチャンバ内で、上記ダイヤモンド結晶層1に、酸素ガス、水素ガス、トリメチルアルミニウムを供給し、ソース電極2とドレイン電極3との間のゲート部に厚さ8nmのAl(OH)3またはAl1-x-yxy化合物からなる絶縁層4を形成する。最後に、絶縁層4上にAl金属膜6を蒸着させてゲート部を形成する。
【選択図】図1

Description

本発明は、ダイヤモンド電界効果トランジスタに関し、より詳細には、絶縁層にAl1-x-yxy化合物を用いたダイヤモンド電界効果トランジスタに関する。
ダイヤモンドは、ケイ素(Si)に比べ、半導体としての物理特性において優れていることが知られている。ダイヤモンド素子は、Si素子の高温動作で5倍、高電圧性能で30倍、高速化では3倍の特性を有することが理論上確認されている。そのため、ダイヤモンドは、高い熱伝導率、絶縁破壊電界強度を有する高出力デバイスや、高いキャリアの移動度、飽和ドリフト速度を有する高周波デバイス等を実現するものとして期待されている。つまり、ダイヤモンド半導体を用いた電界効果トランジスタ(FET),バイポーラートランジスターにより、従来の半導体を遥かに越えた、高周波で駆動し、大電力動作可能な電子素子になる。
従来のダイヤモンド電界効果トランジスタの作製方法について説明する。CVD法などで成長したp型伝導性を示すダイヤモンド結晶層1を用意する(図3(a))。次に、ダイヤモンド結晶層1上に、ソース電極2、ドレイン電極3として金を蒸着させる(図3(b))。次に、ダイヤモンド結晶層1上の、ソース電極2とドレイン電極3との間のゲート部に、1nmの厚さのAl金属膜5を蒸着させる(図3(c))。最後に、試料を大気中に放置し、Al金属膜5を大気中の酸素と反応させ、Al23絶縁膜5にする。最後に、Al23絶縁膜5上にAl金属膜6を蒸着させてゲート部を形成することにより、ダイヤモンド電界効果トランジスタが完成する(図3(d))。
このように、従来の技術によって作製した電界効果トランジスタのドレイン電流電圧特性を図4(a)に示す。従来のダイヤモンド電界効果トランジスタの特性は、ゲート電圧−3Vにおける最大ドレイン電流密度は0.45A/mmであった。
以下の記述において最大ドレイン電流密度と記す場合は、ゲート電圧−3Vにおける電流密度とする。また、ゲート長は1μm、ゲート幅は100μmの素子構造の場合に統一する。
しかしながら、図3のダイヤモンド結晶層1と絶縁膜5との界面、あるいは絶縁膜5中には多数の表面準位が存在し、バンドのピン止めを起こすため、ゲート電極から印加するゲート電圧を変化させても、ダイヤモンド結晶層1内の伝導度を効率よく変化させることができず、最大ドレイン電流密度は低く、実用にならないという課題があった。また、表面準位によるヒステリシスが見られることから、信頼性もないため実用にならないという課題もあった。ここでヒステリシスとは、図4(a)のように、実際のドレイン電流電圧特性測定で、ドレイン電圧を増加させるか、減少させるか、スキャンの方向(図中の矢印方向)によって測定されるドレイン電流値が異なる現象を言う。
本発明は、このような課題に鑑みてなされたもので、その目的とするところは、最大ドレイン電流密度が高く、長時間の電力動作にも耐える信頼性の高い、実用的なダイヤモンド電界効果トランジスタを提供することにある。
このような目的を達成するために、請求項1に記載の発明は、ダイヤモンド電界効果トランジスタであって、p型又はn型を示すダイヤモンド結晶のダイヤモンド結晶層と、前記ダイヤモンド結晶層上に形成されたAl(OH)3、あるいはアルミニウム(Al)、酸素(O)、水素(H)からなるAl1-x-yxy化合物の第1の絶縁層と、前記第1の絶縁層上に形成された金属層と、から構成されるゲート部を備えたことを特徴とする。
請求項2に記載の発明は、ダイヤモンド電界効果トランジスタであって、p型又はn型を示すダイヤモンド結晶のダイヤモンド結晶層と、前記ダイヤモンド結晶層上に形成されたAl(OH)3、あるいはアルミニウム(Al)、酸素(O)、水素(H)からなるAl1-x-yxy化合物の第1の絶縁膜層と、前記第1の絶縁層上に形成された第2の絶縁層と、前記第2の絶縁層上に形成された金属層と、から構成されるゲート部を備えたことを特徴とする。
請求項3に記載の発明は、請求項2に記載のダイヤモンド電界効果トランジスタにおいて、前記第2の絶縁層が、酸化アルミニウム(Al23)又はニ酸化ケイ素(SiO2)からなることを特徴とする。
請求項4に記載の発明は、請求項1乃至3のいずれかに記載のダイヤモンド電界効果トランジスタにおいて、前記第1の絶縁層の酸素モル比xと水素モル比yの関係が、(3.25/7)<x+y<(6.8/7)、(0.5/7)<x<(4.5/7)、(0.75/7)<y<(4.7/7)の全てを同時に満たすことを特徴とする。
請求項5に記載の発明は、請求項1乃至4のいずれかに記載のダイヤモンド電界効果トランジスタにおいて、前記第1の絶縁層の厚さが1nmから60nmの範囲にあることを特徴とする。
このように本発明は、ダイヤモンド電界効果トランジスタの絶縁層に、Al(OH)3、あるいは、アルミニウム、酸素、水素で構成されたAl1-x-yxy化合物を用いることに特徴を持つ。
本発明によれば、最大ドレイン電流密度が高く、長時間の電力動作にも耐える信頼性の高いダイヤモンド電界効果トランジスタが可能になる。
以下、図面を参照しながら本発明の実施形態について詳細に説明する。
(実施形態1)
図1に、本発明の一実施形態に係るダイヤモンド電界効果トランジスタの作製工程を示す。p型またはn型の伝導性を有するダイヤモンド結晶層1をCVD装置などで成長させる。このダイヤモンド結晶層1は単結晶の方が望ましいが多結晶でもよい(図1(a))。
次に、ダイヤモンド結晶層1上のゲート電極を設ける領域にレジストを塗布し、その上から試料の表面全面に金を蒸着させる。レジストをリフトオフし、レジストとその上に蒸着されている金の一部を除去して開口部を形成し、ソース電極2、ドレイン電極3を形成する(図1(b))。
次に、レジストを試料全面に塗布し、ゲート電極を形成する領域に露光および現像を行ってレジストの一部を除去し、開口部を形成する。76Torrに減圧したCVDチャンバ内で、上記ダイヤモンド結晶層1に、酸素ガス、水素ガス、トリメチルアルミニウムを供給し、ソース電極2とドレイン電極3との間のゲート部に厚さ8nmのAl(OH)3またはAl1-x-yxy化合物からなる絶縁層4を形成する(図1(c))。
最後に、絶縁層4上にAl金属膜6を蒸着させてゲート部を形成し、レジストを除去する。(図1(d))。
このようにして作製された本発明の電界効果トランジスタのドレイン電流電圧特性を図1(e)のように測定した。その結果を図4(b)に示す。本発明の一実施形態に係るダイヤモンド電界効果トランジスタでは、ゲート電圧−3Vにおける最大ドレイン電流密度は1A/mmであった。これは従来技術による場合の2倍に相当する。また、従来の技術のような表面準位がダイヤモンド結晶膜と絶縁層との界面、および絶縁膜中に存在しないため、ドレイン電流電圧特性において、ヒステリシス現象は消失し、信頼性は著しく向上した。
図5に、絶縁層4にAl1-x-yxy化合物を用いた場合の、酸素モル比xと水素モル比yに対する最大ドレイン電流値の変化を示す。黒丸は、実際に測定した酸素モル比xと水素モル比yの値を示すものであり、括弧内の数字は実際に得られた最大ドレイン電流値(A/mm)である。また、それら実測値に基づき、最大ドレイン電流値の分布を等高線で示した。x=3/5、y=0の場合、すなわち、従来技術のAl23の場合、最大ドレイン電流値は0.5A/mmであったが、x=y=3/7の場合、すなわち、Al1-x-yxy化合物がAl(OH)3の場合、最大ドレイン電流値は極大値1A/mmを示した。
また、(3.25/7)<x+y<(6.8/7)、(0.5/7)<x<(4.5/7)、(0.75/7)<y<(4.7/7)の全てを同時に満たす範囲では、0.7A/mm以上の高い値を取る。
尚、個体差等を考慮すると、(4/7)<x+y<(6.7/7)、(0.9/7)<x<(4.3/7)、(1.5/7)<y<(4.5/7)の全てを同時に満たす範囲では、より高い精度で0.8A/mm以上の高い値を取る。
同様に、(5/7)<x+y<(6.5/7)、(1.9/7)<x<(3.8/7)、(2.25/7)<y<(4/7)の全てを同時に満たす範囲では、より高い確度で0.9A/mm以上の高い値を取る。
次に、図6に、Al(OH)3絶縁層4の厚さと、作製した本発明のダイヤモンド電界効果トランジスタのゲート電圧−3Vにおける最大ドレイン電流密度との関係を示す。白丸の傍の数字は絶縁膜の厚さ(nm)を示している。厚さ8nmで極大値1A/mmを取るが、厚さが1nmから60nmの範囲で最大ドレイン電流密度は0.8A/mm以上の高い値を取る。
尚、個体差等を考慮すると、厚さが2nmから40nmの範囲では、より高い精度で最大ドレイン電流密度は0.9A/mm以上の高い値を取る。
同様に、厚さが5nmから20nmの範囲では、より高い精度で最大ドレイン電流密度は1A/mm程度の高い値を取る。
(実施形態2)
図2に、本発明の別の実施形態として、Al(OH)3またはAl1-x-yxy絶縁層4とゲート金属6の間にAl23またはSiO2絶縁膜5を挿入したダイヤモンド電界効果トランジスタの構造を示す。Al(OH)3またはAl1-x-yxy絶縁層4はゲート金属6に対する付着力が強くないため、Al23またはSiO2絶縁膜5を介すことによってゲート金属6の付着力を高めることができる。本実施形態に係る電界効果トランジスタは、絶縁層4を形成するところまでは実施形態1と同じ方法で作製し、絶縁層4上にAl23またはSiO2絶縁膜5、Al金属膜6を順に蒸着させてゲート部を形成し、レジストを除去することによって作製される。
本実施形態に係るダイヤモンド電界効果トランジスタは、実施形態1の特性、すなわち、図4(b)、図5、図6と同様の特性を有しており、最大ドレイン電流密度が高く、信頼性の高い電界効果トランジスタである。
(a)〜(d)は、本発明の実施形態1に係るダイヤモンド電界効果トランジスタの作製工程を示す図であり、(e)は、ダイヤモンド電界効果トランジスタのドレイン電流電圧特性の測定方法を示す図である。 本発明の実施形態2に係るダイヤモンド電界効果トランジスタの構想を示す図である。 従来のダイヤモンド電界効果トランジスタの作製工程を示す図である。 (a)は、従来のダイヤモンド電界効果トランジスタのドレイン電流電圧特性を示す図であり、(b)は、本発明の電界効果トランジスタのドレイン電流電圧特性を示す図である。 Al1-x-yxy化合物を用いた絶縁層の酸素モル比xと水素モル比yに対する最大ドレイン電流値の変化を示す図である。 Al(OH)3絶縁層の厚さと、本発明のダイヤモンド電界効果トランジスタのゲート電圧−3Vにおける最大ドレイン電流密度との関係を示す図である。
符号の説明
1 ダイヤモンド結晶層
2 ソース電極
3 ドレイン電極
4、5 絶縁層
6 金属膜

Claims (5)

  1. p型又はn型を示すダイヤモンド結晶のダイヤモンド結晶層と、
    前記ダイヤモンド結晶層上に形成されたAl(OH)3、あるいはアルミニウム(Al)、酸素(O)、水素(H)からなるAl1-x-yxy化合物の第1の絶縁層と、
    前記第1の絶縁層上に形成された金属層と、
    から構成されるゲート部を備えたことを特徴とするダイヤモンド電界効果トランジスタ。
  2. p型又はn型を示すダイヤモンド結晶のダイヤモンド結晶層と、
    前記ダイヤモンド結晶層上に形成されたAl(OH)3、あるいはアルミニウム(Al)、酸素(O)、水素(H)からなるAl1-x-yxy化合物の第1の絶縁膜層と、
    前記第1の絶縁層上に形成された第2の絶縁層と、
    前記第2の絶縁層上に形成された金属層と、
    から構成されるゲート部を備えたことを特徴とするダイヤモンド電界効果トランジスタ。
  3. 前記第2の絶縁層が、酸化アルミニウム(Al23)又は二酸化ケイ素(SiO2)からなることを特徴とする請求項2に記載のダイヤモンド電界効果トランジスタ。
  4. 前記第1の絶縁層の酸素モル比xと水素モル比yの関係が、(3.25/7)<x+y<(6.8/7)、(0.5/7)<x<(4.5/7)、(0.75/7)<y<(4.7/7)の全てを同時に満たすことを特徴とする請求項1乃至3のいずれかに記載のダイヤモンド電界効果トランジスタ。
  5. 前記第1の絶縁層の厚さが1nmから60nmの範囲にあることを特徴とする請求項1乃至4のいずれかに記載のダイヤモンド電界効果トランジスタ。
JP2007333174A 2007-12-25 2007-12-25 ダイヤモンド電界効果トランジスタ Active JP5042006B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007333174A JP5042006B2 (ja) 2007-12-25 2007-12-25 ダイヤモンド電界効果トランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007333174A JP5042006B2 (ja) 2007-12-25 2007-12-25 ダイヤモンド電界効果トランジスタ

Publications (2)

Publication Number Publication Date
JP2009158612A true JP2009158612A (ja) 2009-07-16
JP5042006B2 JP5042006B2 (ja) 2012-10-03

Family

ID=40962334

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007333174A Active JP5042006B2 (ja) 2007-12-25 2007-12-25 ダイヤモンド電界効果トランジスタ

Country Status (1)

Country Link
JP (1) JP5042006B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017050485A (ja) * 2015-09-04 2017-03-09 国立研究開発法人物質・材料研究機構 ノーマリーオフ特性を有する水素化ダイヤモンドmisfetの製造方法
JP2018078254A (ja) * 2016-11-11 2018-05-17 国立研究開発法人物質・材料研究機構 ダイヤモンド半導体装置、それを用いたロジック装置、及びダイヤモンド半導体装置の製造方法
CN110416290A (zh) * 2019-07-30 2019-11-05 中国电子科技集团公司第十三研究所 金刚石晶体管制备方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003188171A (ja) * 2001-12-19 2003-07-04 Sony Corp 薄膜形成方法
JP2003209110A (ja) * 2002-01-17 2003-07-25 Sony Corp 金属酸窒化膜の製造方法および絶縁ゲート型電界効果トランジスタおよびその製造方法
JP2005032908A (ja) * 2003-07-10 2005-02-03 Semiconductor Leading Edge Technologies Inc 薄膜の形成方法
JP2005243678A (ja) * 2004-02-24 2005-09-08 Renesas Technology Corp 半導体装置の製造方法
JP2006216716A (ja) * 2005-02-02 2006-08-17 Kobe Steel Ltd ダイヤモンド電界効果トランジスタ及びその製造方法
JP2007051327A (ja) * 2005-08-18 2007-03-01 Kobe Steel Ltd 成膜方法
JP2007141974A (ja) * 2005-11-15 2007-06-07 Kobe Steel Ltd ダイヤモンド半導体素子及びその製造方法
JP2007234911A (ja) * 2006-03-01 2007-09-13 Kobe Steel Ltd 高温動作ダイヤモンドトランジスタ装置及びこれを用いた温度計、増幅器
JP2007274002A (ja) * 2007-05-14 2007-10-18 Sony Corp 原子層蒸着法を用いた薄膜形成方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003188171A (ja) * 2001-12-19 2003-07-04 Sony Corp 薄膜形成方法
JP2003209110A (ja) * 2002-01-17 2003-07-25 Sony Corp 金属酸窒化膜の製造方法および絶縁ゲート型電界効果トランジスタおよびその製造方法
JP2005032908A (ja) * 2003-07-10 2005-02-03 Semiconductor Leading Edge Technologies Inc 薄膜の形成方法
JP2005243678A (ja) * 2004-02-24 2005-09-08 Renesas Technology Corp 半導体装置の製造方法
JP2006216716A (ja) * 2005-02-02 2006-08-17 Kobe Steel Ltd ダイヤモンド電界効果トランジスタ及びその製造方法
JP2007051327A (ja) * 2005-08-18 2007-03-01 Kobe Steel Ltd 成膜方法
JP2007141974A (ja) * 2005-11-15 2007-06-07 Kobe Steel Ltd ダイヤモンド半導体素子及びその製造方法
JP2007234911A (ja) * 2006-03-01 2007-09-13 Kobe Steel Ltd 高温動作ダイヤモンドトランジスタ装置及びこれを用いた温度計、増幅器
JP2007274002A (ja) * 2007-05-14 2007-10-18 Sony Corp 原子層蒸着法を用いた薄膜形成方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017050485A (ja) * 2015-09-04 2017-03-09 国立研究開発法人物質・材料研究機構 ノーマリーオフ特性を有する水素化ダイヤモンドmisfetの製造方法
JP2018078254A (ja) * 2016-11-11 2018-05-17 国立研究開発法人物質・材料研究機構 ダイヤモンド半導体装置、それを用いたロジック装置、及びダイヤモンド半導体装置の製造方法
CN110416290A (zh) * 2019-07-30 2019-11-05 中国电子科技集团公司第十三研究所 金刚石晶体管制备方法
CN110416290B (zh) * 2019-07-30 2022-11-15 中国电子科技集团公司第十三研究所 金刚石晶体管制备方法

Also Published As

Publication number Publication date
JP5042006B2 (ja) 2012-10-03

Similar Documents

Publication Publication Date Title
JP6170893B2 (ja) 半導体素子用エピタキシャル基板の作製方法
TWI311814B (en) Silicon carbide semiconductor device and method for producing the same
JP5634681B2 (ja) 半導体素子
JP2009004787A (ja) Zn酸化物系薄膜トランジスタとその製造方法、及びZn酸化物のエッチング溶液とその製造方法
WO2003032399A1 (fr) Dispositif semi-conducteur fabrique a la surface de silicium ayant un plan cristallin de direction <110> et procede de production correspondant
WO2009119357A1 (ja) 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の作製方法
JP2006216918A (ja) 半導体素子の製造方法
CN103915492A (zh) 高电子迁移率晶体管及其形成方法
CN103633115B (zh) 用于多栅极晶体管的装置和方法
US20120119227A1 (en) Method for manufacturing gallium oxide based substrate, light emitting device, and method for manufacturing the light emitting device
JP2011035064A (ja) 半導体装置、半導体基板、及び半導体基板の処理方法
CN105556691A (zh) 磁性隧道结及形成磁性隧道结的方法
TW201715612A (zh) 半導體結構及其形成方法
JP2007207935A (ja) 炭化珪素半導体素子の製造方法
JP2009212366A (ja) 半導体装置の製造方法
JP5042006B2 (ja) ダイヤモンド電界効果トランジスタ
JP2014241436A (ja) ショットキーバリアダイオードおよびその製造方法
KR101772487B1 (ko) 흑린을 기반으로 하는 트랜지스터 및 전자 소자, 상기 트랜지스터의 제조 방법
JP2005183597A (ja) 窒化物半導体mis型電界効果トランジスタ
TW202105740A (zh) 增強型金屬絕緣半導體之高電子移動率電晶體
CN109686667A (zh) 一种SiC基MOS器件及其制备方法和应用
CN106486362A (zh) 测试结构及其形成方法、测试方法
JPH11233760A (ja) 金属、酸化膜及び炭化珪素半導体からなる積層構造体
JP5923242B2 (ja) 化合物半導体装置及び化合物半導体装置の製造方法
JP2009049099A (ja) 炭化珪素半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100125

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100520

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100520

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100909

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111014

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120316

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120614

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120621

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120709

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120710

R150 Certificate of patent or registration of utility model

Ref document number: 5042006

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150720

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350